JPH0818448A - 位相同期式周波数シンセサイザ用制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 位相同期式周波数シンセサイザを構成するた
めに用いられる制御回路に関し、電圧制御発振器を含め
た間欠動作が可能であり、オフ時間及びループフィルタ
の時定数の長短にかかわらず安定な立ち上がりが可能な
位相同期式周波数シンセサイザを実現するための制御回
路を提供することを目的とする。 【構成】 ループフィルタ２８が出力する制御信号の範
囲（０〜Ｖｃｃ）の中央値に相当する電圧（Ｖｃｃ／
２）を電圧供給部３８において生成し、間欠動作の立ち
上がり時、すなわち、ＶＣＯオン／オフ制御信号がＨレ
ベルでＰＬＬオン／オフ制御信号がＬレベルである間は
スイッチ３０，３２を非導通にすることによってチャー
ジポンプ２６の出力をフローティングレベルにするとと
もに、アナログスイッチ３６を導通させて、ループフィ
ルタ２８へＶｃｃ／２の固定電圧を供給する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は位相同期式周波数シンセ
サイザを構成するために用いられる制御回路に関する。

【０００２】

【従来の技術】周波数シンセサイザは、ＰＬＬ（位相同
期ループ）内に設けられた可変分周器の分周比を変える
事により、出力周波数ｆ_out を基準周波数間隔で所望周
波数にするものであり、送受信周波数が可変の無線機
（例えば自動車電話、パーソナル無線、コードレス電話
等の移動通信に用いられる無線機）、あるいは電子同調
式ラジオ等の電子機器の局部発振器として広く用いられ
ている。

【０００３】図７に位相同期式周波数シンセサイザの一
例として、パルススワロー方式の可変分周器を採用した
位相同期式周波数シンセサイザを示す。図７において制
御信号に従って分周比がＰ又はＰ＋１に切り換わるプリ
スケーラ１０と可変分周器１２，１４によって周知のパ
ルススワロー方式の可変分周器が構成されている。制御
回路１６から可変分周器１２，１４に設定される分周比
をそれぞれＡ，Ｎとすると、全体の分周比はＰ・Ｎ＋Ａ
で表わされる。

【０００４】基準となる水晶発振器１８の出力ｆ_ref を
分周器２０により１／Ｍに分周した基準周波数ｆ_r の信
号が位相比較器２２の一方の入力に入力される。また、
制御電圧により発振周波数の定まる高周波数帯の電圧制
御発振器２４の出力を前述のパルススワロー方式の分周
器で分周した分周出力ｆ_v を前記位相比較器２２の他方
の入力に入力して位相比較を行う。位相比較結果は、チ
ャージポンプ２６でフローティングを含む３状態のレベ
ルに変換され、抵抗とコンデンサからなる低域通過特性
のループ・フィルタ２８により時間積分され積分電圧を
出力する。ループ・フィルタ２８から出力される積分電
圧は電圧制御発振器２４にその制御電圧として与えら
れ、その発振周波数を変化させ電圧制御発振器２４の発
振出力周波数を分周した分周出力ｆ_v の位相を変化さ
せ、位相比較器２２の出力する位相誤差がなくなるまで
ループ制御する。このときの電圧制御発振器２４の出力
ｆ_outが局部発振器の出力となる。

【０００５】この様に、周波数シンセサイザが複雑な動
作を必要とする為に、消費電流も多くなり、機器全体の
消費電流を上げる原因となってしまう。そこで、受信時
の様な必要時以外は電源をオフにする間欠受信方式を採
る無線機が多くなっており、周波数シンセサイザも間欠
動作を必要され、多種多様な間欠動作方式が発表されて
来た。

【０００６】例えば特開昭５６−１３６０３７号公報に
は、第１の従来技術として、電圧制御発振器以外の回路
の電源をオンオフするスイッチとループフィルタへの信
号を断続するスイッチを連動させて電圧制御発振器以外
の回路を間欠動作させる位相同期発振器が開示されてい
る。また、特開昭６０−１１４０３０号公報には、第２
の従来技術として、立ち上がり時の動作が不安定である
電圧制御発振器も含めて間欠動作させるために、動作停
止の直前にループフィルタの入力をフローティングレベ
ルにしてループフィルタ内に最後の制御電圧を保持させ
ることによって、動作再開時の電圧制御発振器の動作を
安定にする間欠発振周波数シンセサイザ回路が開示され
ている。

【０００７】

【発明が解決しようとする課題】前述の第１の従来技術
では、動作停止時にも電圧制御発振器の電源がオフにな
らないので電力消費の低減に限界がある。また第２の従
来技術においては、動作の停止が長時間にわたるとき及
びループフィルタの時定数が短かいとき問題を生じる。

【０００８】オフ時間が短い場合にはループフィルタ内
のコンデンサのディス・チャージは、それほど考える必
要がないが、オフ時間が長くなれば、ディス・チャージ
は大きくなり、間欠立ち上がり時の周波数ずれが大きく
なり、間欠立ち上がり時間を長くする原因となってしま
う。また、現在のシステムでは全般的に周波数切換時間
を短くする必要性から、周波数シンセサイザを高速動作
させる方法として、ループ・フィルタの時定数τを小さ
くして高速化を図ろうとする傾向にある。それには、ル
ープ・フィルタのコンデンサ容量を小さくする事で容易
に達成できるが、開ループ時のディス・チャージを更に
大きくする原因ともなってしまう。

【０００９】したがって本発明の目的は、電圧制御発振
器を含めた間欠動作が可能であり、オフ時間及びループ
フィルタの時定数の長短にかかわらず安定な立ち上がり
が可能な位相同期式周波数シンセサイザを実現するため
の制御回路を提供することにある。

【００１０】

【課題を解決するための手段】本発明によれば、電圧制
御発振器からの被制御信号の位相と基準信号の位相とを
比較して比較結果に応じた周波数制御信号を生成する制
御信号生成回路と、該制御信号生成回路が出力する制御
信号から電圧制御発振器の制御電圧を生成するループフ
ィルタと、電圧制御発振器へ電源が投入された直後の所
定の期間内において、該制御信号生成回路の出力をフロ
ーティングレベルにして開ループ制御とするループ開閉
制御回路と、少なくとも該所定期間内において、該ルー
プフィルタが出力する制御電圧が実質的に制御範囲の中
央の値となるような固定電圧を該ループフィルタへ与え
る固定電圧供給回路とを具備することを特徴とする位相
同期式周波数シンセサイザ用制御回路が提供される。

【００１１】

【作用】電圧制御発振器へ電源が投入された直後の所定
期間内にループフィルタへは固定電圧が与えられ、ルー
プフィルタからは制御範囲の中央値が出力されるので、
オフ時間及びループフィルタの時定数の長短にかかわら
ず安定な動作が実現される。

【００１２】

【実施例】図１は本発明に係る制御回路を含む位相同期
式周波数シンセサイザの構成の一部を示す。図７と同一
の構成要素には同一の参照番号で示されている。また、
図７に示された分周器１０，１２，１４，２０、制御回
路１６、及び水晶発振器１８は省略されている。

【００１３】スイッチ３０は分周器２０（図７）と、位
相比較器２２との間に設けられ、スイッチ３２は分周器
１４（図７）と位相比較器２２との間に設けられる。Ｐ
ＬＬオン／オフ制御信号がＬレベルになるとスイッチ３
０，３２がオフになり、分周器２０，１４からの信号ｆ
_r ，ｆ_v が断たれるので、位相比較器２２からの制御信
号が出なくなり、チャージポンプ２６の出力がフローテ
ィングレベルとなって開ループとなる。電圧制御発振器
２４はＶＣＯオン／オフ制御信号がＬレベルになると電
源の供給が停止される。ＥＸ−ＯＲ回路３４にはＶＣＯ
オン／オフ制御信号及びＰＬＬオン／オフ制御信号が入
力され、一方のみがＨレベルのときその出力はＨレベル
になる。アナログスイッチ３６はＥＸ−ＯＲ回路３４の
出力がＨレベルのときオンとなり、電圧供給部３８が出
力する固定電圧をループフィルタ２８の入力へ供給す
る。電圧供給部３８は電源電圧Ｖｃｃをを抵抗で分圧し
てＶｃｃ／２の固定電圧を出力する。ループフィルタ２
８の出力は０以上Ｖｃｃ以下の範囲で変化するので、電
圧供給部３８が出力する固定電圧Ｖｃｃ／２は電圧制御
発振器２４の制御電圧の範囲の中央値に相当する。

【００１４】図２は図１の回路の動作を説明するための
タイミングチャートである。動作停止中はＶＣＯオン／
オフ制御信号及びＰＬＬオン／オフ制御信号はともにＬ
レベルであるので、電圧制御発振器２４への電源の供給
は停止し、チャージポンプ２６の出力はフローティング
レベルである。立ち上がり時には、まずＶＣＯオン／オ
フ制御信号がＨレベルになるので、制御は開ループ制御
のままで、先に電圧制御発振器２４が立ち上がる。この
ときＥＸ−ＯＲ回路３４の出力はＨレベルになるのでア
ナログスイッチ３６が導通し、ループフィルタ２８へは
チャージポンプ２６からの電圧の代わりに電圧供給部３
８からの電圧Ｖｃｃ／２が供給される。その後、ＰＬＬ
オン／オフ制御信号がＨレベルになるので、アナログス
イッチ２６は非導通になるとともに電圧制御発振器２４
の制御は閉ループ制御になる。閉ループ制御に入る直前
にはループフィルタ２８内のコンデンサにはオフ時間の
長短にかかわらずＶｃｃ／２の電圧がチャージされてお
り、これは制御範囲の中央値に相当するので、短時間で
閉ループ制御が安定する。

【００１５】図３は本発明の他の実施例を表わす図であ
る。電圧供給部３８が出力する電圧Ｖｃｃ／２がアナロ
グスイッチ３６を経てループフィルタ２８の入力ではな
くその中のコンデンサに直接供給される以外は図１と同
様である。コンデンサに直接電圧Ｖｃｃ／２が供給され
るので図１の場合よりも短時間でコンデンサをＶｃｃ／
２にチャージすることができ、立ち上がり時の遅延時間
を短かくすることができる。Ｖｃｃ／２の電圧は電源電
圧Ｖｃｃを分圧しただけなので電源雑音を含んでおり、
それが直接電圧制御発振器２４へ供給される。しかし、
いずれにしても立ち上がり時の電圧制御発振器の動作は
不安定なので、問題を増やすことにはならない。

【００１６】図４は本発明のその他の実施例を表わす図
である。ループフィルタ２８がその出力にバッファアン
プを含んでいる点以外は図３と同様である。このタイプ
のループフィルタにおいても図１と同様に電圧Ｖｃｃ／
２をループフィルタの入力へ供給するようしても良いの
は勿論である。図５は本発明のその他の実施例を表わす
図である。図１と異なる点はＥＸ−ＯＲ回路３４の代わ
りにインバータ４０を使用した点である。そのため、図
６に示されるようにＶＣＯオン／オフ制御信号及びＰＬ
Ｌオン／オフ制御信号が共にＬレベルにあるときも電圧
供給部３８からの電圧が供給されるが、立ち上がり時、
及び閉ループ時の動作は同じである。

【００１７】

【発明の効果】以上説明したように本発明によれば、電
圧制御発振器を含めて間欠動作する位相同期式周波数シ
ンセサイザにおいて、オフ時間及びループフィルタの時
定数の長短にかかわらず安定な立ち上がりが実現され
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係る位相同期式周波数シン
セサイザを表わすブロック図である。

【図２】図１の回路の動作を表わすタイミングチャート
である。

【図３】本発明の他の実施例を表わすブロック図であ
る。

【図４】本発明の他の実施例を表わすブロック図であ
る。

【図５】本発明の他の実施例を表わすブロック図であ
る。

【図６】図５の回路の動作を説明するタイミングチャー
トである。

【図７】位相同期式周波数シンセサイザの一例の構成を
表わすブロック図である。

【符号の説明】

１０…分周器 １２，１４，１６，２０…可変分周器 ２４…電圧制御発振器 ２６…チャージポンプ ２８…ループフィルタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 電圧制御発振器からの被制御信号の位相
   と基準信号の位相とを比較して比較結果に応じた周波数
   制御信号を生成する制御信号生成回路と、 該制御信号生成回路が出力する制御信号から電圧制御発
   振器の制御電圧を生成するループフィルタと、 電圧制御発振器へ電源が投入された直後の所定の期間内
   において、該制御信号生成回路の出力をフローティング
   レベルにして開ループ制御とするループ開閉制御回路
   と、 少なくとも該所定期間内において、該ループフィルタが
   出力する制御電圧が実質的に制御範囲の中央の値となる
   ような固定電圧を該ループフィルタへ与える固定電圧供
   給回路とを具備することを特徴とする位相同期式周波数
   シンセサイザ用制御回路。
2. 【請求項２】 前記固定電圧供給回路は前記所定期間内
   において前記ループフィルタの入力に前記固定電圧を与
   える請求項１記載の制御回路。
3. 【請求項３】 前記固定電圧供給回路は、前記所定期間
   内において前記ループフィルタに含まれるコンデンサへ
   前記固定電圧を直接与える請求項１記載の制御回路。
4. 【請求項４】 前記固定電圧供給回路は前記所定期間及
   び電圧制御発振器へ電源が投入されない間に前記固定電
   圧を前記ループフィルタへ与える請求項１記載の制御回
   路。