JPH09191248A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH09191248A JPH09191248A JP8002381A JP238196A JPH09191248A JP H09191248 A JPH09191248 A JP H09191248A JP 8002381 A JP8002381 A JP 8002381A JP 238196 A JP238196 A JP 238196A JP H09191248 A JPH09191248 A JP H09191248A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- vco
- output
- frequency
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 ＬＰＦの時定数が小さくてもＶＣＯの雑音特
性が劣化せず、ロック時間を短くする。 【解決手段】 外部からの基準信号を分周する基準分周
器１１と、ＶＣＯの出力信号を分周する比較分周器１７
と、分周器出力の位相を比較する位相比較器１２と、Ｈ
Ｌ電圧切替え器１８の切替信号を発生するまでの時間を
カウントするタイマ１３と、位相比較器１２から出され
る位相誤差信号によってＶＣＯの制御電圧を加減出力す
るチャージポンプ（ＣＰ）１４と、ＶＣＯの制御電圧の
ノイズを除去するローパスフィルタ（ＬＰＦ）１５と、
その制御電圧によって任意の周波数を出力する電圧制御
発振器（ＶＣＯ）１６と、ＶＣＯの制御電圧ＶＣと設定
電圧ＶＲの和及び差を求める加算器２３と減算器２４及
びタイマ時間ＴＭによってチャージポンプの電圧を切り
替えるスイッチ２５よりなるチャージポンプ出力の可変
範囲を制御するＨＬ電圧切替器１８により構成される。
性が劣化せず、ロック時間を短くする。 【解決手段】 外部からの基準信号を分周する基準分周
器１１と、ＶＣＯの出力信号を分周する比較分周器１７
と、分周器出力の位相を比較する位相比較器１２と、Ｈ
Ｌ電圧切替え器１８の切替信号を発生するまでの時間を
カウントするタイマ１３と、位相比較器１２から出され
る位相誤差信号によってＶＣＯの制御電圧を加減出力す
るチャージポンプ（ＣＰ）１４と、ＶＣＯの制御電圧の
ノイズを除去するローパスフィルタ（ＬＰＦ）１５と、
その制御電圧によって任意の周波数を出力する電圧制御
発振器（ＶＣＯ）１６と、ＶＣＯの制御電圧ＶＣと設定
電圧ＶＲの和及び差を求める加算器２３と減算器２４及
びタイマ時間ＴＭによってチャージポンプの電圧を切り
替えるスイッチ２５よりなるチャージポンプ出力の可変
範囲を制御するＨＬ電圧切替器１８により構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、携帯電話、自動車
電話、及びページャなどの携帯用無線通信機に用いられ
る周波数シンセサイザに関するものである。
電話、及びページャなどの携帯用無線通信機に用いられ
る周波数シンセサイザに関するものである。
【０００２】
【従来の技術】図３は従来のＰＬＬ（Phase Locked Loo
p）を用いた周波数シンセサイザのブロック図の一例で
あり、外部からの基準信号を１／Ｎ１に分周する基準分
周器１１と、分周器出力の位相を比較する位相比較器１
２と、位相比較器から出される位相誤差信号によってＶ
ＣＯの制御電圧を加減するチャージポンプ（ＣＰ）１４
と、ＶＣＯの制御電圧のノイズを除去するローパスフィ
ルタ（ＬＰＦ）１５と、その制御電圧によって任意の周
波数を出力する電圧制御発振器（ＶＣＯ）１６と、ＶＣ
Ｏの出力信号を１／Ｎ２に分周する比較分周器１７とで
構成される。
p）を用いた周波数シンセサイザのブロック図の一例で
あり、外部からの基準信号を１／Ｎ１に分周する基準分
周器１１と、分周器出力の位相を比較する位相比較器１
２と、位相比較器から出される位相誤差信号によってＶ
ＣＯの制御電圧を加減するチャージポンプ（ＣＰ）１４
と、ＶＣＯの制御電圧のノイズを除去するローパスフィ
ルタ（ＬＰＦ）１５と、その制御電圧によって任意の周
波数を出力する電圧制御発振器（ＶＣＯ）１６と、ＶＣ
Ｏの出力信号を１／Ｎ２に分周する比較分周器１７とで
構成される。
【０００３】入力に水晶発振器などを用いた基準周波数
発振器を接続し、基準分周器１１及び比較分周器１７の
分周比を制御することによってＶＣＯ１６の制御電圧を
変化させ、基準信号発振器と同等の安定度を持つ任意の
周波数が出力から得られる。
発振器を接続し、基準分周器１１及び比較分周器１７の
分周比を制御することによってＶＣＯ１６の制御電圧を
変化させ、基準信号発振器と同等の安定度を持つ任意の
周波数が出力から得られる。
【０００４】この動作を図５のタイムチャートを用いて
説明する。ＦＲ５１は基準信号を１／Ｎ１に分周した信
号であり、ＦＶ５２はＶＣＯ１６の出力周波数を１／Ｎ
２に分周した信号である。ここでＦＲ５１に対してＦＶ
５２が遅れた時にＨｉになるのが遅れ信号ＥＨ５３であ
り、逆にＦＲ５１に対してＦＶ５２が早い時にＨｉにな
るのが進み信号ＥＬ５４である。このＥＨ５３とＥＬ５
４をチャージポンプ１４に入力し、チャージポンプ出力
ＤＯＰ５５を出力する。
説明する。ＦＲ５１は基準信号を１／Ｎ１に分周した信
号であり、ＦＶ５２はＶＣＯ１６の出力周波数を１／Ｎ
２に分周した信号である。ここでＦＲ５１に対してＦＶ
５２が遅れた時にＨｉになるのが遅れ信号ＥＨ５３であ
り、逆にＦＲ５１に対してＦＶ５２が早い時にＨｉにな
るのが進み信号ＥＬ５４である。このＥＨ５３とＥＬ５
４をチャージポンプ１４に入力し、チャージポンプ出力
ＤＯＰ５５を出力する。
【０００５】図４はチャージポンプ１４の回路の一例で
ある。図中のＨには電源電圧が接続され、Ｌは接地して
いる。ＥＬがＨｉの時はＱ１がＯＮ状態となり、Ｑ２も
ＯＮ状態となる。これによってＨからＤＯＰへ電荷が流
入する。また、ＥＨがＨｉの時はＱ３がＯＮ状態とな
り、ＤＯＰからＬへ電荷が流出する。これによってＶＣ
Ｏ１６の制御電圧を制御しＦＲとＦＶが同周期になる様
に動作する。
ある。図中のＨには電源電圧が接続され、Ｌは接地して
いる。ＥＬがＨｉの時はＱ１がＯＮ状態となり、Ｑ２も
ＯＮ状態となる。これによってＨからＤＯＰへ電荷が流
入する。また、ＥＨがＨｉの時はＱ３がＯＮ状態とな
り、ＤＯＰからＬへ電荷が流出する。これによってＶＣ
Ｏ１６の制御電圧を制御しＦＲとＦＶが同周期になる様
に動作する。
【０００６】図６は周波数が一定となった定常状態にお
けるＦＲ、ＦＶ、ＤＯＰの動作を表わしたタイムチャー
トである。定常状態ではＦＲ６１とＦＶ６２の周期は同
じであるが、何らかの影響で微小なズレを生じると、そ
の時のズレを修正する様にＤＯＰ６３も図のように変化
する。このような電源電圧と接地間電圧で変化するＤＯ
ＰがそのままＶＣＯ１６の制御電圧となると、そのパル
ス状の電圧変化に対してＶＣＯ１６の発振周波数が変化
し、ＶＣＯ１６の雑音特性が劣化してしまうため、ＬＰ
Ｆ１５をつかって雑音成分を消してＶＣＯ１６の制御電
圧とする。
けるＦＲ、ＦＶ、ＤＯＰの動作を表わしたタイムチャー
トである。定常状態ではＦＲ６１とＦＶ６２の周期は同
じであるが、何らかの影響で微小なズレを生じると、そ
の時のズレを修正する様にＤＯＰ６３も図のように変化
する。このような電源電圧と接地間電圧で変化するＤＯ
ＰがそのままＶＣＯ１６の制御電圧となると、そのパル
ス状の電圧変化に対してＶＣＯ１６の発振周波数が変化
し、ＶＣＯ１６の雑音特性が劣化してしまうため、ＬＰ
Ｆ１５をつかって雑音成分を消してＶＣＯ１６の制御電
圧とする。
【０００７】ここでＤＯＰの出力レベルを図７に示す。
図中７１（実線）はＤＯＰ出力、７２、７３（破線）は
それぞれ電源電圧および接地レベル（０Ｖ）である。図
示したように、ＤＯＰは７２、７３の間（Ｖｄｄ）をフ
ルスイングする波形となる。
図中７１（実線）はＤＯＰ出力、７２、７３（破線）は
それぞれ電源電圧および接地レベル（０Ｖ）である。図
示したように、ＤＯＰは７２、７３の間（Ｖｄｄ）をフ
ルスイングする波形となる。
【０００８】ＬＰＦ１５の時定数を小さくすると、この
雑音成分のもれのためにＶＣＯ１６の雑音特性が劣化す
る。また、ＬＰＦ１５の時定数を大きくすると、シンセ
サイザが希望の周波数に安定するまでの時間、すなわち
ロック時間が大きくなり、間欠受信をおこなう時の低消
費電流化を阻んでいた。
雑音成分のもれのためにＶＣＯ１６の雑音特性が劣化す
る。また、ＬＰＦ１５の時定数を大きくすると、シンセ
サイザが希望の周波数に安定するまでの時間、すなわち
ロック時間が大きくなり、間欠受信をおこなう時の低消
費電流化を阻んでいた。
【０００９】
【発明が解決しようとする課題】上述のように、従来技
術ではチャージポンプの出力電圧ＤＯＰが電源電圧と接
地間で大きく変化し、雑音成分が大きいために、ＶＣＯ
の雑音特性が劣化し、また、その雑音成分を消すために
ＬＰＦの時定数を大きくするとロック時間が大きくなり
低消費電流化を阻んでいた。
術ではチャージポンプの出力電圧ＤＯＰが電源電圧と接
地間で大きく変化し、雑音成分が大きいために、ＶＣＯ
の雑音特性が劣化し、また、その雑音成分を消すために
ＬＰＦの時定数を大きくするとロック時間が大きくなり
低消費電流化を阻んでいた。
【００１０】本発明の目的は、上記従来技術の問題点を
排除し、ＬＰＦの時定数が小さくてもＶＣＯの雑音特性
を劣化させず、ロック時間の短いＰＬＬ周波数シンセサ
イザを提供することにある。
排除し、ＬＰＦの時定数が小さくてもＶＣＯの雑音特性
を劣化させず、ロック時間の短いＰＬＬ周波数シンセサ
イザを提供することにある。
【００１１】
【課題を解決するための手段】上記の目的は、周波数シ
ンセサイザにおけるチャージポンプの可変範囲を設定す
る電圧を切り替える切替器と、該切替器を周波数切り替
え時と定常状態時とで切り替えるＣＰＵもしくは内蔵タ
イマとを設けたことによって達成される。
ンセサイザにおけるチャージポンプの可変範囲を設定す
る電圧を切り替える切替器と、該切替器を周波数切り替
え時と定常状態時とで切り替えるＣＰＵもしくは内蔵タ
イマとを設けたことによって達成される。
【００１２】また上記の目的は、チャージポンプの可変
範囲を設定する電圧を切り替える切替器と、該切替器を
周波数切り替え時と定常状態時とで切り替えるＣＰＵも
しくは内蔵タイマと、定常状態時に切り替えられた上記
切替器にＶＣＯの制御電圧に対する任意の設定電圧の加
減算出力電圧を供給する加算器および減算器とを設けた
ことによって達成される。
範囲を設定する電圧を切り替える切替器と、該切替器を
周波数切り替え時と定常状態時とで切り替えるＣＰＵも
しくは内蔵タイマと、定常状態時に切り替えられた上記
切替器にＶＣＯの制御電圧に対する任意の設定電圧の加
減算出力電圧を供給する加算器および減算器とを設けた
ことによって達成される。
【００１３】上記の手段によれば、定常状態では可変範
囲設定電圧を小さく、電源投入やチャンネル切り替え時
は大きい電圧に切り替えることができる。
囲設定電圧を小さく、電源投入やチャンネル切り替え時
は大きい電圧に切り替えることができる。
【００１４】また、定常状態時ではチャージポンプ出力
ＤＯＰは、ＶＣＯ制御電圧ＶＣに対し±設定電圧ＶＲし
か変化しない小さい可変範囲の電圧にすることができ雑
音の発生を抑制できる。
ＤＯＰは、ＶＣＯ制御電圧ＶＣに対し±設定電圧ＶＲし
か変化しない小さい可変範囲の電圧にすることができ雑
音の発生を抑制できる。
【００１５】
【発明の実施の形態】以下本発明の実施の形態を説明す
る。図１は本発明の一実施形態を示すブロック図であ
る。外部からの基準信号を１／Ｎ１に分周する基準分周
器１１と、ＶＣＯの出力信号を１／Ｎ２には分周する比
較分周器１７と、分周器出力の位相を比較する位相比較
器１２と、ＨＬ電圧切替え器１８の切替信号を発生する
までの時間をカウントするタイマ１３と、位相比較器１
２から出される位相誤差信号によってＶＣＯの制御電圧
を加減出力するチャージポンプ（ＣＰ）１４と、ＶＣＯ
の制御電圧のノイズを除去するローパスフィルタ（ＬＰ
Ｆ）１５と、その制御電圧によって任意の周波数を出力
する電圧制御発振器（ＶＣＯ）１６と、チャージポンプ
の出力電圧の可変範囲を制御するＨＬ電圧切替え器１８
とで構成される。
る。図１は本発明の一実施形態を示すブロック図であ
る。外部からの基準信号を１／Ｎ１に分周する基準分周
器１１と、ＶＣＯの出力信号を１／Ｎ２には分周する比
較分周器１７と、分周器出力の位相を比較する位相比較
器１２と、ＨＬ電圧切替え器１８の切替信号を発生する
までの時間をカウントするタイマ１３と、位相比較器１
２から出される位相誤差信号によってＶＣＯの制御電圧
を加減出力するチャージポンプ（ＣＰ）１４と、ＶＣＯ
の制御電圧のノイズを除去するローパスフィルタ（ＬＰ
Ｆ）１５と、その制御電圧によって任意の周波数を出力
する電圧制御発振器（ＶＣＯ）１６と、チャージポンプ
の出力電圧の可変範囲を制御するＨＬ電圧切替え器１８
とで構成される。
【００１６】図２は、図１のＨＬ電圧切替え器１８の構
成を示す。入力のＶＣＯの制御電圧ＶＣと任意の設定電
圧ＶＲのバッファ回路２１，２２と、ＶＣ、ＶＲの和お
よび差を求める加算器２３と減算器２４、及び切替え信
号ＴＭによってチャージポンプのＨおよびＬの電圧を切
り替える切替えスイッチ２５により成る。
成を示す。入力のＶＣＯの制御電圧ＶＣと任意の設定電
圧ＶＲのバッファ回路２１，２２と、ＶＣ、ＶＲの和お
よび差を求める加算器２３と減算器２４、及び切替え信
号ＴＭによってチャージポンプのＨおよびＬの電圧を切
り替える切替えスイッチ２５により成る。
【００１７】先ず図２によりＨＬ電圧切替え器１８の動
作を説明する。タイマ１３はあらかじめシンセサイザが
任意の周波数にロックするまでの時間をセットしてお
り、任意の周波数に周波数を切り替えるようにＣＰＵか
ら信号が出されてからの時間をカウントし、セットされ
た時間まではＬｏｗレベルを出力し、その時間をすぎる
とＨｉとなる。
作を説明する。タイマ１３はあらかじめシンセサイザが
任意の周波数にロックするまでの時間をセットしてお
り、任意の周波数に周波数を切り替えるようにＣＰＵか
ら信号が出されてからの時間をカウントし、セットされ
た時間まではＬｏｗレベルを出力し、その時間をすぎる
とＨｉとなる。
【００１８】切替え信号ＴＭがＬｏｗの時、すなわち電
源投入時やチャンネル切り替えなどの周波数切替え時
は、切り替えスイッチ２５が１側に接続され、チャージ
ポンプのＨには電源電圧Ｖｄｄが接続され、Ｌは接地さ
れる。従来と同じ接続で同じ動作をする。
源投入時やチャンネル切り替えなどの周波数切替え時
は、切り替えスイッチ２５が１側に接続され、チャージ
ポンプのＨには電源電圧Ｖｄｄが接続され、Ｌは接地さ
れる。従来と同じ接続で同じ動作をする。
【００１９】切替え信号ＴＭがＨｉの時、すなわち周波
数が一定となった定常状態では切り替えスイッチ２５が
２側に接続され、チャージポンプ１４のＨにはＶＣＯの
制御電圧ＶＣに対し任意の設定電圧ＶＲだけ高い電圧が
加わり、ＬにはＶＣよりＶＲだけ低い電圧が加わる。
数が一定となった定常状態では切り替えスイッチ２５が
２側に接続され、チャージポンプ１４のＨにはＶＣＯの
制御電圧ＶＣに対し任意の設定電圧ＶＲだけ高い電圧が
加わり、ＬにはＶＣよりＶＲだけ低い電圧が加わる。
【００２０】図８は本発明実施後の定常状態におけるチ
ャージポンプ出力ＤＯＰのタイムチャートである。本発
明実施後の出力８１、電源電圧８２、接地電圧０Ｖ８
３、ＶＣＯ１６の制御電圧ＶＣより設定電圧ＶＲ高い電
圧８４、ＶＣよりＶＲ低い電圧８５をそれぞれ示す。
ャージポンプ出力ＤＯＰのタイムチャートである。本発
明実施後の出力８１、電源電圧８２、接地電圧０Ｖ８
３、ＶＣＯ１６の制御電圧ＶＣより設定電圧ＶＲ高い電
圧８４、ＶＣよりＶＲ低い電圧８５をそれぞれ示す。
【００２１】図のように、チャージポンプ出力ＤＯＰは
現在のＶＣＯ１６の制御電圧ＶＣに対して±ＶＲしか変
化しなくなる。したがって、ＶＲをなるべく小さく設定
することによって、ＶＣＯ１６の制御電圧ＶＣへ流出す
る雑音成分も小さくなりＬＰＦ１５の時定数も小さくて
すむようになる。それによりシンセサイザのロック時間
が短くなり、低消費電流化につながる。
現在のＶＣＯ１６の制御電圧ＶＣに対して±ＶＲしか変
化しなくなる。したがって、ＶＲをなるべく小さく設定
することによって、ＶＣＯ１６の制御電圧ＶＣへ流出す
る雑音成分も小さくなりＬＰＦ１５の時定数も小さくて
すむようになる。それによりシンセサイザのロック時間
が短くなり、低消費電流化につながる。
【００２２】なお、電源投入時やチャンネル切り替え時
はスイッチ２５が１側に接続されているから、出力８１
はＶｄｄ８２と０Ｖ８３との間をスイングし、ロック時
間を短縮させるように働く。
はスイッチ２５が１側に接続されているから、出力８１
はＶｄｄ８２と０Ｖ８３との間をスイングし、ロック時
間を短縮させるように働く。
【００２３】この例においてＶＲは一定電圧となってい
るが、可変抵抗やＣＰＵなどの制御による可変電圧とし
て、最適値を設定するようにしてもよい。また、加算器
および減算器に入力するＶＲをそれぞれ別々に重みを付
けて設定するようにしてもよい。
るが、可変抵抗やＣＰＵなどの制御による可変電圧とし
て、最適値を設定するようにしてもよい。また、加算器
および減算器に入力するＶＲをそれぞれ別々に重みを付
けて設定するようにしてもよい。
【００２４】
【発明の効果】上述のように、本発明によれば、定常状
態におけるチャージポンプ出力の雑音成分を低減でき、
低雑音のシンセサイザを構成できる。また、ＬＰＦの時
定数を小さくできるためロック時間が短くなり、低消費
電流化に寄与できる。
態におけるチャージポンプ出力の雑音成分を低減でき、
低雑音のシンセサイザを構成できる。また、ＬＰＦの時
定数を小さくできるためロック時間が短くなり、低消費
電流化に寄与できる。
【図１】本発明の一実施形態を示すブロック図。
【図２】図１のＬＨ電圧切替え器の詳細ブロック図。
【図３】従来のＰＬＬを用いた周波数シンセサイザのブ
ロック図。
ロック図。
【図４】図３のチャージポンプの回路図。
【図５】図３のＰＬＬの動作のタイムチャート。
【図６】定常状態のＰＬＬの動作のタイムチャート。
【図７】ＤＯＰの出力レベルを示すタイムチャート。
【図８】本発明実施後のチャージポンプ出力のタイムチ
ャート。
ャート。
１１…基準分周器、１２…位相比較器、１３…タイマ、
１４…チャージポンプ、１５…ローパスフィルタ（ＬＰ
Ｆ）、１６…電圧制御発振器（ＶＣＯ）、１７…比較分
周器、１８…ＨＬ電圧切替え器、２１…バッファ、２２
…バッファ、２３…加算器、２４…減算器、２５…切り
替えスイッチ。
１４…チャージポンプ、１５…ローパスフィルタ（ＬＰ
Ｆ）、１６…電圧制御発振器（ＶＣＯ）、１７…比較分
周器、１８…ＨＬ電圧切替え器、２１…バッファ、２２
…バッファ、２３…加算器、２４…減算器、２５…切り
替えスイッチ。
Claims (2)
- 【請求項１】 外部からの基準信号を分周する基準分周
器と、制御電圧によって任意の周波数の出力信号電圧を
発生する電圧制御発振器（ＶＣＯ）と、該ＶＣＯの出力
信号を分周する比較分周器と、上記基準分周器と比較分
周器の出力信号の位相を比較する位相比較器と、該位相
比較器から出される位相誤差信号によって上記ＶＣＯの
制御電圧を加減出力するチャージポンプと、該チャージ
ポンプの出力するＶＣＯの制御電圧のノイズを除去する
ローパスフィルタと、上記位相比較器から出力される位
相誤差信号によってロック信号を発生するロック信号発
生器を備えた周波数シンセサイザにおいて、チャージポ
ンプの可変範囲を設定する電圧を切り替える切替器と、
該切替器を周波数切り替え時と定常状態時とで切り替え
るＣＰＵもしくは内蔵タイマとを設けたことを特徴とし
た周波数シンセサイザ。 - 【請求項２】 外部からの基準信号を分周する基準分周
器と、制御電圧によって任意の周波数の出力信号電圧を
発生する電圧制御発振器（ＶＣＯ）と、該ＶＣＯの出力
信号を分周する比較分周器と、上記基準分周器と比較分
周器の出力信号の位相を比較する位相比較器と、該位相
比較器から出される位相誤差信号によって上記ＶＣＯの
制御電圧を加減出力するチャージポンプと、該チャージ
ポンプの出力するＶＣＯの制御電圧のノイズを除去する
ローパスフィルタと、上記位相比較器から出力される位
相誤差信号によってロック信号を発生するロック信号発
生器を備えた周波数シンセサイザにおいて、チャージポ
ンプの可変範囲を設定する電圧を切り替える切替器と、
該切替器を周波数切り替え時と定常状態時とで切り替え
るＣＰＵもしくは内蔵タイマと、定常状態時に切り替え
られた上記切替器にＶＣＯの制御電圧に対する任意の設
定電圧の加減算出力電圧を供給する加算器及び減算器と
を設けたことを特徴とした周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8002381A JPH09191248A (ja) | 1996-01-10 | 1996-01-10 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8002381A JPH09191248A (ja) | 1996-01-10 | 1996-01-10 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09191248A true JPH09191248A (ja) | 1997-07-22 |
Family
ID=11527666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8002381A Pending JPH09191248A (ja) | 1996-01-10 | 1996-01-10 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09191248A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7928806B2 (en) | 2008-12-18 | 2011-04-19 | Electronics And Telecommunications Research Institute | Low voltage frequency synthesizer using boosting method for power supply voltage of charge pump |
-
1996
- 1996-01-10 JP JP8002381A patent/JPH09191248A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7928806B2 (en) | 2008-12-18 | 2011-04-19 | Electronics And Telecommunications Research Institute | Low voltage frequency synthesizer using boosting method for power supply voltage of charge pump |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6781425B2 (en) | Current-steering charge pump circuit and method of switching | |
| US5955928A (en) | Automatically adjusting the dynamic range of the VCO in a PLL at start-up for optimal operating point | |
| TWI427933B (zh) | 鎖相迴路及其方法 | |
| JPH11191735A (ja) | Ｐｌｌシンセサイザ及びその制御方法 | |
| US7642861B2 (en) | Locked loop system | |
| WO2008100378A1 (en) | Plls covering wide operating frequency ranges | |
| US20110080196A1 (en) | VCO Control Circuit and Method Thereof, Fast Locking PLL and Method for Fast Locking PLL | |
| KR20070015729A (ko) | 고속 락 기능을 갖는 주파수 합성기 | |
| JP2001016103A (ja) | Ｐｌｌシンセサイザ | |
| US10447253B2 (en) | High performance PLL based on PVT independent stable oscillator | |
| JPH0993125A (ja) | Ｐｌｌシンセサイザ回路 | |
| KR100665006B1 (ko) | 위상 동기 루프 장치 | |
| JPH09191248A (ja) | 周波数シンセサイザ | |
| JPH09186585A (ja) | 周波数シンセサイザ | |
| JP2005236431A (ja) | 周波数シンセサイザー | |
| JP2008118522A (ja) | Ｆｍ受信機 | |
| JPH06276090A (ja) | Ｐｌｌ回路 | |
| JPH10256903A (ja) | Ｐｌｌ回路 | |
| JPH1022824A (ja) | 位相同期回路 | |
| JP3473413B2 (ja) | 位相同期回路 | |
| US20050266816A1 (en) | PLL synthesizer | |
| JP2000040959A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3812141B2 (ja) | 分周器及びそれを用いたｐｌｌ回路 | |
| JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
| JPH05327492A (ja) | Ｐｌｌシンセサイザ回路 |