JPH0818157A - 半導体レーザおよびその製造方法 - Google Patents
半導体レーザおよびその製造方法Info
- Publication number
- JPH0818157A JPH0818157A JP15318494A JP15318494A JPH0818157A JP H0818157 A JPH0818157 A JP H0818157A JP 15318494 A JP15318494 A JP 15318494A JP 15318494 A JP15318494 A JP 15318494A JP H0818157 A JPH0818157 A JP H0818157A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- fluoride
- forming
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 漏れ電流が流れないことによって高出力特性
に優れるとともに、良好な信頼性を有する半導体レーザ
を得る。 【構成】 活性層の両脇に、基板と格子整合する弗化物
からなる絶縁体薄膜を形成し、さらにその表面に半導体
を積層することによって漏れ電流が流れず、結晶欠陥の
発生しにくい構造とする。弗化物を、選択成長もしくは
エッチングによって周期的に形成された（１１１）面上
に形成すれば、さらに良好な結晶性が得られる。
に優れるとともに、良好な信頼性を有する半導体レーザ
を得る。 【構成】 活性層の両脇に、基板と格子整合する弗化物
からなる絶縁体薄膜を形成し、さらにその表面に半導体
を積層することによって漏れ電流が流れず、結晶欠陥の
発生しにくい構造とする。弗化物を、選択成長もしくは
エッチングによって周期的に形成された（１１１）面上
に形成すれば、さらに良好な結晶性が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、光通信などに用いられ
る半導体レーザに関する。
る半導体レーザに関する。
【０００２】
【従来の技術】光通信システムの光源として、波長１．
３μm ないし１．５５μm で発振する半導体レーザが広
く普及している。一般に長波長半導体レーザは、活性層
をクラッド層で挟んだダブルヘテロ構造をストライプ状
に形成した後、両側を屈折率の低い半導体層で埋め込ん
だ、屈折率導波型を用いている。高い光出力を得るため
には活性層のみに電流が注入されるような構造にするこ
とが重要であり、両側の半導体層はサイリスタ構造もし
くは半絶縁体とすることにより、電流が流れにくい構造
としている。しかし印加電圧を上げていくに従って、電
流狭窄領域でサイリスタがターンオンしたり、半絶縁性
半導体への注入キャリアが増加することによって漏れ電
流が増加し、光出力の飽和が起こるという問題があっ
た。このため漏れ電流が本質的に流れない構造の半導体
レーザが必要とされていた。
３μm ないし１．５５μm で発振する半導体レーザが広
く普及している。一般に長波長半導体レーザは、活性層
をクラッド層で挟んだダブルヘテロ構造をストライプ状
に形成した後、両側を屈折率の低い半導体層で埋め込ん
だ、屈折率導波型を用いている。高い光出力を得るため
には活性層のみに電流が注入されるような構造にするこ
とが重要であり、両側の半導体層はサイリスタ構造もし
くは半絶縁体とすることにより、電流が流れにくい構造
としている。しかし印加電圧を上げていくに従って、電
流狭窄領域でサイリスタがターンオンしたり、半絶縁性
半導体への注入キャリアが増加することによって漏れ電
流が増加し、光出力の飽和が起こるという問題があっ
た。このため漏れ電流が本質的に流れない構造の半導体
レーザが必要とされていた。
【０００３】こうした目的により、活性層の両脇を絶縁
体で埋め込んだ構造の半導体レーザが考案されている。
図５はその従来例（特開昭６３−１５３８８２号公報）
を示す断面図である。本構造は半導体基板１の上に、活
性層３をクラッド層２、４で挟んだダブルヘテロ構造を
形成した後、メサエッチングにより２本の溝を形成し、
ＳｉＯ2 、Ｓｉ3 Ｎ4 またはＡｌ2 Ｏ3 からなるアモル
ファス絶縁物９で埋め込むことによって実現される。
体で埋め込んだ構造の半導体レーザが考案されている。
図５はその従来例（特開昭６３−１５３８８２号公報）
を示す断面図である。本構造は半導体基板１の上に、活
性層３をクラッド層２、４で挟んだダブルヘテロ構造を
形成した後、メサエッチングにより２本の溝を形成し、
ＳｉＯ2 、Ｓｉ3 Ｎ4 またはＡｌ2 Ｏ3 からなるアモル
ファス絶縁物９で埋め込むことによって実現される。
【０００４】別の従来例として、メサエッチングした後
にカルシウム、バリウムおよびストロンチウムの少なく
とも１つを含む弗化物からなる絶縁体で埋め込んだ構造
が提案されている（特開平１−３１２８８２号公報）。
図６にその構造を示す。こうした弗化物は結晶構造が化
合物半導体の閃亜鉛型に類似した立方晶蛍石型であるこ
とに加え、その格子定数が混晶の組成によって制御で
き、ＩｎＰやＧａＡｓに格子整合が可能である。実際に
ＩｎＰ基板に格子整合するＢａx Ｓｒ1-x Ｆ2 （ｘ＝
０．１７程度）をＭＢＥ法により成長させた例が報告さ
れている（Ｃ．Ｗ．Ｔｕ ｅｔ ａｌ．、ジャーナル
バキューム サイエンス テクノロジー（Ｊ．Ｖａｃ．
Ｓｃｉ．Ｔｅｃｈｎｏｌ．）、Ｂ２、ｐ．２４−２６
（１９８４））。従って、絶縁体を半導体に埋め込んで
も応力歪が発生しにくく、信頼性に優れた素子が得られ
ることが期待されている。なおＧａＡｓに格子整合する
弗化物としてはＣａ0.43Ｓｒ0.57Ｆ2 がある。
にカルシウム、バリウムおよびストロンチウムの少なく
とも１つを含む弗化物からなる絶縁体で埋め込んだ構造
が提案されている（特開平１−３１２８８２号公報）。
図６にその構造を示す。こうした弗化物は結晶構造が化
合物半導体の閃亜鉛型に類似した立方晶蛍石型であるこ
とに加え、その格子定数が混晶の組成によって制御で
き、ＩｎＰやＧａＡｓに格子整合が可能である。実際に
ＩｎＰ基板に格子整合するＢａx Ｓｒ1-x Ｆ2 （ｘ＝
０．１７程度）をＭＢＥ法により成長させた例が報告さ
れている（Ｃ．Ｗ．Ｔｕ ｅｔ ａｌ．、ジャーナル
バキューム サイエンス テクノロジー（Ｊ．Ｖａｃ．
Ｓｃｉ．Ｔｅｃｈｎｏｌ．）、Ｂ２、ｐ．２４−２６
（１９８４））。従って、絶縁体を半導体に埋め込んで
も応力歪が発生しにくく、信頼性に優れた素子が得られ
ることが期待されている。なおＧａＡｓに格子整合する
弗化物としてはＣａ0.43Ｓｒ0.57Ｆ2 がある。
【０００５】
【発明が解決しようとする課題】図５に示した実施例で
は、アモルファス絶縁体で埋め込んでいるために、半導
体との界面に応力が発生しやすく、界面再結合電流が流
れやすい。また活性層に欠陥が導入されやすく、信頼性
の点でも問題があると考えられる。
は、アモルファス絶縁体で埋め込んでいるために、半導
体との界面に応力が発生しやすく、界面再結合電流が流
れやすい。また活性層に欠陥が導入されやすく、信頼性
の点でも問題があると考えられる。
【０００６】図６に示した実施例では、半導体に格子整
合した弗化物を用いるので応力の問題はない。しかし高
さ２μm 程度のメサ構造全体に弗化物を埋め込むため、
弗化物層厚も２μm 程度となる。弗化物の熱膨張係数は
半導体に比べて４倍程度大きいため、このように比較的
厚い絶縁体層を用いた場合、半導体レーザの温度が変動
した際に、熱膨張係数の違いにより結晶に欠陥が発生し
やすくなり、やはり信頼性の点で問題となると考えられ
る。
合した弗化物を用いるので応力の問題はない。しかし高
さ２μm 程度のメサ構造全体に弗化物を埋め込むため、
弗化物層厚も２μm 程度となる。弗化物の熱膨張係数は
半導体に比べて４倍程度大きいため、このように比較的
厚い絶縁体層を用いた場合、半導体レーザの温度が変動
した際に、熱膨張係数の違いにより結晶に欠陥が発生し
やすくなり、やはり信頼性の点で問題となると考えられ
る。
【０００７】
【課題を解決するための手段】上記の課題を解決する本
発明の第一の発明は、半導体基板上にストライプ状に形
成された電流注入領域に、少なくとも半導体活性層を含
む多層構造が形成され、前記多層構造の両側の領域にカ
ルシウム、バリウム、及びストロンチウムの少なくとも
一つを含む弗化物よりなる絶縁体層が形成され、前記絶
縁体層の上部に半導体層が形成されていることを特徴と
する半導体レーザである。
発明の第一の発明は、半導体基板上にストライプ状に形
成された電流注入領域に、少なくとも半導体活性層を含
む多層構造が形成され、前記多層構造の両側の領域にカ
ルシウム、バリウム、及びストロンチウムの少なくとも
一つを含む弗化物よりなる絶縁体層が形成され、前記絶
縁体層の上部に半導体層が形成されていることを特徴と
する半導体レーザである。
【０００８】第２の発明は、半導体基板上にストライプ
状に形成された電流注入領域に、少なくとも半導体活性
層を含む多層構造が形成され、前記多層構造の両側の領
域にカルシウム、バリウム、及びストロンチウムの少な
くとも一つを含む弗化物よりなる絶縁体層が形成され、
前記絶縁体層は（１１１）面を側面として有する非平坦
半導体表面上に形成されていることを特徴とする半導体
レーザである。
状に形成された電流注入領域に、少なくとも半導体活性
層を含む多層構造が形成され、前記多層構造の両側の領
域にカルシウム、バリウム、及びストロンチウムの少な
くとも一つを含む弗化物よりなる絶縁体層が形成され、
前記絶縁体層は（１１１）面を側面として有する非平坦
半導体表面上に形成されていることを特徴とする半導体
レーザである。
【０００９】第３の発明は、少なくとも半導体活性層を
含む多層構造を半導体基板上に全面に形成する工程と、
前記多層構造をメサストライプ状に加工する工程と、カ
ルシウム、バリウム、及びストロンチウムの少なくとも
一つを含む弗化物を前記メサストライプの両側に形成す
る工程と、前記弗化物上に少なくとも半導体埋め込み層
を形成する工程からなることを特徴とする半導体レーザ
の製造方法である。
含む多層構造を半導体基板上に全面に形成する工程と、
前記多層構造をメサストライプ状に加工する工程と、カ
ルシウム、バリウム、及びストロンチウムの少なくとも
一つを含む弗化物を前記メサストライプの両側に形成す
る工程と、前記弗化物上に少なくとも半導体埋め込み層
を形成する工程からなることを特徴とする半導体レーザ
の製造方法である。
【００１０】第４の発明は、複数の平行な誘電体薄膜な
どの成長阻止マスクを半導体基板上に形成する工程と、
少なくとも半導体活性層を含み、側面が（１１１）面と
なる複数の多層構造を前記成長阻止マスクの空隙に選択
的に形成する工程と、選択的に形成された前記多層構造
の一つである電流注入領域を除いた領域の表面に、カル
シウム、バリウム、及びストロンチウムの少なくとも一
つを含む弗化物を形成する工程を含むことを特徴とする
半導体レーザの製造方法である。
どの成長阻止マスクを半導体基板上に形成する工程と、
少なくとも半導体活性層を含み、側面が（１１１）面と
なる複数の多層構造を前記成長阻止マスクの空隙に選択
的に形成する工程と、選択的に形成された前記多層構造
の一つである電流注入領域を除いた領域の表面に、カル
シウム、バリウム、及びストロンチウムの少なくとも一
つを含む弗化物を形成する工程を含むことを特徴とする
半導体レーザの製造方法である。
【００１１】第５の発明は、半導体基板上に、少なくと
も半導体活性層を含む多層構造を全面に形成する工程
と、側面が（１１１）面となる複数の溝を形成して前記
活性層を分割する工程と、一対の前記溝に挟まれた電流
注入領域を除いた領域の表面に、カルシウム、バリウ
ム、及びストロンチウムの少なくとも一つを含む弗化物
を形成する工程を含むことを特徴とする半導体レーザの
製造方法である。
も半導体活性層を含む多層構造を全面に形成する工程
と、側面が（１１１）面となる複数の溝を形成して前記
活性層を分割する工程と、一対の前記溝に挟まれた電流
注入領域を除いた領域の表面に、カルシウム、バリウ
ム、及びストロンチウムの少なくとも一つを含む弗化物
を形成する工程を含むことを特徴とする半導体レーザの
製造方法である。
【００１２】
【作用】弗化物は半導体と類似した結晶構造を持ってい
るために、半導体の表面に積層できるだけでなく、弗化
物の上にも半導体を成長することが可能である。例えば
ＩｎＰ上にＣａＦ2 あるいはＢａＳｒＦ2 を成長し、さ
らにその上にＩｎＰを成長した例が報告されている
（Ｃ．Ｗ．Ｔｕ ｅｔ ａｌ．、アプライド フィジッ
クス レターズ（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌ
ｅｔｔｅｒｓ）、ｖｏｌ．４３、ｐ．５６９−５７１
（１９８３））。従って、活性層の周囲を比較的薄い弗
化物層で覆い、さらにその弗化物層の上に半導体埋め込
み層を形成することが可能である。弗化物層は薄くて
も、漏れ電流は原理的に流れず、また薄いために温度が
変化しても結晶に欠陥が発生することがない。
るために、半導体の表面に積層できるだけでなく、弗化
物の上にも半導体を成長することが可能である。例えば
ＩｎＰ上にＣａＦ2 あるいはＢａＳｒＦ2 を成長し、さ
らにその上にＩｎＰを成長した例が報告されている
（Ｃ．Ｗ．Ｔｕ ｅｔ ａｌ．、アプライド フィジッ
クス レターズ（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌ
ｅｔｔｅｒｓ）、ｖｏｌ．４３、ｐ．５６９−５７１
（１９８３））。従って、活性層の周囲を比較的薄い弗
化物層で覆い、さらにその弗化物層の上に半導体埋め込
み層を形成することが可能である。弗化物層は薄くて
も、漏れ電流は原理的に流れず、また薄いために温度が
変化しても結晶に欠陥が発生することがない。
【００１３】通常の半導体レーザには（１００）方位基
板が用いられており、弗化物は（１００）面上に成長す
ることになる。しかし（１００）面上に形成した弗化物
は（１１１）ファセットを有する島状成長を生じやす
く、平坦な成長が得られにくいことが報告されている。
また弗化物上に半導体を成長する場合も、（１００）面
上では同様に島状成長が生じやすい。このため、（１０
０）面上では良質の弗化物が形成しにくいという問題が
ある。
板が用いられており、弗化物は（１００）面上に成長す
ることになる。しかし（１００）面上に形成した弗化物
は（１１１）ファセットを有する島状成長を生じやす
く、平坦な成長が得られにくいことが報告されている。
また弗化物上に半導体を成長する場合も、（１００）面
上では同様に島状成長が生じやすい。このため、（１０
０）面上では良質の弗化物が形成しにくいという問題が
ある。
【００１４】一方、（１１１）面の半導体上に成長した
弗化物、ならびに弗化物上に成長した半導体は、（１０
０）面上と異なり、広い温度範囲で結晶性が良好で平坦
な弗化物が形成されることがわかっている。このため
（１１１）面上に弗化物を形成し、またその上に半導体
を形成すれば、さらに欠陥が導入されにくく、絶縁性お
よび信頼性に優れた電流狭窄構造が実現できる。
弗化物、ならびに弗化物上に成長した半導体は、（１０
０）面上と異なり、広い温度範囲で結晶性が良好で平坦
な弗化物が形成されることがわかっている。このため
（１１１）面上に弗化物を形成し、またその上に半導体
を形成すれば、さらに欠陥が導入されにくく、絶縁性お
よび信頼性に優れた電流狭窄構造が実現できる。
【００１５】（１００）方位を有する半導体基板上に
（１１１）面を形成する方法としては、ＳｉＯ2 などの
誘電体薄膜ストライプマスクを用いた選択成長、または
同様のストライプマスクを用いた選択エッチングを用い
る。［０１１］方向に形成されたストライプマスクの間
に選択成長した半導体層においては（１１１）ファセッ
トが形成されることが知られている。成長が続くに従
い、表面の（１００）面は狭くなり、最後には（１１
１）ファセットで囲まれた三角形状となる。こうして大
部分が（１１１）面からなる表面を形成した後に、電流
狭窄領域に弗化物を成長すればよい。なおこの際に電流
注入領域のストライプマスク間隔を電流狭窄領域に比べ
て広くしておけば、電流狭窄領域で成長層の断面が三角
形状になった時点でも、電流注入領域では（１００）表
面を残した台形状となるため、その後に弗化物を電流狭
窄領域のみに形成しやすい。
（１１１）面を形成する方法としては、ＳｉＯ2 などの
誘電体薄膜ストライプマスクを用いた選択成長、または
同様のストライプマスクを用いた選択エッチングを用い
る。［０１１］方向に形成されたストライプマスクの間
に選択成長した半導体層においては（１１１）ファセッ
トが形成されることが知られている。成長が続くに従
い、表面の（１００）面は狭くなり、最後には（１１
１）ファセットで囲まれた三角形状となる。こうして大
部分が（１１１）面からなる表面を形成した後に、電流
狭窄領域に弗化物を成長すればよい。なおこの際に電流
注入領域のストライプマスク間隔を電流狭窄領域に比べ
て広くしておけば、電流狭窄領域で成長層の断面が三角
形状になった時点でも、電流注入領域では（１００）表
面を残した台形状となるため、その後に弗化物を電流狭
窄領域のみに形成しやすい。
【００１６】一方、特定のエッチング液を用いれば、エ
ッチングによっても（１１１）面からなるＶ字状の溝を
形成できる。電流狭窄領域にこうした溝を周期的に形成
し、その表面に弗化物を成長しても同様に良質の膜を形
成できる。
ッチングによっても（１１１）面からなるＶ字状の溝を
形成できる。電流狭窄領域にこうした溝を周期的に形成
し、その表面に弗化物を成長しても同様に良質の膜を形
成できる。
【００１７】
【実施例】以下に、本発明の実施例を記す。
【００１８】図１（ａ）、（ｂ）はそれぞれ、第１の実
施例である半導体レーザの断面図である。図１（ａ）で
は、ｎ−ＩｎＰクラッド層２（層厚２μm 、キャリア濃
度１×１０18cm-3）、ＩｎＧａＡｓＰ活性層３（層厚
０．１５μm ）、ｐ−ＩｎＰクラッド層４（層厚２μm
、キャリア濃度７×１０17cm-3）、およびｐ−ＩｎＧ
ａＡｓコンタクト層７（層厚０．３μm 、キャリア濃度
１×１０19cm-3）が（１００）ｎ−ＩｎＰ基板１上に形
成され、臭素−メタノール液によって活性層幅が１．５
μm となる逆メサ状にエッチングされている。ストライ
プ方向は［０１１］である。このメサ構造がＢａ0.17Ｓ
ｒ0.83Ｆ2 弗化物からなる絶縁体５（層厚０．２μm ）
で覆われ、さらにアンドープＩｎＰ埋め込み層６（層厚
約３μm ）で覆われた構造となっている。電流狭窄領域
３２の表面にはＳｉＯ2 膜１１が形成され、コンタクト
層７に接するようにＣｒ／Ａｕ電極２１が形成され、一
方基板側には全面にＡｕＳｎ電極２２が形成されてい
る。
施例である半導体レーザの断面図である。図１（ａ）で
は、ｎ−ＩｎＰクラッド層２（層厚２μm 、キャリア濃
度１×１０18cm-3）、ＩｎＧａＡｓＰ活性層３（層厚
０．１５μm ）、ｐ−ＩｎＰクラッド層４（層厚２μm
、キャリア濃度７×１０17cm-3）、およびｐ−ＩｎＧ
ａＡｓコンタクト層７（層厚０．３μm 、キャリア濃度
１×１０19cm-3）が（１００）ｎ−ＩｎＰ基板１上に形
成され、臭素−メタノール液によって活性層幅が１．５
μm となる逆メサ状にエッチングされている。ストライ
プ方向は［０１１］である。このメサ構造がＢａ0.17Ｓ
ｒ0.83Ｆ2 弗化物からなる絶縁体５（層厚０．２μm ）
で覆われ、さらにアンドープＩｎＰ埋め込み層６（層厚
約３μm ）で覆われた構造となっている。電流狭窄領域
３２の表面にはＳｉＯ2 膜１１が形成され、コンタクト
層７に接するようにＣｒ／Ａｕ電極２１が形成され、一
方基板側には全面にＡｕＳｎ電極２２が形成されてい
る。
【００１９】一方、図１（ｂ）ではｎ−ＩｎＰクラッド
層２（層厚２μm 、キャリア濃度１×１０18cm-3）、Ｉ
ｎＧａＡｓＰ活性層３（層厚０．１５μm ）、およびｐ
−ＩｎＰクラッド層４（層厚０．７μm 、キャリア濃度
７×１０17cm-3）が（１００）ｎ−ＩｎＰ基板１上に形
成され、臭素−メタノール液によって［０１１］方向の
順メサ状にエッチングされている。このメサ構造がＢａ
0.17Ｓｒ0.83Ｆ2 弗化物からなる絶縁体５（層厚０．２
μm ）で覆われ、さらに全体がｐ−ＩｎＰ埋め込み層６
（層厚３μm 、キャリア濃度７×１０17cm-3）およびｐ
−ＩｎＧａＡｓコンタクト層７（層厚０．３μm 、キャ
リア濃度１×１０19cm-3）で覆われた構造となってい
る。電流狭窄領域３２の表面にはＳｉＯ2 膜１１が形成
され、コンタクト層７に接するようにＣｒ／Ａｕ電極２
１が形成され、一方基板側には全面にＡｕＳｎ電極２２
が形成されている。
層２（層厚２μm 、キャリア濃度１×１０18cm-3）、Ｉ
ｎＧａＡｓＰ活性層３（層厚０．１５μm ）、およびｐ
−ＩｎＰクラッド層４（層厚０．７μm 、キャリア濃度
７×１０17cm-3）が（１００）ｎ−ＩｎＰ基板１上に形
成され、臭素−メタノール液によって［０１１］方向の
順メサ状にエッチングされている。このメサ構造がＢａ
0.17Ｓｒ0.83Ｆ2 弗化物からなる絶縁体５（層厚０．２
μm ）で覆われ、さらに全体がｐ−ＩｎＰ埋め込み層６
（層厚３μm 、キャリア濃度７×１０17cm-3）およびｐ
−ＩｎＧａＡｓコンタクト層７（層厚０．３μm 、キャ
リア濃度１×１０19cm-3）で覆われた構造となってい
る。電流狭窄領域３２の表面にはＳｉＯ2 膜１１が形成
され、コンタクト層７に接するようにＣｒ／Ａｕ電極２
１が形成され、一方基板側には全面にＡｕＳｎ電極２２
が形成されている。
【００２０】いずれの構造でも共振器長３００μm で評
価したところ、しきい値電流１８ｍＡ、７０ｍＷ以上の
光出力が得られた。こうした特性は漏れ電流が流れない
ことによると考えられる。また８０℃、５ｍＷでの通電
試験においても、特に劣化は認められず、高温での信頼
性も問題がないことがわかった。なお本実施例ではメサ
形成に臭素−メタノール液によるウェットエッチングを
用いたが、その他のエッチング液、あるいはドライエッ
チングを用いても同様の効果を有する素子が得られる。
価したところ、しきい値電流１８ｍＡ、７０ｍＷ以上の
光出力が得られた。こうした特性は漏れ電流が流れない
ことによると考えられる。また８０℃、５ｍＷでの通電
試験においても、特に劣化は認められず、高温での信頼
性も問題がないことがわかった。なお本実施例ではメサ
形成に臭素−メタノール液によるウェットエッチングを
用いたが、その他のエッチング液、あるいはドライエッ
チングを用いても同様の効果を有する素子が得られる。
【００２１】次に第２の実施例について述べる。図２は
第２の実施例である半導体レーザの断面図である。（１
００）方位ｎ−ＩｎＰ基板１の上に、ｎ−ＩｎＰクラッ
ド層２、活性層３、ｐ−ＩｎＰクラッド層４からなるダ
ブルヘテロ構造が周期的に形成され、その側面は平坦な
（１１１）面となっている。電流注入領域３１以外の電
流狭窄領域３２では、このダブルヘテロ構造はＢａＳｒ
Ｆ2 弗化物からなる絶縁体５で覆われており、さらに全
体にｐ−ＩｎＰ埋め込み層６、ｐ−ＩｎＧａＡｓコンタ
クト層７が形成されている。ＳｉＯ2 膜１１によって、
Ｃｒ／Ａｕ電極２１は電流注入領域３１のみでコンタク
ト層７に接し、一方基板側には全面にＡｕＳｎ電極２２
が形成されている。
第２の実施例である半導体レーザの断面図である。（１
００）方位ｎ−ＩｎＰ基板１の上に、ｎ−ＩｎＰクラッ
ド層２、活性層３、ｐ−ＩｎＰクラッド層４からなるダ
ブルヘテロ構造が周期的に形成され、その側面は平坦な
（１１１）面となっている。電流注入領域３１以外の電
流狭窄領域３２では、このダブルヘテロ構造はＢａＳｒ
Ｆ2 弗化物からなる絶縁体５で覆われており、さらに全
体にｐ−ＩｎＰ埋め込み層６、ｐ−ＩｎＧａＡｓコンタ
クト層７が形成されている。ＳｉＯ2 膜１１によって、
Ｃｒ／Ａｕ電極２１は電流注入領域３１のみでコンタク
ト層７に接し、一方基板側には全面にＡｕＳｎ電極２２
が形成されている。
【００２２】図３にその製造方法を示す。はじめに、
（１００）方位ｎ型ＩｎＰ基板１の表面に［０１１］方
向に複数のＳｉＯ2 成長阻止ストライプマスク１２（層
厚０．２μm ）を形成した（図３（ａ））。マスクの幅
は０．８μm 一定とし、マスクに挟まれた選択成長領域
の幅は、電流注入領域３１で２μm 、電流狭窄領域３２
で１．５μm とした。次にＭＯＶＰＥ法により、ｎ型Ｉ
ｎＰクラッド層２（層厚０．２μm 、キャリア濃度１×
１０18cm-3）、５層のＩｎＧａＡｓ井戸（層厚７nm）お
よびＩｎＧａＡｓＰバリア（層厚１２nm）からなる量子
井戸活性層３、ｐ型ＩｎＰクラッド層４（キャリア濃度
７×１０17cm-3）を選択的に形成した（図３（ｂ））。
成長層の断面は電流注入領域３１においては台形状とな
り、一方電流狭窄領域３２では（１００）面が消滅した
ところで成長が停止し、三角形状となった。いずれも側
面は平滑な（１１１）Ｂ面となった。
（１００）方位ｎ型ＩｎＰ基板１の表面に［０１１］方
向に複数のＳｉＯ2 成長阻止ストライプマスク１２（層
厚０．２μm ）を形成した（図３（ａ））。マスクの幅
は０．８μm 一定とし、マスクに挟まれた選択成長領域
の幅は、電流注入領域３１で２μm 、電流狭窄領域３２
で１．５μm とした。次にＭＯＶＰＥ法により、ｎ型Ｉ
ｎＰクラッド層２（層厚０．２μm 、キャリア濃度１×
１０18cm-3）、５層のＩｎＧａＡｓ井戸（層厚７nm）お
よびＩｎＧａＡｓＰバリア（層厚１２nm）からなる量子
井戸活性層３、ｐ型ＩｎＰクラッド層４（キャリア濃度
７×１０17cm-3）を選択的に形成した（図３（ｂ））。
成長層の断面は電流注入領域３１においては台形状とな
り、一方電流狭窄領域３２では（１００）面が消滅した
ところで成長が停止し、三角形状となった。いずれも側
面は平滑な（１１１）Ｂ面となった。
【００２３】次に電流注入領域３１のｐ−ＩｎＰクラッ
ド層４の表面のみにＳｉＯ2 膜１２を形成し（図３
（ｃ））、分子線エピタキシャル法（ＭＢＥ）を用い
て、Ｂａ0. 17Ｓｒ0.83Ｆ2 絶縁膜５（層厚０．２μm ）
を成長した（図３（ｄ））。絶縁膜の組成はＩｎＰ基板
１に格子整合するように選んだ。ＳｉＯ2 膜１２の上に
は絶縁膜はほとんど形成されず、ＳｉＯ2 膜１２を除去
することができた。最後に再びＭＯＶＰＥ法により、ｐ
型ＩｎＰ埋め込み層６（層厚１．５μm 、キャリア濃度
７×１０17cm-3）およびｐ型ＩｎＧａＡｓコンタクト層
７（層厚０．３μm 、キャリア濃度１×１０19cm-3）を
全面に成長した（図３（ｅ））。Ｃｒ／Ａｕ電極２１を
表面に形成した後、基板１を研磨し、ＡｕＳｎ電極２２
を基板側に形成した。電流注入領域以外の弗化物で覆わ
れた領域のみを切り出して電圧−電流特性を測定したと
ころ、３Ｖ印加時にも電流値は１μＡ以下であり、優れ
た絶縁性が得られた。また半導体レーザを共振器長３０
０μm で評価したところ、最大光出力９０ｍＷが得られ
た。８０℃、５ｍＷでの通電試験においても、特に劣化
は認められなかった。
ド層４の表面のみにＳｉＯ2 膜１２を形成し（図３
（ｃ））、分子線エピタキシャル法（ＭＢＥ）を用い
て、Ｂａ0. 17Ｓｒ0.83Ｆ2 絶縁膜５（層厚０．２μm ）
を成長した（図３（ｄ））。絶縁膜の組成はＩｎＰ基板
１に格子整合するように選んだ。ＳｉＯ2 膜１２の上に
は絶縁膜はほとんど形成されず、ＳｉＯ2 膜１２を除去
することができた。最後に再びＭＯＶＰＥ法により、ｐ
型ＩｎＰ埋め込み層６（層厚１．５μm 、キャリア濃度
７×１０17cm-3）およびｐ型ＩｎＧａＡｓコンタクト層
７（層厚０．３μm 、キャリア濃度１×１０19cm-3）を
全面に成長した（図３（ｅ））。Ｃｒ／Ａｕ電極２１を
表面に形成した後、基板１を研磨し、ＡｕＳｎ電極２２
を基板側に形成した。電流注入領域以外の弗化物で覆わ
れた領域のみを切り出して電圧−電流特性を測定したと
ころ、３Ｖ印加時にも電流値は１μＡ以下であり、優れ
た絶縁性が得られた。また半導体レーザを共振器長３０
０μm で評価したところ、最大光出力９０ｍＷが得られ
た。８０℃、５ｍＷでの通電試験においても、特に劣化
は認められなかった。
【００２４】次に第３の実施例である半導体レーザの製
作について述べる。図４にその製造工程を示す。（１０
０）方位ｎ型ＩｎＰ基板１の表面にＭＯＶＰＥ法によ
り、ｎ型ＩｎＰクラッド層２（層厚０．５μm 、キャリ
ア濃度１×１０18cm-3）、５層のＩｎＧａＡｓ井戸（層
厚７nm）およびＩｎＧａＡｓＰバリア（層厚１２nm）か
らなる量子井戸活性層３、ｐ型ＩｎＰクラッド層４（層
厚０．３μm 、キャリア濃度７×１０17cm-3）を全面に
形成した後、［０１−１］方向に複数のＳｉＯ2成長阻
止ストライプマスク１２を形成した（図４（ａ））。マ
スク１２に挟まれたエッチング領域の幅は２μm 一定と
し、マスク１２の幅は電流注入領域３１で１．５μm 、
その他の領域で０．８μm とした。続いて臭素−メタノ
ールエッチング液を用いて、（１１１）Ａ面を有するＶ
字状溝を形成した（図４（ｂ））。電流注入領域３１以
外のＳｉＯ2 膜１２を除去した（図４（ｃ））後、ＭＢ
Ｅ法によりＢａ0.17Ｓｒ0.83Ｆ2 絶縁膜５（層厚０．２
μm ）を形成した（図４（ｄ））。その後は第１の実施
例と同様に、全面にｐ型ＩｎＰ埋め込み層６（層厚１．
５μm 、キャリア濃度７×１０17cm-3）およびｐ型Ｉｎ
ＧａＡｓコンタクト層７（層厚０．２μm 、キャリア濃
度１×１０19cm-3）を成長した（図４（ｅ））後、両面
に電極を形成して切り出した。素子特性は第１の実施例
とほぼ同じであった。
作について述べる。図４にその製造工程を示す。（１０
０）方位ｎ型ＩｎＰ基板１の表面にＭＯＶＰＥ法によ
り、ｎ型ＩｎＰクラッド層２（層厚０．５μm 、キャリ
ア濃度１×１０18cm-3）、５層のＩｎＧａＡｓ井戸（層
厚７nm）およびＩｎＧａＡｓＰバリア（層厚１２nm）か
らなる量子井戸活性層３、ｐ型ＩｎＰクラッド層４（層
厚０．３μm 、キャリア濃度７×１０17cm-3）を全面に
形成した後、［０１−１］方向に複数のＳｉＯ2成長阻
止ストライプマスク１２を形成した（図４（ａ））。マ
スク１２に挟まれたエッチング領域の幅は２μm 一定と
し、マスク１２の幅は電流注入領域３１で１．５μm 、
その他の領域で０．８μm とした。続いて臭素−メタノ
ールエッチング液を用いて、（１１１）Ａ面を有するＶ
字状溝を形成した（図４（ｂ））。電流注入領域３１以
外のＳｉＯ2 膜１２を除去した（図４（ｃ））後、ＭＢ
Ｅ法によりＢａ0.17Ｓｒ0.83Ｆ2 絶縁膜５（層厚０．２
μm ）を形成した（図４（ｄ））。その後は第１の実施
例と同様に、全面にｐ型ＩｎＰ埋め込み層６（層厚１．
５μm 、キャリア濃度７×１０17cm-3）およびｐ型Ｉｎ
ＧａＡｓコンタクト層７（層厚０．２μm 、キャリア濃
度１×１０19cm-3）を成長した（図４（ｅ））後、両面
に電極を形成して切り出した。素子特性は第１の実施例
とほぼ同じであった。
【００２５】またＳｉＯ2 成長阻止ストライプマスク１
２を［０１１］方向に形成し、塩酸でｐ−ＩｎＰクラッ
ド層４を、硫酸、過酸化水素、水の混合液で活性層３を
エッチングし、さらに再び塩酸でｎ−ＩｎＰクラッド層
２をエッチングしても（１１１）Ｂ面を側面としたＶ字
状溝が形成される。この溝を絶縁体５を成長して素子化
しても同様に漏れ電流の少ない素子が得られる。
２を［０１１］方向に形成し、塩酸でｐ−ＩｎＰクラッ
ド層４を、硫酸、過酸化水素、水の混合液で活性層３を
エッチングし、さらに再び塩酸でｎ−ＩｎＰクラッド層
２をエッチングしても（１１１）Ｂ面を側面としたＶ字
状溝が形成される。この溝を絶縁体５を成長して素子化
しても同様に漏れ電流の少ない素子が得られる。
【００２６】
【発明の効果】本発明による半導体レーザでは、活性層
の周囲を比較的薄い弗化物層で覆い、さらにその弗化物
層の上に半導体層を形成することにより、弗化物層は薄
くても、漏れ電流は原理的に流れず、また薄いために温
度が変化しても結晶に欠陥が発生することがないという
効果がある。また、その弗化物層を（１１１）面上に形
成すれば、広い温度範囲で結晶性が良好で平坦な弗化物
層が得られ、それにより弗化物層の上に結晶性が良好で
平坦な半導体層を形成することができるため、さらに欠
陥が導入されにくく、絶縁性および信頼性に優れた電流
狭窄構造を実現できる。本発明によれば、良好な結晶性
を有する弗化物を電流狭窄に用いることができるため、
漏れ電流が少なく高出力特性に優れた素子を高い信頼性
とともに供することができる。
の周囲を比較的薄い弗化物層で覆い、さらにその弗化物
層の上に半導体層を形成することにより、弗化物層は薄
くても、漏れ電流は原理的に流れず、また薄いために温
度が変化しても結晶に欠陥が発生することがないという
効果がある。また、その弗化物層を（１１１）面上に形
成すれば、広い温度範囲で結晶性が良好で平坦な弗化物
層が得られ、それにより弗化物層の上に結晶性が良好で
平坦な半導体層を形成することができるため、さらに欠
陥が導入されにくく、絶縁性および信頼性に優れた電流
狭窄構造を実現できる。本発明によれば、良好な結晶性
を有する弗化物を電流狭窄に用いることができるため、
漏れ電流が少なく高出力特性に優れた素子を高い信頼性
とともに供することができる。
【００２７】なお実施例ではｎ型基板を用いたが、ｐ型
にして各層の導電型を反転させても同様の効果が得られ
る。さらにＧａＡｓ／ＡｌＧａＡｓ系など、他の材料に
よる半導体レーザにも適用可能である。
にして各層の導電型を反転させても同様の効果が得られ
る。さらにＧａＡｓ／ＡｌＧａＡｓ系など、他の材料に
よる半導体レーザにも適用可能である。
【図１】本発明の半導体レーザの一実施例の構造を表わ
す断面図である。
す断面図である。
【図２】本発明の別の実施例である半導体レーザの構造
を表わす断面図である。
を表わす断面図である。
【図３】本発明の実施例である、図２に示した半導体レ
ーザの製造方法を表わす工程断面図である。
ーザの製造方法を表わす工程断面図である。
【図４】本発明の半導体レーザの製造方法の別の実施例
を説明するための工程断面図である。
を説明するための工程断面図である。
【図５】従来の半導体レーザの構造を表わす断面図であ
る。
る。
【図６】別の従来の半導体レーザの構造を表わす断面図
である。
である。
１ 基板 ２ クラッド層 ３ 活性層 ４ クラッド層 ５ 絶縁膜 ６ 埋め込み層 ７ コンタクト層 ８ 半導体層 ９ アモルファス絶縁物 １１ ＳｉＯ2 膜 １２ ＳｉＯ2 ストライプマスク ２１ 電極 ２２ 電極 ３１ 電流注入領域 ３２ 電流狭窄領域
Claims (5)
- 【請求項１】半導体基板上にストライプ状に形成された
電流注入領域に、少なくとも半導体活性層を含む多層構
造が形成され、前記多層構造の両側の領域にカルシウ
ム、バリウム、及びストロンチウムの少なくとも一つを
含む弗化物よりなる絶縁体層が形成され、前記絶縁体層
の上部に半導体層が形成されていることを特徴とする半
導体レーザ。 - 【請求項２】半導体基板上にストライプ状に形成された
電流注入領域に、少なくとも半導体活性層を含む多層構
造が形成され、前記多層構造の両側の領域にカルシウ
ム、バリウム、及びストロンチウムの少なくとも一つを
含む弗化物よりなる絶縁体層が形成され、前記絶縁体層
は（１１１）面を側面として有する非平坦半導体表面上
に形成されていることを特徴とする半導体レーザ。 - 【請求項３】少なくとも半導体活性層を含む多層構造を
半導体基板上に全面に形成する工程と、前記多層構造を
メサストライプ状に加工する工程と、カルシウム、バリ
ウム、及びストロンチウムの少なくとも一つを含む弗化
物を前記メサストライプの両側に形成する工程と、前記
弗化物上に少なくとも半導体埋め込み層を形成する工程
からなることを特徴とする半導体レーザの製造方法。 - 【請求項４】複数の平行な誘電体薄膜などの成長阻止マ
スクを半導体基板上に形成する工程と、少なくとも半導
体活性層を含み、側面が（１１１）面となる複数の多層
構造を前記成長阻止マスクの空隙に選択的に形成する工
程と、選択的に形成された前記多層構造の一つである電
流注入領域を除いた領域の表面に、カルシウム、バリウ
ム、及びストロンチウムの少なくとも一つを含む弗化物
を形成する工程を含むことを特徴とする半導体レーザの
製造方法。 - 【請求項５】半導体基板上に、少なくとも半導体活性層
を含む多層構造を全面に形成する工程と、側面が（１１
１）面となる複数の溝を形成して前記活性層を分割する
工程と、一対の前記溝に挟まれた電流注入領域を除いた
領域の表面に、カルシウム、バリウム、及びストロンチ
ウムの少なくとも一つを含む弗化物を形成する工程を含
むことを特徴とする半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6153184A JP2663867B2 (ja) | 1994-07-05 | 1994-07-05 | 半導体レーザおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6153184A JP2663867B2 (ja) | 1994-07-05 | 1994-07-05 | 半導体レーザおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0818157A true JPH0818157A (ja) | 1996-01-19 |
| JP2663867B2 JP2663867B2 (ja) | 1997-10-15 |
Family
ID=15556886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6153184A Expired - Fee Related JP2663867B2 (ja) | 1994-07-05 | 1994-07-05 | 半導体レーザおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2663867B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6977953B2 (en) | 2001-07-27 | 2005-12-20 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor light-emitting device and method of fabricating the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145885A (ja) * | 1984-12-20 | 1986-07-03 | Fujitsu Ltd | 半導体発光装置 |
-
1994
- 1994-07-05 JP JP6153184A patent/JP2663867B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145885A (ja) * | 1984-12-20 | 1986-07-03 | Fujitsu Ltd | 半導体発光装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6977953B2 (en) | 2001-07-27 | 2005-12-20 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor light-emitting device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2663867B2 (ja) | 1997-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2823476B2 (ja) | 半導体レーザおよびその製造方法 | |
| US6989550B2 (en) | Distributed feedback semiconductor laser equipment employing a grating | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| US5604764A (en) | Semiconductor laser | |
| JPH03208388A (ja) | 半導体レーザ及びその製造方法と不純物拡散方法 | |
| KR100232993B1 (ko) | 반도체 레이저장치 및 그 제조방법 | |
| JPH0750445A (ja) | 半導体レーザの製法 | |
| US4769821A (en) | High power semiconductor laser by means of lattice mismatch stress | |
| US4868838A (en) | Semiconductor laser device | |
| JPH0856045A (ja) | 半導体レーザ装置 | |
| US6546033B2 (en) | InGaAsP semiconductor laser device in which near-edge portions are filled with non-absorbent layer, and lower optical waveguide layer includes InGaP intermediate layer | |
| JPH05327112A (ja) | 半導体レーザの製造方法 | |
| US5065403A (en) | Self-alignment type window semiconductor laser | |
| JP2663867B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH0462195B2 (ja) | ||
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| US5490159A (en) | Visible light semiconductor laser | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPS6124839B2 (ja) | ||
| JPH09275239A (ja) | 半導体レーザ素子 | |
| JP2000244067A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH05145182A (ja) | 端面窓構造付き半導体レーザ装置の製造方法 | |
| JPH0837344A (ja) | 半導体レーザ型光増幅器 | |
| JP3820826B2 (ja) | 半導体発光装置および半導体装置の製造方法 | |
| JP2556276B2 (ja) | 半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970520 |
|
| LAPS | Cancellation because of no payment of annual fees |