JPH08180525A

JPH08180525A - 磁気記録再生装置

Info

Publication number: JPH08180525A
Application number: JP6326720A
Authority: JP
Inventors: Chikayuki Okamoto; 周幸岡本; Hideo Nishijima; 英男西島; Masayuki Kijima; 正幸木島; Yukinobu Tada; 行伸多田; Hisashi Ota; 久司大田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-12-28
Filing date: 1994-12-28
Publication date: 1996-07-12
Anticipated expiration: 2015-10-10
Also published as: JP3097479B2

Abstract

(57)【要約】【目的】本発明はＩＣに集積化して安価に、小型化して
実現し、マイクロプロセッサの負担を軽くすることによ
って処理効率をあげると共に、独立、並行して動作する
モータ制御回路によって性能向上し、制御プログラムの
簡素化を可能にして開発効率をあげることを目的とす
る。【構成】マイクロプロセッサとこれによりアクセスされ
るメモリ領域、該メモリ領域のアクセス動作と非同期
に、並行して動作し、メモリ領域の出力データに従って
動作する速度、位相検出回路、ディジタルフィルタ回路
から構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＶＴＲ（ビデオテープレ
コーダ）等のヘリカルスキャン型の磁気記録再生装置に
係り、特に家庭用に普及した一般的な磁気記録再生装置
のモータサーボ回路を経済的でしかも、良好な性能で実
現するものである。

【０００２】

【発明の概要】本発明はマイクロプロセッサとディジタ
ルフィルタ回路とを効率的に組合せ、更にこれらの仲介
となるメモリ手段の書換えをマイクロプロセッサの負担
にならないように、更に系の動作が円滑に移行するよう
に行う。また、ディジタルフィルタの各部に簡単なリミ
ッタ回路を付加することで動作をより改善するものであ
る。更につなぎ撮り等タイミング制御がポイントとなる
場合には上記メモリ手段の書替え処理を巧妙に行い、精
度好く簡単な処理で実現する。

【０００３】

【従来の技術】サーボゲインの制御に関する従来技術が
特開昭６１−２７６１５８号公報に開示されている。こ
の文献に示されているように技術は外乱成分を検出して
アナログフィルタの端子切り替えを行い、サーボループ
のゲインを高めるあるいは周波数特性を伸ばすものがあ
る。また特開昭５８−１８６２７４号公報に開示されて
いるものは多種のモータやアクチュエータの非常に複雑
な制御をすべて１つのマイクロプロセッサで処理する
が、処理ごとにマイクロプロセッサに割込み処理を伴う
技術がある。また、つなぎ撮りに関する従来技術として
は特公昭４９−１８８０５号公報に開示されるものがあ
る。

【０００４】

【発明が解決しようとする課題】しかしかかる従来技術
は前者の場合、外乱検出手段が必要であり、アナログフ
ィルタ及び、アナログ切り替え回路等がＩＣ化に適しな
い等経済的な課題が有り、後者の場合、すべての処理毎
にマイクロプロセッサが関与するのでサーボ処理占有率
が上がり処理時間の点で負担が多い、逆に処理時間が厳
しい場合には粗い制御に限定される、処理プログラムの
開発に多大な労力を要す等の課題があった。更につなぎ
撮り等に関しては従来のアナログ回路等で実現される例
は存在したが本件のように汎用性のある構成となってお
らず制御周波数も再生時・記録時とも固定されていた。

【０００５】

【課題を解決するための手段】本発明では、ディジタル
フィルタを含むサーボ手段と、サーボ手段の動作パラメ
ータを記憶するメモリ手段、動作パラメータにより特性
や出力値が制御される前記したディジタルフィルタ回
路、前記したメモリ手段の内容を書き替えるマイクロプ
ロセッサにより構成する。

【０００６】

【作用】このうち、マイクロプロセッサは制御される対
象の動作速度、位相のみを必要時に監視するのみとする
ことでマイクロプロセッサの負担を軽減する。また、こ
れら全体を同一チップのＩＣ内にディジタル回路で内蔵
して上記したもう一つの課題である経済性を改善する。

【０００７】

【実施例】それでは以下に、具体的な実施例を交えて説
明を加える。一般的に映像信号を記録、再生する磁気記
録再生装置では映像信号に同期させるための位相同期サ
ーボ（位相制御）と、迅速な制御のための速度制御とが
並行して施される。そして、これは画像用回転ヘッド用
サーボとテープ駆動用サーボとにほぼ共通した形態をと
る。本発明を磁気記録再生装置における回転ヘッドを装
着したドラムモータ（要素１１）の駆動系に実施した例
を図１に、テープ駆動系に実施した例を図２に開示す
る。

【０００８】図１は本発明の１実施例を示すブロック図
である。図中、１は制御部、２はマイクロプロセッサ、
３はメモリ領域、４は速度誤差検出回路、５、６、７は
ディジタルフィルタ、８は加算器、９は位相誤差検出
器、１０はモータドライバ、１１はドラムモータ、１２
は位相信号発生器、１３は速度信号発生器、２０はリミ
ッタ、５２はディジタル／アナログ変換器（Ｄ／Ａ変換
器）、４１、４５は電圧信号である。

【０００９】以下に動作を説明する。まず、ドラムモー
タ１１からは回転に同期して高い周波数の周波数信号と
比較的低い周波数の回転位相信号とが発生される。これ
らの発生はそれぞれ、速度信号発生器１３と位相信号発
生器１２とによる。これらは必要に応じて増幅、整形さ
れ（ここではこれらを省略）た後、それぞれをディジタ
ル時間計測する手段である速度誤差検出回路４、及び位
相誤差検出回路９に印加される。これら要素による詳細
動作は後述するとして、得られた誤差データはそれぞれ
ディジタルフィルタ５、７によって濾波される。更にこ
れらのデータは互いに加算器８で加算された後、ディジ
タルフィルタ６で最終的にフィルタリングされる。ディ
ジタル計測結果は基本的にカウンタ計測結果であり周期
的な繰り返しパターンとなるので出力データは適当に要
素２０でリミットされる。即ち周期的な（図４の４４に
示すような）繰り返しのうち一部の値をとる場合にはこ
れを出力し、他の場合には出力をハイかロウに固定す
る。出力すべき値の範囲はフィルタ出力の上位を監視す
る。また速度誤差検出回路４は極端に大きな値とならな
いように図３のカウンタ回路２４が停止するように（簡
単のために図示はしていない）構成する。ディジタルフ
ィルタ５、６、７は低域利得を高めた状態で高域を遮断
し、定常偏差が小さくしかも安定な状態でサーボ制御が
なされるように設けられる。適宜省略可能であり、多く
の場合要素５は省略される。リミッタ２０の出力は要素
２１によりアナログ量に変換される。ここまでの処理は
すべてディジタル処理とすることができるので集積化で
き、前記したような数々の利点を生み出す。以上の処理
後、モータドライバ１０に印加された電圧に従ってドラ
ムモータ１１はトルクを発生する。以上がドラムモータ
１１の制御の概要である。ここで重要なのはディジタル
フィルタ５、６、７の特性及び誤差検出器４、９の動作
点がメモリ領域３からのデータによって設定されること
である。しかもこの設定はマイクロプロセッサ２による
必要最小限の設定動作（極端には初期設定のみ）で決定
できることである。従って、意図的に特性を変化させた
い場合（詳しくは後述）以外はメモリ領域の内容の書換
えは不要である。ただ、本実施例では起動時における速
度制御と位相制御との相互作用による安定状態への移行
時間の長期化を避けるべく速度、位相誤差データのマイ
クロプロセッサでの監視ルートを設けている。

【００１０】一方、テープ駆動はゴム製のピンチローラ
と共にテープを挾み込み、駆動するキャプスタン軸によ
り行われる。本件をキャプスタンモータ系に実施した例
を図２に示す。図において１９はキャプスタンモータ、
１６はコントロールヘッド、１７は磁気テープ、１４、
１５は分周器、１８はピンチローラ、５１は切り替えス
イッチである。また他の’付番号は図１の要素番号と一
致する要素であることを示す。本実施例における制御の
概要は図１におけるものとほぼ同様である。違いは大ま
かには位相制御の対象信号と再生時の早見時の制御であ
る。

【００１１】前者は記録時に周波数信号の分周信号と基
準信号とを位相比較、再生時にはコントロールヘッド１
６から再生されるコントロール信号と基準信号とをそれ
ぞれ位相比較の対象としていることである。後者は速見
再生時にはテープ走行速度を記録時の倍数とすることか
ら周波数信号、位相信号それぞれを分周する分周器１
４、１５を設け、分周数とテープ速度の倍数とが一致す
るように制御することである。このため、切り替えスイ
ッチ５１は記録時にはａ側、再生時にはｂ側に接続され
る。本実施例は周波数信号が基準信号の整数倍の周波数
となっている場合を想定しておりこの倍数に相当する分
周比が分周器１５に設定されるようにする。

【００１２】さて次に速度、位相制御の詳細を図３によ
って説明する。図３は図１の実施例における速度誤差検
出回路４と位相誤差検出回路９との内部構成を示してい
る。図中、２１、３１はエッジ検出回路、２２、３２、
３７はパルス発生回路、２３、３３はプリセット回路、
２４、３４はカウンタ回路、２５、３５はラッチ回路、
２６、３６は誤差演算回路、２７はクロック発生回路、
３８は基準信号発生回路、４１〜４３、４５〜４８は電
気信号である。今クロック発生回路の発生周波数がＣ、
所定の回転数でドラムモータが回転した時の周波数信号
４１の周波数がｆであった場合、Ｃ／ｆが出力レンジの
中点になるように設計する。これはこの時の誤差演算回
路２６の出力をＤ／Ａ変換器５２でそのままアナログ量
に変換した電圧が動作点の中心になるようにすることと
一致する。更に位相制御については基準信号発生器３８
から発生される基準信号４６とドラムモータ１１からの
位相信号４５とが所定の位相（ヘッド位置が所定の位置
に来る）となった場合に位相系の誤差演算回路３６の出
力がゼロとなるようにする。

【００１３】以下更に具体的に図４、図５の要部波形図
を用いて述べる。図中４１〜４３、４５〜４８は電気信
号、４４、４９はカウンタ回路２４、３４の計数値を模
式的に示したものである。まず周波数信号の変換、即ち
速度制御動作を説明する。周波数信号４１はエッジ検出
器２１を経て立上りエッジが検出され、パルス検出器２
２に印加される。するとパルス発生器２２はクロック信
号と同期して信号４１の立上りに同期した一連のパルス
信号４３、４２を発生する。この信号４３、４２はそれ
ぞれラッチ回路２５のラッチパルス、プリセット回路２
３のプリセットパルスとなる。カウンタ回路２４の値４
４はパルス信号４２でプリセットされ計数が開始され、
信号４３でラッチされる。カウンタ値４４は所定の周期
で周波数信号が発生した場合（Ａ）とこれより早い場合
（Ｂ）、遅い場合（Ｃ）とで（ａ）、（ｂ）、（ｃ）の
ように異なり、ラッチされる値も所定時間で中点、遅い
と大きく、早いと小さくなる。この量をアナログ量に変
換し、モータに帰還して一定速度となるように制御す
る。

【００１４】ほぼ同様に図５を用いて位相制御時の動作
を述べる。ここではラッチパルス４８、プリセットパル
ス４７は別々の信号４６、４５から得られる。信号４
６、４５は基準信号、位相検出信号のタイミングを示す
から、所定位相差、位相差小、位相差大となれば、カウ
ンタ３４の値４９は（ｄ）（ｅ）（ｆ）となる。所定値
でのラッチデータをゼロとなるように誤差演算回路３６
で変換すると、位相差小時にマイナス、所定位相差でゼ
ロ、位相差大時にプラスの値となるようにも変換出来
る。これら速度制御、位相制御の各誤差信号（要素２
６、３６出力）の加算制御により所定速度、所定位相で
のドラムモータ回転が得られる。

【００１５】次にディジタルフィルタについて図６を用
いて詳細説明する。図中、５１、５１’、５２”、５
３、５３’、５３”は演算器、５２、５２’、５２”は
ディジタルデータの保持器、５４、５４’、５４”、５
５、５５’、５５”、５６、５６’、５６”は積算器で
ある。ここで演算器はディジタルデータの加算あるいは
減算を行う。保持器は１サンプリング毎に時間シフトす
る。積算器はある係数をかける役割をする。図には図１
における３つのディジタルフィルタ５、６、７を同じ形
式で実現した模様を示した。今積算器５４の係数をＡ、
積算器５５の係数をＢ、積算器５６の係数をＣとし、保
持器５２による時間遅延要素をＺ~¹で表示すればディジ
タルフィルタ５の伝達特性Ｇは

【００１６】

【数１】Ｇ（Ｚ）＝Ｃ×（１＋Ａ×Ｚ~¹）／（１＋Ｂ×Ｚ~¹) となり、離散値系の一次遅れ要素を示す。ここでＳ＝２×（１−Ｚ~¹）／Ｔｓ／（１＋Ｚ~¹）、Ｔｓ：サ
ンプリング周期である。ここにおいてＡ、Ｂ、Ｃなる係数はメモリ３に
記憶されており、マイクロプロセッサによって設定され
る。例えばＡ、Ｂをゼロ、Ｃを１とすれば伝達関数Ｇ＝
１となり、フィルタの入力がそのまま出力に伝達され
る。またＣ＝０とすればフィルタ出力に影響を及ぼさな
くなる。更にカットオフ周波数をＡ、Ｂ、Ｃの値により
適当に設定することができる。このように係数を様々に
設定することでいろいろな特性を実現出来る。本例によ
れば動作状況に応じてディジタルフィルタの出力を効果
的に設定することが出来る、例えば、モータの起動時に
モータが所望周波数に近づくまでは位相制御の影響を受
けたくない。そこで、位相系のディジタルフィルタ７の
係数をＡ”、Ｂ”、Ｃ”とした時、Ｃ”の値をゼロにす
ることで起動をスムーズにすることができる。そして所
望周波数に接近した時点でＣ”を設定しなおす。速度系
のフィルタ係数に関しても起動時と定常時に変化させる
ことで起動が速やかで定常時に安定な係数設定とするこ
とができる。更にこれは非常に粗い時間間隔でモータの
速度を示す周波数信号周期をモニタし、起動時に初期化
しておいた係数を、定常速度となった時に書き替えれば
可能であり、マイクロプロセッサの負担は非常に軽微で
ある。では以下にこれらの特性変化を実現する具体例を
図７に示し、動作説明をする。

【００１７】本実施例は簡単化のために速度制御系のデ
ィジタルフィルタを省略した。積算器５４’、５５’、
５６’、５４”、５５”、５６”の係数をそれぞれ
Ａ’、Ｂ’、Ｃ’、Ａ”、Ｂ”、Ｃ”とする。起動時か
らのこれらの設定値を縦軸に模式的に示した図を図８に
示す（横軸は時間である）。起動時はＡ”、Ｂ”、Ｃ”
をゼロとして位相制御をカットすると共にＡ’、Ｂ’を
下げて速度制御のフィルタを軽くし、応答を速める。そ
の後所定の周期Ｔｘに達したら速度、位相両系のフィル
タを効かすと共に遷移時間ｔａを経て定常状態での最終
係数に設定する。この時の係数はメモリ領域３に書かれ
ており、マイクロプロセッサの書き替えによって再設定
されるが、処理時間に余裕があれば図８の破線のように
除除に変化させることも可能である。

【００１８】以上で述べてきたように本願の大きな特徴
の一つはメモリ手段とこれを制御するマイクロプロセッ
サがモータを制御する制御回路とタイミング的に殆ど無
関係に動作することである（極端な場合には源クロック
のみを共通とすることもできる）。従ってモータ制御回
路はマイクロプロセッサと時間的に並行して動作するた
め、マイクロプロセッサにおいては時間を費やすことが
できる他の処理を大幅に増やすことが可能となる。この
動作を判り易く図９のモータ速度制御のタイミング図に
おいて説明する。

【００１９】図９において４１〜４４は図３にも示した
電気信号、７０は図３におけるカウンタプリセット値、
７１、７２は時点、７３は速度制御信号である。時点７
１以前はプリセット値はＰ₀、以後はＰ₁なる値とする。
ここで速度制御はプリセット信号４２、ラッチ信号４３
に同期して施されるがこれはメモリの書替えによってプ
リセット値が変化するタイミング７１とは無関係であ
る。つまり、適当なタイミングでメモリ内容を書き替え
れば後は制御系が勝手なタイミングでプリセット値を変
化してそれまでの周期Ｔ₀を変化させる。このように制
御のタイミングを意識しないでメモリ内容を更新するこ
とができ、モータの制御を意識せずにマイクロプロセッ
サを動作させることができるのが大きな利点である。上
記の場合には周波数信号周期をモニタし、起動時に初期
化しておいた係数を、定常速度となった時に書き替える
ようにしたがモータの起動特性が毎回ほぼ一定である事
を考えるとモータの周波数信号周期のモニタリングも必
ずしも必要とは言えず、起動時から一定の時間経過によ
り前記したメモリ内容を書き替えることも可能である。
この場合、マイクロプロセッサはモータの回転状態を全
く意識せずに例えばシステム制御に専念できる。

【００２０】しかし、つなぎ撮り等の細かいタイミング
制御を行う場合には更に発展させた回路制御が必要にな
る。以下に本発明をつなぎ撮りにおいても巧妙に実施す
るための技術を開示する。

【００２１】図１０はつなぎ撮り時のキャプスタン制御
の説明図である。図中１３’はキャプスタンモータに同
期した周波数信号の発生器、１６はコントロールヘッ
ド、１７は磁気テープ、１９はキャプスタンモータ、８
０は映像信号を既に記録した部分、８１はコントロール
信号（位相信号）を既に記録した部分、８２は未記録部
分である。一般にテープ走行位相の制御は再生時にはテ
ープ上のコントロール信号が、記録時にはキャプスタン
の発生周波数信号を分周したものが、それぞれ基準信号
に同期するように制御される（映像記録ヘッド、及びド
ラムモータは再生時には基準信号に、記録時には記録さ
れる映像信号に同期した基準信号に位相同期せしめられ
る）。更に、つなぎ撮り時は既に記録した部分８０を再
生しながらテープ走行位相を制御し、信号の未記録部分
に達した時点でもうまくコントロール信号が連続するよ
うに制御することが必要となる（この制御を行わないと
新しく記録した部分の先頭でコントロール信号が不連続
となり、位相乱れを生じる。この結果再生画像がノイズ
で犯される）。

【００２２】このコントロール信号の不連続や位相制御
信号の不連続現象を回避すべく、巧妙につなぎ撮りを行
う制御手段として、従来は記録されるコントロール信号
で一瞬、前記したキャプスタン周波数信号の分周をリセ
ットする、あるいはキャプスタン分周信号で基準信号を
リセットする等の手段をとっていた。しかしながら、本
件のようにカウンタの（プ）リセットがカウンタの勝手
なタイミングで行われるように改造した装置では従来の
方法は使えない（同期化できない）。そこで次に開示す
る構成、方法でこれを可能にする（しかも、これによる
と記録時に位相制御周波数を適当に選択できる）。

【００２３】図１１は本発明を乱れなくつなぎ撮りする
装置に展開したものである。図中、３１’はエッジ検出
回路、３２’、３７’はパルス発生器、３３’はプリセ
ット回路、３４’はカウンタ回路、３５’はラッチ回
路、３６’は誤差演算回路、破線で囲んだ要素１００は
位相誤差検出回路、１０１は再生基準信号発生回路、１
０２は記録基準信号発生回路、１０３、１０５は切り替
えスイッチ、１０４は分周器、１１０〜１１２はデータ
ライン、１１３〜１２０は電気信号である。また、その
他要素に、前記した実施例と同様の番号を付加した。
今、代表的な例として映像信号のフィールド周波数が６
０Ｈｚ、標準再生時のコントロール信号周波数が３０Ｈ
ｚ、記録・標準再生時のキャプスタン周波数信号が７２
０Ｈｚであるとする。再生時にはスイッチ１０３はａ
側、スイッチ１０５はｂ側に接続するよう、信号１１
３、１１４が制御される。要素１０１、１０２はそれぞ
れデータライン１１１、１１２のデータに従って一巡
し、繰り返しカウントするようプリセットされるものと
する。即ち、クロック発生回路２７’の発生周波数を５
ＭＨｚとすると、Ｄｐ＝５×１０⁶／３０＝１．６７×
１０⁵なるデータをデータライン１１１に流しておけば
よい。一方、記録時にはスイッチ１０３はｂ側、スイッ
チ１０５はａ側に接続するよう、信号１１３、１１４が
制御される。この時、要素１３’で発生した７２０Ｈｚ
の周波数信号は分周器１０４で適当に分周（ここでは分
周比Ｎ＝８分周とする）し、９０Ｈｚとなった信号が信
号ライン１２０に表れる。この場合、記録基準信号発生
回路１０２も９０Ｈｚの信号を発するよう、Ｄｒ＝５×
１０⁶／９０＝５．５５×１０⁴なるデータが信号１１２
にセットされる。以上によって、再生時には３０Ｈｚの
基準信号と再生コントロール信号とが、記録時には９０
Ｈｚの基準信号とキャプスタン周波数信号を８分周した
信号とが位相同期するよう、制御される。問題は再生状
態から記録状態に切り替わった瞬間である。要素１０１
と要素１０２はそれぞれ別のタイミングで動作している
ため、再生から記録へ状態変化した瞬間に位相飛びを発
生する。そこで以下のように、メモリ領域３’の内容を
制御する。

【００２４】以下、詳しい動作を図１２のタイミング図
によって説明する。図１２において、図１１と同様、１
１０〜１１２、１３１はデータライン、１１３〜１２０
は電気信号、１３０、１３２は（カウンタの）数値を縦
軸にして便宜上表現したもの、Ｔ３，Ｔ４は時点であ
る。図のように、前記したデータＤｐ＝１．６７×１０
⁵により、３０Ｈｚの信号１１５が再生基準信号として
発生される。まず時点Ｔ３以前はデータライン１１２に
記録基準信号発生回路１０２に設定できる最小の数値を
与えておく（本例ではＤｒ＝１とする）。ここにおいて
記録基準信号発生回路１０２は極めて短い周期の信号を
発生する。次にＴ３以降はＤｒ＝５．５５×１０⁴とす
る。これにより記録基準信号発生回路１０２が計数する
値は１３０のように変化する。このとき計数値がＤｒに
達したことを示すパルス（記録基準信号発生回路１０２
が自分自身をプリセットするパルスを使用することが可
能である）が信号１１６に得られる。今、信号１１６の
Ｔ３以降の周期である、１１、１ミリ秒（以後ｍｓと表
す）の時間をおいて、時点Ｔ４において（信号１１３に
より）切り換えスイッチ１０３をａ側からｂ側に切り換
えると出力信号１１７が得られる。これを入力とするパ
ルス発生回路３７’は信号４７’を出力する。更に時点
Ｔ４でデータ１３１（Ｐｐ）をｐ１からｐ２に変化す
る。この結果、信号４７’でプリセット回路３３’によ
りカウンタ回路３４’がプリセットされながら、ｐ１，
ｐ２を初期値としてカウンタ回路３４’の計数動作が行
われる。こうしてカウンタ回路３４’のカウント値は１
３２に示すように変化する。一方、カウンタ回路３４’
の値をラッチするパルスであるラッチパルス４８’は以
下のようにして得られる。即ち、時点Ｔ４以前は分周比
ｎ＝１を、Ｔ４以後は分周比ｎ＝８をデータライン１１
０に流す。これはマイクロプロセッサ２が時点Ｔ４にメ
モリ領域３’にこの値を書き込むことで達成される。こ
の結果、Ｔ４以前は７２０Ｈｚの周波数信号そのもの、
Ｔ４以降はこれを８分周したもの（９０Ｈｚ）が信号１
１８に出力される。切り換えスイッチ１０５は時点Ｔ４
以前はｂ側、Ｔ４以降はａ側に接続するよう信号１１４
によって制御されるので出力１２０が図のように得られ
る（Ｔ４以前は位相信号であるコントロール信号１１９
が印加される）。最終的に、エッジ検出回路３１’及
び、パルス発生回路３２’を経た出力である信号４８’
は結果的に値１３２の動作点のほぼ中央の値をラッチす
ることができる。以上は記録時に９０Ｈｚで位相制御す
ることを想定したが３０Ｈｚで位相制御する場合も記録
時のＤｒ＝１．６７×１０⁵、分周比ｎ＝２４、データ
１３１を常にｐ１とする、Ｔ３とＴ４の時間差を３３．
３ｍｓとする等で対処できる。

【００２５】以上のように記録基準信号発生回路１１２
及びキャプスタン周波数分周器１０４の巡回周期を前も
って十分短くしておき、つなぎ撮りの瞬間に適当な時間
差をもって所定の値に分周比あるいは巡回カウント数
（メモリ３’の内容）に書替えることで目的が達成でき
る。つまり初期に十分短い巡回周期とすることにより、
次に巡回周期を設定しなおされるまでの時間を短くする
ことができ、所望のタイミングで再生状態から記録状態
のキャプスタン位相制御に移行でき、その間の位相乱れ
が生じない。

【００２６】次に、これらの処理を実際に行う処理例を
図１３の処理フロー図によって説明する。図のように先
ず、再生状態で位相制御がドラム、キャプスタン両モー
タで施すに足る分量の磁気テープの巻戻しを行う。次に
停止状態を経て、通常速度での再生を開始する。ここで
はドラムモータは記録すべき映像信号の垂直同期信号に
同期するように、またキャプスタンモータは再生される
コントロール信号が再生基準信号に同期するように、そ
れぞれ位相制御される。この時、記録基準信号、及びキ
ャプスタン周波数分周器の分周比は、その巡回周期が短
くなるようにできるだけ小さい値（例えばＤｒ＝１、ｎ
＝１）に設定される。また、位相同期のプリセット値Ｐ
ｐ＝ｐ１とする。次にキャプスタンの記録基準信号の巡
回カウント数の設定値であるＤｒを５．５５×１０⁴と
すると同時にタイマをリセットする（ＴＭ＝０）。タイ
マが１１．１ｍｓに達した時点でＰｐ＝ｐ２、ｎ＝８と
する。この後はドラム、キャプスタン共に記録状態の位
相制御がなされているので適当なタイミングで実際に記
録を開始する。

【００２７】以上の例では基準信号発生回路のみを２つ
（図１１の要素１０１、１０２）設けたがプリセット、
カウンタ、ラッチ群をそれぞれ２組設けてこれらの出力
を切り換えることも勿論可能である。

【００２８】

【発明の効果】以上のように本発明によれば制御部をす
べてＩＣに集積化して安価に、小型化して実現できると
いう経済的効果がある。また、マイクロプロセッサの負
担を軽くすることによって性能向上すると共に、多くの
機能をマイクロプロセッサに持たせることができる。更
に、マイクロプロセッサとモータ等の制御部分はほぼ独
立、並行して動作するので処理効率をあげると共に、マ
イクロプロセッサに内蔵するプログラムの簡素化及び、
モータ動作との同期等タイミングの難しい処理プログラ
ムの必要をなくして開発効率をあげるという効果を得る
事ができる。

【００２９】また、上記効果を生じさせながらも従来の
つなぎ撮り動作を巧妙に行うことができ、性能確保の効
果がある。

【図面の簡単な説明】

【図１】本発明の１実施例を示すブロック図。

【図２】本発明の他の実施例を示すブロック図。

【図３】本発明の１実施例の要素の内部ブロック図。

【図４】図３の一部波形図。

【図５】図３の一部波形図。

【図６】本発明の１実施例の他の要素の内部ブロック
図。

【図７】本発明の他の実施例の要素の内部ブロック図。

【図８】図７の要部波形図。

【図９】図３の要部波形図。

【図１０】つなぎ撮りの図。

【図１１】本発明の他の実施例のブロック図。

【図１２】図１１の要部波形図。

【図１３】図１１の実施例の動作を説明するフロー図で
ある。

【符号の説明】

２…マイクロプロセッサ、３、３’…メモリ領域、４…速度誤差検出回路、５、６、７…ディジタルフィルタ、８…加算器、９…位相誤差検出回路、１１…ドラムモータ、１２…位相信号発生器、１３…周波数信号発生器、１９…キャプスタンモータ、２０…リミッタ、３８…基準信号発生回路、５１、５３…演算器、５２…保持器、５４、５５、５６…積算器、１０２…記録基準信号発生回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者多田行伸神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所映像メディア研究所内 (72)発明者大田久司茨城県ひたちなか市稲田1410番地株式会社日立製作所パーソナルメディア機器事業部内

Claims

【特許請求の範囲】

【請求項１】ヘリカルスキャン型の磁気記録再生装置の
モータ制御装置において、モータの回転速度と回転位相とをそれぞれ検出する手段
と、検出された速度と位相とをディジタル量に変換する手段
と、変換された前記回転位相のディジタル量をもとに演算を
する第１のフィルタ手段と、変換された前記回転速度のディジタル量と前記第１のフ
ィルタ手段の出力をもとにフィルタ演算をする第２のフ
ィルタ手段と、前記第１、第２のフィルタ手段のフィルタ特性を記憶す
るメモリ手段と、前記したフィルタ演算、前記したモータの回転速度と回
転位相とのそれぞれの検出手段の検出動作、並びにディ
ジタル量への変換動作と並行して、前記したディジタル
量への変換値を基にして所定の時間の経過毎に前記メモ
リ手段の記憶内容を書き替えるマイクロプロセッサと、
を設けたことを特徴とする磁気記録再生装置。
【請求項２】ヘリカルスキャン型の磁気記録再生装置の
モータ制御装置において、モータの回転速度と回転位相とをそれぞれ検出する手段
と、検出された速度と位相とをディジタル量に変換する手段
と、変換された前記回転位相のディジタル量をもとにフィル
タ演算をする第１のフィルタ手段と、変換された前記回転速度のディジタル量と前記第１のフ
ィルタ手段の出力をもとにフィルタ演算をする第２のフ
ィルタ手段と、前記第１、第２のフィルタ手段のフィルタ特性を記憶す
るメモリ手段と、前記したフィルタ演算、前記したモータの回転速度と回
転位相とのそれぞれの検出手段の検出動作、並びにディ
ジタル量への変換動作と並行して、前記メモリ手段の記
憶内容を初期値から最終値までの値をステップ的に書き
替えるマイクロプロセッサと、を設けたことを特徴とす
る磁気記録再生装置。
【請求項３】ヘリカルスキャン型の磁気記録再生装置の
モータ制御装置において、モータの回転速度と回転位相とをそれぞれ検出する手段
と、検出された速度と位相とをディジタル量に変換する手段
と、変換された前記回転位相のディジタル量をもとに演算を
する第１のフィルタ手段と、変換された前記回転速度のディジタル量と前記第１のフ
ィルタ手段の出力をもとにフィルタ演算をする第２のフ
ィルタ手段と、前記第１、第２のフィルタ手段のフィルタ特性を記憶す
るメモリ手段と、前記したフィルタ演算、前記したモータの回転速度と回
転位相とのそれぞれの検出手段の検出動作、並びにディ
ジタル量への変換動作、及び前記した第１、第２のフィ
ルタ演算を行うモータ制御回路部と、該モータ制御回路部と独立してシステム制御を行うマイ
クロプロセッサとを有し、前記したマイクロプロセッサから前記したメモリ手段の
記憶内容を書き替えることを特徴とする磁気記録再生装
置。
【請求項４】ヘリカルスキャン型の磁気記録再生装置の
モータ制御装置において、モータの回転速度と回転位相とをそれぞれ検出する手段
と、検出された速度と位相とをディジタル量に変換する手段
と、変換された前記回転位相のディジタル量をもとにフィル
タ演算をする第１のフィルタ手段と、変換された前記回転速度のディジタル量をもとにフィル
タ演算をする第２のフィルタ手段と、前記第１、第２のフィルタ手段の出力をもとにフィルタ
演算をする、第３のフィルタ手段と、前記第１、第２、第３のフィルタ手段のフィルタ特性を
記憶するメモリ手段とを有するモータ制御回路部と、該モータ制御回路部と独立してシステム制御を行うマイ
クロプロセッサとを有し、前記したマイクロプロセッサから前記したメモリ手段の
記憶内容を書き替えることを特徴とする磁気記録再生装
置。
【請求項５】ヘリカルスキャン型の磁気記録再生装置の
モータ制御装置において、モータの回転速度と回転位相とをそれぞれ検出する手段
と、検出された速度と位相とをディジタル量に変換する手段
と、変換された前記回転位相のディジタル量をもとにフィル
タ演算をする第１のフィルタ手段と、変換された前記回転速度のディジタル量と第１のフィル
タ手段の加算手段と、該加算手段の出力をもとにフィルタ演算をする、第２の
フィルタ手段と前記第１、第２のフィルタ手段のフィル
タ特性と、前記した第１のフィルタ手段の加算の割合を
記憶するメモリ手段と、前記した回転速度をディジタル量に変換した値により、
前記した第１のフィルタ手段の加算の割合をほぼゼロと
するように、前記メモリ手段の記憶内容を書き替えるマ
イクロプロセッサと、を設けたことを特徴とする磁気記
録再生装置。
【請求項６】ヘリカルスキャン型の磁気記録再生装置の
モータ制御装置において、キャプスタンモータの回転速度を検出する手段と、検出された速度信号をＮ（Ｎは１以上の整数）分周する
分周手段と、第１の基準信号あるいは第２の基準信号のいずれかに同
期してプリセットされ、テープ上から再生されるコント
ロール信号あるいは前記した分周手段の出力のいずれか
によってラッチされるカウンタによって両者の位相差を
ディジタル量に変換するディジタル位相変換手段と、前記した分周Ｎ及び前記した第２の基準信号の巡回カウ
ント数Ｍ（１以上の整数）を記憶し制御するメモリ手段
と、前記した位相変換手段の出力により前記キャプスタンモ
ータの位相制御をする手段と、前記した第１の基準信号から第２の基準信号へ切り換え
時に、前記ラッチされたディジタル位相変換出力がほぼ
変化せず連続するように、前記した第２の基準信号の巡
回カウント数Ｍを小さい値Ｍ０から大きい値Ｍ１とする
マイクロプロセッサと、を設けたことを特徴とする磁気
記録再生装置。
【請求項７】ヘリカルスキャン型の磁気記録再生装置の
モータ制御装置において、キャプスタンモータの回転速度を検出する手段と、検出された速度信号をＮ（Ｎは１以上の整数）分周する
分周手段と、第１の基準信号あるいは第２の基準信号のいずれかに同
期してプリセットされ、テープ上から再生されるコント
ロール信号あるいは前記した分周手段の出力のいずれか
によってラッチされるカウンタによって両者の位相差を
ディジタル量に変換するディジタル位相変換手段と、前記した分周Ｎ及び前記した第２の基準信号の巡回カウ
ント数Ｍ（１以上の整数）を記憶し制御するメモリ手段
と、前記したディジタル位相変換手段の出力により前記キャ
プスタンモータの位相制御をする手段と、前記したプリセットトリガを第１の基準信号から第２の
基準信号へ切り換える第１のタイミングと、前記したラ
ッチ信号を前記コントロール信号から前記した分周手段
の出力へ切り換える第２のタイミングと、メモリ手段の
Ｎを小さい値Ｎ０から大きい値Ｎ１とする第３のタイミ
ングと、前記した第２の基準信号の巡回カウント数Ｍを
小さい値Ｍ０から大きい値Ｍ１とする第４のタイミング
とを制御するマイクロプロセッサと、を設けたことを特
徴とする磁気記録再生装置。
【請求項８】ヘリカルスキャン型の磁気記録再生装置の
モータ制御装置において、キャプスタンモータの回転速度を検出する手段と、検出された速度信号をＮ（Ｎは１以上の整数）分周する
分周手段と、テープ上から再生されるコントロール信号と第１の基準
信号との位相差をディジタル量に変換する第１のディジ
タル位相変換手段と、前記した分周手段の出力と第２の基準信号との位相差を
ディジタル量に変換する第２のディジタル位相変換手段
と、前記した分周Ｎ及び前記した第２の基準信号の巡回カウ
ント数Ｍ（１以上の整数）を記憶し制御するメモリ手段
と、前記した第１のディジタル位相変換手段と第２のディジ
タル位相変換手段との切り換え出力を前記キャプスタン
モータの位相制御信号とする切り換え手段と、前記したメモリ手段のＭを小さな値Ｍ０から大きな値Ｍ
１とする第１のタイミングと、前記したメモリ手段のＮ
を小さな値Ｎ０から大きな値Ｎ１とする第２のタイミン
グと、前記切り換え手段における第１のディジタル位相
変換手段から第２のディジタル位相変換手段への切り換
えを示す第３のタイミングとを制御するマイクロプロセ
ッサと、を設けたことを特徴とする磁気記録再生装置。
【請求項９】請求項１、２、３、４または５に記載の構
成において、前記したフィルタ手段、メモリ手段、マイクロプロセッ
サを同一チップ内に集積した回路部品を備えたことを特
徴とする磁気記録再生装置。
【請求項１０】請求項６、７または８に記載の構成にお
いて、前記した各手段及びマイクロプロセッサを同一チップ内
に集積した回路部品を備えたことを特徴とする磁気記録
再生装置。