JPS6236572B2 - - Google Patents
Info
- Publication number
- JPS6236572B2 JPS6236572B2 JP55092494A JP9249480A JPS6236572B2 JP S6236572 B2 JPS6236572 B2 JP S6236572B2 JP 55092494 A JP55092494 A JP 55092494A JP 9249480 A JP9249480 A JP 9249480A JP S6236572 B2 JPS6236572 B2 JP S6236572B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- output
- motor
- circuit
- full adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 8
- 125000004122 cyclic group Chemical group 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
- G11B15/467—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
Landscapes
- Feedback Control In General (AREA)
- Control Of Velocity Or Acceleration (AREA)
Description
【発明の詳細な説明】
この発明はビデオテープレコーダの回転系を制
御するのに用いて好適するデジタルサーボ装置に
関する。
御するのに用いて好適するデジタルサーボ装置に
関する。
ヘリカルスキヤン方式のビデオテープレコーダ
においては、磁気テープの走行速度と回転ヘツド
の回転速度とを所定の関係に維持し、記録トラツ
クに対する安定したスキヤンニングを得る必要が
ある。このため、テープ速度に関係するキヤプス
タンサーボ装置とか、回転ヘツドの回転速度に関
係する回転ヘツドサーボ装置が設けられる。キヤ
プスタンサーボ装置は、キヤプスタンモータの回
転周波数とか回転位相を目標値に制御する。ま
た、回転ヘツドサーボ装置も、回転ヘツドモータ
の回転周波数とか回転位相を目標値に制御する。
においては、磁気テープの走行速度と回転ヘツド
の回転速度とを所定の関係に維持し、記録トラツ
クに対する安定したスキヤンニングを得る必要が
ある。このため、テープ速度に関係するキヤプス
タンサーボ装置とか、回転ヘツドの回転速度に関
係する回転ヘツドサーボ装置が設けられる。キヤ
プスタンサーボ装置は、キヤプスタンモータの回
転周波数とか回転位相を目標値に制御する。ま
た、回転ヘツドサーボ装置も、回転ヘツドモータ
の回転周波数とか回転位相を目標値に制御する。
この種サーボ装置として、小形化，集積化のた
めにデジタル信号を用いてモータの回転周波数と
か位相を検出し、その検出したデジタル信号をア
ナログ信号に変換して該モータを制御するデジタ
ルサーボ装置が考えられている。
めにデジタル信号を用いてモータの回転周波数と
か位相を検出し、その検出したデジタル信号をア
ナログ信号に変換して該モータを制御するデジタ
ルサーボ装置が考えられている。
一方ビデオテープレコーダの機能としては、ス
ロー再生、倍速再生、倍速記録、低速記録などの
機能が要求されるために、前記サーボ装置にあつ
ても目標値を切換えられるように構成しなければ
ならない。しかしながら、目標値を切換えるため
に、サーボ装置において使用される基準となるク
ロツクパルスの周波数を変更したのでは、新たな
水晶発振器とか分周器を要し、部品、価格共に増
大する結果となる。
ロー再生、倍速再生、倍速記録、低速記録などの
機能が要求されるために、前記サーボ装置にあつ
ても目標値を切換えられるように構成しなければ
ならない。しかしながら、目標値を切換えるため
に、サーボ装置において使用される基準となるク
ロツクパルスの周波数を変更したのでは、新たな
水晶発振器とか分周器を要し、部品、価格共に増
大する結果となる。
この発明は、上記の事情に対処すべくなされた
もので、簡単な手段によつて制御対象となる機器
に対する目標値を複数に切換えることができ得る
デジタルサーボ装置を提供することを目的とす
る。
もので、簡単な手段によつて制御対象となる機器
に対する目標値を複数に切換えることができ得る
デジタルサーボ装置を提供することを目的とす
る。
以下この発明の実施例を図面を参照して説明す
る。
る。
第１図はデジタルサーボ装置の構成であり、た
とえば、ビデオテープレコーダの回転ヘツドサー
ボ系に用いられる。第１図において、１１は水晶
発振器等から得られる安定したクロツクパルス入
力端子、１２は、回転ヘツドの回転検出回路から
得られる回転検出パルス（いわゆるタンクパル
ス）が加えられる入力端子、１３は、垂直同期信
号に同期したパルスあるいはコントロールパルス
等の基準パルスが加えられる入力端子である。
とえば、ビデオテープレコーダの回転ヘツドサー
ボ系に用いられる。第１図において、１１は水晶
発振器等から得られる安定したクロツクパルス入
力端子、１２は、回転ヘツドの回転検出回路から
得られる回転検出パルス（いわゆるタンクパル
ス）が加えられる入力端子、１３は、垂直同期信
号に同期したパルスあるいはコントロールパルス
等の基準パルスが加えられる入力端子である。
前記クロツクパルス入力端子１１は、巡回カウ
ント動作を得るカウンタ１４に接続される。この
カウンタ１４のカウント内容は、ラツチ機能を有
する第１のメモリ１５、第３のメモリ２０の入力
端に加えられる。第１のメモリ１５の出力端は、
第２のメモリ１６に接続されるとともに、全減算
器１７の一方の入力端及び全減算器２３の一方の
入力端に接続される。また前記第２のメモリ１６
の出力端は、前記全減算器１７の他方の入力端に
接続される。
ント動作を得るカウンタ１４に接続される。この
カウンタ１４のカウント内容は、ラツチ機能を有
する第１のメモリ１５、第３のメモリ２０の入力
端に加えられる。第１のメモリ１５の出力端は、
第２のメモリ１６に接続されるとともに、全減算
器１７の一方の入力端及び全減算器２３の一方の
入力端に接続される。また前記第２のメモリ１６
の出力端は、前記全減算器１７の他方の入力端に
接続される。
第１，第２のメモリ１５，１６には前記回転検
出パルスの入力端子１２が接続される。この入力
端子１２にパルスが加わると、第１のメモリ１５
は、カウンタ１４の内容をラツチし、第２のメモ
リ１６は第１のメモリ１５の内容をラツチする。
出パルスの入力端子１２が接続される。この入力
端子１２にパルスが加わると、第１のメモリ１５
は、カウンタ１４の内容をラツチし、第２のメモ
リ１６は第１のメモリ１５の内容をラツチする。
前記第２のメモリ１６の内容と、第１のメモリ
１５の内容とを減算処理する全減算器１７の出力
端は、全減算器１８の一方の入力端に接続され
る。この全減算器１８の他方の入力端には、定数
Ａのデータが設定されている。この全減算器１８
の出力は、デジタルアナログ変換器１９にてアナ
ログ変換され、自動周波数制御（AFC）信号出
力端子に導出される。ここで前記第１のメモリ１
５の内容と第２のメモリ１６の内容間で減算処理
が行なわれると、その演算結果はタツクパルスの
周期あるいは間隔を時間（データ）換算したもの
に相当する。ここで、演算結果が所定の値で一定
ならば安定してモータが回転していることをあら
わすが、全減算器１８において定数Ａを導入して
いる。これは、演算結果が目標値に一致したとき
に、±方向の操作量を略等しく有するように、デ
ジタルアナログ変換器１９の出力を可変範囲の中
央値に設定するためである。
１５の内容とを減算処理する全減算器１７の出力
端は、全減算器１８の一方の入力端に接続され
る。この全減算器１８の他方の入力端には、定数
Ａのデータが設定されている。この全減算器１８
の出力は、デジタルアナログ変換器１９にてアナ
ログ変換され、自動周波数制御（AFC）信号出
力端子に導出される。ここで前記第１のメモリ１
５の内容と第２のメモリ１６の内容間で減算処理
が行なわれると、その演算結果はタツクパルスの
周期あるいは間隔を時間（データ）換算したもの
に相当する。ここで、演算結果が所定の値で一定
ならば安定してモータが回転していることをあら
わすが、全減算器１８において定数Ａを導入して
いる。これは、演算結果が目標値に一致したとき
に、±方向の操作量を略等しく有するように、デ
ジタルアナログ変換器１９の出力を可変範囲の中
央値に設定するためである。
一方前記第３のメモリ２０の出力端は、制御目
標値設定部２２を介して全減算器２３の他方の入
力端に接続される。この全減算器２３の出力は、
デジタルアナログ変換器２４にてアナログ変換さ
れ、自動位相制御（APC）信号出力端子に導入
される。
標値設定部２２を介して全減算器２３の他方の入
力端に接続される。この全減算器２３の出力は、
デジタルアナログ変換器２４にてアナログ変換さ
れ、自動位相制御（APC）信号出力端子に導入
される。
次に制御目標値設定部２２について説明する
に、目標値設定回路２５、記憶回路２６、選択回
路２７、全加算器２８等によつて構成される。
に、目標値設定回路２５、記憶回路２６、選択回
路２７、全加算器２８等によつて構成される。
通常の動作にあつては、第３のメモリ２０の出
力は、選択回路２７、全加算器２８を通して全減
算器２３に入力される。全減算器２３において
は、基準パルス（垂直同期パルス）とモータの回
転検出パルスとの時間差すなわち位相差に相当す
る減算出力が得られる。この場合、前記全加算器
２８において定数Ｂの加算が行なわれるが、位相
差を示す数値が目標値に一致したときに、±方向
の操作量を略等しくするために、該演算出力を可
変範囲の中央値に設定するためである。
力は、選択回路２７、全加算器２８を通して全減
算器２３に入力される。全減算器２３において
は、基準パルス（垂直同期パルス）とモータの回
転検出パルスとの時間差すなわち位相差に相当す
る減算出力が得られる。この場合、前記全加算器
２８において定数Ｂの加算が行なわれるが、位相
差を示す数値が目標値に一致したときに、±方向
の操作量を略等しくするために、該演算出力を可
変範囲の中央値に設定するためである。
上述したサーボ装置によると、デジタルアナロ
グ変換器１９からは、回転ヘツドモータの回転周
波数制御出力が得られ、また、回転位相制御出力
はデジタルアナログ変換器２４から得られる。
グ変換器１９からは、回転ヘツドモータの回転周
波数制御出力が得られ、また、回転位相制御出力
はデジタルアナログ変換器２４から得られる。
ところでビデオテープレコーダが高速再生等の
機能に切換えられると、テープの高速送りとか高
速巻戻し状態となるため、テープとビデオヘツド
の相対速度が記録時と異なり、再生映像信号の走
査周波数が正規のものからずれ良好な画像を得る
ことが困難になる。
機能に切換えられると、テープの高速送りとか高
速巻戻し状態となるため、テープとビデオヘツド
の相対速度が記録時と異なり、再生映像信号の走
査周波数が正規のものからずれ良好な画像を得る
ことが困難になる。
このような場合、この発明にあつては、制御目
標値設定部が利用される。つまり、この制御目標
値制御部２２は、第２図に示すように構成されて
いる。第１図と同一部は同符号を付して説明す
る。記憶回路２６としてはリードオンリーメモリ
（ROM）が用いられ、これには各種の定数Ｂが記
憶されている。この記憶回路２６に対しては、デ
コーダ３０を介してその読み出しアドレスを指定
することができ、読み出された定数Ｂは、全加算
器２８に入力される。
標値設定部が利用される。つまり、この制御目標
値制御部２２は、第２図に示すように構成されて
いる。第１図と同一部は同符号を付して説明す
る。記憶回路２６としてはリードオンリーメモリ
（ROM）が用いられ、これには各種の定数Ｂが記
憶されている。この記憶回路２６に対しては、デ
コーダ３０を介してその読み出しアドレスを指定
することができ、読み出された定数Ｂは、全加算
器２８に入力される。
記憶回路２６のアドレスを指定する場合には、
目標値設定回路２５の位相及びスピード補正端子
t1〜t3，t4〜t6に指定コード信号が加えられる。端
子t1〜t3はビデオテープレコーダの再生時に使用
され、また端子t4〜t6は記録時に使用される。ま
た端子t7は記録再生切換信号入力端子であり、ア
ンド回路３２，３４，３６の各一方の入力端、デ
コーダ３０、インバータ４０に接続される。さら
にアンド回路３２，３４，３６の各他方の入力端
には、前記端子t4，t5，t6がそれぞれ接続されて
いる。次にアンド回路３１，３３，３５の各一方
の入力端には、前記インバータ４０の出力端が共
通に接続され、各他方の入力端には前記端子t1，
t2，t3が接続される。次に前記アンド回路３１，
３２の出力端は、オア回路３７の第１，第２入力
端に接続され、このオア回路３７の出力端はデコ
ーダ３０に接続される。またアンド回路３３，３
４の出力端はオア回路３８の第１，第２入力端に
接続され、このオア回路３８の出力端はデコーダ
３０に接続される。同様にアンド回路３５，３６
の出力端はオア回路３９に接続され、このオア回
路３９の出力端はデコーダ３０に接続される。
目標値設定回路２５の位相及びスピード補正端子
t1〜t3，t4〜t6に指定コード信号が加えられる。端
子t1〜t3はビデオテープレコーダの再生時に使用
され、また端子t4〜t6は記録時に使用される。ま
た端子t7は記録再生切換信号入力端子であり、ア
ンド回路３２，３４，３６の各一方の入力端、デ
コーダ３０、インバータ４０に接続される。さら
にアンド回路３２，３４，３６の各他方の入力端
には、前記端子t4，t5，t6がそれぞれ接続されて
いる。次にアンド回路３１，３３，３５の各一方
の入力端には、前記インバータ４０の出力端が共
通に接続され、各他方の入力端には前記端子t1，
t2，t3が接続される。次に前記アンド回路３１，
３２の出力端は、オア回路３７の第１，第２入力
端に接続され、このオア回路３７の出力端はデコ
ーダ３０に接続される。またアンド回路３３，３
４の出力端はオア回路３８の第１，第２入力端に
接続され、このオア回路３８の出力端はデコーダ
３０に接続される。同様にアンド回路３５，３６
の出力端はオア回路３９に接続され、このオア回
路３９の出力端はデコーダ３０に接続される。
次に選択回路２７について説明するに、この選
択回路２７は、前記端子t7に加えられる論理信号
によつて、前述した第３のメモリ２０の出力デー
タあるいは全加算器２８の出力データの何れか一
方を選択するもので、各ビツト内に対応するスイ
ツチ部は、アンド回路４１，４２、オア回路４５
の構成と同様な構成である。図示の例では、アン
ド回路４１，４２、オア回路４５によるスイツチ
部と、アンド回路４３，４４、オア回路４６によ
るスイツチ部とが代表して示されている。アンド
回路４１，４３の各一方の入力端には前記インバ
ータ４０の入力端側が接続され、アンド回路４
２，４４の各一方の入力端には前記インバータ４
０の出力端側が接続されている。また、前記アン
ド回路４１，４３の各他方の入力端には、全加算
器２８の各対応する出力端が接続され、アンド回
路４２，４４の各他方の入力端には第３のメモリ
２０の各対応する出力端がそれぞれ接続されてい
る。
択回路２７は、前記端子t7に加えられる論理信号
によつて、前述した第３のメモリ２０の出力デー
タあるいは全加算器２８の出力データの何れか一
方を選択するもので、各ビツト内に対応するスイ
ツチ部は、アンド回路４１，４２、オア回路４５
の構成と同様な構成である。図示の例では、アン
ド回路４１，４２、オア回路４５によるスイツチ
部と、アンド回路４３，４４、オア回路４６によ
るスイツチ部とが代表して示されている。アンド
回路４１，４３の各一方の入力端には前記インバ
ータ４０の入力端側が接続され、アンド回路４
２，４４の各一方の入力端には前記インバータ４
０の出力端側が接続されている。また、前記アン
ド回路４１，４３の各他方の入力端には、全加算
器２８の各対応する出力端が接続され、アンド回
路４２，４４の各他方の入力端には第３のメモリ
２０の各対応する出力端がそれぞれ接続されてい
る。
上記第２図の制御目標値設定部の動作を説明す
ると次のようになる。今、ビデオテープレコーダ
が通常動作で記録モードにあるときは、端子t7が
１となる。このため、アンド回路３２，３４，３
６が導通可能な状態となる。また選択回路２７に
おいては、アンド回路４２，４４が導通可能とな
る。この状態においては、全加算器２８に対して
は、第３のメモリ回路２０の出力データとROM
から定数Ｂ（これの値は端子t4〜t6に加えるコー
ド信号によつて切換えることができる）が入力さ
れる。この場合、定数Ｂを選定し切換えること
は、目標値、つまりスピードの可変範囲の中心値
をずらすことに相当し、キヤプスタン径のばらつ
きなどによるテープ速度の補正をすることにな
る。つまり、定数Ｂを選定し切換えることは、位
相補正範囲を拡大し得ることになる。
ると次のようになる。今、ビデオテープレコーダ
が通常動作で記録モードにあるときは、端子t7が
１となる。このため、アンド回路３２，３４，３
６が導通可能な状態となる。また選択回路２７に
おいては、アンド回路４２，４４が導通可能とな
る。この状態においては、全加算器２８に対して
は、第３のメモリ回路２０の出力データとROM
から定数Ｂ（これの値は端子t4〜t6に加えるコー
ド信号によつて切換えることができる）が入力さ
れる。この場合、定数Ｂを選定し切換えること
は、目標値、つまりスピードの可変範囲の中心値
をずらすことに相当し、キヤプスタン径のばらつ
きなどによるテープ速度の補正をすることにな
る。つまり、定数Ｂを選定し切換えることは、位
相補正範囲を拡大し得ることになる。
次に再生時にあつては、端子t7が０になるた
め、アンド回路３１，３３，３５が導通可能とな
り、選択回路２７においてはアンド回路４１，４
３が導通可能となる。
め、アンド回路３１，３３，３５が導通可能とな
り、選択回路２７においてはアンド回路４１，４
３が導通可能となる。
この場合全加算器２８の出力Ｃは、
Ｃ＝C′＋Ｂ
（C′は全加算器２８の出力が再度スイツチ部
を介して入力されるときの値） 前記全加算器２８の出力Ｃと第１のメモリ１５
との出力とは全減算器２３で減算処理され、位相
操作量Ｘとなつて出力される。上記の回路の演算
動作は、たとえばタツクパルスによつて所定の周
期で行なわれる。ここで、特殊再生等行なわれる
場合には、端子t1〜t3に対して所定のコード信号
が与えられ、定数Ｂの値が切換えられることによ
つて、位相補正のための目標値が設定される。な
おここにおいて定数Ｂは、制御しようとするモー
タの目標回転周波数の周期内にクロツクパルス
T0をカウントした値であつて、これは予め求め
られる。
を介して入力されるときの値） 前記全加算器２８の出力Ｃと第１のメモリ１５
との出力とは全減算器２３で減算処理され、位相
操作量Ｘとなつて出力される。上記の回路の演算
動作は、たとえばタツクパルスによつて所定の周
期で行なわれる。ここで、特殊再生等行なわれる
場合には、端子t1〜t3に対して所定のコード信号
が与えられ、定数Ｂの値が切換えられることによ
つて、位相補正のための目標値が設定される。な
おここにおいて定数Ｂは、制御しようとするモー
タの目標回転周波数の周期内にクロツクパルス
T0をカウントした値であつて、これは予め求め
られる。
上記したようにこの発明によると、制御目標値
を切換えるのに、別途発振器とか分周器を用いず
に、ROMのアドレスを切換えて定数Ｂを選定切
換えするのみで、容易に制御目標値を切換えるこ
とができる。
を切換えるのに、別途発振器とか分周器を用いず
に、ROMのアドレスを切換えて定数Ｂを選定切
換えするのみで、容易に制御目標値を切換えるこ
とができる。
今、上記の回路において、カウンタ１４、メモ
リ１５，１６，２０、全減算器１７，１８，２
３、全加算器２８などが16ビツト構成とし、クロ
ツクパルスT0＝１μsecとすると、カウンタ１４
の一巡周期Tm＝１μsec×216＝65536μｓ＝
0.065536secとなる。制御対象となるモータの回
転数を25Hzとして、１周で４個のタツクパルスが
得られこれを基本にして回転周波数の制御を行う
ものとすると、タツク周期Tt＝１／100＝0.01sec
となる。これは、カウンタ１４の数値で0.01sec
÷１μse＝104＝10000となり、これが目標値とな
る。
リ１５，１６，２０、全減算器１７，１８，２
３、全加算器２８などが16ビツト構成とし、クロ
ツクパルスT0＝１μsecとすると、カウンタ１４
の一巡周期Tm＝１μsec×216＝65536μｓ＝
0.065536secとなる。制御対象となるモータの回
転数を25Hzとして、１周で４個のタツクパルスが
得られこれを基本にして回転周波数の制御を行う
ものとすると、タツク周期Tt＝１／100＝0.01sec
となる。これは、カウンタ１４の数値で0.01sec
÷１μse＝104＝10000となり、これが目標値とな
る。
周波数制御のための演算は、タツクパルスによ
つて第１のメモリ＝12345、第２のメモリ＝01234
になつたとすると、 操作量＝12345−01234−｛10000 −（操作量の中央値）｝ ＝1111＋操作量の中央値 となり、誤差に対応した操作量となる。
つて第１のメモリ＝12345、第２のメモリ＝01234
になつたとすると、 操作量＝12345−01234−｛10000 −（操作量の中央値）｝ ＝1111＋操作量の中央値 となり、誤差に対応した操作量となる。
ここで、10000−（操作量の中央値）＝Ａ（定
数）である。
数）である。
自動位相制御側についても上記と同様な演算と
なり、位相操作量が得られる。しかし、周波数だ
けを一定にしたい場合は、基準パルスの代りに予
じめ設定された値の定数を操作量算出の要素とす
ればよい。たとえばモータの回転を25回転／秒と
して、操作量算出を一回転に１回の割合で行うと
すると、Ｂ＝40000＝10000×４となる。したがつ
て、 Ｃ＝C′＋40000（mod216） である。
なり、位相操作量が得られる。しかし、周波数だ
けを一定にしたい場合は、基準パルスの代りに予
じめ設定された値の定数を操作量算出の要素とす
ればよい。たとえばモータの回転を25回転／秒と
して、操作量算出を一回転に１回の割合で行うと
すると、Ｂ＝40000＝10000×４となる。したがつ
て、 Ｃ＝C′＋40000（mod216） である。
またメモリ１５の値が…02345，12345，
22345，32345，42345，52345，62345，06809，
16809，26809，……の数列となり、１回転で４個
のタツクパルスのうち１回の演算を行うとする
と、全減算器２３からは、 42345−40000＝02345 16809−14464＝02345 56809−54464＝02345 となり、操作量目標値は一定値（モータが目標値
で回転しているとき）となる。
22345，32345，42345，52345，62345，06809，
16809，26809，……の数列となり、１回転で４個
のタツクパルスのうち１回の演算を行うとする
と、全減算器２３からは、 42345−40000＝02345 16809−14464＝02345 56809−54464＝02345 となり、操作量目標値は一定値（モータが目標値
で回転しているとき）となる。
前記定数Ｂ（上記の例では40000）を選定し切
換えることによつて、モータの回転速度を容易に
設定することができる。
換えることによつて、モータの回転速度を容易に
設定することができる。
なお以上の実施例ではカウンタ１４として巡回
型のものを使用しているため、タツクパルスある
いは基準パルスの周期がカウンタ１４の一巡周期
より長いとオーバーフローにより誤動作する。し
たがつて通常の動作状態における両パルスの周期
をカウンタ１４の一巡周期より短く設定する必要
がある。尚モータの起動時等にはタツクパルスの
周期が長いため、誤動作を起こすが、一般にサー
ボ回路においては、被制御体の動作状態に応じた
制御態様をとるのが普通で、例えば被制御体の定
常動作状態におけるリニアな制御を行なう範囲
と、それ以外の制御範囲に分け、後者では制御ル
ープを切り、最大あるいは最小の一定量の制御信
号を与えて素早く定常動作状態になるようにして
いる。このような周知の技術を第１図の実施例に
応用することは極めて容易に行なえるもので、そ
れによつて非定常時の誤動作を防止することがで
きる。
型のものを使用しているため、タツクパルスある
いは基準パルスの周期がカウンタ１４の一巡周期
より長いとオーバーフローにより誤動作する。し
たがつて通常の動作状態における両パルスの周期
をカウンタ１４の一巡周期より短く設定する必要
がある。尚モータの起動時等にはタツクパルスの
周期が長いため、誤動作を起こすが、一般にサー
ボ回路においては、被制御体の動作状態に応じた
制御態様をとるのが普通で、例えば被制御体の定
常動作状態におけるリニアな制御を行なう範囲
と、それ以外の制御範囲に分け、後者では制御ル
ープを切り、最大あるいは最小の一定量の制御信
号を与えて素早く定常動作状態になるようにして
いる。このような周知の技術を第１図の実施例に
応用することは極めて容易に行なえるもので、そ
れによつて非定常時の誤動作を防止することがで
きる。
上記したようにこの発明によると簡単な手段に
よつて制御対象となる機器に対する目標値を複数
に切換えることができ得るデジタルサーボ装置を
提供することができる。したがつて従来、行なわ
れていたような基準パルスを分周したり、異なる
周波数の基準パルス源を別に設ける等の余分な回
路を必要とする手段が不要であり回路構成が簡単
になる。
よつて制御対象となる機器に対する目標値を複数
に切換えることができ得るデジタルサーボ装置を
提供することができる。したがつて従来、行なわ
れていたような基準パルスを分周したり、異なる
周波数の基準パルス源を別に設ける等の余分な回
路を必要とする手段が不要であり回路構成が簡単
になる。
また一般に家庭用VTRの回転ヘツドサーボ系
では、記録時、記録しようとするテレビジヨン信
号の垂直同期信号を基準パルスとしてモータの回
転検出パルスとの位相を測定し、一定位相関係に
なるように制御し、再生時はヘツドモータが一定
速度で回転するように制御する。したがつて垂直
周波数の異なるテレビジヨン方式用のVTRにも
容易に適用できるものである。
では、記録時、記録しようとするテレビジヨン信
号の垂直同期信号を基準パルスとしてモータの回
転検出パルスとの位相を測定し、一定位相関係に
なるように制御し、再生時はヘツドモータが一定
速度で回転するように制御する。したがつて垂直
周波数の異なるテレビジヨン方式用のVTRにも
容易に適用できるものである。
第１図はこの発明の一実施例を示す構成説明
図、第２図はこの発明の要部を示す回路図であ
る。 １４……カウンタ、１５，１６，２０……第
１，第２，第３のメモリ、１７，２３……全減算
器、２５……目標値設定回路、２６……記憶回
路、２７……選択回路、２８……全加算器。
図、第２図はこの発明の要部を示す回路図であ
る。 １４……カウンタ、１５，１６，２０……第
１，第２，第３のメモリ、１７，２３……全減算
器、２５……目標値設定回路、２６……記憶回
路、２７……選択回路、２８……全加算器。
Claims (1)
- 【特許請求の範囲】 １ 被制御体であるモータの回転位相を示す回転
検出パルスと基準信号とを比較し前記モータの制
御量をデジタル量で導出するデジタルサーボ装置
において、 一定周波数のクロツクをカウントする巡回カウ
ンタと、 前記回転検出パルスをラツチパルスとして前記
巡回カウンタのカウント数値を順次メモリするメ
モリと、 前記基準信号の周期に等しい期間における前記
巡回カウンタのカウント数値を基準定数とし、そ
の定数と自らの出力を前記回転検出パルスのタイ
ミングで加算処理しその結果を次の処理まで保持
する全加算器と、 前記メモリにラツチされた値と前記全加算器の
出力を減算処理し前記モータの回転位相制御用出
力を得る全加算器とを具備したことを特徴とする
デジタルサーボ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9249480A JPS5719803A (en) | 1980-07-07 | 1980-07-07 | Digital servo device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9249480A JPS5719803A (en) | 1980-07-07 | 1980-07-07 | Digital servo device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5719803A JPS5719803A (en) | 1982-02-02 |
| JPS6236572B2 true JPS6236572B2 (ja) | 1987-08-07 |
Family
ID=14055845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9249480A Granted JPS5719803A (en) | 1980-07-07 | 1980-07-07 | Digital servo device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5719803A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4689706A (en) * | 1982-09-15 | 1987-08-25 | Ampex Corporation | Apparatus and method for adjusting the respective positions of a magnetic head and video information along a magnetic track |
| ATE71468T1 (de) * | 1982-09-17 | 1992-01-15 | Ampex | Eine capstan-regelschleife, verriegelt mit einer dominierenden referenz-bandgeschwindigkeit fuer ein videobandgeraet. |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4854387A (ja) * | 1971-11-10 | 1973-07-31 |
-
1980
- 1980-07-07 JP JP9249480A patent/JPS5719803A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4854387A (ja) * | 1971-11-10 | 1973-07-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5719803A (en) | 1982-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4613914A (en) | Auto-tracking method and apparatus of a magnetic recording/reproducing apparatus | |
| US5781688A (en) | Method and apparatus for reproducing a compressed digital video signal at multiple speed | |
| US4959733A (en) | Motor rotation control apparatus with motor rotational frequency memory | |
| US4757489A (en) | Rotation control apparatus for controlling rotation frequency of an information recording disc which is to be rotated at a constant linear velocity | |
| US4811128A (en) | Digital signal recording and reproducing apparatus having rotary magnetic heads | |
| JPS6236572B2 (ja) | ||
| US5751509A (en) | Drum servo system using a PLL with frequency divided reference clock signals as an input | |
| KR100240556B1 (ko) | 신호기록장치 | |
| JPS5857656A (ja) | 制御ル−プの切換え装置 | |
| US4795950A (en) | Phase controller for motor | |
| KR920001360B1 (ko) | 디지탈서어보장치 | |
| JPS633271Y2 (ja) | ||
| KR890004245B1 (ko) | 슬로우모우션 재생서어보방식 | |
| JPH077543B2 (ja) | 電子編集サーボ装置 | |
| JP2507702B2 (ja) | 回転ヘツド型再生装置 | |
| JPH0553026B2 (ja) | ||
| JPS63316351A (ja) | トラッキングサーボ装置 | |
| JPS63862B2 (ja) | ||
| JP3130634B2 (ja) | 可変速再生装置 | |
| JPH06101163B2 (ja) | マイコンサーボ回路 | |
| EP0600376A2 (en) | Magnetic recording/reproducing apparatus for carrying out high-speed reproduction with use of line memory | |
| JPH0463593B2 (ja) | ||
| JPH03259685A (ja) | 時間軸補正装置 | |
| JPS6356615B2 (ja) | ||
| JPH0638306B2 (ja) | モ−タ回転制御装置 |