JPH0817964A - 半導体装置及びその製造方法及び基板 - Google Patents
半導体装置及びその製造方法及び基板Info
- Publication number
- JPH0817964A JPH0817964A JP7059562A JP5956295A JPH0817964A JP H0817964 A JPH0817964 A JP H0817964A JP 7059562 A JP7059562 A JP 7059562A JP 5956295 A JP5956295 A JP 5956295A JP H0817964 A JPH0817964 A JP H0817964A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- semiconductor device
- bonded
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 318
- 239000000758 substrate Substances 0.000 title claims abstract description 185
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000002184 metal Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000000654 additive Substances 0.000 claims abstract description 33
- 230000000996 additive effect Effects 0.000 claims abstract description 33
- 229910000679 solder Inorganic materials 0.000 claims abstract description 25
- 230000002093 peripheral effect Effects 0.000 claims description 30
- 229920005989 resin Polymers 0.000 claims description 27
- 239000011347 resin Substances 0.000 claims description 27
- 239000000919 ceramic Substances 0.000 claims description 19
- 230000005855 radiation Effects 0.000 claims description 10
- 238000007789 sealing Methods 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 8
- 239000010949 copper Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Dispersion Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
波信号特性の向上を実現することを目的とする。 【構成】 基板31と、基板31上にフェイスダウンボ
ンディングされた半導体チップ32と、基板31上のダ
ム部材33と、メタルプレート34と、基板31の下面
の半田ボール13Aとを有する。基板31のスルーホー
ルは、充填コア部52によって埋められている。アディ
ティブ層51は、スルーホールの部分にも形成してあ
り、配線パターン23Aはスルーホールを迂回しない、
最短の経路を有する。
Description
(以下BGAという)型の半導体装置及びその製造方法
及び該半導体装置に用いる基板に関する。近年、半導体
チップが高集積化してきており、また、半導体装置の実
装の高密度化が要求されてきている。
子のピッチを広げることができ、且つ互いに近接させて
実装することができるBGA型半導体装置が注目されて
きている。また、近年、半導体装置が処理する信号が高
周波数化してきている。
数の信号に有利な構造であることが望ましい。また、半
導体チップの高集積化に伴って、半導体チップの発熱量
が増えてきており、BGA型半導体装置は、放熱性の良
い構造が必要とされる。
に示されているBGA型半導体装置10を示す。半導体
装置10は、基板11と、基板11の上面の中央に固着
してある半導体チップ12と、基板11の下面に格子状
に配してある半田ボール13と、半導体チップ12を封
止している樹脂製の封止部14とを有する。
板11上のパッド16との間にワイヤ17が張られてい
る。基板11は、図22及び図16に示すように、プリ
ント板20と、この上面のアディティブ層21とよりな
り、スルーホール22-1〜22-5等を有する。
板11の下面の各半田ボール13と、電気的に接続して
ある。バンプ15-1と半田ボール13-1とは、ワイヤ1
7-1−パッド16-1−アディティブ層21内の配線パタ
ーン23−スルーホール22-2の内周面のスルーホール
内周膜24を介して電気的に接続してある。
22-5は開口とされているため、アディティブ層21は
スルーホール22-1〜22-5の真上の位置には形成され
ていず、アディティブ層21の配線パターンを、スルー
ホールの上方を横切るように形成することは出来ない。
に、経路が、スルーホールによって制約を受けていた。
例えば、パッド15-1とスルーホール22-2との間を結
ぶ配線パターンを形成する場合についてみる。
な配線パターン25を形成することは出来ず、スルーホ
ール22-1,22-5を迂回した経路の曲線状の配線パタ
ーン23が形成してある。スルーホール22-4,22-5
を迂回するため、配線パターン23は長さがその分長く
ならざるを得ない。
は、波形がなまって信号の伝播の特性が低下してしまう
虞れがあった。また、半導体チップ12は封止部14で
もって覆われているため、半導体チップ12で発生した
熱が半導体装置10の外部にまで伝導しにくく、半導体
装置10は、放熱性が良くなかった。
体装置及びその製造方法及び基板を提供することを目的
とする。
と、該基板の上面に固定してある半導体チップと、該基
板の下面に配された端子とよりなり、該基板は、複数の
スルーホールを有し、各スルーホールの内部に充填コア
部を有する基板本体と、該基板本体の上面に、上記スル
ーホールの部分も含めて、形成してあるアディティブ層
とよりなり、該アディティブ層は、該スルーホールによ
って制約を受けない経路を有する配線パターンを有する
構成としたものである。
数のスルーホールを有し、各スルーホールの内部に充填
コア部を有する基板本体と、該基板本体の上面に、上記
スルーホールの部分も含めて、形成してあるアディティ
ブ層とよりなり、該アディティブ層は、上記スルーホー
ルの上を通る経路を有する配線パターンを有する構成と
したものである。
有し、各スルーホールの内部に充填コア部を有する基板
本体と、該基板本体の上面に、上記スルーホールの部分
も含めて、形成してあるアディティブ層とよりなり、該
アディティブ層は、該スルーホールによって制約を受け
ない経路を有する配線パターンを有する構成の基板の上
面に半導体チップを固定する工程と、上記基板の下面に
端子を形成する工程とよりなる構成としたものである。
にフェイスダウンボンディングしてある半導体チップ
と、該半導体チップを囲んで上記基板上に接着してある
枠形状のダム部材と、該ダム部材、及び該半導体チップ
の上を向いた裏面に接着してあるメタルプレートと、上
記基板の下面に配された端子とよりなる構成としたもの
である。
にフェイスダウンボンディングしてある半導体チップ
と、該半導体チップを囲んで上記基板上に接着してある
枠形状のダム部材と、開口を有し、上記ダム部材、及び
該半導体チップの上を向いた裏面のうち周囲側の部分に
接着してあるメタルプレートと、上記基板の下面に配さ
れた端子とよりなり、上記半導体チップの裏面が露出し
た構成としたものである。
にフェイスダウンボンディングしてある半導体チップ
と、該半導体チップを囲んで上記基板上に接着してある
枠形状のダム部材と、開口を有し、上記ダム部材、及び
該半導体チップの上面のうち周囲側の部分に接着してあ
るメタルプレートと、該メタルプレートの開口より露出
している上記半導体チップの裏面に接着してある放熱フ
ィンと上記基板の下面に配された端子とよりなる構成と
したものである。
にフェイスダウンボンディングしてある半導体チップ
と、該半導体チップの上を向いた裏面に接着され、且つ
半導体チップを覆って、周囲の部分を上記基板に接着さ
れた金属製のキャップと、上記基板の下面に配された端
子とよりなる構成としたものである。
にフェイスダウンボンディングしてある半導体チップ
と、開口を有し、該開口の周囲の部分を、上記半導体チ
ップの上面に接着され、周囲の部分を上記基板に接着さ
れた金属製のキャップと、上記基板の下面に配された端
子とよりなり、上記半導体チップの裏面が露出した構成
としたものである。請求項9の発明は、基板と、該基板
の上面にフェイスダウンボンディングしてある半導体チ
ップと、開口を有し、該開口の周囲の部分を、上記半導
体チップの上面に接着され、周囲の部分を上記基板に接
着された金属製のキャップと、該キャップの開口より露
出している上記半導体チップの裏面に接着してある放熱
フィンと上記基板の下面に配された端子とよりなる構成
としたものである。
面にフェイスアップボンディングしてある半導体チップ
と、該半導体チップを囲んで上記基板上に接着してある
ダム部材と、該ダム部材の内側に形成してあり、上記半
導体チップを封止する樹脂パッケージ部と、上記基板の
下面に配された端子とよりなる構成としたものである。
面にフェイスアップボンディングしてある半導体チップ
と、該半導体チップを囲んで上記基板上に接着してある
ダム部材と、該ダム部材の内側に形成してあり、上記半
導体チップを封止する樹脂パッケージ部と、該樹脂パッ
ケージ部に接着してあるメタルプレートと、上記基板の
下面に配された端子とよりなる構成としたものである。
面にフェイスアップボンディングしてある半導体チップ
と、該半導体チップを囲んで上記基板上に接着してある
ダム部材と、該ダム部材の内側に形成してあり、上記半
導体チップを封止する樹脂パッケージ部と、該樹脂パッ
ケージ部に接着してある放熱フィンと、上記基板の下面
に配された端子とよりなる構成としたものである。
である構成としたものである。請求項14の発明は、複
数のスルーホールを有し、各スルーホールの内部に充填
コア部を有する基板本体と、該基板本体の上面に、上記
スルーホールの部分も含めて、形成してあるアディティ
ブ層とよりなり、該アディティブ層は、該スルーホール
によって制約を受けない経路を有する配線パターンを有
する構成としたものである。
を有し、各スルーホールの内部に充填コア部を有する基
板本体と、該基板本体の上面に、上記スルーホールの部
分も含めて、形成してあるアディティブ層とよりなり、
該アディティブ層は、上記スルーホールの上を通る経路
を有する配線パターンを有する構成としたものである。
する半導体チップと、複数の外部接続配線を有してお
り、該半導体チップの一の面に形成された第1の電極を
所定の第1の外部接続配線にフリップチップ接合するこ
とにより該半導体チップを搭載する基板と、該半導体チ
ップを覆うように配設され、該半導体チップの上記一の
面と異なる面に形成された単数または複数の第2の電極
と該基板に形成された所定の第2の外部接続配線とを電
気的に接続する導電部材とを具備する構成としたもので
ある。
導体装置において、該第2の電極を同電位の電極とした
ことを特徴とするものである。請求項18の発明は、請
求項16または17記載の半導体装置において、該半導
体チップと該基板との接合位置に、該第1の電極と該第
2の電極を電気的に分離する絶縁部材を配設したことを
特徴とするものである。
のいずれか1記載の半導体装置において、該基板として
プリント配線基板またはセラミック基板またはフレキシ
ブル基板の何れかの基板を用いたことを特徴とするもの
である。
のいずれか1記載の半導体装置において、該半導体チッ
プを複数個配設し、該複数の半導体チップに夫々形成さ
れている第2の電極を該導電部材により該第2の外部接
続配線に電気的に接続したことを特徴とするものであ
る。
のいずれか1記載の半導体装置において、該半導体チッ
プを複数個積層配設し、該上部に位置する半導体チップ
に形成された該第2の電極を該導電部材により該第2の
外部接続配線に電気的に接続したことを特徴とするもの
である。
5のスルーホールの内部に充填コア部を有する構成は、
スルーホールを埋めて、基板本体の上面を平坦化するよ
うに作用する。このことは、アディティブ層をスルーホ
ールの部分にも形成することを可能とするように作用す
る。
ルーホールの部分も含めて形成されている構成は、配線
パターンの経路をスルーホールを迂回する経路とするこ
とを必要としないように作用する。請求項3のスルーホ
ールによって制約を受けない経路を有する配線パターン
を有する基板を使用する構成は、高周波数特性に優れた
半導体装置が製造されるように作用する。
ップは、半導体チップの周りの空間を封止すると共に、
半導体チップの熱を奪うように作用する。請求項5及び
8のメタルプレートの開口及びキャップの開口は、半導
体チップの裏面を露出させるように作用する。
請求項12のメタルプレートは、半導体チップの熱を奪
うように作用する。請求項10の樹脂パッケージ部は、
半導体チップを封止するように作用する。請求項16及
び19の発明では、複数の面に電極を有する半導体チッ
プの一の面に形成された第1の電極を基板に形成された
第1の外部接続配線にフリップチップ接合し、他の面に
形成された第2の電極と基板に形成された第2の外部接
続配線とを導電部材により電気的に接続することによ
り、全ての電極を半導体チップの一の面に配設する構成
に比べて電極の配設位置に余裕を持たせることができ、
同様に外部接続配線の配設位置にも余裕を持たせること
ができるため、外部接続配線の形成が容易となり歩留り
の向上を図ることができる。
に配設されてるいめため、低インダクタンス化を図るこ
とができ、電気的特性の向上を図ることができる。更
に、この導電部材をグランド電位とすることにより、導
電部材を半導体チップのシールド材として使用すること
も可能となる。
位の電極としたことにより、この同電位の第2の電極を
一括的に導電部材を用いて接続することが可能となり、
更に外部接続配線数を低減することができる。請求項1
8の発明では、半導体チップと基板との接合位置に、第
1の電極と該第2の電極を電気的に分離する絶縁部材を
配設したことにより、第1の電極と該第2の電極との短
絡、及び第1の電極と導電部材との短絡を確実に防止す
ることができる。
プに夫々形成されている第2の電極を導電部材により第
2の外部接続配線に電気的に接続したことにより、本発
明をいわゆるマルチ・チップ・モジュール(MCM)に
適用することが可能となる。請求項21の発明では、半
導体チップを複数個積層配設し、上部に位置する半導体
チップに形成された第2の電極を導電部材により第2の
外部接続配線に電気的に接続することにより、本発明を
いわゆるチップ・オン・チップ(Chip on Chip)型の半導
体装置に適用することが可能となる。
るBGA型半導体装置30を示す。BGA型半導体装置
30は、基板31と、半導体チップ32と、ダム部材3
3と、メタルプレート34と、半田ボール13Aとを有
する。
プ32は、表面32aに半田バンプ40を有する。半導
体チップ32は、フェイスダウンの向きで、且つフリッ
プチップ方式で、半田バンプ40を、基板31上のパッ
ド41に半田付けされて、基板31の中央に固定してあ
る。
あり、四角枠形状を有し、基板31上の周囲に沿って接
着してある。メタルプレート34は、下面のうち周囲の
部分をダム部材33に接着されて固定してあり、半導体
チップ32の上方を覆っている。
42は気密になっている。半導体チップ32の裏面(上
面)32bとメタルプレート34との間に、ペースト層
43を有する。ペースト層43は、フィラーとしてAl
N,ダイヤモンド等が添加してある熱伝導性の高い絶縁
性ペーストよりなる。
ペースト層44を有する。ペースト層44は、熱伝導性
の高い絶縁性ペーストよりなる。半導体チップ32の各
半田バンプ40は、各半田ボール13Aと、電気的に接
続されている。
1は、図4に示すように、基板本体としてのプリント板
50と、この上面のアディティブ層51とを有する。ア
ディティブ層51は、配線パターン23Aを有する。
-1〜22A-5が形成してある。各スルーホール22A-1
〜22A-5は、その内周面にCu製のスルーホール内周
膜24A-1〜24A-5を有する。52は、充填コア部で
あり、合成樹脂よりなり、各スルーホール22A-1〜2
2A-5内を占めている。
-5は、夫々内周膜24Aを有し、且つ内部が合成樹脂に
よって充填された構造である。アディティブ層51は、
スルーホール以外の部分については、プリント板50の
上面に形成してあり、各スルーホール22A-1〜22A
-5の部分については、充填コア部52の上面52aに形
成してある。
あり、アディティブ層51のうち、スルーホール22A
-1〜22A-5 の真上の部分である。即ち、アディティブ
層51は、開口を有しない。従って、アディティブ層5
1の配線パターンの経路は、スルーホール22A-1〜2
2A-5によって何ら制約されることなく定まり、配線パ
ターンの経路の自由度が向上している。
部分53-4,53-5,53-2を横切っている。配線パタ
ーン23Aの端は、ビア54を介して、スルーホール内
周膜24A-2と接続してある。
ルーホールを迂回して、図3中、二点鎖線で示すような
曲線の経路となってしまう。しかし、本実施例において
は、配線パターン23Aは、直線であり、長さは最短長
さとなっている。図1中、半導体チップ32の半田バン
プ40-1と、基板31の下面の半田ボール13A-1と
は、パッド41-1−配線パターン23A−ビア54−ス
ルーホール内周膜24A-2を介して、電気的に接続して
ある。
して、プリント基板(図示せず)上に実装される。次
に、上記構成になる半導体装置30の動作特性について
説明する。 〔高周波信号特性〕第1には、配線パターン23Aが最
短長さとなっており、第2にはフリップチップ方式であ
り、ワイヤを有していないため、高周波数の信号も波形
歪を生ずることなく、良好に伝播する。
信号特性を有する。 〔放熱特性〕半導体チップ32で発生した熱は、図2
中、矢印60で示すように、ペースト層43を通ってメ
タルプレート34に伝わり、矢印61で示すように、メ
タルプレート34内を拡がり、矢印62で示すように大
気中に放熱される。
0で示すように、ペースト層44を通って基板31に伝
わり、矢印71で示すように基板31内を拡がって矢印
72で示すように、大気中に放熱される。従って、半導
体装置30の内部熱抵抗は、図14に示す半導体装置1
0の内部熱抵抗より小さく、半導体チップ32の熱は、
図14に示す半導体装置10に比べて、良好に放熱され
る。
図5を参照して説明する。まず、スルーホール形成工程
80を行い、図5(A)に示すように、プリント板50
にスルーホール22A-2,22A-4,22A-5をあけ
る。次いで、スルーホール内周膜形成工程81を行う。
エッチングをしてスルーホール内周膜24A-2,24A
-4,24A-5を形成する。次いで、スルーホール充填工
程82を行う。同図(C)に示すように、スルーホール
22A-2,22A-4,22A-5内に合成樹脂を充填し、
充填コア部52を形成し、全部のスルーホールを塞ぐ。
程83を行う。まず、絶縁層形成工程84を行う。図5
(D)に示すように、スルーホールの部分を含めて、プ
リント基板50の全面に絶縁層90を形成する。
ール91を形成する。次いで、配線パターン形成工程8
5を行う。銅メッキをし、エッチングをすることによっ
て、同図(E)に示すように、ビア54と、配線パター
ン23Aとを形成する。
を参照して本発明の別の実施例について説明する。各図
中、図1乃至図5に示す構成と対応する部分には同一符
号を付し、その説明は省略する。
例になるBGA型半導体装置90を示す。メタルプレー
ト34Aは、中央に、矩形状の開口91を有する。開口
91は半導体チップ32より一周り小さいサイズを有す
る。
1の周囲の部分が、半導体チップ32の周囲近傍の部分
に接着してあり、空間42は気密になっている。半導体
チップ32の裏面32bは、露出している。半導体チッ
プ32の熱は、矢印92で示すように、直接大気中に放
熱される。この半導体装置90の内部熱抵抗は、図1の
半導体装置30の内部熱抵抗より小さい。
例になるBGA型半導体装置100を示す。この半導体
装置100は、上記第2実施例の半導体装置90に、放
熱フィン101を設けた構造を有する。
に嵌合させて、半導体チップ32の裏面32bに、熱伝
導性の高いペースト層102によって接着してある。半
導体チップ32の熱は、矢印105で示すように、放熱
フィン101に伝導し、矢印106で示すように、大気
中に放熱される。
1の半導体装置30の内部熱抵抗より小さい。 〔第4実施例〕図8は、本発明の第4実施例になるBG
A型半導体装置110を示す。
材33及びメタルプレート34に代えて、プレス成形し
てなる金属製のキャップ111を、基板31の上面のう
ち周辺部と、フェイスダウンでボンディングされた半導
体チッフ32の裏面32bとに接着してなる構成を有す
る。
置30に比べて、少ない部品であって、図1の半導体装
置30の内部熱抵抗と同程度の内部熱抵抗を有する。 〔第5実施例〕図9は、本発明の第5実施例になるBG
A型半導体装置120を示す。
り一周り小さいサイズの矩形状の開口121を有する。
半導体チップ32の裏面32bは、露出している。 〔第6実施例〕図10は、本発明の第6実施例になるB
GA型半導体装置130を示す。
の半導体装置120に、放熱フィン101を設けた構造
を有する。放熱フィン101は、一部を開口91内に嵌
合して、半導体チップ32の裏面32bに、熱伝導性の
高いペースト層102によって接着してある。
施例になるBGA型半導体装置140を示す。半導体チ
ップ32Aは、フェイスアップボンディングしてある。
140はワイヤである。
チップ32A及びワイヤ141を覆って、これらを封止
している。樹脂パッケージ部141は、ダム部材33の
内側に、樹脂をポッティングすることによって形成した
ものである。
施例になるBGA型半導体装置150を示す。この半導
体装置150は、上記第7実施例の半導体装置140
に、放熱フィン151を設けた構造を有する。
41の上面に、熱伝導性の高いペースト層152によっ
て接着してある。 〔第9実施例〕図13は、本発明の第9実施例になるB
GA型半導体装置160を示す。
の半導体装置140に、メタルプレート161を設けた
構造を有する。メタルプレート161は、樹脂パッケー
ジ部141の上面に、熱伝導性の高いペースト層152
によって接着してある。
の表面32aの半田バンプ40に代えて、スタッドバン
プを用いてもよい。また、半田ボール13Aに代えて、
ピンを設けてもよい。ペースト層43に代えて、熱伝導
性の高いフィルムを用いてもよい。またペースト層43
は、フィラーとしてAgを有するものでもよい。
もよい。ペースト層44の熱伝導性の高い絶縁性ペース
トに代えて、異方性導電性樹脂を用いてもよい。ダム部
材33に代えて、絶縁性ペーストによりダムを形成して
もよい。
実施例である半導体装置200を示す断面図である。本
実施例に係る半導体装置200は、大略すると半導体チ
ップ201,基板202,封止樹脂203,外部接続用
ボール204,及び導電部材205等により構成されて
いる。
と接続するための第1の電極となる複数の内部接続用バ
ンプ206(例えば、半田よりなる)が配設されてい
る。また、この下面と異なる他の面(具体的には半導体
チップ201の上面)には、第2の電極となる上部電極
207が形成されている。本実施例では、この上部電極
207はグランド電極とされている。
板であり、ガラス−エポキシ等よりなる絶縁層202b
の内部に配線層202aが形成された構成とされてい
る。また、基板202の上面には所定のパターンで複数
の外部接続配線209が形成されている。この外部接続
配線209は、信号線及び電源線として機能する第1の
外部接続配線209aと、グランド線として機能する第
2の外部接続配線209bとにより構成されている。
・チップ接合により基板202に搭載される。そして半
導体チップ201が基板202に搭載された状態におい
て、第1の外部接続配線209aの内側端部には半導体
チップ201に形成された内部接続用バンプ206が接
合され、後述するように第2の外部接続配線209bの
内側端部には導電部材205を介して半導体チップ20
1の上部電極207が接続される。
2aは、基板202内に形成されたビア210により層
間接続されて基板202の背面側まで引き出されてお
り、この基板202の背面において外部接続用ボール2
04(例えば、半田ボール)と接続されている。
田ボールを配設する方法,銅ボールの表面に半田メッキ
を行ったものを配設する方法,或いはスクリーン印刷を
用いて半田ペーストを所定位置に塗布した後に加熱リフ
ロー処理することにより球状の半田を形成する方法等に
より配設或いは形成することができる。
覆うように配設された導電部材205の更に上部を覆う
ように形成されており、半導体チップ201を保護する
機能を奏する。この封止樹脂203としては、例えばエ
ポキシ樹脂等が用いられている。
ものであり、例えば銀ペーストにより構成されている。
この導電部材205は、溶融した銀ペーストをポッティ
ング等により半導体チップ201を覆うように配設さ
る。また、この導電部材205は半導体チップ201の
上面に形成されている上部電極207と電気的に接続さ
れている。更に、導電部材205は、基板202の上面
において、第2の外部接続配線209bとも電気的に接
続されている。従って、半導体チップ201と第2の外
部接続配線209bとは、導電部材205を介して電気
的に接続された構成となる。
プ201と外部接続配線209との電気的接続構造を示
す。尚、各図において、封止樹脂203,配線層202
a,及び外部接続用ボール204の図示は省略する。図
15は、半導体チップ201の信号用パッドに形成され
た内部接続用バンプ206aと第1の外部接続配線20
9aとの電気的接続構造を示している。
1と基板202との間には絶縁部材211が配設されて
おり、信号用パッドに形成された内部接続用バンプ20
6aと第1の外部接続配線209aとの接続部位におい
ては、この絶縁部材211は第1の外部接続配線209
aの上部にも配設されている。
5と第1の外部接続配線209aとを電気的に分離して
おり、従って導電部材205と接続された上部電極20
7(グランド電極)が信号用の外部接続配線209aと
短絡するようなことはない。また、絶縁部材211は所
定の可撓性を有する(柔らかい)材質よりなる樹脂によ
り構成されている。このため、熱印加時に半導体チップ
201と基板202との間に熱膨張差に起因して発生す
る応力をこの絶縁部材211で吸収することができ、よ
って半導体装置200の信頼性を向上させることができ
る。
ンド用パッドに形成された内部接続用バンプ206bと
第2の外部接続配線209bとの電気的接続構造を示し
ている。同図に示されるように、グランド用パッドに形
成された内部接続用バンプ206bと第2の外部接続配
線209bとの接続部位においては、上記絶縁部材21
1は第2の外部接続配線209bの上部には配設されて
はおらず、第2の外部接続配線209bは露出した状態
となっているため、導電部材205は第2の外部接続配
線209b及び内部接続用バンプ206bと電気的に接
続された構成となっている。
201の上面に形成されている上部電極207,半導体
チップ201の下面に形成されている内部接続用バンプ
206b,及び第2の外部接続配線209bを電気的に
接続する。これにより、導電部材205,上部電極20
7,内部接続用バンプ206b,第2の外部接続配線2
09bは共に同電位(グランド電位)となる。
に、配設状態において導電部材205は大なる体積を有
しているためワイヤによる接続に比べてインダクタンス
は小さく、従って半導体チップ201と第2の外部接続
配線209bとの間における接続の電気特性を向上させ
ることができる。
上部電極207のように半導体チップ201の上面のみ
に形成されるものではなく、内部接続用バンプ206b
のように半導体チップ201の下面にも合わせて配設さ
れる場合がある。このようにグランド電極が半導体チッ
プ201の上下面に夫々配設される構成であっても、本
実施例による接続構造を採用すれば、上部電極207及
び内部接続用バンプ206bを導電部材205により一
括的に第2の外部接続配線209bに接続することが可
能となり、上部電極207及び内部接続用バンプ206
bの第2の外部接続配線209bに対する接続処理を容
易に行うことができる。
されている上部電極207と第2の外部接続配線209
bとの電気的接続を内部接続用バンプ206が形成され
ていない位置において行う構造を示している。同図に示
されるように、導電部材205による上部電極207と
第2の外部接続配線209bとの電気的接続は、図16
に示したグランド用パッドに形成された内部接続用バン
プ206bの形成位置に限定されるものではなく、内部
接続用バンプ206が形成されていない位置においても
行うことができる。尚、この構造においても、導電部材
205と第2の外部接続配線209bとの接続位置にお
いては、絶縁部材211は除去されている。
体装置200によれば、半導体チップ201に形成され
ている上部電極207は、内部接続用バンプ206を用
いることなく(上記したように内部接続用バンプ206
を併用することは可能)、第2の外部接続配線209b
に接続することができる。よって、半導体チップ201
の下面に形成される内部接続用バンプ206の配設数を
低減することができ、半導体チップ201の下面におけ
る内部接続用バンプ206の配設位置に余裕を持たせる
ことができる。
電部材205の配設位置であれば基板202上のどの位
置に形成してもよいためその配設の自由度は高くなり、
第1の外部接続配線209aが形成されない位置を選定
して第2の外部接続配線209bを形成することが可能
となる。よって、外部接続配線209の配設位置におい
ても余裕を持たせることができる。
200によれば、内部接続用バンプ206の配設位置及
び外部接続配線209の配設位置に共に余裕を持たせる
ことが可能となり、半導体装置200の製造を容易に行
うことができ、また実装時における歩留りを向上させる
ことができる。
グランド電極と接続し、かつ半導体チップ201を覆う
ように配設することにより、導電部材205を半導体チ
ップ201のシールド部材として用いることができる。
これにより、半導体チップ201のシールドを確実に行
うことができ、半導体チップ201の誤動作の発生を防
止することができる。
をグランド電極となる上部電極207,内部接続用バン
プ206bに接続し、導電部材205をグランド配線と
して用いる構成を示したが、これに代えて導電部材20
5を電源電極或いは信号電極と接続する構成としてもよ
い。
実施例に係る半導体装置220を示す断面図である。
尚、図18において、図14に示した構成と対応する構
成については同一符号を付して説明する。
してガラス−エポキシ製の絶縁層202b内に配線層2
02a,ビア210を形成した多層プリント配線基板を
用いたが、本実施例では基板としてセラミック多層配線
基板221及びメタル基板222を用いたことを特徴と
するものである。
ップ201,セラミック多層配線基板221,メタル基
板222,キャップ223,外部接続用ボール204,
導電部材205等により構成されている。セラミック多
層配線基板221は、内部に多層の配線層221aが形
成されると共に、各配線層221aを層間接続するビア
221aが形成されている。更に、セラミック多層配線
基板221の下面には外部接続用ボール204が所定の
配線層221a或いはビア221aに電気的に接続され
た状態で配設されている。
中央位置にはキャビティ部225が形成されており、半
導体チップ201はこのキャビティ部225の内部に搭
載される構成となつている。更に、このキャビティ部2
25の開口部には、接合部材226により金属製のキャ
ップ223が配設され、これによりキャビティ部225
は封止された構成となっている。
縁膜224が形成されており、また絶縁膜224の下面
には外部接続配線209が配設されている。半導体チッ
プ201は、この外部接続配線209に内部接続用バン
プ206が接合されることによりメタル基板222にフ
リップ・チップ接合される。上記したセラミック多層配
線基板221は、このメタル基板222の半導体チップ
搭載面側に例えば接着等により接合される。
ンプ206が形成される面と対向する面に形成されてい
る上部電極207と外部接続配線209との電気的接続
構造に注目すると、本実施例においても上部電極207
と外部接続配線209とは導電部材205により接続さ
れた構成とされている。
を用いた、いわゆるセラミックパッケージ構造の半導体
装置220においても、上部電極207と外部接続配線
209とを導電部材205を用いて接合することが可能
である。よって、内部接続用バンプ206及び外部接続
配線209の配設位置に余裕を持たせることができ、半
導体装置220の製造の容易化及び実装時における歩留
りの向上を図ることができる。
実施例に係る半導体装置230を示す断面図である。
尚、図19において、図14に示した構成と対応する構
成については同一符号を付して説明する。
半導体チップ201A〜201Dを配線基板231の上
部に配設してパッケージングすることにより、半導体装
置230をマルチ・チップ・モジュール(MCM)化し
たことを特徴とするものである。
ップ201A〜201D,配線基板231,セラミック
基板232,リード233,キャップ236,導電部材
205等により構成されている。配線基板231は、こ
の表面に図示しない複数の外部接続配線が形成されてお
り、所定位置において各半導体チップ201A〜201
Dがフリップ・チップ接合されている。また、各半導体
チップ201A〜201Dと配線基板231との間には
絶縁部材211が配設されており、図15乃至図17を
用いて説明したように、所定の内部接続用バンプ206
を導電部材205に対して絶縁した構成とされている。
2の上部に搭載されており、またセラミック基板232
の外周部分には枠状のセラミック枠体234が配設され
ている。また、リード233はセラミック基板232と
セラミック枠体234との間に挟持された状態で固定さ
れており、そのインナーリード部233aはワイヤ23
5により配線基板231に形成された外部接続配線と電
気的に接続された構成となっている。更に、セラミック
枠体234の上部開口部にはキャップ236が配設され
ており、これにより半導体チップ201A〜201Dは
封止された構成となっている。
内部接続用バンプ206A〜206Dが形成される面と
対向する面に形成されている上部電極207A〜207
Dと配線基板231に形成されている外部接続配線との
電気的接続構造に注目すると、本実施例においても上部
電極207A〜207Dと外部接続配線とは導電部材2
05により接続された構成となっている。従って、各2
01A〜201Dに形成された上部電極207A〜20
7Dは全て同電位(例えばグランド電位)となつてい
る。
半導体装置230においても、上部電極207A〜20
7Dと外部接続配線とを導電部材205を用いて接合す
ることが可能であり、半導体装置230の製造の容易化
及び実装時における歩留りの向上を図ることができる。
実施例に係る半導体装置240を示す断面図である。
尚、図20において、図14に示した構成と対応する構
成については同一符号を付して説明する。
1,241を重ね合わせて搭載しすることにより、半導
体装置240をチップ・オン・チップ(Chip on Chip)構
造としたことを特徴とするものである。半導体装置24
0は、大略すると半導体チップ201,241、基板2
02、絶縁部材242、封止樹脂203、外部接続用ボ
ール204、導電部材205等により構成されている。
243により基板202の上面に形成された外部接続配
線209に電気的に接続されている。また、半導体チッ
プ241の上面には、半導体チップ201と電気的に接
続される電極(図示せず)が形成されている。この電極
に半導体チップ201に形成されている内部接続用バン
プ206が接続されることにより、半導体チップ201
は半導体チップ241の上面にフリップ・チップ接合さ
れる。これにより、半導体201は半導体チップ241
の上部に積み重ねられた状態で配設されることとなる。
チップ241を覆うように、かつ少なくとも絶縁部材2
42と半導体チップ201との接続部分を覆うように配
設されている。よって、絶縁部材242と半導体チップ
201との電気的接続部と導電部材205とは電気的に
分離された構成となっている。また、封止樹脂203
は、電部材205の上部を覆うように形成されている。
ンプ206が形成される面と対向する面に形成されてい
る上部電極207は、導電部材205により基板202
に形成されている外部接続配線209bと電気的に接続
されている。このようにチップ・オン・チップ構造を有
する半導体装置240においても、上部電極207と外
部接続配線209bとを導電部材205を用いて接合す
ることが可能であり、本実施例によっても半導体装置2
30の製造の容易化及び実装時における歩留りの向上を
図ることができる。
項2の発明によれば、アディティブ層の配線パターンを
スルーホールによる制約を受けずに自由に形成すること
が出来、例えば、アディティブ層の配線パターンの経路
をスルーホールの真上を横切るように定めることも出来
る。これによって、端子を基板の下面に有する構造の半
導体装置において、配線パターンの長さを従来に比べて
短くすることが出来る。この結果、高周波数の信号の伝
播特性を従来に比べて良好とし得、高周波信号特性の向
上を図ることが出来る。
べて、優れた高周波信号特性を有する半導体装置を製造
することができる。請求項4乃至12の発明によれば、
半導体チップを十分に封止し得、且つ従来に比べて、内
部熱抵抗を低くすることが出来、放熱性の向上を図るこ
とが出来る。
信号特性を有するBGA型半導体装置を実現出来る。請
求項14及び15の発明によれば、上面の配線パターン
の長さを従来に比べて短く出来、よって、半導体チップ
を搭載する基板として使用した場合には、従来に比べ
て、高周波信号特性が優れている半導体装置を実現する
ことが出来る。請求項16及び19の発明では、全ての
電極を半導体チップの一の面に配設する構成に比べて電
極の配設密度を小さくでき、よって外部接続端子の形成
においても配設密度を小さくできるため、外部接続端子
の形成が容易となり歩留りの向上を図ることができる。
に配設されてるいめため、低インダクタンス化を図るこ
とができ、電気的特性の向上を図ることができる。更
に、この導電部材をグランド電位とすることにより、導
電部材を半導体チップのシールド材として使用すること
も可能となる。
位の電極としたことにより、この同電位の第2の電極を
一括的に導電部材を用いて接続することが可能となり、
外部接続端子数を低減することができるため、更に外部
接続端子の配設密度を低減することができる。
2の電極との短絡、及び第1の電極と導電部材との短絡
を確実に防止することができる。請求項20の発明で
は、本発明をいわゆるマルチ・チップ・モジュール(M
CM)に適用することが可能となる。
チップ・オン・チップ(Chip on Chip)型の半導体装置に
適用することが可能となる。
を示す一部切截斜視図である。
る。
る。
の切截斜視図である。
の切截斜視図である。
の切截斜視図である。
の切截斜視図である。
置の切截斜視図である。
置の切截斜視図である。
置の切截斜視図である。
置の切截斜視図である。
面図である。
して示す図である。
して示す図である。
して示す図である。
面図である。
面図である。
面図である。
ある。
である。
0,150,160 BGA半導体装置 31 基板 32,32A 半導体チップ 32a 表面 32b 裏面 33 ダム部材 34,34A メタルプレート 40 半田バンプ 41 パッド 42 内部空間 43,44 ペースト層 50 プリント板 51 アディティブ層 52 充填コア部 52a 上面 53-1〜53-5 スルーホール対向部分 54 ビア 60,61,62,70,71,72,92,105,
106 放熱を示す矢印 80 スルーホール形成工程 81 スルーホール内周膜形成工程 82 スルーホール充填工程 83 アディティブ層形成工程 84 絶縁層形成工程 85 配線パターン形成工程 91 開口 101 放熱フィン 102 ペースト層 111,111A 金属製のキャップ 121 開口 140 ワイヤ 141 樹脂パッケージ部 151 放熱フィン 152 ペースト層 200,220,230,240 半導体装置 201,201A〜201D 半導体チップ 202 基板 203 封止樹脂 204 外部接続用ボール 205 導電部材 206,206A〜206D 内部接続用バンプ 207 上部電極 209 外部接続配線 209a 第1の外部接続配線 209b 第2の外部接続配線 211 絶縁部材 221 セラミック多層配線基板 222 メタル基板 231 配線基板 232 セラミック基板 233 リード
Claims (21)
- 【請求項1】 基板と、 該基板の上面に固定してある半導体チップと、 該基板の下面に配された端子とよりなり、 該基板は、 複数のスルーホールを有し、各スルーホールの内部に充
填コア部を有する基板本体と、 該基板本体の上面に、上記スルーホールの部分も含め
て、形成してあるアディティブ層とよりなり、 該アディティブ層は、該スルーホールによって制約を受
けない経路を有する配線パターンを有する構成としたこ
とを特徴とする半導体装置。 - 【請求項2】 該基板は、 複数のスルーホールを有し、各スルーホールの内部に充
填コア部を有する基板本体と、 該基板本体の上面に、上記スルーホールの部分も含め
て、形成してあるアディティブ層とよりなり、 該アディティブ層は、上記スルーホールの上を通る経路
を有する配線パターンを有する構成としたことを特徴と
する請求項1記載の半導体装置。 - 【請求項3】 複数のスルーホールを有し、各スルーホ
ールの内部に充填コア部を有する基板本体と、該基板本
体の上面に、上記スルーホールの部分も含めて、形成し
てあるアディティブ層とよりなり、該アディティブ層
は、該スルーホールによって制約を受けない経路を有す
る配線パターンを有する構成の基板の上面に半導体チッ
プを固定する工程と、 上記基板の下面に端子を形成する工程とよりなる構成と
したことを特徴とする半導体装置の製造方法。 - 【請求項4】 基板と、 該基板の上面にフェイスダウンボンディングしてある半
導体チップと、 該半導体チップを囲んで上記基板上に接着してある枠形
状のダム部材と、 該ダム部材及び該半導体チップの上を向いた裏面に接着
してあるメタルプレートと、 上記基板の下面に配された端子とよりなる構成としたこ
とを特徴とする半導体装置。 - 【請求項5】 基板と、 該基板の上面にフェイスダウンボンディングしてある半
導体チップと、 該半導体チップを囲んで上記基板上に接着してある枠形
状のダム部材と、 開口を有し、上記ダム部材、及び該半導体チップの上を
向いた裏面のうち周囲側の部分に接着してあるメタルプ
レートと、 上記基板の下面に配された端子とよりなり、 上記半導体チップの裏面が露出した構成としたことを特
徴とする半導体装置。 - 【請求項6】 基板と、 該基板の上面にフェイスダウンボンディングしてある半
導体チップと、 該半導体チップを囲んで上記基板上に接着してある枠形
状のダム部材と、 開口を有し、上記ダム部材、及び該半導体チップの上を
向いた裏面のうち周囲側の部分に接着してあるメタルプ
レートと、 該メタルプレートの開口より露出している上記半導体チ
ップの裏面に接着してある放熱フィンと、 上記基板の下面に配された端子とよりなる構成としたこ
とを特徴とする半導体装置。 - 【請求項7】 基板と、 該基板の上面にフェイスダウンボンディングしてある半
導体チップと、 該半導体チップの上面に接着され、且つ半導体チップを
覆って、周囲の部分を上記基板に接着された金属製のキ
ャップと、 上記基板の下面に配された端子とよりなる構成としたこ
とを特徴とする半導体装置。 - 【請求項8】 基板と、 該基板の上面にフェイスダウンボンディングしてある半
導体チップと、 開口を有し、該開口の周囲の部分を、上記半導体チップ
の上面に接着され、周囲の部分を上記基板に接着された
金属製のキャップと、 上記基板の下面に配された端子とよりなり、 上記半導体チップの裏面が露出した構成としたことを特
徴とする半導体装置。 - 【請求項9】 基板と、 該基板の上面にフェイスダウンボンディングしてある半
導体チップと、 開口を有し、該開口の周囲の部分を、上記半導体チップ
の上面に接着され、周囲の部分を上記基板に接着された
金属製のキャップと、 該キャップの開口より露出している上記半導体チップの
裏面に接着してある放熱フィンと、 上記基板の下面に配された端子とよりなる構成としたこ
とを特徴とする半導体装置。 - 【請求項10】 基板と、 該基板の上面にフェイスアップボンディングしてある半
導体チップと、 該半導体チップを囲んで上記基板上に接着してあるダム
部材と、 該ダム部材の内側に形成してあり、上記半導体チップを
封止する樹脂パッケージ部と、 上記基板の下面に配された端子とよりなる構成としたこ
とを特徴とする半導体装置。 - 【請求項11】 基板と、 該基板の上面にフェイスアップボンディングしてある半
導体チップと、 該半導体チップを囲んで上記基板上に接着してあるダム
部材と、 該ダム部材の内側に形成してあり、上記半導体チップを
封止する樹脂パッケージ部と、 該樹脂パッケージ部に接着してある放熱フィンと、 上記基板の下面に配された端子とよりなる構成としたこ
とを特徴とする半導体装置。 - 【請求項12】 基板と、 該基板の上面にフェイスアップボンディングしてある半
導体チップと、 該半導体チップを囲んで上記基板上に接着してあるダム
部材と、 該ダム部材の内側に形成してあり、上記半導体チップを
封止する樹脂パッケージ部と、 該樹脂パッケージ部に接着してあるメタルプレートと、 上記基板の下面に配された端子とよりなる構成としたこ
とを特徴とする半導体装置。 - 【請求項13】 上記端子は、半田ボールである構成と
したことを特徴とする請求項3乃至12のうちいずれか
1項記載の半導体装置。 - 【請求項14】 複数のスルーホールを有し、各スルー
ホールの内部に充填コア部を有する基板本体と、 該基板本体の上面に、上記スルーホールの部分も含め
て、形成してあるアディティブ層とよりなり、 該アディティブ層は、該スルーホールによって制約を受
けない経路を有する配線パターンを有する構成としたこ
とを特徴とする基板。 - 【請求項15】 複数のスルーホールを有し、各スルー
ホールの内部に充填コア部を有する基板本体と、 該基板本体の上面に、上記スルーホールの部分も含め
て、形成してあるアディティブ層とよりなり、 該アディティブ層は、上記スルーホールの上を通る経路
を有する配線パターンを有する構成としたことを特徴と
する基板。 - 【請求項16】 複数の面に電極を有する半導体チップ
と、 複数の外部接続配線を有しており、該半導体チップの一
の面に形成された第1の電極を所定の第1の外部接続配
線にフリップチップ接合することにより該半導体チップ
を搭載する基板と、 該半導体チップを覆うように配設され、該半導体チップ
の上記一の面と異なる面に形成された単数または複数の
第2の電極と該基板に形成された所定の第2の外部接続
配線とを電気的に接続する導電部材とを具備することを
特徴とする半導体装置。 - 【請求項17】 請求項16記載の半導体装置におい
て、 該第2の電極は同電位の電極であることを特徴とする半
導体装置。 - 【請求項18】 請求項16または17記載の半導体装
置において、 該半導体チップと該基板との接合位置には、該第1の電
極と該第2の電極を電気的に分離する絶縁部材が配設さ
れていることを特徴とする半導体装置。 - 【請求項19】 請求項16乃至18のいずれか1記載
の半導体装置において、 該基板は、プリント配線基板またはセラミック基板また
はフレキシブル基板の何れかの基板を用いたことを特徴
とする半導体装置。 - 【請求項20】 請求項16乃至19のいずれか1記載
の半導体装置において、 該半導体チップを複数個配設し、該複数の半導体チップ
に夫々形成されている第2の電極を該導電部材により該
第2の外部接続配線に電気的に接続してなることを特徴
とする半導体装置。 - 【請求項21】 請求項16乃至19のいずれか1記載
の半導体装置において、 該半導体チップを複数個積層配設し、該上部に位置する
半導体チップに形成された該第2の電極を該導電部材に
より該第2の外部接続配線に電気的に接続してなること
を特徴とする半導体装置。
Priority Applications (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7059562A JP3034180B2 (ja) | 1994-04-28 | 1995-03-17 | 半導体装置及びその製造方法及び基板 |
EP95105640A EP0685878B1 (en) | 1994-04-28 | 1995-04-13 | Semiconductor package and method of forming the same |
EP06116868A EP1715512A3 (en) | 1994-04-28 | 1995-04-13 | Semiconductor device and method of forming the same |
EP01129844A EP1198000A1 (en) | 1994-04-28 | 1995-04-13 | Semiconductor device and assembly board |
EP99101351A EP0915504A1 (en) | 1994-04-28 | 1995-04-13 | Semiconductor package and method of forming the same |
DE69536084T DE69536084D1 (de) | 1994-04-28 | 1995-04-13 | Halbleiterbauelement und Verfahren zu seiner Herstellung |
KR1019950009706A KR100199437B1 (ko) | 1994-04-28 | 1995-04-25 | 반도체장치 및 그 제조방법 및 기판 |
TW091212186U TW559338U (en) | 1994-04-28 | 1995-04-28 | Semiconductor device and assembly board |
TW092209806U TW563902U (en) | 1994-04-28 | 1995-04-28 | Semiconductor device |
US08/782,381 US5729435A (en) | 1994-04-28 | 1997-01-13 | Semiconductor device and assembly board having through-holes filled with filling core |
US08/924,958 US5978222A (en) | 1994-04-28 | 1997-09-08 | Semiconductor device and assembly board having through-holes filled with filling core |
US09/185,716 US6347037B2 (en) | 1994-04-28 | 1998-11-04 | Semiconductor device and method of forming the same |
US09/195,232 US6088233A (en) | 1994-04-28 | 1998-11-18 | Semiconductor device and assembly board having through-holes filled with filling core |
US09/506,733 US6184133B1 (en) | 1994-04-28 | 2000-02-18 | Method of forming an assembly board with insulator filled through holes |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9215594 | 1994-04-28 | ||
JP6-92155 | 1994-04-28 | ||
JP7059562A JP3034180B2 (ja) | 1994-04-28 | 1995-03-17 | 半導体装置及びその製造方法及び基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0817964A true JPH0817964A (ja) | 1996-01-19 |
JP3034180B2 JP3034180B2 (ja) | 2000-04-17 |
Family
ID=26400610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7059562A Expired - Lifetime JP3034180B2 (ja) | 1994-04-28 | 1995-03-17 | 半導体装置及びその製造方法及び基板 |
Country Status (6)
Country | Link |
---|---|
US (4) | US5729435A (ja) |
EP (4) | EP1715512A3 (ja) |
JP (1) | JP3034180B2 (ja) |
KR (1) | KR100199437B1 (ja) |
DE (1) | DE69536084D1 (ja) |
TW (2) | TW559338U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004235647A (ja) * | 2003-01-30 | 2004-08-19 | Endicott Interconnect Technologies Inc | 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体 |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3034180B2 (ja) * | 1994-04-28 | 2000-04-17 | 富士通株式会社 | 半導体装置及びその製造方法及び基板 |
KR100386061B1 (ko) * | 1995-10-24 | 2003-08-21 | 오끼 덴끼 고오교 가부시끼가이샤 | 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임 |
US6734545B1 (en) * | 1995-11-29 | 2004-05-11 | Hitachi, Ltd. | BGA type semiconductor device and electronic equipment using the same |
DE19546045C1 (de) * | 1995-12-09 | 1997-05-22 | Bosch Gmbh Robert | Flip-Chip-Verfahren zur Herstellung eines Multichip-Moduls |
US6209665B1 (en) * | 1996-07-01 | 2001-04-03 | Ardis L. Holte | Reverse circulation drilling system with bit locked underreamer arms |
US5798557A (en) * | 1996-08-29 | 1998-08-25 | Harris Corporation | Lid wafer bond packaging and micromachining |
WO1998043288A1 (fr) * | 1997-03-24 | 1998-10-01 | Seiko Epson Corporation | Dispositif a semi-conducteurs et son procede de fabrication |
US6317333B1 (en) * | 1997-08-28 | 2001-11-13 | Mitsubishi Denki Kabushiki Kaisha | Package construction of semiconductor device |
US5965944A (en) * | 1997-11-12 | 1999-10-12 | International Business Machines Corporation | Printed circuit boards for mounting a semiconductor integrated circuit die |
JP3579740B2 (ja) * | 1998-04-18 | 2004-10-20 | Tdk株式会社 | 電子部品の製造方法 |
US6049136A (en) * | 1998-06-03 | 2000-04-11 | Hewlett-Packard Company | Integrated circuit having unique lead configuration |
RU2134466C1 (ru) * | 1998-12-08 | 1999-08-10 | Таран Александр Иванович | Носитель кристалла ис |
JP3287408B2 (ja) * | 1999-06-16 | 2002-06-04 | 日本電気株式会社 | 半導体装置および半導体基板貫通導体の形成方法 |
JP2001077500A (ja) * | 1999-06-30 | 2001-03-23 | Murata Mfg Co Ltd | 電子部品、誘電体フィルタ、誘電体デュプレクサ、および電子部品の製造方法 |
DE10002852A1 (de) * | 2000-01-24 | 2001-08-02 | Infineon Technologies Ag | Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung |
US6465858B2 (en) * | 2000-03-24 | 2002-10-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device package for optical communication device |
DE10196259T1 (de) * | 2000-05-31 | 2003-05-15 | Honeywell Int Inc | Füllverfahren |
US6506332B2 (en) * | 2000-05-31 | 2003-01-14 | Honeywell International Inc. | Filling method |
US6800232B2 (en) * | 2000-05-31 | 2004-10-05 | Ttm Advanced Circuits, Inc. | PCB support plate method for PCB via fill |
US6855385B2 (en) * | 2000-05-31 | 2005-02-15 | Ttm Advanced Circuits, Inc. | PCB support plate for PCB via fill |
KR20030007753A (ko) | 2000-05-31 | 2003-01-23 | 허니웰 인터내셔날 인코포레이티드 | 채움 방법 |
US6417563B1 (en) * | 2000-07-14 | 2002-07-09 | Advanced Micro Devices, Inc. | Spring frame for protecting packaged electronic devices |
US6653730B2 (en) * | 2000-12-14 | 2003-11-25 | Intel Corporation | Electronic assembly with high capacity thermal interface |
US20030009878A1 (en) * | 2001-07-12 | 2003-01-16 | John Gregory | Method for attaching an electronic component to a substrate |
US6927471B2 (en) * | 2001-09-07 | 2005-08-09 | Peter C. Salmon | Electronic system modules and method of fabrication |
US7297572B2 (en) * | 2001-09-07 | 2007-11-20 | Hynix Semiconductor, Inc. | Fabrication method for electronic system modules |
US6495926B1 (en) * | 2001-11-29 | 2002-12-17 | Sun Microsystems, Inc. | 60 degree bump placement layout for an integrated circuit power grid |
KR100499003B1 (ko) * | 2002-12-12 | 2005-07-01 | 삼성전기주식회사 | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 |
CA2455024A1 (en) * | 2003-01-30 | 2004-07-30 | Endicott Interconnect Technologies, Inc. | Stacked chip electronic package having laminate carrier and method of making same |
US7109573B2 (en) * | 2003-06-10 | 2006-09-19 | Nokia Corporation | Thermally enhanced component substrate |
FR2884047A1 (fr) * | 2005-03-31 | 2006-10-06 | Intexys Sa | Procede et dispositif d'encapsulation de composants electroniques et optoelectroniques |
JP4611010B2 (ja) * | 2004-12-10 | 2011-01-12 | 日立ビアメカニクス株式会社 | 多層回路基板の製造方法 |
TWI246760B (en) * | 2004-12-22 | 2006-01-01 | Siliconware Precision Industries Co Ltd | Heat dissipating semiconductor package and fabrication method thereof |
JP4860994B2 (ja) * | 2005-12-06 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8181429B2 (en) * | 2005-12-21 | 2012-05-22 | Toyo Seikan Kaisha, Ltd. | Method of producing contents filed in a container |
US7607355B2 (en) * | 2007-02-16 | 2009-10-27 | Yamaha Corporation | Semiconductor device |
US7561430B2 (en) * | 2007-04-30 | 2009-07-14 | Watlow Electric Manufacturing Company | Heat management system for a power switching device |
US8426960B2 (en) * | 2007-12-21 | 2013-04-23 | Alpha & Omega Semiconductor, Inc. | Wafer level chip scale packaging |
JP4833307B2 (ja) * | 2009-02-24 | 2011-12-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法 |
KR100950511B1 (ko) | 2009-09-22 | 2010-03-30 | 테세라 리써치 엘엘씨 | 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리 |
KR100935854B1 (ko) | 2009-09-22 | 2010-01-08 | 테세라 리써치 엘엘씨 | 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리 |
US8618654B2 (en) * | 2010-07-20 | 2013-12-31 | Marvell World Trade Ltd. | Structures embedded within core material and methods of manufacturing thereof |
GB2481836B (en) * | 2010-07-08 | 2012-06-13 | Keymat Technology Ltd | Circuit board connector with drilling tamper detection arrangement |
US8786083B2 (en) | 2010-09-16 | 2014-07-22 | Tessera, Inc. | Impedance controlled packages with metal sheet or 2-layer RDL |
US9136197B2 (en) | 2010-09-16 | 2015-09-15 | Tessera, Inc. | Impedence controlled packages with metal sheet or 2-layer RDL |
US8853708B2 (en) | 2010-09-16 | 2014-10-07 | Tessera, Inc. | Stacked multi-die packages with impedance control |
US8581377B2 (en) | 2010-09-16 | 2013-11-12 | Tessera, Inc. | TSOP with impedance control |
US8847412B2 (en) | 2012-11-09 | 2014-09-30 | Invensas Corporation | Microelectronic assembly with thermally and electrically conductive underfill |
KR101603285B1 (ko) | 2014-03-24 | 2016-03-14 | 대남환경 주식회사 | 해상 오일 방제선 |
CN107949188A (zh) * | 2017-11-16 | 2018-04-20 | 广东兴达鸿业电子有限公司 | 具有npth连孔的电路板加工方法 |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4050756A (en) * | 1975-12-22 | 1977-09-27 | International Telephone And Telegraph Corporation | Conductive elastomer connector and method of making same |
US4218701A (en) | 1978-07-24 | 1980-08-19 | Citizen Watch Co., Ltd. | Package for an integrated circuit having a container with support bars |
US4322778A (en) * | 1980-01-25 | 1982-03-30 | International Business Machines Corp. | High performance semiconductor package assembly |
US4483067A (en) * | 1981-09-11 | 1984-11-20 | U.S. Philips Corporation | Method of manufacturing an identification card and an identification manufactured, for example, by this method |
JPS58220451A (ja) * | 1982-06-17 | 1983-12-22 | Kyodo Printing Co Ltd | Icモジユ−ル |
JPS5999752A (ja) * | 1982-11-29 | 1984-06-08 | Toshiba Corp | 混成集積回路装置 |
JPS60134446A (ja) * | 1983-12-23 | 1985-07-17 | Hitachi Ltd | 半導体装置 |
FR2575331B1 (fr) * | 1984-12-21 | 1987-06-05 | Labo Electronique Physique | Boitier pour composant electronique |
FR2584235B1 (fr) * | 1985-06-26 | 1988-04-22 | Bull Sa | Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques |
US4783722A (en) * | 1985-07-16 | 1988-11-08 | Nippon Telegraph And Telephone Corporation | Interboard connection terminal and method of manufacturing the same |
JPS6253000A (ja) * | 1985-08-31 | 1987-03-07 | 日本電気株式会社 | 半導体の実装構造 |
JPS62136865A (ja) * | 1985-12-11 | 1987-06-19 | Hitachi Ltd | モジユ−ル実装構造 |
US4843067A (en) * | 1986-11-19 | 1989-06-27 | Yaguang Liu | Polysaccharide containing pharmaceutical composition for increasing the immune function |
US5138438A (en) * | 1987-06-24 | 1992-08-11 | Akita Electronics Co. Ltd. | Lead connections means for stacked tab packaged IC chips |
US4978639A (en) * | 1989-01-10 | 1990-12-18 | Avantek, Inc. | Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips |
US4954313A (en) | 1989-02-03 | 1990-09-04 | Amdahl Corporation | Method and apparatus for filling high density vias |
EP0382203B1 (en) * | 1989-02-10 | 1995-04-26 | Fujitsu Limited | Ceramic package type semiconductor device and method of assembling the same |
US4922376A (en) * | 1989-04-10 | 1990-05-01 | Unistructure, Inc. | Spring grid array interconnection for active microelectronic elements |
US4954878A (en) * | 1989-06-29 | 1990-09-04 | Digital Equipment Corp. | Method of packaging and powering integrated circuit chips and the chip assembly formed thereby |
JPH0344957A (ja) * | 1989-07-12 | 1991-02-26 | Fujitsu Ltd | 半導体チップ実装用セラミック基板の製造方法 |
US5200362A (en) * | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
US4978638A (en) * | 1989-12-21 | 1990-12-18 | International Business Machines Corporation | Method for attaching heat sink to plastic packaged electronic component |
DE3943087C1 (ja) * | 1989-12-27 | 1990-11-29 | Erhard 6900 Heidelberg De Lamberti | |
NO900229D0 (no) * | 1990-01-16 | 1990-01-16 | Micro Electronics Ame A S | Fremgangsmaate for fremstilling av miniatyrisert impedanstilpasset ledningsnett. |
US5073814A (en) * | 1990-07-02 | 1991-12-17 | General Electric Company | Multi-sublayer dielectric layers |
JP3057766B2 (ja) * | 1990-12-18 | 2000-07-04 | 日本ケミコン株式会社 | 厚膜多層回路基板及びその製造方法 |
US5166772A (en) | 1991-02-22 | 1992-11-24 | Motorola, Inc. | Transfer molded semiconductor device package with integral shield |
JPH04276631A (ja) * | 1991-03-04 | 1992-10-01 | Toshiba Corp | 電界効果トランジスタの製造方法 |
JP2966972B2 (ja) * | 1991-07-05 | 1999-10-25 | 株式会社日立製作所 | 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器 |
JP2936819B2 (ja) | 1991-07-24 | 1999-08-23 | 日本電気株式会社 | Icチップの実装構造 |
JPH0541471A (ja) * | 1991-08-07 | 1993-02-19 | Hitachi Ltd | 半導体集積回路装置 |
JP2634516B2 (ja) * | 1991-10-15 | 1997-07-30 | 三菱電機株式会社 | 反転型icの製造方法、反転型ic、icモジュール |
JP2712967B2 (ja) * | 1991-12-19 | 1998-02-16 | 日本電気株式会社 | 半導体装置 |
US5311402A (en) * | 1992-02-14 | 1994-05-10 | Nec Corporation | Semiconductor device package having locating mechanism for properly positioning semiconductor device within package |
JPH05326631A (ja) | 1992-05-15 | 1993-12-10 | Rohm Co Ltd | 半導体装置の実装構造 |
US5639990A (en) * | 1992-06-05 | 1997-06-17 | Mitsui Toatsu Chemicals, Inc. | Solid printed substrate and electronic circuit package using the same |
US5280413A (en) * | 1992-09-17 | 1994-01-18 | Ceridian Corporation | Hermetically sealed circuit modules having conductive cap anchors |
US5450290A (en) * | 1993-02-01 | 1995-09-12 | International Business Machines Corporation | Printed circuit board with aligned connections and method of making same |
US5703405A (en) * | 1993-03-15 | 1997-12-30 | Motorola, Inc. | Integrated circuit chip formed from processing two opposing surfaces of a wafer |
JP3034180B2 (ja) * | 1994-04-28 | 2000-04-17 | 富士通株式会社 | 半導体装置及びその製造方法及び基板 |
JPH09326142A (ja) * | 1996-06-05 | 1997-12-16 | Matsushita Electric Ind Co Ltd | 電子機器の画面操作装置 |
-
1995
- 1995-03-17 JP JP7059562A patent/JP3034180B2/ja not_active Expired - Lifetime
- 1995-04-13 EP EP06116868A patent/EP1715512A3/en not_active Withdrawn
- 1995-04-13 EP EP99101351A patent/EP0915504A1/en not_active Ceased
- 1995-04-13 EP EP01129844A patent/EP1198000A1/en not_active Withdrawn
- 1995-04-13 EP EP95105640A patent/EP0685878B1/en not_active Expired - Lifetime
- 1995-04-13 DE DE69536084T patent/DE69536084D1/de not_active Expired - Lifetime
- 1995-04-25 KR KR1019950009706A patent/KR100199437B1/ko not_active IP Right Cessation
- 1995-04-28 TW TW091212186U patent/TW559338U/zh not_active IP Right Cessation
- 1995-04-28 TW TW092209806U patent/TW563902U/zh not_active IP Right Cessation
-
1997
- 1997-01-13 US US08/782,381 patent/US5729435A/en not_active Expired - Lifetime
- 1997-09-08 US US08/924,958 patent/US5978222A/en not_active Expired - Lifetime
-
1998
- 1998-11-18 US US09/195,232 patent/US6088233A/en not_active Expired - Fee Related
-
2000
- 2000-02-18 US US09/506,733 patent/US6184133B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004235647A (ja) * | 2003-01-30 | 2004-08-19 | Endicott Interconnect Technologies Inc | 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体 |
Also Published As
Publication number | Publication date |
---|---|
EP1198000A1 (en) | 2002-04-17 |
TW559338U (en) | 2003-10-21 |
US5729435A (en) | 1998-03-17 |
DE69536084D1 (de) | 2010-08-05 |
EP1715512A3 (en) | 2013-02-13 |
US5978222A (en) | 1999-11-02 |
KR950030321A (ko) | 1995-11-24 |
EP1715512A2 (en) | 2006-10-25 |
KR100199437B1 (ko) | 1999-06-15 |
EP0915504A1 (en) | 1999-05-12 |
EP0685878B1 (en) | 2010-06-23 |
EP0685878A2 (en) | 1995-12-06 |
JP3034180B2 (ja) | 2000-04-17 |
EP0685878A3 (en) | 1996-11-06 |
TW563902U (en) | 2003-11-21 |
US6088233A (en) | 2000-07-11 |
US6184133B1 (en) | 2001-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3034180B2 (ja) | 半導体装置及びその製造方法及び基板 | |
US7259457B2 (en) | Die-up ball grid array package including a substrate capable of mounting an integrated circuit die and method for making the same | |
KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
US6876553B2 (en) | Enhanced die-up ball grid array package with two substrates | |
US6477046B1 (en) | Ball grid array package and method using enhanced power and ground distribution circuitry | |
US7241645B2 (en) | Method for assembling a ball grid array package with multiple interposers | |
JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
US6252298B1 (en) | Semiconductor chip package using flexible circuit board with central opening | |
US6347037B2 (en) | Semiconductor device and method of forming the same | |
US6469897B2 (en) | Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same | |
JP3483720B2 (ja) | 半導体装置 | |
JPH07135290A (ja) | マルチチップモジュール | |
JPH09260552A (ja) | 半導体チップの実装構造 | |
JPH0595015A (ja) | 半導体装置 | |
US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
US6849952B2 (en) | Semiconductor device and its manufacturing method | |
JP2000286376A (ja) | 半導体装置の製造方法 | |
JPH10321670A (ja) | 半導体装置 | |
JP2004072113A (ja) | 熱的に強化された集積回路パッケージ | |
JP3645701B2 (ja) | 半導体装置 | |
JPH0969588A (ja) | 半導体装置 | |
JPH0653346A (ja) | 半導体装置 | |
JPH11354713A (ja) | 半導体装置及び実装方法 | |
JPH08186224A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
JPH09116041A (ja) | 半導体チップ搭載用パッケージおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |