JPH08167738A - 半導体発光素子 - Google Patents
半導体発光素子Info
- Publication number
- JPH08167738A JPH08167738A JP33294694A JP33294694A JPH08167738A JP H08167738 A JPH08167738 A JP H08167738A JP 33294694 A JP33294694 A JP 33294694A JP 33294694 A JP33294694 A JP 33294694A JP H08167738 A JPH08167738 A JP H08167738A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current blocking
- light emitting
- semiconductor substrate
- blocking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 小電流領域から大電流領域まで発光効率が比
較的高い発光ダイオードを提供する。 【構成】 基板層１１、バッファ層１２、ｎ形クラッド
層１３、活性層１４、ｐ形クラッド層１５、第１及び第
２の電流ブロック層１６ａ、１６ｂ、コンタクト層１７
から成る半導体基板の下面にカソード電極１９、上面の
中央にアノード電極１８を形成する。第１の電流ブロッ
ク層１６ａはアノード電極１８の下に配置する。第２の
電流ブロック層１６ｂは側面２１に露出するように環状
に形成する。上面２０及び側面２１を粗面化する。
較的高い発光ダイオードを提供する。 【構成】 基板層１１、バッファ層１２、ｎ形クラッド
層１３、活性層１４、ｐ形クラッド層１５、第１及び第
２の電流ブロック層１６ａ、１６ｂ、コンタクト層１７
から成る半導体基板の下面にカソード電極１９、上面の
中央にアノード電極１８を形成する。第１の電流ブロッ
ク層１６ａはアノード電極１８の下に配置する。第２の
電流ブロック層１６ｂは側面２１に露出するように環状
に形成する。上面２０及び側面２１を粗面化する。
Description
【０００１】
【産業上の利用分野】本発明は半導体発光素子に関し、
更に詳細には半導体発光素子の発光効率向上を実現する
ための構造に関する。
更に詳細には半導体発光素子の発光効率向上を実現する
ための構造に関する。
【０００２】
【従来の技術】例えばＡｌＧａＩｎＰから成る活性層を
クラッド層によって挾んだダブルヘテロ構造部を備えた
半導体発光ダイオードは公知である。この種の発光ダイ
オードは図１に示すように、ｎ形（第１導電形）ＧａＡ
ｓ基板層１とｎ形ＧａＡｓバッファ層２とｎ形ＡｌＧａ
ＩｎＰクラッド層３とＡｌＧａＩｎＰ活性層４とｐ形
（第２導電形）ＡｌＧａＩｎＰクラッド層５とｎ形Ａｌ
ＧａＩｎＰ電流ブロック層６とｐ形ＡｌＧａＡｓコンタ
クト層７が順次に積層された半導体基板と、コンタクト
層７の上面に形成されたアノード電極（第１の電極）８
と、ＧａＡｓ基板層１の下面に形成されたカソード電極
（第２の電極）９とから成る。なお、電流ブロック層６
はｐ形クラッド層５の上に部分的に形成され、平面的に
見てアノード電極８の下方に形成されている。この電流
ブロック層６はアノード電極８から流れる電流を素子の
周辺側に拡げて光の取り出し効率を向上させるように機
能する。即ち、もし、電流ブロック層６が形成されない
構造とすると、電極８から流れる電流はコンタクト層７
及びクラッド層５ではあまり拡がらず、電極８の直下の
活性層４に注入され、主たる発光領域がアノード電極８
の直下に生じる。このように発光領域がアノード電極８
の直下に生じると、発光領域で発生した光がアノード電
極８によって遮られて光取り出し効率が小さくなる。こ
れに対し、電流ブロック層６を図１に示すように形成す
ると、電流Ｉは矢印で示すように電流ブロック層６の外
側に流れ、主たる発光領域が平面的に見てアノード電極
８の外側に移動する。この結果、光取り出し効率の向上
が実現される。
クラッド層によって挾んだダブルヘテロ構造部を備えた
半導体発光ダイオードは公知である。この種の発光ダイ
オードは図１に示すように、ｎ形（第１導電形）ＧａＡ
ｓ基板層１とｎ形ＧａＡｓバッファ層２とｎ形ＡｌＧａ
ＩｎＰクラッド層３とＡｌＧａＩｎＰ活性層４とｐ形
（第２導電形）ＡｌＧａＩｎＰクラッド層５とｎ形Ａｌ
ＧａＩｎＰ電流ブロック層６とｐ形ＡｌＧａＡｓコンタ
クト層７が順次に積層された半導体基板と、コンタクト
層７の上面に形成されたアノード電極（第１の電極）８
と、ＧａＡｓ基板層１の下面に形成されたカソード電極
（第２の電極）９とから成る。なお、電流ブロック層６
はｐ形クラッド層５の上に部分的に形成され、平面的に
見てアノード電極８の下方に形成されている。この電流
ブロック層６はアノード電極８から流れる電流を素子の
周辺側に拡げて光の取り出し効率を向上させるように機
能する。即ち、もし、電流ブロック層６が形成されない
構造とすると、電極８から流れる電流はコンタクト層７
及びクラッド層５ではあまり拡がらず、電極８の直下の
活性層４に注入され、主たる発光領域がアノード電極８
の直下に生じる。このように発光領域がアノード電極８
の直下に生じると、発光領域で発生した光がアノード電
極８によって遮られて光取り出し効率が小さくなる。こ
れに対し、電流ブロック層６を図１に示すように形成す
ると、電流Ｉは矢印で示すように電流ブロック層６の外
側に流れ、主たる発光領域が平面的に見てアノード電極
８の外側に移動する。この結果、光取り出し効率の向上
が実現される。
【０００３】
【発明が解決しようとする課題】ところで、図１に示す
半導体素子において、半導体基板の表面（側面／上面の
光取り出し面）を粗面化すると、半導体発光素子とこれ
を被覆する封止体との界面における全反射が減少し、光
を半導体素子の外部に効率良く取り出すことができ、光
取り出し効率が向上する。
半導体素子において、半導体基板の表面（側面／上面の
光取り出し面）を粗面化すると、半導体発光素子とこれ
を被覆する封止体との界面における全反射が減少し、光
を半導体素子の外部に効率良く取り出すことができ、光
取り出し効率が向上する。
【０００４】しかしながら、この素子表面の粗面化は光
取り出し効率の向上が期待される一方、半導体基板の側
面付近での非発光再結合の増大をもたらすため、期待さ
れる程に発光効率の向上が図れないのが実状であった。
これを図４を参照して詳しく説明する。アノード電極８
とカソード電極９との間の電流Ｉと発光の光度Ｌとを対
数目盛で示す図４において、特性線Ａは半導体基板の表
面を粗面化しない通常の発光ダイオードの特性を示し、
特性線Ｂは半導体基板の表面を粗面化した発光ダイオー
ドの特性を示し、特性線Ｃは後述する本発明の実施例の
発光ダイオードの特性を示す。粗面化しない発光ダイオ
ードの特性線Ａと粗面化した発光ダイオードの特性線Ｂ
との比較から明らかなように、粗面化すると大電流領域
では、粗面化による光取り出し効果の増大の効果が発揮
され、高光度化が可能であるが、比較的小電流の領域で
は、粗面化に伴う非発光再結合による影響の方が粗面化
による光取り出し効率向上の効果よりも支配的となり、
粗面化を行わない素子よりも光度は低下してしまう。今
日では、この比較的小電流の領域での高光度化が特に望
まれている。また、粗面化した素子で比較的小電流の領
域での高光度化も図れるならば１つの粗面化した素子で
幅広い用途に供することができ、好都合である。
取り出し効率の向上が期待される一方、半導体基板の側
面付近での非発光再結合の増大をもたらすため、期待さ
れる程に発光効率の向上が図れないのが実状であった。
これを図４を参照して詳しく説明する。アノード電極８
とカソード電極９との間の電流Ｉと発光の光度Ｌとを対
数目盛で示す図４において、特性線Ａは半導体基板の表
面を粗面化しない通常の発光ダイオードの特性を示し、
特性線Ｂは半導体基板の表面を粗面化した発光ダイオー
ドの特性を示し、特性線Ｃは後述する本発明の実施例の
発光ダイオードの特性を示す。粗面化しない発光ダイオ
ードの特性線Ａと粗面化した発光ダイオードの特性線Ｂ
との比較から明らかなように、粗面化すると大電流領域
では、粗面化による光取り出し効果の増大の効果が発揮
され、高光度化が可能であるが、比較的小電流の領域で
は、粗面化に伴う非発光再結合による影響の方が粗面化
による光取り出し効率向上の効果よりも支配的となり、
粗面化を行わない素子よりも光度は低下してしまう。今
日では、この比較的小電流の領域での高光度化が特に望
まれている。また、粗面化した素子で比較的小電流の領
域での高光度化も図れるならば１つの粗面化した素子で
幅広い用途に供することができ、好都合である。
【０００５】そこで、本発明の目的は、低電流領域の光
度を高めることができる半導体発光素子を提供すること
にある。
度を高めることができる半導体発光素子を提供すること
にある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明は、少なくとも第１導電形のクラッド層と活性
層と前記第１導電形と反対の第２導電形のクラッド層と
第１導電形の電流ブロック層と第２導電形のコンタクト
層とが順に配置された半導体基板と、前記半導体基板の
一方の主面で前記コンタクト層に接続された第１の電極
と、前記半導体基板の他方の主面に配設され且つ前記第
１導電形のクラッド層に電気的に接続された第２の電極
とを備えた半導体発光素子において、前記第１の電極は
前記半導体基板の一方の主面の中央部分に設けられ、前
記電流ブロック層は第１及び第２の電流ブロック層から
成り、前記第１の電流ブロック層は平面的に見て前記第
１の電極と重なり合う部分を有するように配置され、前
記第２の電流ブロック層は平面的に見て前記コンタクト
層を介して前記第１の電流ブロック層を包囲し且つ前記
半導体基板の側面に露出するように形成されていること
を特徴とする半導体発光素子に係わるものである。な
お、請求項２に示すように、半導体基板の側面を粗面化
することが望ましい。また、請求項３に示すように、側
面と主面の両方を粗面化することが望ましい。
の本発明は、少なくとも第１導電形のクラッド層と活性
層と前記第１導電形と反対の第２導電形のクラッド層と
第１導電形の電流ブロック層と第２導電形のコンタクト
層とが順に配置された半導体基板と、前記半導体基板の
一方の主面で前記コンタクト層に接続された第１の電極
と、前記半導体基板の他方の主面に配設され且つ前記第
１導電形のクラッド層に電気的に接続された第２の電極
とを備えた半導体発光素子において、前記第１の電極は
前記半導体基板の一方の主面の中央部分に設けられ、前
記電流ブロック層は第１及び第２の電流ブロック層から
成り、前記第１の電流ブロック層は平面的に見て前記第
１の電極と重なり合う部分を有するように配置され、前
記第２の電流ブロック層は平面的に見て前記コンタクト
層を介して前記第１の電流ブロック層を包囲し且つ前記
半導体基板の側面に露出するように形成されていること
を特徴とする半導体発光素子に係わるものである。な
お、請求項２に示すように、半導体基板の側面を粗面化
することが望ましい。また、請求項３に示すように、側
面と主面の両方を粗面化することが望ましい。
【０００７】
【発明の作用及び効果】各請求項の発明では、第２の電
流ブロック層が半導体基板の側面に露出するように形成
されているので、側面近傍に電流が実質的に流れない。
半導体基板の側面近傍はダイシング等に基づく微小クラ
ックを有し、非発光の再結合が生じるトラップを多く含
む。従って、側面近傍に電流が流れても発光に寄与しな
い再結合が生じ、発光効率の低下を招く。これに対し、
本発明では第２の電流ブロック層の働きで側面近傍に電
流が流れないので、発光に寄与しない電流量が少なくな
り、効率が良くなる。なお、請求項２に示す側面を粗面
化すると、側面方向に放射された光の側面における全反
射が阻止され、光の取り出し効率が良くなる。なお、粗
面化することによって半導体基板の側面近傍にクラック
等が生じ、発光に寄与しない再結合を起すトラップが多
くなるが、第２の電流ブロック層によって側面近傍の電
流が制限されているので、特に小電流領域での効率の低
下を低減することができる。請求項３に示すように、主
面も粗面化すると、ここでの全反射が防止され、特に大
電流領域での効率を高めることができる。
流ブロック層が半導体基板の側面に露出するように形成
されているので、側面近傍に電流が実質的に流れない。
半導体基板の側面近傍はダイシング等に基づく微小クラ
ックを有し、非発光の再結合が生じるトラップを多く含
む。従って、側面近傍に電流が流れても発光に寄与しな
い再結合が生じ、発光効率の低下を招く。これに対し、
本発明では第２の電流ブロック層の働きで側面近傍に電
流が流れないので、発光に寄与しない電流量が少なくな
り、効率が良くなる。なお、請求項２に示す側面を粗面
化すると、側面方向に放射された光の側面における全反
射が阻止され、光の取り出し効率が良くなる。なお、粗
面化することによって半導体基板の側面近傍にクラック
等が生じ、発光に寄与しない再結合を起すトラップが多
くなるが、第２の電流ブロック層によって側面近傍の電
流が制限されているので、特に小電流領域での効率の低
下を低減することができる。請求項３に示すように、主
面も粗面化すると、ここでの全反射が防止され、特に大
電流領域での効率を高めることができる。
【０００８】
【実施例】以下、図２及び図３を参照して本発明の一実
施例に係わる半導体発光素子即ち発光ダイオードについ
て説明する。図２に示す本実施例の発光ダイオード（Ｌ
ＥＤ）は、ｎ形ＧａＡｓ基板層１１とｎ形ＧａＡｓバッ
ファ層１２とｎ形ＡｌＧａＩｎＰクラッド層１３とＡｌ
ＧａＩｎＰ活性層１４とｐ形ＡｌＧａＩｎＰクラッド層
１５と第１及び第２のｎ形ＡｌＧａＩｎＰ電流ブロック
層１６ａ、１６ｂとｐ形ＡｌＧａＡｓコンタクト層１７
が順次に積層された半導体基板と、コンタクト層１７の
上面に形成されたアノード電極（第１の電極）１８と、
基板層１１の下面に形成されたカソード電極（第２の電
極）１９とを有する。なお、図２の発光ダイオードの第
１及び第２の電流ブロック層１６ａ、１６ｂを除いた部
分は図１と実質的に同一に構成されている。
施例に係わる半導体発光素子即ち発光ダイオードについ
て説明する。図２に示す本実施例の発光ダイオード（Ｌ
ＥＤ）は、ｎ形ＧａＡｓ基板層１１とｎ形ＧａＡｓバッ
ファ層１２とｎ形ＡｌＧａＩｎＰクラッド層１３とＡｌ
ＧａＩｎＰ活性層１４とｐ形ＡｌＧａＩｎＰクラッド層
１５と第１及び第２のｎ形ＡｌＧａＩｎＰ電流ブロック
層１６ａ、１６ｂとｐ形ＡｌＧａＡｓコンタクト層１７
が順次に積層された半導体基板と、コンタクト層１７の
上面に形成されたアノード電極（第１の電極）１８と、
基板層１１の下面に形成されたカソード電極（第２の電
極）１９とを有する。なお、図２の発光ダイオードの第
１及び第２の電流ブロック層１６ａ、１６ｂを除いた部
分は図１と実質的に同一に構成されている。
【０００９】アノード電極１８は図３で鎖線で示すよう
に、平面的に見てコンタクト層１７の上面の中央部分に
形成されており、略円形の平面形状を有する。なお、ア
ノード電極１８の平面形状は円形に限られず、素子の平
面形状に合わせて略四角形の平面形状としてもよい。コ
ンタクト層１７の上面のアノード電極１８が形成されて
いない領域即ち平面的に見てアノード電極１８を包囲す
る環状の領域は、光取り出し領域２０となる。カソード
電極１９はＧａＡｓ基板層１１の下面全体に形成されて
いるが、場合によってはその外縁を素子外縁から若干内
側に離間させてもよい。
に、平面的に見てコンタクト層１７の上面の中央部分に
形成されており、略円形の平面形状を有する。なお、ア
ノード電極１８の平面形状は円形に限られず、素子の平
面形状に合わせて略四角形の平面形状としてもよい。コ
ンタクト層１７の上面のアノード電極１８が形成されて
いない領域即ち平面的に見てアノード電極１８を包囲す
る環状の領域は、光取り出し領域２０となる。カソード
電極１９はＧａＡｓ基板層１１の下面全体に形成されて
いるが、場合によってはその外縁を素子外縁から若干内
側に離間させてもよい。
【００１０】第１の電流ブロック層１６ａはアノード電
極１８に対向して配置され、第２の電流ブロック層１６
ｂは平面的に見て第１の電流ブロック層１６ａを離間し
て包囲するように配置されている。第１の電流ブロック
層１６ａはアノード電極１８と同一の円形の平面形状を
有しており、平面的に見てその全周にわたってアノード
電極１８の外縁よりも外側に僅かに突き出ている。即
ち、図３に示すように、平面的に見るとアノード電極１
８は第１の電流ブロック層１６ａの内側に包含される。
アノード電極１８の外縁と第１の電流ブロック層１６ａ
の外縁との間隔即ち第１の電流ブロック層１６ａのアノ
ード電極１８の直下からの突出幅Ｌ1 は、その全周にわ
たって等しくなっている。第１の電流ブロック層１６ａ
の上面及び側面はコンタクト層１７に接してその界面に
ｐｎ接合を形成する。また、第１の電流ブロック層１６
ａの下面はｐ形ＡｌＧａＩｎＰクラッド層１５の上面に
接してその界面にｐｎ接合を形成している。第２の電流
ブロック層１６ｂは図３に示すように、コンタクト層１
７を介して第１の電流ブロック層１６ａから離間して素
子周辺側に環状に形成され、半導体基板の側面に露出し
ている。なお、第１の電流ブロック層１６ａと第２の電
流ブロック層１６ｂとの間隔Ｌ2 は、その全周にわたっ
て等しくなっている。第２の電流ブロック層１６ｂの上
面と内周側側面はコンタクト層１７に接して、その界面
にｐｎ接合を形成している。また、第２の電流ブロック
層１６ｂの下面はｐ形ＡｌＧａＩｎＰクラッド層１５に
接してその界面にｐｎ接合を形成している。この結果、
ｐ形ＡｌＧａＩｎＰクラッド層１５の上面は、コンタク
ト層１７に環状に接している。第１及び第２の電流ブロ
ック層１６ａ、１６ｂの間の環状のコンタクト層１７は
電流通路となり、この上方は光取り出し上面２０になっ
ている。
極１８に対向して配置され、第２の電流ブロック層１６
ｂは平面的に見て第１の電流ブロック層１６ａを離間し
て包囲するように配置されている。第１の電流ブロック
層１６ａはアノード電極１８と同一の円形の平面形状を
有しており、平面的に見てその全周にわたってアノード
電極１８の外縁よりも外側に僅かに突き出ている。即
ち、図３に示すように、平面的に見るとアノード電極１
８は第１の電流ブロック層１６ａの内側に包含される。
アノード電極１８の外縁と第１の電流ブロック層１６ａ
の外縁との間隔即ち第１の電流ブロック層１６ａのアノ
ード電極１８の直下からの突出幅Ｌ1 は、その全周にわ
たって等しくなっている。第１の電流ブロック層１６ａ
の上面及び側面はコンタクト層１７に接してその界面に
ｐｎ接合を形成する。また、第１の電流ブロック層１６
ａの下面はｐ形ＡｌＧａＩｎＰクラッド層１５の上面に
接してその界面にｐｎ接合を形成している。第２の電流
ブロック層１６ｂは図３に示すように、コンタクト層１
７を介して第１の電流ブロック層１６ａから離間して素
子周辺側に環状に形成され、半導体基板の側面に露出し
ている。なお、第１の電流ブロック層１６ａと第２の電
流ブロック層１６ｂとの間隔Ｌ2 は、その全周にわたっ
て等しくなっている。第２の電流ブロック層１６ｂの上
面と内周側側面はコンタクト層１７に接して、その界面
にｐｎ接合を形成している。また、第２の電流ブロック
層１６ｂの下面はｐ形ＡｌＧａＩｎＰクラッド層１５に
接してその界面にｐｎ接合を形成している。この結果、
ｐ形ＡｌＧａＩｎＰクラッド層１５の上面は、コンタク
ト層１７に環状に接している。第１及び第２の電流ブロ
ック層１６ａ、１６ｂの間の環状のコンタクト層１７は
電流通路となり、この上方は光取り出し上面２０になっ
ている。
【００１１】半導体基板の側面２１及び光取り出し上面
２０は好ましくは高さ１〜２０μｍの範囲の微小の凹凸
を有する粗面となっている。側面２１の粗面加工はウエ
ハをダイヤモンド製のシングルブレードの高速回転刃で
ダイシングし、このダイシング面をＨＣｌ：Ｈ2 Ｏ2 ：
Ｈ2 Ｏ＝６：１：６のエッチング液でエッチングするこ
とによって形成されている。なお、側面２１の近傍領域
はダイシング及び／又は粗面化のために発光に寄与しな
い再結合が生じる領域である。本発明に従う第２の電流
ブロック層１６ｂは側面２１の近傍の非発光再結合領域
に対応して形成されている。半導体基板の上面２０は、
ここを特別に鏡面仕上しないことによって粗面化されて
いる。
２０は好ましくは高さ１〜２０μｍの範囲の微小の凹凸
を有する粗面となっている。側面２１の粗面加工はウエ
ハをダイヤモンド製のシングルブレードの高速回転刃で
ダイシングし、このダイシング面をＨＣｌ：Ｈ2 Ｏ2 ：
Ｈ2 Ｏ＝６：１：６のエッチング液でエッチングするこ
とによって形成されている。なお、側面２１の近傍領域
はダイシング及び／又は粗面化のために発光に寄与しな
い再結合が生じる領域である。本発明に従う第２の電流
ブロック層１６ｂは側面２１の近傍の非発光再結合領域
に対応して形成されている。半導体基板の上面２０は、
ここを特別に鏡面仕上しないことによって粗面化されて
いる。
【００１２】この発光ダイオード素子は、アノード電極
１８の直下に第１の電流ブロック層１６ａを有し、この
第１の電流ブロック層１６ｂを離間して包囲するように
側面２１に隣接して環状の第２の電流ブロック層１６ｂ
を有する。このため、アノード電極１８からカソード電
極１９に向って流れる電流は、第１の電流ブロック層１
６ａと第２の電流ブロック層１６ｂの間を通って活性層
１４へと流れ込む。この結果、主たる発光領域は第１の
電流ブロック層１６ａと第２の電流ブロック層１６ｂの
間の直下に形成される。この主たる発光領域の上にはア
ノード電極１８がないので、上方に取り出される光がア
ノード電極１８によって遮られない。また、第２の電流
ブロック層１６ｂによって側面２１の近傍に向う電流の
流れが抑制されているので、側面２１を粗面化すること
に伴って生ずる側面近傍での非発光再結合の増大の問題
が解消されている。このため、表面を粗面化することに
よって光取り出し効率を向上させる効果が比較的小さい
電流領域でも非発光再結合によって減殺されることなく
良好に発揮される。勿論、大電流領域でもこの光取り出
し効率の向上効果は良好に発揮される。結果として、図
４の特性線Ｃに示すように小電流領域から大電流領域ま
で幅広い領域での高光度化が実現される。
１８の直下に第１の電流ブロック層１６ａを有し、この
第１の電流ブロック層１６ｂを離間して包囲するように
側面２１に隣接して環状の第２の電流ブロック層１６ｂ
を有する。このため、アノード電極１８からカソード電
極１９に向って流れる電流は、第１の電流ブロック層１
６ａと第２の電流ブロック層１６ｂの間を通って活性層
１４へと流れ込む。この結果、主たる発光領域は第１の
電流ブロック層１６ａと第２の電流ブロック層１６ｂの
間の直下に形成される。この主たる発光領域の上にはア
ノード電極１８がないので、上方に取り出される光がア
ノード電極１８によって遮られない。また、第２の電流
ブロック層１６ｂによって側面２１の近傍に向う電流の
流れが抑制されているので、側面２１を粗面化すること
に伴って生ずる側面近傍での非発光再結合の増大の問題
が解消されている。このため、表面を粗面化することに
よって光取り出し効率を向上させる効果が比較的小さい
電流領域でも非発光再結合によって減殺されることなく
良好に発揮される。勿論、大電流領域でもこの光取り出
し効率の向上効果は良好に発揮される。結果として、図
４の特性線Ｃに示すように小電流領域から大電流領域ま
で幅広い領域での高光度化が実現される。
【００１３】なお、本実施例ではウエハのダイシング時
において、側面（切断面）に光取り出し効率を向上する
に適した粗面が形成され、これをそのまま全反射防止用
の粗面として利用している。従って、製造プロセスの簡
単化が達成される。例えば、主面が粗面化したウエハを
利用すれば実質的にブレーキング即ちダイシングのみで
上面２０及び側面２１が光取り出し効率の向上に適した
粗面を有する半導体チップが得られる。なお、主面が粗
面化していないウエハを利用するときは、ダイシングし
た後に素子表面（上面、側面）をエッチングすることに
よって粗面とすることができる。このとき、上面のみを
選択的にエッチングしてもよい。
において、側面（切断面）に光取り出し効率を向上する
に適した粗面が形成され、これをそのまま全反射防止用
の粗面として利用している。従って、製造プロセスの簡
単化が達成される。例えば、主面が粗面化したウエハを
利用すれば実質的にブレーキング即ちダイシングのみで
上面２０及び側面２１が光取り出し効率の向上に適した
粗面を有する半導体チップが得られる。なお、主面が粗
面化していないウエハを利用するときは、ダイシングし
た後に素子表面（上面、側面）をエッチングすることに
よって粗面とすることができる。このとき、上面のみを
選択的にエッチングしてもよい。
【００１４】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） ｐ形ＡｌＧａＩｎＰクラッド層１５が厚すぎた
り、不純物濃度が高すぎたりすると、ｐ形ＡｌＧａＩｎ
Ｐクラッド層１５内において、電流が素子の平面方向に
広がり易くなり、第２の電流ブロック層１６ｂを形成し
た効果が損われてしまうおそれがある。従って、ｐ形Ａ
ｌＧａＩｎＰクラッド層１５の厚みと不純物濃度はそれ
ぞれ１μｍ以下、５×１０17ｃｍ-3以下とすることが望
ましい。即ち、実用的には、ＮＤ積（不純物濃度×厚
み）を５×１０12ｃｍ-2以下とするのが望ましいから、
厚みを０．５μｍ程度としたときは不純物濃度を１×１
０7ｃｍ-3程度以下とすることが望ましい。 （２） ｐ形ＡｌＧａＩｎＰクラッド層１５の不純物濃
度は電流の横方向広がりを防止する点においては低濃度
とする方が望ましいが、あるレベルまで低濃度とする
と、ｐ形ＡｌＧａＩｎＰクラッド層１５の活性層１４に
対する電位障壁の高さが低くなることに伴うオーバーフ
ローの影響が顕著となる。このような場合は、ｐ形Ａｌ
ＧａＩｎＰクラッド層１５の活性層１４側に部分的にそ
の不純物濃度を高めた層（オーバーフロー抑制層）を形
成するとよい。なお、オーバーフロー層はあまり薄いと
オーバーフローを抑制する効果が十分に発揮されず、ま
た、あまり厚いと電流の横方向広がりが生ずるので、１
００〜５００オングストロ−ムの範囲に設定するのが望
ましい。 （３） 上面２０を特別に粗面化しないで、側面２１又
は側面２１の光放射領域のみを粗面化してもそれなりの
効果を得ることができる。 （４） 第１の電流ブロック層１６ａはアノード電極１
８のほぼ下側に位置していればよく、また複数個に分割
されていてもよい。第２の電流ブロック層１６ｂは環状
であることが望ましいが、実質的に環状であれば複数個
に分割されていてもよい。 （５） 本発明に従う粗面は、例えば１〜２０μｍの間
隔で凹凸が点在しているもの、又はストライプ状、格子
状等に凹凸が配置されているものでもよい。
く、例えば次の変形が可能なものである。 （１） ｐ形ＡｌＧａＩｎＰクラッド層１５が厚すぎた
り、不純物濃度が高すぎたりすると、ｐ形ＡｌＧａＩｎ
Ｐクラッド層１５内において、電流が素子の平面方向に
広がり易くなり、第２の電流ブロック層１６ｂを形成し
た効果が損われてしまうおそれがある。従って、ｐ形Ａ
ｌＧａＩｎＰクラッド層１５の厚みと不純物濃度はそれ
ぞれ１μｍ以下、５×１０17ｃｍ-3以下とすることが望
ましい。即ち、実用的には、ＮＤ積（不純物濃度×厚
み）を５×１０12ｃｍ-2以下とするのが望ましいから、
厚みを０．５μｍ程度としたときは不純物濃度を１×１
０7ｃｍ-3程度以下とすることが望ましい。 （２） ｐ形ＡｌＧａＩｎＰクラッド層１５の不純物濃
度は電流の横方向広がりを防止する点においては低濃度
とする方が望ましいが、あるレベルまで低濃度とする
と、ｐ形ＡｌＧａＩｎＰクラッド層１５の活性層１４に
対する電位障壁の高さが低くなることに伴うオーバーフ
ローの影響が顕著となる。このような場合は、ｐ形Ａｌ
ＧａＩｎＰクラッド層１５の活性層１４側に部分的にそ
の不純物濃度を高めた層（オーバーフロー抑制層）を形
成するとよい。なお、オーバーフロー層はあまり薄いと
オーバーフローを抑制する効果が十分に発揮されず、ま
た、あまり厚いと電流の横方向広がりが生ずるので、１
００〜５００オングストロ−ムの範囲に設定するのが望
ましい。 （３） 上面２０を特別に粗面化しないで、側面２１又
は側面２１の光放射領域のみを粗面化してもそれなりの
効果を得ることができる。 （４） 第１の電流ブロック層１６ａはアノード電極１
８のほぼ下側に位置していればよく、また複数個に分割
されていてもよい。第２の電流ブロック層１６ｂは環状
であることが望ましいが、実質的に環状であれば複数個
に分割されていてもよい。 （５） 本発明に従う粗面は、例えば１〜２０μｍの間
隔で凹凸が点在しているもの、又はストライプ状、格子
状等に凹凸が配置されているものでもよい。
【図１】従来の発光ダイオードを示す中央縦断面図であ
る。
る。
【図２】本発明の実施例の発光ダイオードを示す中央縦
断面図である。
断面図である。
【図３】図２のＡ−Ａ線を示す断面図である。
【図４】従来の発光ダイオードの表面を粗面化しないも
のとしたもの及び本発明の実施例の発光ダイオードの電
流と光度の関係を示す特性図である。
のとしたもの及び本発明の実施例の発光ダイオードの電
流と光度の関係を示す特性図である。
１３ ｎ形クラッド層 １４ 活性層 １５ ｐ形クラッド層 １６ａ、１６ｂ 第１及び第２の電流ブロック層 １７ コンタクト層 １８ アノード電極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年６月２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (3)
- 【請求項１】 少なくとも第１導電形のクラッド層と活
性層と前記第１導電形と反対の第２導電形のクラッド層
と第１導電形の電流ブロック層と第２導電形のコンタク
ト層とが順に配置された半導体基板と、前記半導体基板
の一方の主面で前記コンタクト層に接続された第１の電
極と、前記半導体基板の他方の主面に配設され且つ前記
第１導電形のクラッド層に電気的に接続された第２の電
極とを備えた半導体発光素子において、 前記第１の電極は前記半導体基板の一方の主面の中央部
分に設けられ、 前記電流ブロック層は第１及び第２の電流ブロック層か
ら成り、 前記第１の電流ブロック層は平面的に見て前記第１の電
極と重なり合う部分を有するように配置され、 前記第２の電流ブロック層は平面的に見て前記コンタク
ト層を介して前記第１の電流ブロック層を包囲し且つ前
記半導体基板の側面に露出するように形成されているこ
とを特徴とする半導体発光素子。 - 【請求項２】 少なくとも前記半導体基板の側面の光放
射領域が粗面に形成されていることを特徴とする半導体
発光素子。 - 【請求項３】 少なくとも前記半導体基板の側面及び前
記一方の主面の光放射領域が粗面に形成されていること
を特徴とする請求項２記載の半導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33294694A JPH08167738A (ja) | 1994-12-14 | 1994-12-14 | 半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33294694A JPH08167738A (ja) | 1994-12-14 | 1994-12-14 | 半導体発光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08167738A true JPH08167738A (ja) | 1996-06-25 |
Family
ID=18260583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33294694A Pending JPH08167738A (ja) | 1994-12-14 | 1994-12-14 | 半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08167738A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359399A (ja) * | 2001-05-31 | 2002-12-13 | Shin Etsu Handotai Co Ltd | 発光素子の製造方法及び発光素子 |
| WO2006080958A1 (en) * | 2005-01-24 | 2006-08-03 | Cree, Inc. | Led with curent confinement structure and surface roughening |
| US7247985B2 (en) | 2003-10-30 | 2007-07-24 | Sharp Kabushiki Kaisha | Semiconductor light-emitting device having annular shape light emitting region and current blocking layer |
| JP2007324326A (ja) * | 2006-05-31 | 2007-12-13 | Aisin Seiki Co Ltd | 発光ダイオードチップ及びウェハ分割加工方法 |
| US7524428B2 (en) | 2003-02-26 | 2009-04-28 | Kabushiki Kaisha Toshiba | Display device and method of manufacturing transparent substrate for display device |
| JP2010258039A (ja) * | 2009-04-21 | 2010-11-11 | Shin Etsu Handotai Co Ltd | 発光素子の製造方法及び発光素子 |
| JP2012019234A (ja) * | 2000-04-26 | 2012-01-26 | Osram Opto Semiconductors Gmbh | ＧａＮをベースとする発光ダイオードチップおよび発光ダイオード構造素子の製造法 |
| JP2020010056A (ja) * | 2019-09-11 | 2020-01-16 | 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ | 半導体発光部品 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04116162U (ja) * | 1991-03-28 | 1992-10-16 | 三洋電機株式会社 | 発光ダイオード |
| JPH05167101A (ja) * | 1991-12-12 | 1993-07-02 | Toshiba Corp | 半導体発光素子 |
| JPH05267715A (ja) * | 1992-03-24 | 1993-10-15 | Toshiba Corp | 半導体発光装置 |
-
1994
- 1994-12-14 JP JP33294694A patent/JPH08167738A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04116162U (ja) * | 1991-03-28 | 1992-10-16 | 三洋電機株式会社 | 発光ダイオード |
| JPH05167101A (ja) * | 1991-12-12 | 1993-07-02 | Toshiba Corp | 半導体発光素子 |
| JPH05267715A (ja) * | 1992-03-24 | 1993-10-15 | Toshiba Corp | 半導体発光装置 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012019234A (ja) * | 2000-04-26 | 2012-01-26 | Osram Opto Semiconductors Gmbh | ＧａＮをベースとする発光ダイオードチップおよび発光ダイオード構造素子の製造法 |
| JP2002359399A (ja) * | 2001-05-31 | 2002-12-13 | Shin Etsu Handotai Co Ltd | 発光素子の製造方法及び発光素子 |
| US7524428B2 (en) | 2003-02-26 | 2009-04-28 | Kabushiki Kaisha Toshiba | Display device and method of manufacturing transparent substrate for display device |
| US8395305B2 (en) | 2003-02-26 | 2013-03-12 | Kabushiki Kaisha Toshiba | Display device and method of manufacturing transparent substrate for display device |
| CN100376042C (zh) * | 2003-10-30 | 2008-03-19 | 夏普株式会社 | 半导体发光元件 |
| US7247985B2 (en) | 2003-10-30 | 2007-07-24 | Sharp Kabushiki Kaisha | Semiconductor light-emitting device having annular shape light emitting region and current blocking layer |
| US7335920B2 (en) | 2005-01-24 | 2008-02-26 | Cree, Inc. | LED with current confinement structure and surface roughening |
| JP2011160006A (ja) * | 2005-01-24 | 2011-08-18 | Cree Inc | 電流閉じ込め構造および粗面処理を有するｌｅｄ |
| WO2006080958A1 (en) * | 2005-01-24 | 2006-08-03 | Cree, Inc. | Led with curent confinement structure and surface roughening |
| US8772792B2 (en) | 2005-01-24 | 2014-07-08 | Cree, Inc. | LED with surface roughening |
| JP2007324326A (ja) * | 2006-05-31 | 2007-12-13 | Aisin Seiki Co Ltd | 発光ダイオードチップ及びウェハ分割加工方法 |
| JP2010258039A (ja) * | 2009-04-21 | 2010-11-11 | Shin Etsu Handotai Co Ltd | 発光素子の製造方法及び発光素子 |
| JP2020010056A (ja) * | 2019-09-11 | 2020-01-16 | 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ | 半導体発光部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6969873B2 (en) | Nitride gallium compound semiconductor light emission device | |
| JP5887068B2 (ja) | 電流閉じ込め構造および粗面処理を有するｌｅｄ | |
| US7247985B2 (en) | Semiconductor light-emitting device having annular shape light emitting region and current blocking layer | |
| US6791117B2 (en) | Semiconductor light emission device and manufacturing method thereof | |
| JP4714122B2 (ja) | 半導体発光素子 | |
| US7511306B2 (en) | Semiconductor light emitting device and apparatus having a translucent conductive film | |
| US7453099B2 (en) | Semiconductor light emitting device | |
| JP2828187B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2009510730A (ja) | 半導体発光デバイスおよびその製造方法 | |
| JP2001244505A (ja) | 分布型接触の層を有する高輝度発光ダイオード | |
| JPH0997922A (ja) | 発光素子 | |
| JP2003243709A (ja) | 半導体発光素子 | |
| JPH08167738A (ja) | 半導体発光素子 | |
| JP2002064221A (ja) | 発光ダイオード | |
| JP2020021785A (ja) | 半導体発光素子 | |
| US6472687B1 (en) | Light emitting diode with high luminance and method therefor | |
| JPH08213649A (ja) | 半導体発光素子 | |
| JPH07153993A (ja) | 発光ダイオード | |
| US20040113168A1 (en) | Light extraction efficiency of gan based leds | |
| KR100599055B1 (ko) | 반도체 발광소자 | |
| US6936853B2 (en) | Light-emitting semiconductor component | |
| JPH05145118A (ja) | 発光素子 | |
| CN112825342B (zh) | 发光二极管装置 | |
| US11626539B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
| JP2001135853A (ja) | 発光素子およびその製造方法 |