JPH08153645A - Chip-type capacitor and manufacture thereof - Google Patents

Chip-type capacitor and manufacture thereof

Info

Publication number
JPH08153645A
JPH08153645A JP29449694A JP29449694A JPH08153645A JP H08153645 A JPH08153645 A JP H08153645A JP 29449694 A JP29449694 A JP 29449694A JP 29449694 A JP29449694 A JP 29449694A JP H08153645 A JPH08153645 A JP H08153645A
Authority
JP
Japan
Prior art keywords
external connection
type capacitor
electrodes
chip type
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29449694A
Other languages
Japanese (ja)
Inventor
Goro Nishioka
吾朗 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP29449694A priority Critical patent/JPH08153645A/en
Publication of JPH08153645A publication Critical patent/JPH08153645A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PURPOSE: To make a chip-type capacitor more uniform and accurate in electrostatic capacitance by a method wherein an external connection electrode is reduced to an irreducible minimum in area, and the surface of an inner electrode is set in parallel with that of the external connection electrode. CONSTITUTION: External connection electrodes 12 and 13 are reduced to an irreducible minimum in area, the surfaces of inner electrodes 15a and 15b are set in parallel with those of the electrodes 12 and 13, so that a distance between the external connection electrodes 12 and 13 denotes the length of a straight line extends between the electrodes 12 and 13 vertical to the surfaces of the electrodes 12, 13 and 15a, 15b. Therefore, a cut distance measured in a vertical direction imposes no limitation on the number of capacitors obtained by cutting. Therefore, elements obtained from a single block subjected to a printing and a laminating process are capable of being increased in number as many as possible. Distances between the electrodes 15a and 15b and the external connection electrodes 12 and 13 are set longer than usual, whereby a stray capacitance between the inner electrodes 15a and 15b and the external electrodes 12 and 13 can be lessened.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はチップ型コンデンサ及び
その製造方法に関し、より詳細には高い容量精度及び高
い生産性を満足するチップ型コンデンサ及びその製造方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip type capacitor and a method for manufacturing the same, and more particularly to a chip type capacitor and a method for manufacturing the same which satisfy high capacitance accuracy and high productivity.

【０００２】[0002]

【従来の技術】近年の電子回路の大容量化、高密度化、
動作の高速化に伴い、コンデンサの大容量化、高密度実
装技術による回路モジュールの小型化、高周波化が要求
され、コンデンサの小型化及び高い容量精度が要求され
ている。このような要求に対応できるコンデンサのひと
つとして、積層コンデンサが挙げられる。図８（ａ）〜
（ｄ）は、従来のチップ型積層コンデンサの主な製造工
程を示した模式的断面図である。この種のチップ型積層
コンデンサは、静電容量値が正確であること及び小型化
の実現が可能なことより盛用されている。2. Description of the Related Art Recently, the capacity and density of electronic circuits have increased.
Along with the speeding up of operation, there is a demand for a large capacity of a capacitor, a miniaturization of a circuit module by a high-density mounting technique, and a high frequency, and a miniaturization of a capacitor and a high capacitance accuracy. One of the capacitors that can meet such requirements is a multilayer capacitor. 8 (a)-
(D) is a typical sectional view showing the main manufacturing process of the conventional chip type multilayer capacitor. This type of chip type multilayer capacitor is widely used because it has an accurate capacitance value and can be downsized.

【０００３】図中３８は誘電体を示しており、積層され
た誘電体３８間には、左端を除く略全面に形成された内
部電極３９と、右端を除く略全面に形成された内部電極
４０とが一層おきに形成されており、これら誘電体３
８、内部電極３９及び内部電極４０により積層体４１が
構成されている。またこの積層体４１の両端部には、内
部電極３９の一端が接続された外部接続用電極４２と、
内部電極４０の一端が接続された外部接続用電極４３と
が形成され、これら外部接続用電極４２、４３表面には
Ｎｉ−Ｓｎ、あるいはＮｉ−半田メッキ（図示せず）が
形成されている。これら積層体４１及び外部接続用電極
４２、４３を含んでチップ型積層コンデンサ４４は構成
されている。Reference numeral 38 in the drawing denotes a dielectric. Between the stacked dielectrics 38, an internal electrode 39 formed on substantially the entire surface except the left end and an internal electrode 40 formed on the substantially entire surface except the right end. Are formed on every other layer, and these dielectrics 3
8, the internal electrode 39 and the internal electrode 40 form a laminated body 41. Further, an external connection electrode 42, to which one end of the internal electrode 39 is connected, is provided at both ends of the laminated body 41.
An external connection electrode 43 to which one end of the internal electrode 40 is connected is formed, and Ni-Sn or Ni-solder plating (not shown) is formed on the surfaces of these external connection electrodes 42 and 43. The chip type multilayer capacitor 44 is configured to include the multilayer body 41 and the external connection electrodes 42 and 43.

【０００４】ところで一般にチップ型積層コンデンサの
静電容量Ｃは誘電体磁器材料の比誘電率をεr 、内部電
極面積をＳ、内部電極間距離をｄ、積層数をｎとすると
下記の数１式で表される。Generally, the capacitance C of a chip type multilayer capacitor is given by the following formula 1 where ε r is the relative permittivity of the dielectric ceramic material, S is the internal electrode area, d is the internal electrode distance, and n is the number of stacked layers. It is represented by a formula.

【０００５】[0005]

【数１】 [Equation 1]

【０００６】この式から明らかなように、誘電体磁器材
料の比誘電率εr 、内部電極間距離ｄ、内部電極面積
Ｓ、積層数ｎにより静電容量Ｃは決定され、Ｃの容量精
度を高めるためには前記チップ型積層コンデンサが小型
になるほどεr 、ｄ及びＳの安定化を図ることが必要と
なる。そこで、従来の積層コンデンサにおいては、εr
の安定化の実現のために、材料ロット間の変動を極力小
さくすることによる誘電体磁器材料の品質の安定化、及
び図８（ｂ）に示した工程における焼成条件の最適化が
図られている。また、ｄ、Ｓの安定化の実現のために、
グリーンシート３１〜３４の厚み精度の向上及び内部電
極となる金属ペースト３５〜３７の印刷精度及びこれら
金属ペースト３５〜３７を印刷したグリーンシート３１
〜３４を積層する際の積層精度の向上が図られている。As is clear from this equation, the capacitance C is determined by the relative permittivity ε r of the dielectric ceramic material, the distance d between the internal electrodes, the internal electrode area S, and the number of layers n, and the capacitance accuracy of C can be determined. In order to increase it, it becomes necessary to stabilize ε r , d and S as the chip type multilayer capacitor becomes smaller. Therefore, in the conventional multilayer capacitor, ε r
In order to realize the stabilization of the above, the quality of the dielectric ceramic material is stabilized by minimizing the variation between the material lots, and the firing conditions in the process shown in FIG. 8B are optimized. There is. In order to realize the stabilization of d and S,
Improvement of thickness accuracy of the green sheets 31 to 34, printing accuracy of the metal pastes 35 to 37 to be internal electrodes, and the green sheet 31 printed with these metal pastes 35 to 37
It is intended to improve the stacking accuracy when stacking up to 34 layers.

【０００７】[0007]

【発明が解決しようとする課題】しかしながら、図８に
示した従来のチップ型積層コンデンサにおいては、内部
電極３９と外部接続用電極４３との間及び内部電極４０
と外部接続用電極４２との間に浮遊静電容量が発生し、
容量精度低下の大きな原因となっていた。また、内部電
極３９と内部電極４０との重なり面積の差が静電容量Ｃ
のバラツキの原因となり、容量精度低下の大きな原因と
なっていた。However, in the conventional chip type multilayer capacitor shown in FIG. 8, between the internal electrode 39 and the external connection electrode 43 and the internal electrode 40.
Floating capacitance is generated between the external connection electrode 42 and
This has been a major cause of deterioration in capacity accuracy. Further, the difference in the overlapping area between the internal electrode 39 and the internal electrode 40 is the capacitance C.
It was a cause of the variation of the above, and was a major cause of the deterioration of the capacity accuracy.

【０００８】特開平５ー２４３００７号公報において、
内部電極の一方を第１、第２の分離電極で、他方を非接
続型内部電極で構成する積層サーミスタが提案されてい
る。図９は前記構成の積層サーミスタ５４を示した模式
的断面図であり、図中５０は非接続型内部電極を、５１
ａ、５１ｂはそれぞれ第１、第２の分離電極を示してい
る。図９に示した積層サーミスタ５４においては、非接
続型内部電極５０及び分離電極５１の形成位置が若干ず
れても重なり面積の増減分が互いに相殺され、内部電極
間の有効重なり面積にはそれほど変動が生じないため、
係る構成をコンデンサに応用すれば従来よりも容量精度
を向上させることができる。しかしながら図９に示した
構成をチップ型コンデンサに適用しても、非接続型内部
電極５０と外部接続用電極４２との間、非接続型内部電
極５０と外部接続用電極４３との間、及び分離電極５１
ａと分離電極５１ｂとの間にそれぞれに形成される浮遊
容量の低減を図ることはできず、容量精度向上のための
十分な対策とは成り得ない。In Japanese Unexamined Patent Publication No. 5-243007,
There has been proposed a laminated thermistor in which one of the internal electrodes is a first and second separation electrode and the other is a non-connection type internal electrode. FIG. 9 is a schematic cross-sectional view showing the laminated thermistor 54 having the above structure. In the figure, 50 is a non-connection type internal electrode, and 51 is
Reference numerals a and 51b denote first and second separation electrodes, respectively. In the laminated thermistor 54 shown in FIG. 9, even if the formation positions of the non-connection type internal electrode 50 and the separation electrode 51 are slightly deviated, the increase / decrease in the overlapping area is offset by each other, and the effective overlapping area between the internal electrodes varies so much. Does not occur,
If such a configuration is applied to a capacitor, the capacitance accuracy can be improved as compared with the conventional case. However, even if the configuration shown in FIG. 9 is applied to a chip type capacitor, between the non-connection type internal electrode 50 and the external connection electrode 42, between the non-connection type internal electrode 50 and the external connection electrode 43, and Separation electrode 51
It is not possible to reduce the stray capacitance formed between a and the separation electrode 51b, and it cannot be a sufficient measure for improving the capacitance accuracy.

【０００９】また、図８、図９に示した従来のチップ型
積層コンデンサ及び積層サーミスタにおいては、外部接
続用電極の形成段階において外部接続用電極４２と外部
接続用電極４３とが接触してショートする現象を防ぐ必
要があり、両電極間距離Ａの短縮化には限界があり、印
刷、積層工程後における１ブロックからの素子の取り数
に制限が生じるといった課題があった。In the conventional chip type multilayer capacitor and multilayer thermistor shown in FIGS. 8 and 9, the external connection electrode 42 and the external connection electrode 43 come into contact with each other at the formation stage of the external connection electrode to cause a short circuit. However, there is a problem in that the distance A between both electrodes can be shortened, and the number of elements to be taken from one block after printing and laminating is limited.

【００１０】本発明は上記課題に鑑みなされたものであ
り、静電容量のバラツキを低減させ、静電容量精度を向
上させ、しかも前記１ブロックからの素子の取り数の制
限を緩和して生産効率を高めることができるチップ型コ
ンデンサ及びその製造方法を提供することを目的として
いる。The present invention has been made in view of the above-mentioned problems, and it is produced by reducing the variation in electrostatic capacitance, improving the precision of electrostatic capacitance, and relaxing the limitation on the number of elements to be taken from one block. An object of the present invention is to provide a chip type capacitor that can improve efficiency and a method for manufacturing the same.

【００１１】[0011]

【課題を解決するための手段】上記目的を達成するため
に本発明に係るチップ型コンデンサ（１）は、外部接続
用電極と静電容量形成用の内部電極とを備えたチップ型
コンデンサにおいて、前記外部接続用電極が最小面積面
に形成され、外部接続用電極面と平行に内部電極面が配
置されていることを特徴としている。In order to achieve the above object, a chip type capacitor (1) according to the present invention is a chip type capacitor provided with an electrode for external connection and an internal electrode for forming capacitance, It is characterized in that the external connection electrode is formed on the minimum area surface, and the internal electrode surface is arranged in parallel with the external connection electrode surface.

【００１２】また、本発明に係るチップ型コンデンサ
（２）は、上記（１）記載のチップ型コンデンサにおい
て、対向する静電容量形成用の内部電極の大きさが異な
っていることを特徴としている。Further, the chip type capacitor (2) according to the present invention is characterized in that, in the chip type capacitor described in (1) above, the sizes of the internal electrodes for forming the capacitances facing each other are different. .

【００１３】また、本発明に係るチップ型コンデンサの
製造方法（１）は、上記（１）又は上記（２）記載のチ
ップ型コンデンサの製造方法において、グリーンシート
にスルーホールを形成し、該スルーホールの内部に電極
材料を充填する工程、スルーホールを形成していない他
のグリーンシートの両面に内部電極パターンを印刷する
工程、及び前記工程により得られたグリーンシートを積
層して圧着し、圧着体を形成する工程を含んでいること
を特徴としている。A method (1) for manufacturing a chip-type capacitor according to the present invention is the method for manufacturing a chip-type capacitor according to the above (1) or (2), wherein a through hole is formed in the green sheet and the through hole is formed. The step of filling the electrode material inside the hole, the step of printing the internal electrode pattern on both sides of the other green sheet without forming the through hole, and the green sheets obtained by the above steps are laminated and pressure-bonded. It is characterized in that it includes a step of forming a body.

【００１４】また、本発明に係るチップ型コンデンサの
製造方法（２）は、上記（１）又は上記（２）記載のチ
ップ型コンデンサの製造方法において、グリーンシート
にスルーホールを形成し、該スルーホールの内部に電極
材料を充填する工程、スルーホールを形成していない他
のグリーンシートの片面に内部電極パターンを印刷する
工程、及び該工程により得られたグリーンシートの電極
パターン形成面を外側にして積層すると共に、この積層
体の外側にスルーホールが形成された前記グリーンシー
トを積層して圧着し、圧着体を形成する工程を含んでい
ることを特徴としている。A method (2) for manufacturing a chip type capacitor according to the present invention is the method for manufacturing a chip type capacitor according to the above (1) or (2), wherein a through hole is formed in the green sheet and the through hole is formed. The step of filling the inside of the hole with the electrode material, the step of printing the internal electrode pattern on one side of the other green sheet in which the through hole is not formed, and the electrode pattern forming surface of the green sheet obtained by the step are set outside. It is characterized in that it includes a step of forming a pressure-bonded body by laminating the green sheets having through holes formed on the outer side of the laminated body and pressure-bonding the green sheets.

【００１５】また、本発明に係るチップ型コンデンサの
製造方法（３）は、上記（１）又は上記（２）記載のチ
ップ型コンデンサの製造方法において、グリーンシート
を積層して圧着することにより得られた圧着体を裁断す
る工程、裁断された前記圧着体の両端に外部接続用電極
パターンを形成する工程を含んでいることを特徴として
いる。A method (3) for manufacturing a chip type capacitor according to the present invention is obtained by laminating green sheets and press-bonding them in the method for manufacturing a chip type capacitor according to the above (1) or (2). The method is characterized by including a step of cutting the obtained pressure-bonded body and a step of forming electrode patterns for external connection on both ends of the cut pressure-bonded body.

【００１６】また、本発明に係るチップ型コンデンサの
製造方法（４）は、上記（１）又は上記（２）記載のチ
ップ型コンデンサの製造方法において、グリーンシート
を積層して圧着することにより得られた圧着体のスルー
ホールの露出した上下面に外部接続用電極パターンを印
刷する工程、該工程により得られた圧着体を裁断する工
程を含んでいることを特徴としている。A method (4) for manufacturing a chip type capacitor according to the present invention is obtained by laminating and pressing a green sheet in the method for manufacturing a chip type capacitor according to (1) or (2) above. The method is characterized by including a step of printing an external connection electrode pattern on the exposed upper and lower surfaces of the through-hole of the pressure-bonded body, and a step of cutting the pressure-bonded body obtained by the step.

【００１７】[0017]

【作用】上記構成のチップ型コンデンサ（１）によれ
ば、外部接続用電極が最小面積面に形成され、外部接続
用電極面と平行に内部電極面が配置されているので、印
刷、積層工程後における１ブロックからの製品個数は外
部接続用電極面及び内部電極面と平行方向面上でのカッ
ト取り個数を意味することとなり、一方、前記外部接続
用電極間距離は外部接続用電極面及び内部電極面と垂直
方向に形成される長さであることから、前記カット取り
個数に影響を及ぼすことはない。このため、印刷、積層
工程後における１ブロックからの素子の取り個数をでき
るだけ多くすることが可能となる。また、内部電極と外
部接続用電極との距離を従来よりも長く設定して、両区
間の浮遊容量を低減することが可能となる。According to the chip type capacitor (1) having the above structure, the external connection electrodes are formed on the surface of the minimum area, and the internal electrode surfaces are arranged in parallel with the external connection electrode surfaces, so that the printing and laminating steps are performed. The number of products from one block later means the number of cuts on the surface parallel to the external connection electrode surface and the internal electrode surface, while the distance between the external connection electrodes is the external connection electrode surface and the external connection electrode surface. Since the length is formed in the direction perpendicular to the internal electrode surface, it does not affect the number of cuts. Therefore, it is possible to increase the number of elements to be taken from one block after the printing and laminating steps. Further, the distance between the internal electrode and the external connection electrode can be set longer than in the conventional case, and the stray capacitance in both sections can be reduced.

【００１８】また、上記構成のチップ型コンデンサ
（２）によれば、上記（１）記載のチップ型コンデンサ
において、対向する静電容量形成用の内部電極の大きさ
が異なっているため、両内部電極の形成位置が若干ずれ
ても内部電極間の有効重なり面積にはそれほど変動が生
じず、内部電極の形成位置のずれが静電容量に与える影
響が低減され、静電容量精度が向上する。Further, according to the chip type capacitor (2) having the above-mentioned structure, in the chip type capacitor described in (1) above, the sizes of the internal electrodes for forming electrostatic capacitances which are opposed to each other are different. Even if the positions where the electrodes are formed are slightly deviated, the effective overlapping area between the internal electrodes does not change so much, the influence of the displacement of the positions where the internal electrodes are formed on the capacitance is reduced, and the capacitance accuracy is improved.

【００１９】また、上記構成のチップ型コンデンサの製
造方法（１）によれば、上記（１）又は上記（２）記載
のチップ型コンデンサの製造方法において、グリーンシ
ートにスルーホールを形成し、該スルーホールの内部に
電極材料を充填する工程、スルーホールを形成していな
い他のグリーンシートの両面に内部電極パターンを印刷
する工程、及び前記工程により得られたグリーンシート
を積層して圧着し、圧着体を形成する工程を含んでお
り、前記内部電極パターンを印刷する前記グリーンシー
トの厚さを調整することにより、容易に精度の高いコン
デンサを得ることが可能となる。Further, according to the method of manufacturing a chip type capacitor having the above structure, in the method of manufacturing a chip type capacitor according to the above (1) or (2), a through hole is formed in the green sheet, The step of filling the electrode material inside the through hole, the step of printing the internal electrode pattern on both sides of the other green sheet in which the through hole is not formed, and the green sheets obtained by the step are laminated and pressure-bonded, It includes a step of forming a pressure-bonded body, and by adjusting the thickness of the green sheet on which the internal electrode pattern is printed, it is possible to easily obtain a highly accurate capacitor.

【００２０】また、上記構成のチップ型コンデンサの製
造方法（２）によれば、上記（１）又は上記（２）記載
のチップ型コンデンサの製造方法において、グリーンシ
ートにスルーホールを形成し、該スルーホールの内部に
電極材料を充填する工程、スルーホールを形成していな
い他のグリーンシートの片面に内部電極パターンを印刷
する工程、及び該工程により得られたグリーンシートの
電極パターン形成面を外側にして積層すると共に、この
積層体の外側にスルーホールが形成された前記グリーン
シートを積層して圧着し、圧着体を形成する工程を含ん
でおり、前記内部電極パターンの形成が容易となる。According to the method (2) of manufacturing a chip type capacitor having the above structure, in the method of manufacturing a chip type capacitor according to (1) or (2) above, a through hole is formed in the green sheet, The step of filling the inside of the through hole with the electrode material, the step of printing the internal electrode pattern on one surface of the other green sheet in which the through hole is not formed, and the electrode pattern forming surface of the green sheet obtained by the step are outside. And the step of forming a pressure-bonded body by laminating the green sheets having through-holes formed on the outer side of the layered body and pressure-bonding the green sheets, which facilitates formation of the internal electrode pattern.

【００２１】また、上記構成のチップ型コンデンサの製
造方法（３）によれば、上記（１）又は上記（２）記載
のチップ型コンデンサの製造方法において、グリーンシ
ートを積層して圧着することにより得られた圧着体を裁
断する工程、裁断された前記圧着体の両端に外部接続用
電極パターンを形成する工程を含んでいるので、前記圧
着体の両端部に強固な外部接続用電極が形成される。Further, according to the method of manufacturing a chip type capacitor having the above-mentioned structure (3), in the method of manufacturing a chip type capacitor according to the above (1) or (2), green sheets are laminated and pressure-bonded. Since it includes a step of cutting the obtained pressure-bonded body and a step of forming external connection electrode patterns on both ends of the cut pressure-bonded body, strong external-connection electrodes are formed at both ends of the pressure-bonded body. It

【００２２】また、上記構成のチップ型コンデンサの製
造方法（４）によれば、上記（１）又は上記（２）記載
のチップ型コンデンサの製造方法において、グリーンシ
ートを積層して圧着することにより得られた圧着体のス
ルーホールの露出した上下面に外部接続用電極パターン
を印刷する工程、該工程により得られた圧着体を裁断す
る工程を含んでいるので、外部接続用電極間には前記圧
着体の厚さ分の距離が確保されることとなり、外部接続
用電極間におけるショートをなくし得る。また、前記外
部接続用電極パターンを印刷した後、前記圧着体を裁断
するので、外部接続用電極の形成が極めて容易になる。Further, according to the method of manufacturing a chip type capacitor having the above structure (4), in the method of manufacturing a chip type capacitor according to (1) or (2) above, green sheets are laminated and pressure-bonded. Since it includes a step of printing an electrode pattern for external connection on the exposed upper and lower surfaces of the through-hole of the pressure-bonded body, and a step of cutting the pressure-bonded body obtained by the step, the above-mentioned space is provided between the electrodes for external connection. Since the distance corresponding to the thickness of the pressure-bonded body is secured, a short circuit between the external connection electrodes can be eliminated. Moreover, since the pressure-bonding body is cut after the external connection electrode pattern is printed, the external connection electrodes can be formed very easily.

【００２３】[0023]

【実施例及び比較例】以下、本発明に係るチップ型コン
デンサ及びその製造方法の実施例を図面に基づいて説明
する。図１は実施例１に係るチップ型コンデンサを模式
的に示した図であり、（ａ）はその模式的斜視図を、
（ｂ）は模式的縦断面図をそれぞれ示している。EXAMPLES AND COMPARATIVE EXAMPLES Examples of a chip type capacitor and a method of manufacturing the same according to the present invention will be described below with reference to the drawings. FIG. 1 is a diagram schematically showing a chip type capacitor according to a first embodiment, and (a) is a schematic perspective view thereof,
(B) has each shown the typical longitudinal cross-sectional view.

【００２４】図中１２、１３は外部接続用電極を示して
おり、外部接続用電極１２、１３からはスルーホール１
４が内部電極１５へ向かう導通路として形成されてい
る。内部電極１５は対向する２つの内部電極１５ａ、１
５ｂからなり、内部電極１５ａの面積は内部電極１５ｂ
の面積よりも若干大きく形成されている。スルーホール
１４には電極材料が充填されており、これら電極材料が
充填されたスルーホール１４、内部電極１５、誘電体１
６を含んで積層体１７が形成されている。また、外部接
続用電極１２と内部電極１５ａ、外部接続用電極１３と
内部電極１５ｂは前記電極材料が充填されたスルーホー
ル１４によって電気的に接続されており、スルーホール
１４の長さは、外部接続用電極１２、１３と内部電極１
５ａ、１５ｂとの間で浮遊容量が発生しない程度の距離
を確保するべく設定されている。積層体１７及び外部接
続用電極１２、１３を含んでチップ型コンデンサ１１は
構成されている。In the figure, reference numerals 12 and 13 denote external connection electrodes. From the external connection electrodes 12 and 13, the through hole 1 is formed.
4 is formed as a conduction path toward the internal electrode 15. The internal electrode 15 is composed of two internal electrodes 15 a, 1 facing each other.
5b, and the area of the internal electrode 15a is equal to that of the internal electrode 15b.
Is formed slightly larger than the area. The through holes 14 are filled with electrode materials, and the through holes 14, the internal electrodes 15 and the dielectric 1 filled with these electrode materials are filled.
A laminated body 17 including 6 is formed. Further, the external connection electrode 12 and the internal electrode 15a, and the external connection electrode 13 and the internal electrode 15b are electrically connected by a through hole 14 filled with the electrode material, and the length of the through hole 14 is external. Connection electrodes 12, 13 and internal electrode 1
It is set so as to secure a distance between 5a and 15b such that no stray capacitance is generated. The chip type capacitor 11 is configured to include the laminated body 17 and the external connection electrodes 12 and 13.

【００２５】図２は実施例１に係るチップ型コンデンサ
１１の製造方法を説明するために示した模式的分解斜視
図である。まず、シート状に成形した誘電体セラミック
スグリーンシート（以下、グリーンシートと記す、図示
せず）を用意し、スルーホール１４を加工形成してグリ
ーンシート１９ａとし、スルーホール１４が導通路とな
るよう、例えばパラジウム等の電極材料１８をスルーホ
ール１４内部に吸引させて充填する。次に、別途準備し
た、スルーホール１４を形成していないグリーンシート
１９ｂの両面に内部電極１５となる例えばパラジウムペ
ーストを印刷する。このとき、グリーンシート１９ｂの
片面に印刷された内部電極パターン１５ａ´は、もう片
面に印刷された内部電極パターン１５ｂ´よりもその面
積が大きくなるよう形成する。内部電極パターン１５´
印刷後のグリーンシート１９ｂの上下にグリーンシート
１９ａを積層した後、約１ｔｏｎ／ｃｍ2 の圧力を加え
ることにより圧着プレスを行い、圧着体１９を形成す
る。FIG. 2 is a schematic exploded perspective view for explaining the method of manufacturing the chip type capacitor 11 according to the first embodiment. First, a dielectric ceramic green sheet (hereinafter referred to as a green sheet, not shown) formed into a sheet shape is prepared, and the through hole 14 is processed and formed into a green sheet 19a so that the through hole 14 becomes a conduction path. Then, the electrode material 18 such as palladium is sucked and filled into the through hole 14. Next, for example, a palladium paste to be the internal electrodes 15 is printed on both surfaces of the separately prepared green sheet 19b in which the through holes 14 are not formed. At this time, the internal electrode pattern 15a 'printed on one surface of the green sheet 19b is formed to have a larger area than the internal electrode pattern 15b' printed on the other surface. Internal electrode pattern 15 '
After the green sheets 19a are laminated on the upper and lower sides of the printed green sheet 19b, a pressure bonding press is performed by applying a pressure of about 1 ton / cm 2 to form the pressure bonded body 19.

【００２６】図３は、前記製造方法により圧着プレスさ
れた後の状態を示す模式的斜視図である。圧着体１９の
上面にはスルーホール１４に充填された電極材料１８が
露出しており、１つのブロック２１からは多数の積層体
１７が裁断線２０ａ、２０ｂから裁断されることにより
生産される。積層体１７は、その上面又は下面が所定量
突出するよう形成された治具内に多数納められ、外部接
続用電極材料が前記所定量突出した上面及び下面に塗布
されることにより、外部接続用電極１２、１３形成のた
めのパターンが形成され、焼成されて図１に示したチッ
プ型コンデンサ１１が完成する。FIG. 3 is a schematic perspective view showing a state after being press-pressed by the manufacturing method. The electrode material 18 with which the through holes 14 are filled is exposed on the upper surface of the crimping body 19, and a large number of laminated bodies 17 are cut from one block 21 along the cutting lines 20a and 20b to be produced. The laminated body 17 is housed in a large number in a jig formed so that its upper surface or lower surface protrudes by a predetermined amount, and the external connection electrode material is applied to the upper surface and the lower surface protruding by the predetermined amount, so that the external connection is made. A pattern for forming the electrodes 12 and 13 is formed and baked to complete the chip type capacitor 11 shown in FIG.

【００２７】このように構成されたチップ型コンデンサ
１１においては、外部接続用電極１２、１３が最小面積
面に形成され、外部接続用電極１２、１３の面と平行に
内部電極１５ａ、１５ｂの面が配置されているので、外
部接続用電極１２、１３間距離は前記外部接続用電極面
及び前記内部電極面と垂直方向に形成される長さである
ことから、前記垂直方向に形成されるカット距離が前記
カット取り個数に限定を与えることはない。すなわち、
印刷、積層工程後における１ブロック２１からの製品個
数は前記外部接続用電極面及び前記内部電極面と平行方
向面上でのカット取り個数を意味することとなり、外部
接続用電極間のショート防止等による制限がないため、
印刷、積層工程後における１ブロック２１からの素子の
取り個数をできるだけ多くすることが可能となる。ま
た、内部電極１５ａ、１５ｂと外部接続用電極１２、１
３との距離を従来よりも十分長く設定することも可能で
あり、内部電極１５ａ、１５ｂと外部接続用電極１２、
１３との間で生ずる浮遊容量を低減することができる。
また、内部電極１５ａ面と内部電極１５ｂ面との距離す
なわちグリーンシート１９ｂの厚さを変えることによ
り、様々な静電容量を有するコンデンサを容易に形成す
ることができ、その誤差を少なくすることができる。こ
れにより、静電容量のバラツキを低減させ、静電容量精
度を向上させることができ、生産効率を向上させること
ができる。In the chip-type capacitor 11 configured as described above, the external connection electrodes 12 and 13 are formed on the surface of the minimum area, and the surfaces of the internal electrodes 15a and 15b are parallel to the surfaces of the external connection electrodes 12 and 13. Since the distance between the external connection electrodes 12 and 13 is the length formed in the vertical direction with respect to the external connection electrode surface and the internal electrode surface, the cut formed in the vertical direction. The distance does not limit the number of cuts. That is,
The number of products from one block 21 after the printing and laminating steps means the number of cuts on the surface parallel to the external connection electrode surface and the internal electrode surface. Because there is no limitation due to
It is possible to increase the number of elements taken from one block 21 after the printing and laminating steps as much as possible. In addition, the internal electrodes 15a and 15b and the external connection electrodes 12 and 1
It is also possible to set the distance between the internal electrode 15a and 15b and the external connection electrode 12,
It is possible to reduce the stray capacitance generated between the electrodes 13 and 13.
Further, by changing the distance between the inner electrode 15a surface and the inner electrode 15b surface, that is, the thickness of the green sheet 19b, it is possible to easily form capacitors having various electrostatic capacities and reduce the error. it can. As a result, it is possible to reduce variations in electrostatic capacitance, improve electrostatic capacitance accuracy, and improve production efficiency.

【００２８】また、実施例１に係るチップ型コンデンサ
１１においては、対向する静電容量形成用の内部電極１
５ａ、１５ｂの大きさが異なっているので、内部電極１
５ａ、１５ｂの形成位置が多少ずれても、その有効重な
り面積にはそれほど変動が生じない。このため、形成さ
れる静電容量もバラツキが起きにくく、静電容量精度を
向上させることができる。Further, in the chip type capacitor 11 according to the first embodiment, the opposing internal electrodes 1 for capacitance formation are formed.
Since the sizes of 5a and 15b are different, the internal electrode 1
Even if the formation positions of 5a and 15b are slightly deviated, the effective overlapping area does not change so much. For this reason, the formed electrostatic capacitance hardly varies, and the accuracy of the electrostatic capacitance can be improved.

【００２９】また、実施例１に係るチップ型コンデンサ
１１の製造方法によれば、グリーンシート１９ａにスル
ーホール１４を形成し、スルーホール１４の内部に電極
材料１８を充填する工程、スルーホール１４を形成して
いないグリーンシート１９ｂの両面に内部電極パターン
１５´を印刷する工程、前記工程により得られたグリー
ンシート１９ａ、１９ｂを積層して圧着し、圧着体１９
を形成する工程を含んでおり、内部電極パターン１５´
を印刷するグリーンシート１９ｂの厚さを調整すること
により、容易に精度の高いコンデンサを得ることが可能
となる。Further, according to the method of manufacturing the chip type capacitor 11 according to the first embodiment, the step of forming the through hole 14 in the green sheet 19a and filling the inside of the through hole 14 with the electrode material 18, the through hole 14. A step of printing the internal electrode pattern 15 'on both surfaces of the green sheet 19b not formed, and stacking the green sheets 19a and 19b obtained in the above step and press-bonding the green sheet 19b
Including the step of forming the internal electrode pattern 15 '.
By adjusting the thickness of the green sheet 19b for printing, it is possible to easily obtain a highly accurate capacitor.

【００３０】図４は上記実施例に係るチップ型コンデン
サ１１の別の製造方法（実施例２）を説明するために示
した模式的分解斜視図である。ここでは、別途準備し
た、スルーホール１４を形成していない２枚のグリーン
シート１９ｂのそれぞれの片面に内部電極パターン１５
ａ´、１５ｂ´として例えばパラジウムペーストを印刷
する。内部電極パターン１５ａ´、１５ｂ´の面積の関
係に関しては実施例１と同様であるものとする。次に、
該工程により得られたグリーンシート１９ｂの内部電極
パターン１５ａ´、１５ｂ´形成面をそれぞれ外側にし
てグリーンシート１９ｂを積層すると共に、この積層体
の外側にグリーンシート１９ａを積層した後、約１ｔｏ
ｎ／ｃｍ2 の圧力を加えることにより圧着プレスを行
い、圧着体１９を形成する。外部接続用電極１２、１３
の形成方法は実施例１の場合と同様に行う。FIG. 4 is a schematic exploded perspective view for explaining another manufacturing method (second embodiment) of the chip type capacitor 11 according to the above embodiment. Here, the internal electrode pattern 15 is formed on one surface of each of the two green sheets 19b that are separately prepared and do not have the through holes 14.
For example, palladium paste is printed as a'and 15b '. The relationship between the areas of the internal electrode patterns 15a 'and 15b' is the same as in the first embodiment. next,
The green sheet 19b obtained by the step is laminated with the internal electrode pattern 15a 'and 15b' forming surfaces being outside respectively, and the green sheet 19a is laminated on the outside of the laminated body, and then about 1 to
A pressure-bonding press is performed by applying a pressure of n / cm 2 to form a pressure-bonded body 19. External connection electrodes 12, 13
The formation method of is similar to that of the first embodiment.

【００３１】実施例２に係るチップ型コンデンサ１１の
製造方法によっても、グリーンシート１９ａにスルーホ
ール１４を形成し、スルーホール１４の内部に電極材料
を充填する工程、スルーホール１４を形成していない他
のグリーンシート１９ｂの片面に内部電極パターン１
５″を印刷する工程、及び該工程により得られたグリー
ンシート１９ｂの内部電極パターン１５″形成面を外側
にして積層すると共に、この積層体の外側にスルーホー
ル１４が形成されたグリーンシート１９ａを積層して圧
着し、圧着体１９を形成する工程を含んでいるので、内
部電極パターン１５″の形成を容易に行うことができ
る。Also in the method of manufacturing the chip type capacitor 11 according to the second embodiment, the step of forming the through hole 14 in the green sheet 19a and filling the inside of the through hole 14 with the electrode material, the through hole 14 is not formed. Internal electrode pattern 1 on one surface of the other green sheet 19b
The step of printing 5 ″, and the green sheet 19a obtained by the step is laminated with the internal electrode pattern 15 ″ forming surface being the outer side, and the green sheet 19a having the through holes 14 formed outside the laminated body. Since the step of forming the pressure-bonded body 19 by laminating and pressure-bonding is included, the internal electrode pattern 15 ″ can be easily formed.

【００３２】図５は実施例に係るチップ型コンデンサ１
１のさらに別の製造方法（実施例３）を説明するために
示した模式的分解斜視図である。スルーホール１４内部
に、例えばパラジウム等の電極材料１８を充填して得ら
れた２つのグリーンシート１９ａの片面に内部電極パタ
ーン１５ａ´、１５ｂ´をそれぞれ印刷し、２つのグリ
ーンシート１９ａの間に、別途準備した、スルーホール
１４を形成していないグリーンシート１９ｂを積層した
後、約１ｔｏｎ／ｃｍ2 の圧力を加えることにより圧着
プレスを行い、圧着体１９を形成する。外部接続用電極
の形成方法は実施例１と同様である。FIG. 5 shows a chip type capacitor 1 according to an embodiment.
FIG. 6 is a schematic exploded perspective view shown for explaining still another manufacturing method (Example 3) of No. 1. Internal electrode patterns 15a ′ and 15b ′ are printed on one surface of two green sheets 19a obtained by filling an electrode material 18 such as palladium inside the through hole 14, and between the two green sheets 19a, After stacking separately prepared green sheets 19b in which the through holes 14 are not formed, pressure bonding is performed by applying a pressure of about 1 ton / cm 2 to form a pressure bonded body 19. The method of forming the electrodes for external connection is the same as in the first embodiment.

【００３３】上記実施例３に係るチップ型コンデンサ１
１の製造方法によっても、グリーンシート１９ａにスル
ーホール１４を形成し、スルーホール１４の内部に電極
材料１８を充填する工程、該工程により得られたグリー
ンシート１９ａの片面に内部電極パターン１５０を印刷
する工程、及び該工程により得られたグリーンシート１
９ａの間にスルーホール１４及び内部電極パターン１５
０を形成していないグリーンシート１９ｂを積層して圧
着し、圧着体１９を形成する工程を含んでいるので、ス
ルーホール１４内部の電極材料と内部電極パターン１５
０との電気的接続がより確実に行われると共に、無地の
グリーンシート１９ｂの積層枚数を調整することによ
り、容易に高精度のコンデンサを得ることができる。Chip-type capacitor 1 according to the third embodiment
Also according to the manufacturing method of 1, the step of forming the through hole 14 in the green sheet 19a and filling the electrode material 18 into the through hole 14, and printing the internal electrode pattern 150 on one surface of the green sheet 19a obtained by the step And the green sheet 1 obtained by the step
Through hole 14 and internal electrode pattern 15 between 9a
Since the step of forming the pressure-bonded body 19 by stacking and pressing the green sheets 19b in which 0 is not formed is included, the electrode material inside the through hole 14 and the internal electrode pattern 15 are included.
It is possible to easily obtain a high-precision capacitor by making more reliable electrical connection with 0 and adjusting the number of stacked green sheets 19b.

【００３４】これら実施例１〜３に係るチップ型コンデ
ンサ１１の製造方法においては圧着体１９のブロック２
１を所要の大きさに裁断した後、外部接続用電極パター
ン１２´、１３´を印刷したが、何らこれに限定される
ものではなく、別の実施例４においては、実施例１〜３
に係る製造方法により得られた圧着体１９のブロック２
１の、スルーホール１４の露出した上下面に外部接続用
電極パターン２２´、２３´を印刷し、得られた圧着体
１９を裁断線２０ａ、２０ｂから裁断する方法を用いて
もよい。図６は、実施例４に係る製造方法により形成さ
れたチップ型コンデンサ６１を示した模式的斜視図であ
り、外部接続用電極２２、２３からはスルーホール１４
が内部電極１５へ向かって、導通路として形成されてい
る。積層体１７に関しては図１に示したチップ型コンデ
ンサと同様であり、積層体１７及び外部接続用電極２
２、２３を含んでチップ型コンデンサ６１は構成されて
いる。In the method of manufacturing the chip-type capacitor 11 according to Examples 1 to 3, the block 2 of the pressure-bonding body 19 is used.
After cutting 1 into a required size, the external connection electrode patterns 12 ′ and 13 ′ were printed, but the present invention is not limited to this, and in another Example 4, Examples 1 to 3 are used.
Block 2 of crimp body 19 obtained by the manufacturing method according to
A method may be used in which the external connection electrode patterns 22 'and 23' are printed on the exposed upper and lower surfaces of the through hole 14 and the obtained crimp body 19 is cut from the cutting lines 20a and 20b. FIG. 6 is a schematic perspective view showing a chip-type capacitor 61 formed by the manufacturing method according to the fourth embodiment, and the through-hole 14 from the external connection electrodes 22 and 23.
Is formed as a conduction path toward the internal electrode 15. The laminated body 17 is similar to the chip type capacitor shown in FIG. 1, and the laminated body 17 and the external connection electrode 2
The chip-type capacitor 61 is configured to include 2, 23.

【００３５】実施例４に係るチップ型コンデンサ６１の
製造方法によっても、グリーンシートを積層して圧着す
ることにより得られた圧着体１９のスルーホール１４の
露出した上下面に外部接続用電極パターン２２´、２３
´を印刷する工程、該工程により得られた圧着体１９を
裁断する工程を含んでいるので、外部接続用電極２２、
２３間には圧着体１９の厚さ分の距離が確保されること
となり、外部接続用電極２２、２３間におけるショート
をなくすことができる。また、外部接続用電極パターン
２２´、２３´を印刷した後、圧着体１９を裁断するの
で、外部接続用電極２２、２３の形成が極めて容易にな
る。Also by the method of manufacturing the chip type capacitor 61 according to the fourth embodiment, external connection electrode patterns 22 are formed on the exposed upper and lower surfaces of the through holes 14 of the crimping body 19 obtained by stacking and pressing the green sheets. ', 23
Since it includes a step of printing ′ and a step of cutting the pressure-bonded body 19 obtained by the step, the external connection electrode 22,
A distance corresponding to the thickness of the pressure-bonded body 19 is secured between 23, and a short circuit between the external connection electrodes 22 and 23 can be eliminated. Further, since the crimping body 19 is cut after the external connection electrode patterns 22 'and 23' are printed, the external connection electrodes 22 and 23 can be formed very easily.

【００３６】また、本実施例１〜３に係るチップ型コン
デンサ１１、６１の製造方法においてはスルーホール１
４に電極材料１８を充填し、内部電極パターン１５ａ
´、１５ｂ´を形成し、各グリーンシートを圧着した後
に外部接続用電極１２、１３を形成、又は外部接続用電
極２２、２３を形成したが、何らこれに限定されるもの
ではなく、実施例５では、電極材料１８と外部接続用電
極パターン２２´、２３´の材料とが同一である場合に
おいて、外部接続用電極パターン２２´、２３´の印刷
と同時に電極材料１８のスルーホール１４への充填を行
い、その後に圧着工程を行ってもよい。図７は実施例５
に係るチップ型コンデンサ６１の製造方法を説明する模
式的分解斜視図である。該方法では、まずシート状に成
形したグリーンシートを用意し、スルーホール１４を加
工成形したグリーンシート１９ａとし、グリーンシート
１９ａの片面に外部接続用電極パターン２２´又は、外
部接続用電極パターン２３´を印刷すると共にスルーホ
ール１４内部に導通路を形成するよう、電極材料１８を
充填する。この時、外部接続用電極パターン２２´、２
３´の材料と電極材料１８とは同一のものである。次
に、別途準備した、スルーホール１４を形成していない
グリーンシート１９ｂの片面に内部電極パターン１５″
として例えばパラジウムペーストを印刷する。次に、該
工程により得られたグリーンシートの内部電極パターン
１５″形成面を外側にしてグリーンシート１９ｂを積層
すると共に、この積層体の外側にグリーンシート１９ａ
を積層した後、約１ｔｏｎ／ｃｍ2 の圧力を加えること
により圧着プレスを行い、圧着体１９を形成し、図３に
おける裁断線２０ａ、２０ｂから裁断することによりチ
ップ型コンデンサ６１を完成する。Further, in the method of manufacturing the chip type capacitors 11 and 61 according to the first to third embodiments, the through hole 1 is used.
4 is filled with the electrode material 18, and the internal electrode pattern 15a
′ And 15b ′ were formed and the green sheets were pressure-bonded, and then the external connection electrodes 12 and 13 were formed, or the external connection electrodes 22 and 23 were formed. However, the present invention is not limited to this, In No. 5, when the electrode material 18 and the material of the external connection electrode patterns 22 'and 23' are the same, the external connection electrode patterns 22 'and 23' are printed and the electrode material 18 is applied to the through holes 14 at the same time. Filling may be performed and then a pressure bonding step may be performed. FIG. 7 shows Example 5.
FIG. 6 is a schematic exploded perspective view illustrating the method of manufacturing the chip type capacitor 61 according to the first embodiment. In this method, first, a green sheet formed into a sheet shape is prepared, the through hole 14 is processed into a green sheet 19a, and the external connection electrode pattern 22 'or the external connection electrode pattern 23' is formed on one surface of the green sheet 19a. Is printed and an electrode material 18 is filled so as to form a conductive path inside the through hole 14. At this time, the external connection electrode patterns 22 ', 2
The material 3'and the electrode material 18 are the same. Next, the internal electrode pattern 15 ″ is formed on one surface of the separately prepared green sheet 19b in which the through holes 14 are not formed.
For example, a palladium paste is printed. Next, a green sheet 19b is laminated with the surface of the green sheet obtained by the step forming the internal electrode patterns 15 ″ facing outward, and the green sheet 19a is provided outside the laminated body.
After stacking, a pressure-bonding press is applied by applying a pressure of about 1 ton / cm 2, a pressure-bonded body 19 is formed, and the chip-type capacitor 61 is completed by cutting from the cutting lines 20a and 20b in FIG.

【００３７】実施例５に係るチップ型コンデンサ６１の
製造方法によっても、グリーンシート１９ａにスルーホ
ール１４を形成し、グリーンシート１９ａの片面に外部
接続用電極パターン２２´、２３´を形成すると共にス
ルーホール１４の内部に電極材料１８を充填する工程を
含んでいるので、外部接続用電極パターン２２´、２３
´の形成及びスルーホール１４への電極材料の充填をよ
り一層簡素化された工程で容易に行うことができると共
に、実施例４に係るチップ型コンデンサ６１の製造方法
と同様の効果を得ることができる。Also by the method of manufacturing the chip type capacitor 61 according to the fifth embodiment, the through holes 14 are formed in the green sheet 19a, the external connection electrode patterns 22 'and 23' are formed on one surface of the green sheet 19a, and the through holes 14 are formed. Since the step of filling the inside of the hole 14 with the electrode material 18 is included, the external connection electrode patterns 22 ′, 23
It is possible to easily perform the formation of the ‘′ and the filling of the through hole 14 with the electrode material in a further simplified process, and to obtain the same effect as the manufacturing method of the chip type capacitor 61 according to the fourth embodiment. it can.

【００３８】本実施例５においては、別途準備した、ス
ルーホール１４を形成していないグリーンシート１９ｂ
の片面に内部電極パターン１５″として例えばパラジウ
ムペーストを印刷したが、何らこれに限定されるもので
はなく、別の実施例では、実施例１に係るチップ型コン
デンサ１１の製造方法に示すように内部電極パターン１
５´をグリーンシート１９ｂの両面に印刷してもよく、
また、実施例３に係るチップ型コンデンサ１１の製造方
法に示すように内部電極パターン１５０をグリーンシー
ト１９ａの片面に印刷してもよい。In the fifth embodiment, a separately prepared green sheet 19b without through holes 14 is formed.
For example, a palladium paste was printed on one surface as the internal electrode pattern 15 ″, but the invention is not limited to this. In another embodiment, as shown in the manufacturing method of the chip type capacitor 11 according to the first embodiment, Electrode pattern 1
5'may be printed on both sides of the green sheet 19b,
Further, the internal electrode pattern 150 may be printed on one surface of the green sheet 19a as shown in the method of manufacturing the chip type capacitor 11 according to the third embodiment.

【００３９】上記の実施例１〜５に係る方法により作製
したチップ型コンデンサ１１、６１の容量及び容量公差
を表１に示す。表中の実施例１は図２に示す圧着体１９
を用いたチップ型コンデンサ１１を、実施例２は図４に
示す圧着体１９を用いたチップ型コンデンサ１１を、実
施例３は図５に示す圧着体１９を用いたチップ型コンデ
ンサ１１を、実施例４は図６に示すチップ型コンデンサ
６１を、実施例５は図７に示す圧着体１９を用いたチッ
プ型コンデンサ６１をそれぞれ示しており、実施例５に
係るチップ型コンデンサ６１においては、外部接続用電
極２２、２３の電極材料と、スルーホール１４中の電極
材料１８とが同一である。比較例１としては図８に示す
チップ型コンデンサ４４を、比較例２としては図９に示
す積層サーミスタ５４を応用したチップ型コンデンサ５
４´（図示せず）を製造し、同様に容量及び容量公差を
求めた。また、比較を行うにあたり、実施例及び比較例
それぞれに対し、盛用されている３タイプのチップ型コ
ンデンサの形態とし、同素子サイズ及び同設定容量の条
件のもとで比較を行った。Table 1 shows the capacities and the capacity tolerances of the chip capacitors 11 and 61 manufactured by the methods according to Examples 1 to 5 described above. The first embodiment in the table is the crimp body 19 shown in FIG.
Of the chip-type capacitor 11 using the pressure-bonding body 19 shown in FIG. 4, Example 3 implementing the chip-type capacitor 11 using the pressure-bonding body 19 shown in FIG. Example 4 shows the chip type capacitor 61 shown in FIG. 6, and Example 5 shows the chip type capacitor 61 using the crimping body 19 shown in FIG. 7, respectively. In the chip type capacitor 61 according to Example 5, The electrode material of the connecting electrodes 22 and 23 and the electrode material 18 in the through hole 14 are the same. The chip type capacitor 44 shown in FIG. 8 is used as the first comparative example, and the chip type capacitor 5 to which the laminated thermistor 54 shown in FIG. 9 is applied as the second comparative example.
4 '(not shown) was manufactured and the capacity and capacity tolerance were determined in the same manner. In addition, in performing the comparison, the examples and the comparative examples were compared with each other under the conditions of the same element size and the same set capacitance, in the form of the three types of chip type capacitors that are widely used.

【００４０】一般にこの種のチップ型コンデンサの形式
は、対向外部接続用電極間距離Ｌ、及び外部接続用電極
の幅寸法Ｗを用いて表わされており、Ｌ及びＷを１０倍
にした２桁の数字を並べることにより型式を表わしてい
る。（例えば１６０８タイプは対向電極間距離Ｌが１．
６ｍｍ、外部接続用電極の幅寸法Ｗが０．８ｍｍのもの
を表している。）Generally, this type of chip type capacitor is expressed by using the distance L between the electrodes for opposing external connection and the width W of the electrode for external connection, and L and W are multiplied by 10 times. The model is represented by arranging the digits. (For example, in the 1608 type, the distance L between the counter electrodes is 1.
6 mm, and the width W of the external connection electrode is 0.8 mm. )

【００４１】[0041]

【表１】 [Table 1]

【００４２】表１から明らかなように実施例１〜５に係
るチップ型コンデンサ１１、６１の場合、同一サイズ同
一容量の比較例１〜２に係るチップ型コンデンサ４４、
５４´に対し、容量精度を３〜６倍ほど向上させること
ができた。また、内部電極パターン１５ａ´、１５ｂ´
の形成方法は実施例１〜３のいずれの方法を用いてもよ
く、外部接続用電極１２、１３又は２２、２３の形成方
法は、圧着体１９を裁断する前後のいずれに行ってもよ
いことがわかった。また、外部接続用電極２２、２３と
スルーホール１４内部の電極材料１８とが同一の場合
は、外部接続用電極２２、２３の印刷と同時にスルーホ
ール１４内部に電極材料１８を充填してもよいことがわ
かった。As is clear from Table 1, in the case of the chip type capacitors 11 and 61 according to Examples 1 to 5, the chip type capacitors 44 and 44 according to Comparative Examples 1 and 2 having the same size and the same capacity,
It was possible to improve the capacity accuracy by 3 to 6 times compared with 54 '. In addition, the internal electrode patterns 15a 'and 15b'
Any of the methods of Examples 1 to 3 may be used, and the method of forming the external connection electrodes 12, 13 or 22, 23 may be performed before or after cutting the pressure-bonded body 19. I understood. When the external connection electrodes 22 and 23 and the electrode material 18 inside the through hole 14 are the same, the electrode material 18 may be filled into the through hole 14 at the same time when the external connection electrodes 22 and 23 are printed. I understand.

【００４３】このように、実施例１〜５に係るチップ型
コンデンサ１１、６１の製造方法によれば、実施例に係
るチップ型コンデンサ１１、６１を容易に製造すること
ができる。As described above, according to the method of manufacturing the chip type capacitors 11 and 61 of the first to fifth embodiments, the chip type capacitors 11 and 61 of the example can be easily manufactured.

【００４４】[0044]

【発明の効果】以上詳述したように本発明に係るチップ
型コンデンサ（１）によれば、外部接続用電極が最小面
積面に形成され、外部接続用電極面と平行に内部電極面
が配置されているので、印刷、積層工程後における１ブ
ロックからの製品個数は外部接続用電極面及び内部電極
面と平行方向面上でのカット取り個数を意味することと
なり、一方、前記外部接続用電極間距離は外部接続用電
極面及び内部電極面と垂直方向に形成される長さである
ことから、最小距離でなくとも前記カット取り個数に悪
影響を及ぼすことはない。このため、印刷、積層工程後
における１ブロックからの素子の取り個数をできるだけ
多くすることが可能となる。また、内部電極と外部接続
用電極との距離を従来よりも長く設定して、両区間の浮
遊容量を低減することが可能となる。また、内部電極間
の距離を変えることにより、様々な静電容量を容易に形
成することができ、その誤差を少なくすることができ
る。これにより、静電容量のバラツキを低減させ、静電
容量精度を向上させることができ、生産効率を向上させ
ることができる。As described above in detail, according to the chip type capacitor (1) of the present invention, the external connection electrode is formed on the minimum area surface, and the internal electrode surface is arranged in parallel with the external connection electrode surface. Therefore, the number of products from one block after the printing and laminating steps means the number of cuts on the surface parallel to the external connection electrode surface and the internal electrode surface. Since the distance is the length formed in the direction perpendicular to the external connection electrode surface and the internal electrode surface, the number of cuts is not adversely affected even if it is not the minimum distance. Therefore, it is possible to increase the number of elements to be taken from one block after the printing and laminating steps. Further, the distance between the internal electrode and the external connection electrode can be set longer than in the conventional case, and the stray capacitance in both sections can be reduced. In addition, various capacitances can be easily formed by changing the distance between the internal electrodes, and the error can be reduced. As a result, it is possible to reduce variations in electrostatic capacitance, improve electrostatic capacitance accuracy, and improve production efficiency.

【００４５】また、本発明に係るチップ型コンデンサ
（２）によれば、上記（１）記載のチップ型コンデンサ
において、対向する静電容量形成用の内部電極の大きさ
が異なっているため、両内部電極の形成位置が若干ずれ
ても内部電極間の有効重なり面積にはそれほど変動が生
じず、内部電極の形成位置のずれが静電容量に与える影
響を低減することができ、静電容量精度を向上させるこ
とができる。Further, according to the chip type capacitor (2) of the present invention, in the chip type capacitor described in the above (1), the sizes of the internal electrodes for forming the capacitances facing each other are different. Even if the positions where the internal electrodes are formed are slightly displaced, the effective overlapping area between the internal electrodes does not change so much, and it is possible to reduce the influence of the displacement of the positions where the internal electrodes are formed on the capacitance. Can be improved.

【００４６】また、本発明に係るチップ型コンデンサの
製造方法（１）によれば、上記（１）又は上記（２）記
載のチップ型コンデンサにおいて、グリーンシートにス
ルーホールを形成し、該スルーホールの内部に電極材料
を充填する工程、スルーホールを形成していない他のグ
リーンシートの両面に内部電極パターンを印刷する工
程、及び前記工程により得られたグリーンシートを積層
して圧着し、圧着体を形成する工程を含んでいるため、
内部電極パターンを印刷するグリーンシートの厚さを調
整することにより、容易に精度の高いコンデンサを得る
ことができる。According to the method of manufacturing a chip type capacitor of the present invention (1), in the chip type capacitor described in (1) or (2) above, a through hole is formed in the green sheet, and the through hole is formed. A step of filling the inside with an electrode material, a step of printing an internal electrode pattern on both sides of another green sheet having no through holes formed therein, and stacking and pressing the green sheets obtained by the above steps to form a crimped body. Since it includes the step of forming
By adjusting the thickness of the green sheet on which the internal electrode pattern is printed, a highly accurate capacitor can be easily obtained.

【００４７】また、本発明に係るチップ型コンデンサの
製造方法（２）によれば、上記（１）又は上記（２）記
載のチップ型コンデンサにおいて、グリーンシートにス
ルーホールを形成し、該スルーホールの内部に電極材料
を充填する工程、スルーホールを形成していない他のグ
リーンシートの片面に内部電極パターンを印刷する工
程、及び該工程により得られたグリーンシートの電極パ
ターン形成面を外側にして積層すると共に、この積層体
の外側にスルーホールが形成された前記グリーンシート
を積層して圧着し、圧着体を形成する工程を含んでいる
ので、前記内部電極パターンの形成が容易となる。According to the method of manufacturing a chip type capacitor (2) of the present invention, in the chip type capacitor described in (1) or (2) above, a through hole is formed in the green sheet, and the through hole is formed. The step of filling the inside with the electrode material, the step of printing the internal electrode pattern on one side of the other green sheet in which the through hole is not formed, and the electrode pattern forming surface of the green sheet obtained by the step is outside Since the step of stacking and stacking the green sheets having the through holes formed on the outside of the stacked body and press-bonding the green sheets to each other to form a pressure-bonded body, the formation of the internal electrode pattern is facilitated.

【００４８】また、本発明に係るチップ型コンデンサの
製造方法（３）によれば、上記（１）又は上記（２）記
載のチップ型コンデンサの製造方法において、グリーン
シートを積層して圧着することにより得られた圧着体を
裁断する工程、裁断された前記圧着体の両端に外部接続
用電極パターンを形成する工程を含んでいるので、前記
圧着体の両端部に強固な外部接続用電極を形成すること
ができる。Further, according to the method of manufacturing a chip type capacitor (3) of the present invention, in the method of manufacturing a chip type capacitor according to (1) or (2) above, green sheets are laminated and pressure-bonded. Since it includes a step of cutting the pressure-bonded body obtained by, and a step of forming external connection electrode patterns on both ends of the cut pressure-bonded body, a strong external connection electrode is formed on both ends of the pressure-bonded body. can do.

【００４９】また、本発明に係る上記構成のチップ型コ
ンデンサの製造方法（４）によれば、上記（１）又は上
記（２）記載のチップ型コンデンサの製造方法におい
て、グリーンシートを積層して圧着することにより得ら
れた圧着体のスルーホールの露出した上下面に外部接続
用電極パターンを印刷する工程、該工程により得られた
圧着体を裁断する工程を含んでいるので、外部接続用電
極間には前記圧着体の厚さ分の距離が確保されることと
なり、外部接続用電極間におけるショートをなくすこと
ができる。また、前記外部接続用電極パターンを印刷し
た後、前記圧着体を裁断するので、外部接続用電極の形
成を極めて容易に行うことができる。According to the manufacturing method (4) of the chip type capacitor having the above-mentioned structure according to the present invention, in the manufacturing method of the chip type capacitor according to (1) or (2) above, green sheets are laminated. Since the method includes a step of printing an external connection electrode pattern on the exposed upper and lower surfaces of the through-hole of the crimp body obtained by crimping, and a step of cutting the crimp body obtained by the step, the external connection electrode A distance corresponding to the thickness of the pressure-bonded body is secured between them, and a short circuit between the external connection electrodes can be eliminated. Further, since the pressure-bonding body is cut after printing the electrode pattern for external connection, the electrode for external connection can be formed extremely easily.

【図面の簡単な説明】[Brief description of drawings]

【図１】（ａ）は本発明の実施例に係るチップ型コンデ
ンサを示した模式的斜視図、（ｂ）は模式的縦断面図で
ある。1A is a schematic perspective view showing a chip capacitor according to an embodiment of the present invention, and FIG. 1B is a schematic vertical sectional view.

【図２】本実施例に係るチップ型コンデンサの製造方法
を説明するための模式的分解斜視図である。FIG. 2 is a schematic exploded perspective view for explaining the method for manufacturing the chip type capacitor according to the embodiment.

【図３】圧着プレスされた後のブロックの状態を示す模
式的斜視図である。FIG. 3 is a schematic perspective view showing a state of a block after being press-bonded.

【図４】別の実施例に係るチップ型コンデンサの製造方
法を説明するための模式的分解斜視図である。FIG. 4 is a schematic exploded perspective view for explaining a method for manufacturing a chip type capacitor according to another embodiment.

【図５】さらに別の実施例に係るチップ型コンデンサの
製造方法を説明するための模式的分解斜視図である。FIG. 5 is a schematic exploded perspective view for explaining a method of manufacturing a chip type capacitor according to still another embodiment.

【図６】さらに別の実施例に係る製造方法により形成さ
れたチップ型コンデンサを示した模式的斜視図である。FIG. 6 is a schematic perspective view showing a chip type capacitor formed by a manufacturing method according to still another embodiment.

【図７】さらに別の実施例に係るチップ型コンデンサの
製造方法を説明するための模式的分解斜視図である。FIG. 7 is a schematic exploded perspective view for explaining a method for manufacturing a chip type capacitor according to still another embodiment.

【図８】（ａ）〜（ｄ）は従来のチップ型積層コンデン
サの製造工程を工程順に示した模式的側面図、断面図及
び完成品の斜視図である。8A to 8D are a schematic side view, a cross-sectional view, and a perspective view of a completed product showing the manufacturing process of a conventional chip type multilayer capacitor in the order of processes.

【図９】さらに別の従来例に係る製造方法により形成さ
れたチップ型積層コンデンサを示した模式的縦断面図で
ある。FIG. 9 is a schematic vertical sectional view showing a chip type multilayer capacitor formed by a manufacturing method according to still another conventional example.

【符号の説明】[Explanation of symbols]

１１、４４、６１ チップ型コンデンサ １２、１３、２２、２３、４２、４３ 外部接続用電極 １４ スルーホール １５ａ、１５ｂ、３９、４０、５０、５１ａ、５１ｂ
内部電極 １６、３８ 誘電体 １７、４１ 積層体11, 44, 61 Chip type capacitors 12, 13, 22, 23, 42, 43 External connection electrodes 14 Through holes 15a, 15b, 39, 40, 50, 51a, 51b
Internal electrode 16,38 Dielectric 17,41 Laminate

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 外部接続用電極と静電容量形成用の内部
電極とを備えたチップ型コンデンサにおいて、前記外部
接続用電極が最小面積面に形成され、外部接続用電極面
と平行に内部電極面が配置されていることを特徴とする
チップ型コンデンサ。1. A chip type capacitor having an external connection electrode and an internal electrode for forming a capacitance, wherein the external connection electrode is formed on a minimum area surface, and the internal electrode is parallel to the external connection electrode surface. A chip-type capacitor characterized in that its surface is arranged. 【請求項２】 対向する静電容量形成用の内部電極の大
きさが異なっていることを特徴とする請求項１記載のチ
ップ型コンデンサ。2. The chip type capacitor according to claim 1, wherein the opposing internal electrodes for forming capacitance are different in size. 【請求項３】 グリーンシートにスルーホールを形成
し、該スルーホールの内部に電極材料を充填する工程、
スルーホールを形成していない他のグリーンシートの両
面に内部電極パターンを印刷する工程、及び前記工程に
より得られたグリーンシートを積層して圧着し、圧着体
を形成する工程を含んでいることを特徴とする請求項１
又は請求項２記載のチップ型コンデンサの製造方法。3. A step of forming a through hole in a green sheet and filling the inside of the through hole with an electrode material,
It includes a step of printing internal electrode patterns on both surfaces of another green sheet not having through holes, and a step of stacking and pressing the green sheets obtained by the above step to form a pressure-bonded body. Claim 1 characterized by
Alternatively, the method of manufacturing the chip type capacitor according to claim 2. 【請求項４】 グリーンシートにスルーホールを形成
し、該スルーホールの内部に電極材料を充填する工程、
スルーホールを形成していない他のグリーンシートの片
面に内部電極パターンを印刷する工程、及び該工程によ
り得られたグリーンシートの電極パターン形成面を外側
にして積層すると共に、この積層体の外側にスルーホー
ルが形成された前記グリーンシートを積層して圧着し、
圧着体を形成する工程を含んでいることを特徴とする請
求項１又は請求項２記載のチップ型コンデンサの製造方
法。4. A step of forming a through hole in a green sheet and filling an electrode material inside the through hole,
A step of printing an internal electrode pattern on one surface of another green sheet in which a through hole is not formed, and lamination is performed with the electrode pattern forming surface of the green sheet obtained by the step outside, and at the outside of this laminate. The green sheets with the through holes formed are stacked and pressure-bonded,
3. The method for manufacturing a chip type capacitor according to claim 1, further comprising the step of forming a pressure-bonded body. 【請求項５】 グリーンシートを積層して圧着すること
により得られた圧着体を裁断する工程、裁断された前記
圧着体の両端に外部接続用電極パターンを形成する工程
を含んでいることを特徴とする請求項３又は請求項４の
いずれかの項に記載のチップ型コンデンサの製造方法。5. A step of cutting a pressure-bonded body obtained by laminating and pressure-bonding green sheets, and a step of forming an electrode pattern for external connection on both ends of the cut pressure-bonded body. The method for manufacturing a chip type capacitor according to claim 3, wherein 【請求項６】 グリーンシートを積層して圧着すること
により得られた圧着体のスルーホールの露出した上下面
に外部接続用電極パターンを印刷する工程、該工程によ
り得られた圧着体を裁断する工程を含んでいることを特
徴とする請求項３又は請求項４のいずれかの項に記載の
チップ型コンデンサの製造方法。6. A step of printing electrode patterns for external connection on the exposed upper and lower surfaces of through holes of a pressure-bonded body obtained by stacking and pressing green sheets, and cutting the pressure-bonded body obtained by the step. 5. The method for manufacturing a chip type capacitor according to claim 3, wherein the method includes a step.
JP29449694A 1994-11-29 1994-11-29 Chip-type capacitor and manufacture thereof Pending JPH08153645A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29449694A JPH08153645A (en) 1994-11-29 1994-11-29 Chip-type capacitor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29449694A JPH08153645A (en) 1994-11-29 1994-11-29 Chip-type capacitor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH08153645A true JPH08153645A (en) 1996-06-11

Family

ID=17808522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29449694A Pending JPH08153645A (en) 1994-11-29 1994-11-29 Chip-type capacitor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH08153645A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015030170A1 (en) * 2013-09-02 2015-03-05 株式会社村田製作所 Variable capacitance element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015030170A1 (en) * 2013-09-02 2015-03-05 株式会社村田製作所 Variable capacitance element
CN105493211A (en) * 2013-09-02 2016-04-13 株式会社村田制作所 Variable capacitance element
JPWO2015030170A1 (en) * 2013-09-02 2017-03-02 株式会社村田製作所 Variable capacitance element
US10128051B2 (en) 2013-09-02 2018-11-13 Murata Manufacturing Co., Ltd. Variable capacitance component

Similar Documents

Publication Publication Date Title
US6715197B2 (en) Laminated ceramic electronic component and method for manufacturing same
US7394645B2 (en) Multilayer capacitor
WO2008050657A1 (en) Laminate capacitor
JPH11176691A (en) Manufacture of laminated chip electronic part
JPH0897070A (en) Ceramic capacitor
JP3264037B2 (en) Capacitor array
JPH09153433A (en) Manufacture of laminated electronic component
US5040093A (en) Capacitor and method of manufacturing same
US20030052748A1 (en) High frequency circuit component
JPH0737757A (en) Capacitor array
JPH08153645A (en) Chip-type capacitor and manufacture thereof
JP2002299149A (en) Laminated ceramic capacitor
JPH11340085A (en) Laminated ceramic capacitor
JP4023133B2 (en) Multilayer ceramic capacitor and capacity adjustment method thereof
JP2000106321A (en) Laminated ceramic capacitor
JP2663270B2 (en) Resonator and manufacturing method thereof
JPH06204075A (en) Stacked ceramic electronic component for high frequency and its manufacture
JP2002343640A (en) Laminated ceramic electronic component
JP3266477B2 (en) Manufacturing method of multilayer capacitor
JP2766085B2 (en) Manufacturing method of laminate
JPH1197284A (en) Manufacture of multiply multilayer ceramic capacitor
JPH11312622A (en) Laminated ceramic capacitor
JP2642754B2 (en) LC composite network component and method of manufacturing the same
JPH08330187A (en) Composite electronic device
JP2022181894A (en) multilayer capacitor