JP4023133B2

JP4023133B2 - Multilayer ceramic capacitor and capacity adjustment method thereof

Info

Publication number: JP4023133B2
Application number: JP2001351448A
Authority: JP
Inventors: 竜也井上; 立郎菊池
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2001-11-16
Filing date: 2001-11-16
Publication date: 2007-12-19
Anticipated expiration: 2021-11-16
Also published as: JP2003151850A

Description

【０００１】
【発明の属する技術分野】
本発明は積層セラミックコンデンサに関するもので特に容量の調整が可能な積層セラミックコンデンサおよびその容量調整方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化に伴い電子部品の小型化が進んでいる。電子部品の実装においてはチップ部品を使用した面実装が主流となっており、積層セラミックコンデンサはこの用途に適したコンデンサとして広く用いられている。しかし、従来の積層セラミックコンデンサでは、回路基板に実装した後に容量を調整することは困難であった。
【０００３】
一方、容量調整用のコンデンサとしては、回転機構付きトリマコンデンサが主として用いられ、回転部を精密ドライバなどで回転し容量調整を行っていた。回転機構付きトリマコンデンサを使用した場合、積層セラミックコンデンサに比較して実装面積が大きく、電子機器の小型化を阻害していた。また、回転機構による調整は、機械的な調整であるため自動化、高速化が困難であり、また調整後の容量が回転機構部分のずれにより経時的に変化するという問題があった。
【０００４】
そこで、容量調整が可能な積層セラミックコンデンサとして、特開平６−２７５４６２号公報ほかが提案されている。特開平６−２７５４６２号公報の容量調整が可能な積層セラミックコンデンサは、トリミング端子が積層体の側面に設けられたものであり、このトリミング端子は一方の内部電極と電気的に接続されるとともに、積層体の側面において一方の外部電極に接続されたものである。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の従来の容量調整が可能な積層セラミックコンデンサは、トリミング端子が積層体の表面の側面において一方の外部電極に接続されたものであるため、トリミング端子の形成ばかりでなくトリミング端子と外部電極とを接続する導体の形成が必要であり、製造上、工程が複雑で難しいという課題があり、また、はんだ付けにより回路基板に実装した後に容量調整する場合には、外部電極に連続したトリミング端子もはんだ付けされ、はんだが付着しているため容量調整時にトリミング端子の削除または切断が困難となり高速化、高精度化が難しいという問題があった。
【０００６】
本発明は上記従来の問題点を解決するもので、製造が容易であり、回路基板に実装して使用する場合においても容量調整が容易であり、容量調整の高速化、高精度化に適した積層セラミックコンデンサおよびその容量調整方法を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下の構成を有するものである。
【０００８】
本発明の請求項１に記載の発明は、誘電体層と内部電極とが交互に積層された積層体と、この積層体の表面に設けられた外部電極とを備えた積層セラミックコンデンサであって、外部電極は容量を取り出すための第１の外部電極および第２の外部電極とトリミング用の第３の外部電極とを有するとともにそれぞれの外部電極が積層体の表面において電気的に非接続であり、内部電極は第１の外部電極のみに電気的に接続する第１の内部電極と、第２の外部電極と第３の外部電極とに電気的に接続する第２の内部電極と、第３の外部電極のみに電気的に接続する第３の内部電極とを有し、前記第２の内部電極は一つであり、かつ前記第２の内部電極は前記誘電体層を挟んで前記第１の内部電極の最外層と対向する位置に設けたものであり、前記第３の内部電極は全て前記第３の外部電極を介して前記一つの第２の内部電極に電気的に接続したという構成を備えており、これにより、容量を取り出すための一方の外部電極である第２の外部電極とこれに接続し容量を形成すべき第３の内部電極とは、トリミング用の第３の外部電極そして第２の内部電極を介して電気的に接続した構成となるので、トリミング用の第３の外部電極を切断または削除することにより、並列接続された第３の内部電極の一部は第２の外部電極と電気的に分断され静電容量が減じることとなる。したがって、容量の調整が可能な積層セラミックコンデンサとなるという作用効果が得られる。
【０００９】
また、容量を取り出すための第１および第２の外部電極とトリミング用の第３の外部電極は、いずれも積層体の表面において電気的に非接続でありそれぞれ独立して設けられているので、その製造時においてトリミング用の外部電極の形成が容易になるとともに、はんだ付けにより回路基板に実装した後に容量調整する場合においても、トリミング用の外部電極にははんだが付着することが無くトリミング用の外部電極の削除または切断が容易となり、容量調整の高速化、高精度化が可能な積層セラミックコンデンサとなるという作用効果が得られる。
【００１０】
本発明の請求項２に記載の発明は、特に、積層体は略直方体形状であり、内部電極と平行な面を一対の主面、第１の内部電極が露出する面とこれと平行な面を一対の端面、他の面を一対の側面として、第１の外部電極および第２の外部電極はそれぞれ一対の端面に設けられ、第３の外部電極は側面に設けられたという構成を有しており、これにより、形状および容量を取り出すための外部電極は静電容量が固定の従来の積層セラミックコンデンサと同一にできるので、回路基板への実装等の取り扱いが容易になるとともに、回路基板に実装した後に容量調整する場合においては、積層体の側面に設けたトリミング用の外部電極が回路基板に平行な上面となるように実装することにより、トリミング用の外部電極の削除または切断が容易となり、容量調整の高速化、高精度化が可能な積層セラミックコンデンサとなるという作用効果が得られる。
【００１１】
本発明の請求項３に記載の発明は、特に、第３の外部電極は、第２の内部電極に接続する部位が識別できる形状であるという構成を有しており、これにより、第３の外部電極における第３の内部電極に接続し容量調整のために切断または削除される部位が容易に識別でき、切断または削除してはならない第２の内部電極に接続する部位を誤って切断または削除することが無いという作用効果が得られる。
【００１２】
本発明の請求項４に記載の発明は、特に、第１の内部電極と第３の内部電極とが誘電体層を挟んで得られる一層当りの容量が大きい高容量部と一層当りの容量が小さい低容量部とからなるという構成を有しており、これにより、静電容量がほぼ連続的に調整でき、広範囲でしかも精度の良い容量調整が可能な積層セラミックコンデンサとなるという作用効果が得られる。
【００１３】
本発明の請求項５に記載の発明は、特に、低容量部の一層当りの容量は高容量部の一層当りの容量の約１０分の１であるという構成を有しており、これにより、静電容量がほぼ連続的に調整でき、広範囲でしかも精度の良い容量調整が可能な積層セラミックコンデンサとなるという作用効果が得られる。
【００１４】
本発明の請求項６に記載の発明は、特に、第３の外部電極を複数個設けたという構成を有しており、これにより、容量調整の自由度が高く、静電容量がほぼ連続的に調整でき、広範囲でしかも精度の良い容量調整が可能な積層セラミックコンデンサとなるという作用効果が得られる。
【００１５】
本発明の請求項７に記載の発明は、特に、請求項１に記載の容量調整が可能な積層セラミックコンデンサを用い、トリミング用の第３の外部電極を部分的に削除または切断することにより、静電容量を所望の値に調整する積層セラミックコンデンサの容量調整方法であり、これにより、回転機構付きトリマコンデンサを使用した場合と異なり、静電容量が固定の従来の積層セラミックコンデンサと同様に実装面積が小さく電子機器の小型化が可能となり、容量調整の自動化、高速化が容易となるという作用効果が得られる。
【００１６】
本発明の請求項８に記載の発明は、特に、レーザーによりトリミング用の第３の外部電極を削除または切断することにより、静電容量を所望の値に調整する積層セラミックコンデンサの容量調整方法であり、これにより、トリミング用の外部電極の削除または切断はレーザーにより行うので高速で微細な加工が可能となり、容量調整の自動化、高速化が容易となるとともに高精度化が図れるという作用効果が得られる。
【００１７】
【発明の実施の形態】
（実施の形態１）
以下、実施の形態１を用いて、本発明の特に請求項１、請求項２、請求項３、請求項７および請求項８に記載の発明について説明する。
【００１８】
以下、本発明の実施の形態１について図面を参照して説明する。図１は本発明の実施の形態１における積層セラミックコンデンサの内部電極の構造を示す模式的分解斜視図、図２は本発明の実施の形態１における積層セラミックコンデンサの積層体の斜視図、図３は本発明の実施の形態１における積層セラミックコンデンサの斜視図である。
【００１９】
図１〜図３において、１０は積層体、２１は第１の外部電極、２２は第２の外部電極、２３は第３の外部電極、１０１〜１０６は第１の内部電極、２０１は第２の内部電極、３０２〜３０５は第３の内部電極、４００〜４１０は誘電体層である。
【００２０】
図３に示すように、本実施の形態１における積層セラミックコンデンサは、誘電体層と内部電極とを交互に積層された積層体１０と、この積層体１０の表面に設けられた容量を取り出すための第１の外部電極２１および第２の外部電極２２とトリミング用の第３の外部電極２３とを有するとともにそれぞれの外部電極２１、２２および２３は積層体１０の表面において電気的に非接続であり独立させてある。
【００２１】
なお、図１〜図３に示すように、内部電極は、第１の外部電極２１のみに電気的に接続する第１の内部電極１０１〜１０６と、第２の外部電極２２と第３の外部電極２３に電気的に接続する第２の内部電極２０１と、第３の外部電極２３のみに電気的に接続する第３の内部電極３０２〜３０５とを有する構成とし、容量を取り出すための一方の外部電極である第２の外部電極２２とこれに接続し容量を形成すべき第３の内部電極３０２〜３０５とは、第３の外部電極２３そして第２の内部電極２０１を介して電気的に接続した構成としている。
【００２２】
また、図１〜図３に示すように、積層体１０は略直方体形状であり、内部電極と平行な面１０ａ、１０ｂを一対の主面、第１の内部電極が露出する面１０ｃとこれと平行な面で第２の内部電極２０１が露出する面１０ｄを一対の端面、他の面１０ｅ、１０ｆを一対の側面として、この一方の側面１０ｅに第２の内部電極２０１と第３の内部電極３０２〜３０５とを露出させ、第１の外部電極２１および第２の外部電極２２はそれぞれ一対の端面１０ｃおよび１０ｄに設けられ、第３の外部電極２３は側面１０ｅに設けられた構成としている。
【００２３】
さらにまた、図１〜図３に示すように、トリミング用の第３の外部電極２３は、第２の内部電極２０１に接続する部位と第３の内部電極３０２〜３０５に接続し容量調整のために切断または削除される部位との識別を容易にするため、第２の内部電極２０１に接続する側は側面１０ｅの端部まで形成し、第３の内部電極３０２〜３０５に接続する側は端部まで形成しない形状としている。
【００２４】
次に、上記の本実施の形態１における積層セラミックコンデンサが容量調整可能な積層セラミックコンデンサであることおよびその容量調整方法について説明する。
【００２５】
図４は、上記図１〜図３に示した本実施の形態１における積層セラミックコンデンサの模式的な等価回路図である。
【００２６】
図４に示す等価回路図のように、本実施の形態１における積層セラミックコンデンサの容量調整前の容量は、誘電体層を挟んで対向する内部電極によって形成される各容量が並列接続された構造であり、容量を取り出すための第１の外部電極２１と第２の外部電極２２との間で形成される全体の容量は各容量の総和となっている。
【００２７】
さらに具体的に説明すれば、第１の内部電極１０１および１０２と第２の内部電極２０１とが誘電体層４０１および４０２を挟んで形成される容量をＣ１およびＣ２、第１の内部電極１０２および１０３と第３の内部電極３０２とが誘電体層４０３および４０４を挟んで形成される容量をＣ３およびＣ４、順次同様に、第１の内部電極１０３および１０４と第３の内部電極３０３とが誘電体層４０５および４０６を挟んで形成される容量をＣ５およびＣ６、第１の内部電極１０４および１０５と第３の内部電極３０４とが誘電体層４０７および４０８を挟んで形成される容量をＣ７およびＣ８、第１の内部電極１０５および１０６と第３の内部電極３０５とが誘電体層４０９および４１０を挟んで形成される容量をＣ９およびＣ１０とした場合、第１の外部電極２１と第２の外部電極２２との間で形成される全体の容量は、Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４＋Ｃ５＋Ｃ６＋Ｃ７＋Ｃ８＋Ｃ９＋Ｃ１０となっている。
【００２８】
そして、上記したように容量を取り出すための一方の外部電極である第２の外部電極２２とこれに接続し容量を形成すべき第３の内部電極３０２〜３０５とは、第３の外部電極２３そして第２の内部電極２０１を介して電気的に接続した構成としているので、トリミング用の第３の外部電極２３を切断または削除することにより、並列接続された第３の内部電極の一部は第２の外部電極２２と電気的に分断され静電容量が減じることとなる。
【００２９】
例えば具体的に、第３の内部電極３０４と第３の内部電極３０５とが接続する部分の間の第３の外部電極２３、つまり、図４に示す等価回路図のＡ部分に相当する個所で第３の外部電極２３を切断または削除すると、第３の内部電極３０５は第２の外部電極２２と電気的に分断され容量Ｃ９およびＣ１０が減じ、第１の外部電極２１と第２の外部電極２２との間の容量は、Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４＋Ｃ５＋Ｃ６＋Ｃ７＋Ｃ８となる。同様に、図４に示す等価回路図のＢ部分である第３の内部電極３０４と第３の内部電極３０３との間の個所で第３の外部電極２３を切断または削除すると、第３の内部電極３０４および３０５は第２の外部電極２２と電気的に分断され容量Ｃ７、Ｃ８、Ｃ９およびＣ１０が減じ、第１の外部電極２１と第２の外部電極２２との間の容量は、Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４＋Ｃ５＋Ｃ６となる。同様に、順次、第３の外部電極２３の切断個所を変えることにより、第１の外部電極２１と第２の外部電極２２との間の容量は、Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４、Ｃ１＋Ｃ２と変えることができる。
【００３０】
なお、本実施の形態１では、説明および理解を容易にするため誘電体層の数を１０層の場合を例として説明したが、誘電体層の数をさらに多くすることにより容量をさらに多段階に変えることができる。
【００３１】
したがって、トリミング用の外部電極２３を所望の位置で切断または削除すれば、初期値から多段階にコンデンサの容量を減らし調整することができ、容量の調整が可能な積層セラミックコンデンサとなる。
【００３２】
なお、トリミング用の外部電極２３を切断または削除は、カッターやレーザーによる切断、リューター等の切削工具やサンドブラスト法による切削等の種々の方法により行うことができるが、レーザーによる切断は、精密で微細な加工が可能であり切断屑等による汚染が無く自動化が容易であるなど最も適した方法である。
【００３３】
また、図５は本実施の形態１における積層セラミックコンデンサを回路基板に実装した状態の斜視図である。図５に示すように、従来の静電容量が固定の積層セラミックコンデンサと同様に、回路基板５０上の配線導体５１および５２と容量を取り出すための外部電極である第１の外部電極２１および第２の外部電極２２とをはんだ付け５３等により接続固定する。またこの時、積層体１０の側面に設けたトリミング用の第３の外部電極２３は、回路基板５０に平行な上面となるように実装する。第３の外部電極２３を回路基板５０に平行な上面となるように実装することにより、第３の外部電極２３の削除または切断が容易となり、容量調整の高速化、高精度化が可能となる。そして、本発明の積層セラミックコンデンサを他の電気回路部品とともに回路基板に実装した状態で電気回路の特性を測定し、測定結果に応じて第３の外部電極２３をレーザー等により切断し容量調整して所望の電気特性を得ることができ、電気特性の調整の自動化が図れる。
【００３４】
なお、トリミング用の第３の外部電極２３を切断した後、切断した部位を樹脂等で被覆して絶縁性の維持を図ることが好ましいが、特に問題がなければ対策を図らなくても構わない。
【００３５】
続いて、本発明の実施の形態１における積層セラミックコンデンサの製造方法について説明する。
【００３６】
まず、チタン酸バリウムを主成分とするセラミック粉末と有機バインダからなるセラミック生シートを作製し準備した。この時、セラミック生シートの厚みは約５０μｍとした。
【００３７】
次に、上記セラミック生シートを複数枚積層して下側の無効層を形成した。続いて、この無効層上にニッケルを主成分とする金属ペーストを用いスクリーン印刷法で、図１に示した形状の下最外層の第１の内部電極１０１となる導体層を形成した。続いて、上記セラミック生シートを積層し、この上にニッケルを主成分とする金属ペーストを用いスクリーン印刷法で第２の内部電極２０１として図１に示した形状の導体層を形成した。さらに、上記セラミック生シートを積層し、この上にニッケルを主成分とする金属ペーストを用いスクリーン印刷法で第１の内部電極１０２として図１に示した形状の導体層を形成した。さらに続いて、上記セラミック生シートを積層し、この上にニッケルを主成分とする金属ペーストを用いスクリーン印刷法で第３の内部電極３０２として図１に示した形状の導体層を形成した。これらの導体層の印刷、セラミック生シートの積層を交互に所望の回数繰り返した。そして、この上に上最外層の第１の内部電極１０６となる導体層を形成した。続いて、上記セラミック生シートを複数枚積層して上側の無効層を形成し積層体ブロックを得た。
【００３８】
なお、導体層の厚みは約２．５μｍとした。また、印刷した導体層のパターンは、切断した後に図１に示した形状となるよう図示した形状を多数個を縦横に配列したパターン形状とした。
【００３９】
次に、上記積層体ブロックを所望の寸法に切断分離して、個片の生チップとした。この生チップを窒素ガス中で加熱して脱バインダ処理した後、ニッケルが酸化されない窒素水素の混合ガス雰囲気中で１３００℃まで加熱して焼成し焼結体を得た。
【００４０】
次に、上記焼結体を面取して焼結体の表面に内部電極を完全に露出させ図２の積層体１０を得た。続いて、積層体１０の両端面１０ｃ、１０ｄおよび側面１０ｅに銅を主成分とする電極ペーストを塗布した後、８００℃の窒素雰囲気中で焼付けを行って第１の外部電極２１および第２の外部電極２２とトリミング用の第３の外部電極２３を形成し、この上にニッケルめっき、はんだめっきを施し、図３に示した本実施の形態１における積層セラミックコンデンサを作製した。
【００４１】
作製した本実施の形態１における積層セラミックコンデンサは、長手方向寸法が２．０ｍｍ、幅方向寸法が１．２５ｍｍ、厚み方向寸法が１．２５ｍｍで、静電容量が５００ｐＦであった。
【００４２】
（実施の形態２）
以下、実施の形態２を用いて、本発明の特に請求項４、請求項５および請求項６に記載の発明について説明する。
【００４３】
以下、本発明の実施の形態２について図面を参照して説明する。図６は本発明の実施の形態２における積層セラミックコンデンサの内部電極の構造を示す模式的分解斜視図、図７は本発明の実施の形態２における積層セラミックコンデンサの積層体の斜視図、図８は本発明の実施の形態２における積層セラミックコンデンサの斜視図である。
【００４４】
図６〜図８において、６０は積層体、７１は第１の外部電極、７２は第２の外部電極、７３および７４は第３の外部電極、９００〜９２０は誘電体層、６０１〜６１１は第１の内部電極、７０１は第２の内部電極、８０２〜８１０および８１２〜８２０は第３の内部電極である。ただし、図６において、誘電体層９０５〜９１５、第１の内部電極６０４〜６０８、第３の内部電極８０３〜８０８および８１３〜８１８は省略して図示せず。
【００４５】
本実施の形態２における積層セラミックコンデンサが上記実施の形態１と特に異なる点は、図６〜図８に示すように、第３の内部電極８０２〜８１０および８１２〜８２０の形状であり、またこの第３の内部電極８０２〜８１０および８１２〜８２０に接続する第３の外部電極７３および７４の形状である。本実施の形態２における積層セラミックコンデンサについて、以下に説明する。
【００４６】
本実施の形態２における積層セラミックコンデンサは、図８に示すように、特に、トリミング用として２つの第３の外部電極７３および７４を積層体６０の側面に独立させて設けられている。
【００４７】
また、図６〜図８に示すように、内部電極は、第１の外部電極７１のみに電気的に接続する第１の内部電極６０１〜６１１と、第２の外部電極７２と第３の外部電極７３および７４に電気的に接続する第２の内部電極７０１と、第３の外部電極７３のみに電気的に接続する第３の内部電極８０２〜８１０と、第３の外部電極７４のみに電気的に接続する第３の内部電極８１２〜８２０とを有する構成とし、容量を取り出すための一方の外部電極である第２の外部電極７２とこれに接続し容量を形成すべき第３の内部電極８０２〜８１０および８１２〜８２０とは、第２の内部電極７０１と第３の外部電極７３および７４とを介して電気的に接続した構成としている。
【００４８】
そして特に、図６〜図８に示すように、第３の内部電極８１２〜８２０のそれぞれの面積は、第３の内部電極８０２〜８１０のそれぞれの面積の約１０分の１として、第１の内部電極６０１〜６１１と第３の内部電極８０２〜８１０とが誘電体層９０１〜９２０を挟んで得られる一層当りの容量が大きい高容量部に接続するトリミング用の第３の外部電極７３と、第１の内部電極６０１〜６１１と第３の内部電極８１２〜８２０とが誘電体層９０１〜９２０を挟んで得られる一層当りの容量が小さい低容量部に接続するトリミング用の第３の外部電極７４とからなるという構成として、低容量部の一層当りの容量は高容量部の一層当りの容量の約１０分の１であるという構成としている。
【００４９】
次に、上記の本実施の形態２における積層セラミックコンデンサが、静電容量をほぼ連続的に調整でき広範囲でしかも精度の良い容量調整が可能な積層セラミックコンデンサであることおよびその容量調整方法について説明する。
【００５０】
図９は、上記図６〜図８に示した本実施の形態２における積層セラミックコンデンサの模式的な等価回路図である。
【００５１】
図９に示す等価回路図のように、本実施の形態２における積層セラミックコンデンサの容量調整前の容量は、誘電体層を挟んで対向する内部電極によって形成される各容量が並列接続された構造であり、容量を取り出すための第１の外部電極７１と第２の外部電極７２との間で形成される全体の容量は各容量の総和である。
【００５２】
具体的に説明すれば、例えば、第１の内部電極６０１と第２の内部電極７０１とが誘電体層９０１を挟んで形成される容量をＣ２１、第１の内部電極６０２と第２の内部電極７０１とが誘電体層９０２を挟んで形成される容量をＣ２２としこれらの容量をそれぞれ５５ｐＦとすると、第２の内部電極７０１が形成する２層の容量は計１１０ｐＦである。
【００５３】
第１の内部電極６０２と第３の内部電極８０２とが誘電体層９０３を挟んで形成される容量をＣ３１、第１の内部電極６０３と第３の内部電極８０２とが誘電体層９０４を挟んで形成される容量をＣ３２、順次同様に、第１の内部電極６１１と第３の内部電極８１０とが誘電体層９２０を挟んで形成される容量をＣ４８としこれらの容量をそれぞれ５０ｐＦとすると、第３の内部電極８０２〜８１０が形成する１８層の高容量部の容量は計９００ｐＦである。
【００５４】
そして、第１の内部電極６０２と第３の内部電極８１２とが誘電体層９０３を挟んで形成される容量をＣ５１、第１の内部電極６０３と第３の内部電極８１２とが誘電体層９０４を挟んで形成される容量をＣ５２、順次同様に、第１の内部電極６１１と第３の内部電極８２０とが誘電体層９２０を挟んで形成される容量をＣ６８としこれらの容量をそれぞれ５ｐＦとすると、第３の内部電極８１２〜８２０が形成する１８層の低容量部の容量は計９０ｐＦである。
【００５５】
したがって、この場合、本実施の形態２における積層セラミックコンデンサの容量調整前の容量は、各容量の総和である１１００ｐＦとなっている。
【００５６】
そして、上記したように容量を取り出すための一方の外部電極である第２の外部電極７２とこれに接続し容量を形成すべき第３の内部電極８０２〜８１０および８１２〜８２０とは、第３の外部電極７３および７４そして第２の内部電極７０１を介して電気的に接続した構成としているので、トリミング用の第３の外部電極７３および７４を切断または削除することにより、並列接続された第３の内部電極の一部は第２の外部電極７２と電気的に分断され静電容量が減じることとなる。
【００５７】
例えば具体的に、高容量部の第３の内部電極８０８と第３の内部電極８０９とが接続する部分の間の第３の外部電極７３、つまり、図９に示す等価回路図のＤ部分に相当する個所で第３の外部電極７３を切断または削除すると、第３の内部電極８０９および８１０は第２の外部電極７２と電気的に分断され、Ｃ４５〜Ｃ４８すなわち容量２００ｐＦが減じ、９００ｐＦとなる。また加えて、低容量部の第３の内部電極８１４と第３の内部電極８１５とが接続する部分の間の第３の外部電極７４、つまり、図９に示す等価回路図のＥ部分に相当する個所で第３の外部電極７４を切断または削除すると、第３の内部電極８１５〜８２０は第２の外部電極７２と電気的に分断され、Ｃ５７〜Ｃ６８すなわち容量６０ｐＦが減じ、８４０ｐＦとなる。
【００５８】
上記したように、本実施の形態２における積層セラミックコンデンサは、高容量部の第３の内部電極が接続する第３の外部電極７３の切断または削除により１００ｐＦ単位で容量を減じることができ、また、低容量部の第３の内部電極が接続する第３の外部電極７４の切断または削除により１０ｐＦ単位で容量を減じることができる。そして、上記の例の場合の調整が可能な最小容量は、１１０ｐＦとなるので、１１００ｐＦから１１０ｐＦまで１０ｐＦ単位で容量がほぼ連続的に調整でき、広範囲でしかも精度良く容量の調整が可能な積層セラミックコンデンサとなる。
【００５９】
本実施の形態２における積層セラミックコンデンサの製造方法については、基本的プロセスは実施の形態１と同様であり、異なる点は、第３の内部電極の形状、第３の外部電極の形状、完成品の静電容量等であるので説明を省略する。
【００６０】
なお、上記実施の形態１および実施の形態２における積層セラミックコンデンサでは、誘電体としてチタン酸バリウムを主成分とするセラミック材料、内部電極としてニッケルを用いたが、他の材料を用いた場合でも同様な作用効果が得られる。
【００６１】
また、上記実施の形態１および実施の形態２における積層セラミックコンデンサでは、内部電極の形状、層数および配置、外部電極の形状および配置、完成品の寸法形状および静電容量等について、一例として具体的に説明したが、これらに限定されるものではなく、他の内部電極の形状、層数および配置、外部電極の形状および配置、完成品の寸法形状および静電容量であっても、本発明の基本的な構成を損なわなければ同様な作用効果が得られる。
【００６２】
また、上記実施の形態１および実施の形態２では、積層セラミックコンデンサとして単独の部品について説明したが、単独部品としての積層セラミックコンデンサに限定されるものではなく、コイル、抵抗等とともに積層セラミックコンデンサを内蔵した複合の積層セラミック部品にも応用でき、同様な作用効果が得られる。
【００６３】
【発明の効果】
以上のように本発明は、外部電極は容量を取り出すための第１の外部電極および第２の外部電極とトリミング用の第３の外部電極とを有するとともにそれぞれの外部電極が積層体の表面において電気的に非接続であり、内部電極は第１の外部電極のみに電気的に接続する第１の内部電極と、第２の外部電極と第３の外部電極とに電気的に接続する第２の内部電極と、第３の外部電極のみに電気的に接続する第３の内部電極とを有するという構成を備えることより、容量を取り出すための一方の外部電極である第２の外部電極とこれに接続し容量を形成すべき第３の内部電極とは、トリミング用の第３の外部電極そして第２の内部電極を介して電気的に接続した構成となるので、トリミング用の第３の外部電極を切断または削除することにより、並列接続された第３の内部電極の一部は第２の外部電極と電気的に分断され静電容量が減じることとなる。したがって、容量の調整が可能な積層セラミックコンデンサとなるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１における積層セラミックコンデンサの内部電極の構造を示す模式的分解斜視図
【図２】同積層セラミックコンデンサの積層体の斜視図
【図３】同積層セラミックコンデンサの斜視図
【図４】同積層セラミックコンデンサの模式的な等価回路図
【図５】同積層セラミックコンデンサを回路基板に実装した状態の斜視図
【図６】本発明の実施の形態２における積層セラミックコンデンサの内部電極の構造を示す模式的分解斜視図
【図７】同積層セラミックコンデンサの積層体の斜視図
【図８】同積層セラミックコンデンサの斜視図
【図９】同積層セラミックコンデンサの模式的な等価回路図
【符号の説明】
１０積層体
２１第１の外部電極
２２第２の外部電極
２３第３の外部電極
６０積層体
７１第１の外部電極
７２第２の外部電極
７３、７４第３の外部電極
１０１〜１０６第１の内部電極
２０１第２の内部電極
３０２〜３０５第３の内部電極
４００〜４１０誘電体層
６０１〜６１１第１の内部電極
７０１第２の内部電極
８０２〜８１０第３の内部電極
８１２〜８２０第３の内部電極
９００〜９２０誘電体層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer ceramic capacitor, and more particularly to a multilayer ceramic capacitor whose capacity can be adjusted and a method for adjusting the capacity thereof.
[0002]
[Prior art]
In recent years, electronic components have been downsized along with downsizing of electronic devices. In mounting electronic components, surface mounting using chip components is the mainstream, and multilayer ceramic capacitors are widely used as capacitors suitable for this application. However, in the conventional multilayer ceramic capacitor, it is difficult to adjust the capacitance after mounting on the circuit board.
[0003]
On the other hand, a trimmer capacitor with a rotation mechanism is mainly used as a capacitor for adjusting the capacitance, and the capacitance is adjusted by rotating the rotating portion with a precision driver or the like. When a trimmer capacitor with a rotating mechanism is used, the mounting area is larger than that of a multilayer ceramic capacitor, which hinders downsizing of electronic devices. Further, since the adjustment by the rotation mechanism is a mechanical adjustment, it is difficult to automate and increase the speed, and there is a problem that the capacity after the adjustment changes with time due to the deviation of the rotation mechanism portion.
[0004]
Therefore, JP-A-6-275462 has been proposed as a multilayer ceramic capacitor capable of adjusting the capacitance. The multilayer ceramic capacitor capable of adjusting the capacitance disclosed in JP-A-6-275462 has a trimming terminal provided on a side surface of the multilayer body, and the trimming terminal is electrically connected to one internal electrode, The side surface of the laminate is connected to one external electrode.
[0005]
[Problems to be solved by the invention]
However, in the above-described conventional multilayer ceramic capacitor capable of adjusting the capacity, the trimming terminal is connected to one external electrode on the side surface of the multilayer body. It is necessary to form a conductor that connects to the electrode, and there is a problem that the manufacturing process is complicated and difficult, and when adjusting the capacity after mounting on the circuit board by soldering, continuous trimming to the external electrode Since the terminals are also soldered and the solder is attached, it is difficult to remove or cut the trimming terminals when adjusting the capacity, which makes it difficult to increase the speed and accuracy.
[0006]
The present invention solves the above-described conventional problems, is easy to manufacture, and can be easily adjusted even when used mounted on a circuit board, and is suitable for high-speed and high-precision capacity adjustment. An object of the present invention is to provide a multilayer ceramic capacitor and a method for adjusting the capacity thereof.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, the present invention has the following configuration.
[0008]
The invention according to claim 1 of the present invention is a multilayer ceramic capacitor comprising a laminate in which dielectric layers and internal electrodes are alternately laminated, and an external electrode provided on the surface of the laminate. The external electrode has a first external electrode and a second external electrode for taking out the capacitance, and a third external electrode for trimming, and each external electrode is electrically disconnected on the surface of the laminate. The internal electrode is electrically connected only to the first external electrode, the second internal electrode is electrically connected to the second external electrode and the third external electrode; A third internal electrode that is electrically connected only to the external electrode, and the second internal electrode is one, And the second internal electrode is provided at a position facing the outermost layer of the first internal electrode across the dielectric layer, All of the third internal electrodes are configured to be electrically connected to the one second internal electrode through the third external electrode, whereby one external electrode for taking out the capacitance is provided. The second external electrode and the third internal electrode to be connected to form a capacitor are electrically connected via the third external electrode for trimming and the second internal electrode. Therefore, by cutting or deleting the third external electrode for trimming, a part of the third internal electrode connected in parallel is electrically separated from the second external electrode, and the capacitance is reduced. . Therefore, an effect of obtaining a multilayer ceramic capacitor capable of adjusting the capacitance can be obtained.
[0009]
In addition, the first and second external electrodes for taking out the capacitance and the third external electrode for trimming are both electrically disconnected on the surface of the laminate and are provided independently. During the production, the external electrodes for trimming can be easily formed, and even when the capacitance is adjusted after mounting on the circuit board by soldering, the external electrodes for trimming do not adhere to the solder for trimming. It is easy to delete or cut the external electrode, and an effect of obtaining a multilayer ceramic capacitor capable of speeding up and adjusting the capacity can be obtained.
[0010]
In the invention described in claim 2 of the present invention, in particular, the laminated body has a substantially rectangular parallelepiped shape, a plane parallel to the internal electrodes is a pair of main surfaces, a surface from which the first internal electrodes are exposed, and a plane parallel to the surfaces. The first external electrode and the second external electrode are provided on the pair of end surfaces, respectively, and the third external electrode is provided on the side surface. As a result, the external electrode for taking out the shape and capacitance can be made the same as a conventional multilayer ceramic capacitor with a fixed capacitance, so that it can be easily mounted on a circuit board, etc. When adjusting the capacitance after mounting, trimming external electrodes can be easily removed or cut by mounting so that the trimming external electrodes provided on the side surfaces of the laminate are on the top surface parallel to the circuit board. Faster capacity adjustment, effect that high accuracy is laminated ceramic capacitor capable obtained.
[0011]
The invention described in claim 3 of the present invention has a configuration in which, in particular, the third external electrode has a shape in which a portion connected to the second internal electrode can be identified. The part of the external electrode that is connected to the third internal electrode and is cut or deleted for capacity adjustment can be easily identified, and the part connected to the second internal electrode that should not be cut or deleted is accidentally cut or deleted. The effect that there is nothing to do is obtained.
[0012]
In the invention according to claim 4 of the present invention, in particular, the high capacity portion having a large capacity per layer obtained by sandwiching the dielectric layer between the first internal electrode and the third internal electrode and the capacity per layer are obtained. It has a configuration that consists of a small low-capacitance part, which makes it possible to adjust the capacitance almost continuously, and to obtain the effect of being a multilayer ceramic capacitor capable of adjusting the capacitance over a wide range and with high accuracy. It is done.
[0013]
The invention according to claim 5 of the present invention particularly has a configuration in which the capacity per layer of the low capacity part is about one-tenth of the capacity per layer of the high capacity part. The effect is obtained that the capacitance can be adjusted almost continuously, and the multilayer ceramic capacitor can be adjusted over a wide range and with high accuracy.
[0014]
The invention according to claim 6 of the present invention particularly has a configuration in which a plurality of third external electrodes are provided, whereby the degree of freedom of capacitance adjustment is high and the capacitance is substantially continuous. Thus, the effect of obtaining a multilayer ceramic capacitor capable of adjusting the capacitance in a wide range and with high accuracy can be obtained.
[0015]
The invention described in claim 7 of the present invention, in particular, by using the multilayer ceramic capacitor capable of adjusting the capacity described in claim 1, by partially deleting or cutting the third external electrode for trimming, This is a method for adjusting the capacitance of a multilayer ceramic capacitor that adjusts the capacitance to a desired value. By using this method, unlike the case of using a trimmer capacitor with a rotating mechanism, it is mounted in the same way as a conventional multilayer ceramic capacitor with a fixed capacitance. The area and the size of the electronic device can be reduced, and the effect of automating capacity adjustment and facilitating speeding-up can be obtained.
[0016]
The invention according to claim 8 of the present invention is a capacitance adjusting method for a multilayer ceramic capacitor, in which the capacitance is adjusted to a desired value by deleting or cutting the third external electrode for trimming by a laser. With this, the removal or cutting of the external electrode for trimming is performed by a laser, so that fine processing can be performed at high speed, capacity adjustment can be automated and speeded up easily, and high accuracy can be achieved. It is done.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
Hereinafter, the first, second, third, seventh and eighth aspects of the present invention will be described with reference to the first embodiment.
[0018]
Embodiment 1 of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic exploded perspective view showing the structure of an internal electrode of a multilayer ceramic capacitor according to Embodiment 1 of the present invention. FIG. 2 is a perspective view of the multilayer body of the multilayer ceramic capacitor according to Embodiment 1 of the present invention. FIG. 3 is a perspective view of the multilayer ceramic capacitor according to Embodiment 1 of the present invention.
[0019]
1-3, 10 is a laminated body, 21 is a 1st external electrode, 22 is a 2nd external electrode, 23 is a 3rd external electrode, 101-106 is a 1st internal electrode, 201 is 2nd The internal electrodes 302 to 305 are third internal electrodes, and 400 to 410 are dielectric layers.
[0020]
As shown in FIG. 3, the multilayer ceramic capacitor according to the first embodiment takes out a laminated body 10 in which dielectric layers and internal electrodes are alternately laminated, and a capacitance provided on the surface of the laminated body 10. First external electrode 21 and second external electrode 22 and third external electrode 23 for trimming, and the external electrodes 21, 22, and 23 are electrically disconnected on the surface of the laminate 10. There are independent.
[0021]
As shown in FIGS. 1 to 3, the internal electrodes are the first internal electrodes 101 to 106 that are electrically connected only to the first external electrode 21, the second external electrode 22, and the third external electrode. The second internal electrode 201 that is electrically connected to the electrode 23 and the third internal electrodes 302 to 305 that are electrically connected only to the third external electrode 23, and one of the electrodes for taking out the capacitance The second external electrode 22, which is an external electrode, and the third internal electrodes 302 to 305 to be connected to form a capacitor are electrically connected via the third external electrode 23 and the second internal electrode 201. Connected configuration.
[0022]
1 to 3, the laminated body 10 has a substantially rectangular parallelepiped shape, and the surfaces 10a and 10b parallel to the internal electrodes are a pair of main surfaces, the surface 10c from which the first internal electrodes are exposed, and the surface 10c. A surface 10d where the second internal electrode 201 is exposed on a parallel surface is a pair of end surfaces, and the other surfaces 10e and 10f are a pair of side surfaces, and the second internal electrode 201 and the third internal electrode are formed on the one side surface 10e. The first external electrode 21 and the second external electrode 22 are provided on the pair of end faces 10c and 10d, respectively, and the third external electrode 23 is provided on the side face 10e.
[0023]
Furthermore, as shown in FIGS. 1 to 3, the third external electrode 23 for trimming is connected to the portion connected to the second internal electrode 201 and the third internal electrodes 302 to 305 for capacity adjustment. In order to make it easy to distinguish from a part to be cut or deleted, the side connected to the second internal electrode 201 is formed up to the end of the side surface 10e, and the side connected to the third internal electrodes 302 to 305 is the end. The shape does not form up to the part.
[0024]
Next, the multilayer ceramic capacitor according to the first embodiment described above will be described as a multilayer ceramic capacitor whose capacity can be adjusted, and its capacity adjustment method.
[0025]
FIG. 4 is a schematic equivalent circuit diagram of the multilayer ceramic capacitor according to the first embodiment shown in FIGS.
[0026]
As shown in the equivalent circuit diagram shown in FIG. 4, the capacitance before the capacitance adjustment of the multilayer ceramic capacitor according to the first embodiment is a structure in which capacitors formed by internal electrodes facing each other with a dielectric layer interposed therebetween are connected in parallel. The total capacity formed between the first external electrode 21 and the second external electrode 22 for taking out the capacity is the sum of the respective capacities.
[0027]
More specifically, the capacitance formed by the first internal electrodes 101 and 102 and the second internal electrode 201 sandwiching the dielectric layers 401 and 402 is defined as C1 and C2, and the first internal electrode 102 and 103 and the third internal electrode 302 are formed with the dielectric layers 403 and 404 sandwiched therebetween, and the capacitance is C3 and C4. Similarly, the first internal electrode 103 and 104 and the third internal electrode 303 are electrically connected to each other. Capacitances formed between the body layers 405 and 406 are C5 and C6, and capacitances formed by the first internal electrodes 104 and 105 and the third internal electrode 304 are sandwiched between the dielectric layers 407 and 408 are C7 and C8, when the capacitance formed by the first internal electrodes 105 and 106 and the third internal electrode 305 sandwiching the dielectric layers 409 and 410 is C9 and C10 , The total capacitance formed between the first external electrode 21 and the second external electrode 22 has a C1 + C2 + C3 + C4 + C5 + C6 + C7 + C8 + C9 + C10.
[0028]
As described above, the second external electrode 22 that is one of the external electrodes for taking out the capacitance and the third internal electrodes 302 to 305 that are connected to form a capacitance are the third external electrode 23. And since it is set as the structure electrically connected via the 2nd internal electrode 201, by cutting or deleting the 3rd external electrode 23 for trimming, a part of 3rd internal electrode connected in parallel is The second external electrode 22 is electrically disconnected and the capacitance is reduced.
[0029]
For example, specifically, at the portion corresponding to the third external electrode 23 between the portions where the third internal electrode 304 and the third internal electrode 305 are connected, that is, the portion corresponding to the portion A of the equivalent circuit diagram shown in FIG. When the third external electrode 23 is cut or deleted, the third internal electrode 305 is electrically separated from the second external electrode 22 and the capacitances C9 and C10 are reduced, and the first external electrode 21 and the second external electrode are reduced. The capacity between them is C1 + C2 + C3 + C4 + C5 + C6 + C7 + C8. Similarly, the third internal electrode 304 and the third internal electrode, which are part B of the equivalent circuit diagram shown in FIG. 303 When the third external electrode 23 is cut or deleted at a position between the third external electrode 23 and the third external electrode 22, the third internal electrodes 304 and 305 are electrically disconnected from the second external electrode 22, and the capacitances C 7, C 8, C 9 and C 10 are reduced. The capacitance between the first external electrode 21 and the second external electrode 22 is C1 + C2 + C3 + C4 + C5 + C6. Similarly, by sequentially changing the cutting position of the third external electrode 23, the capacitance between the first external electrode 21 and the second external electrode 22 can be changed to C1 + C2 + C3 + C4 and C1 + C2.
[0030]
In the first embodiment, the case where the number of dielectric layers is 10 has been described as an example for ease of explanation and understanding. However, the capacitance can be further increased by increasing the number of dielectric layers. Can be changed to
[0031]
Therefore, if the trimming external electrode 23 is cut or deleted at a desired position, the capacitance of the capacitor can be reduced and adjusted in multiple stages from the initial value, and the multilayer ceramic capacitor can be adjusted.
[0032]
The trimming external electrode 23 can be cut or deleted by various methods such as cutting with a cutter or laser, cutting tool such as a leuter, or cutting by sandblasting, but laser cutting is precise and fine. It is the most suitable method because it can be processed easily and is not easily contaminated by cutting scraps and is easy to automate.
[0033]
FIG. 5 is a perspective view of the multilayer ceramic capacitor according to the first embodiment mounted on a circuit board. As shown in FIG. 5, similarly to the conventional multilayer ceramic capacitor having a fixed capacitance, the first external electrode 21 and the first external electrode 21 which are external electrodes for taking out the wiring conductors 51 and 52 on the circuit board 50 and the capacitance are provided. The two external electrodes 22 are connected and fixed by soldering 53 or the like. At this time, the third external electrode 23 for trimming provided on the side surface of the stacked body 10 is mounted so as to be an upper surface parallel to the circuit board 50. By mounting the third external electrode 23 so as to be an upper surface parallel to the circuit board 50, the third external electrode 23 can be easily deleted or cut, and the capacity adjustment can be speeded up and increased in accuracy. . Then, the characteristics of the electric circuit are measured in a state where the multilayer ceramic capacitor of the present invention is mounted on a circuit board together with other electric circuit components, and the third external electrode 23 is cut by a laser or the like according to the measurement result, and the capacitance is adjusted. Thus, desired electrical characteristics can be obtained, and adjustment of electrical characteristics can be automated.
[0034]
It is preferable to cut the third external electrode 23 for trimming and then cover the cut portion with a resin or the like to maintain insulation. However, if there is no particular problem, no measures may be taken. .
[0035]
Then, the manufacturing method of the multilayer ceramic capacitor in Embodiment 1 of this invention is demonstrated.
[0036]
First, a ceramic raw sheet made of a ceramic powder mainly composed of barium titanate and an organic binder was prepared and prepared. At this time, the thickness of the ceramic raw sheet was about 50 μm.
[0037]
Next, a plurality of the ceramic raw sheets were laminated to form a lower ineffective layer. Subsequently, a conductive layer serving as the first inner electrode 101 of the lowermost outermost layer having the shape shown in FIG. 1 was formed on the ineffective layer by a screen printing method using a metal paste mainly composed of nickel. Subsequently, the ceramic raw sheet was laminated, and a conductive layer having the shape shown in FIG. 1 was formed thereon as a second internal electrode 201 by screen printing using a metal paste containing nickel as a main component. Further, the ceramic raw sheets were laminated, and a conductive layer having the shape shown in FIG. 1 was formed as a first internal electrode 102 by screen printing using a metal paste mainly composed of nickel. Subsequently, the ceramic raw sheets were laminated, and a conductive layer having the shape shown in FIG. 1 was formed as a third internal electrode 302 by screen printing using a metal paste mainly composed of nickel. The printing of these conductor layers and the lamination of the ceramic green sheets were alternately repeated a desired number of times. Then, a conductor layer to be the uppermost outermost first internal electrode 106 was formed thereon. Subsequently, a plurality of the ceramic raw sheets were laminated to form an upper ineffective layer to obtain a laminate block.
[0038]
The thickness of the conductor layer was about 2.5 μm. Further, the printed pattern of the conductor layer was formed into a pattern shape in which a large number of shapes illustrated in FIG.
[0039]
Next, the laminated body block was cut and separated into a desired size to obtain individual raw chips. This raw chip was heated in nitrogen gas to remove the binder, and then heated to 1300 ° C. in a nitrogen-hydrogen mixed gas atmosphere in which nickel was not oxidized to obtain a sintered body.
[0040]
Next, the sintered body was chamfered, and the internal electrodes were completely exposed on the surface of the sintered body to obtain the laminate 10 of FIG. Subsequently, after applying an electrode paste mainly composed of copper to both end faces 10c, 10d and side faces 10e of the laminate 10, baking is performed in a nitrogen atmosphere at 800 ° C. to form the first external electrode 21 and the second external electrode 21. The external electrode 22 and the third external electrode 23 for trimming were formed, and nickel plating and solder plating were applied thereon, and the multilayer ceramic capacitor in the first embodiment shown in FIG. 3 was produced.
[0041]
The produced multilayer ceramic capacitor according to the first embodiment had a longitudinal dimension of 2.0 mm, a width dimension of 1.25 mm, a thickness dimension of 1.25 mm, and a capacitance of 500 pF.
[0042]
(Embodiment 2)
In the following, the second and second embodiments of the present invention will be described with reference to the second embodiment.
[0043]
Embodiment 2 of the present invention will be described below with reference to the drawings. FIG. 6 is a schematic exploded perspective view showing the structure of the internal electrode of the multilayer ceramic capacitor according to the second embodiment of the present invention. FIG. 7 is a perspective view of the multilayer body of the multilayer ceramic capacitor according to the second embodiment of the present invention. These are the perspective views of the multilayer ceramic capacitor in Embodiment 2 of this invention.
[0044]
6 to 8, 60 is a laminate, 71 is a first external electrode, 72 is a second external electrode, 73 and 74 are third external electrodes, 900 to 920 are dielectric layers, and 601 to 611 are A first internal electrode, 701 is a second internal electrode, and 802 to 810 and 812 to 820 are third internal electrodes. However, in FIG. 6, the dielectric layers 905 to 915, the first internal electrodes 604 to 608, the third internal electrodes 803 to 808 and 813 to 818 are not shown.
[0045]
The multilayer ceramic capacitor according to the second embodiment is particularly different from the first embodiment in the shapes of the third internal electrodes 802 to 810 and 812 to 820 as shown in FIGS. The shape of the third external electrodes 73 and 74 connected to the third internal electrodes 802 to 810 and 812 to 820 is shown. The multilayer ceramic capacitor according to the second embodiment will be described below.
[0046]
As shown in FIG. 8, the multilayer ceramic capacitor according to the second embodiment is provided with two third external electrodes 73 and 74 that are independently provided on the side surface of the multilayer body 60 for trimming.
[0047]
As shown in FIGS. 6 to 8, the internal electrodes include first internal electrodes 601 to 611 that are electrically connected only to the first external electrode 71, the second external electrode 72, and the third external electrode. The second internal electrode 701 electrically connected to the electrodes 73 and 74, the third internal electrodes 802 to 810 electrically connected only to the third external electrode 73, and the third external electrode 74 only Third internal electrodes 812 to 820 that are connected to each other, the second external electrode 72 that is one of the external electrodes for taking out the capacitance, and the third internal electrode that is connected to this to form a capacitance 802 to 810 and 812 to 820 are configured to be electrically connected via the second internal electrode 701 and the third external electrodes 73 and 74.
[0048]
In particular, as shown in FIGS. 6 to 8, the area of each of the third internal electrodes 812 to 820 is about 1/10 of the area of each of the third internal electrodes 802 to 810. A third external electrode 73 for trimming in which the internal electrodes 601 to 611 and the third internal electrodes 802 to 810 are connected to a high-capacity portion having a large capacitance per layer obtained by sandwiching the dielectric layers 901 to 920; A third external electrode for trimming in which the first internal electrodes 601 to 611 and the third internal electrodes 812 to 820 are connected to the low capacitance portion having a small capacitance per layer obtained by sandwiching the dielectric layers 901 to 920. 74, the capacity per layer of the low capacity part is about 1/10 of the capacity per layer of the high capacity part.
[0049]
Next, the multilayer ceramic capacitor according to the second embodiment described above is a multilayer ceramic capacitor in which the capacitance can be adjusted almost continuously and the capacitance can be adjusted over a wide range and with high accuracy. To do.
[0050]
FIG. 9 is a schematic equivalent circuit diagram of the multilayer ceramic capacitor according to the second embodiment shown in FIGS.
[0051]
As shown in the equivalent circuit diagram shown in FIG. 9, the capacitance before the capacitance adjustment of the multilayer ceramic capacitor according to the second embodiment is a structure in which capacitors formed by internal electrodes facing each other with a dielectric layer interposed therebetween are connected in parallel. The total capacitance formed between the first external electrode 71 and the second external electrode 72 for taking out the capacitance is the sum of the respective capacitances.
[0052]
More specifically, for example, the capacitance formed by sandwiching the dielectric layer 901 between the first internal electrode 601 and the second internal electrode 701 is C21, and the first internal electrode 602 and the second internal electrode When the capacitance formed between the dielectric layer 902 and C701 is C22 and these capacitances are 55 pF, the capacitance of the two layers formed by the second internal electrode 701 is 110 pF in total.
[0053]
The capacitance formed by the first internal electrode 602 and the third internal electrode 802 sandwiching the dielectric layer 903 is C31, and the first internal electrode 603 and the third internal electrode 802 sandwich the dielectric layer 904. In the same manner, the capacitance formed by C32, and sequentially, the capacitance formed by the first internal electrode 611 and the third internal electrode 810 sandwiching the dielectric layer 920 is C48, and these capacitances are each 50 pF. The capacity of the high-capacity portion of the 18 layers formed by the third internal electrodes 802 to 810 is 900 pF in total.
[0054]
The capacitor in which the first internal electrode 602 and the third internal electrode 812 are formed with the dielectric layer 903 sandwiched therebetween is C51, and the first internal electrode 603 and the third internal electrode 812 are the dielectric layer 904. The capacitance formed by sandwiching the dielectric layer 920 between the first internal electrode 611 and the third internal electrode 820 is C68, and the capacitance is 5 pF, respectively. Then, the capacity of the low-capacity portion of the 18 layers formed by the third internal electrodes 812 to 820 is 90 pF in total.
[0055]
Therefore, in this case, the capacitance before capacitance adjustment of the multilayer ceramic capacitor according to the second embodiment is 1100 pF, which is the sum of the respective capacitances.
[0056]
As described above, the second external electrode 72, which is one of the external electrodes for taking out the capacitance, and the third internal electrodes 802 to 810 and 812 to 820 to be connected to form the capacitance are the third Since the third external electrodes 73 and 74 for trimming are cut or deleted, the third external electrodes 73 and 74 are connected in parallel. A part of the internal electrode 3 is electrically disconnected from the second external electrode 72 and the capacitance is reduced.
[0057]
For example, specifically, in the third external electrode 73 between the portions where the third internal electrode 808 and the third internal electrode 809 of the high capacity portion are connected, that is, in the D portion of the equivalent circuit diagram shown in FIG. When the third external electrode 73 is cut or deleted at a corresponding position, the third internal electrodes 809 and 810 are electrically disconnected from the second external electrode 72, and C45 to C48, that is, the capacitance of 200 pF is reduced to 900 pF. . In addition, it corresponds to the third external electrode 74 between the portions where the third internal electrode 814 and the third internal electrode 815 of the low capacitance portion are connected, that is, the E portion of the equivalent circuit diagram shown in FIG. When the third external electrode 74 is cut or deleted at such a place, the third internal electrodes 815 to 820 are electrically separated from the second external electrode 72, and C57 to C68, that is, the capacitance of 60 pF is reduced to 840 pF.
[0058]
As described above, in the multilayer ceramic capacitor according to the second embodiment, the capacitance can be reduced in units of 100 pF by cutting or deleting the third external electrode 73 connected to the third internal electrode of the high-capacity part. The capacitance can be reduced in units of 10 pF by cutting or deleting the third external electrode 74 connected to the third internal electrode of the low capacitance portion. Since the minimum capacity that can be adjusted in the case of the above example is 110 pF, the capacity can be adjusted almost continuously in units of 10 pF from 1100 pF to 110 pF, and the multilayer ceramic can adjust the capacity over a wide range with high accuracy. It becomes a capacitor.
[0059]
The manufacturing method of the multilayer ceramic capacitor in the second embodiment is the same as that in the first embodiment except for the shape of the third internal electrode, the shape of the third external electrode, and the finished product. Description of the capacitance is omitted.
[0060]
In the multilayer ceramic capacitors according to the first and second embodiments, the ceramic material mainly composed of barium titanate is used as the dielectric, and nickel is used as the internal electrode. However, the same applies when other materials are used. Effects can be obtained.
[0061]
Further, in the multilayer ceramic capacitor in the first embodiment and the second embodiment, the shape of the internal electrode, the number and arrangement of the layers, the shape and arrangement of the external electrode, the dimensional shape and capacitance of the finished product, and the like are concretely shown as an example. However, the present invention is not limited to these, and the present invention is applicable to other internal electrode shapes, number of layers and arrangements, external electrode shapes and arrangements, finished product dimensional shapes and capacitances. The same effects can be obtained if the basic structure of the above is not impaired.
[0062]
In the first embodiment and the second embodiment, a single component has been described as the multilayer ceramic capacitor. However, the present invention is not limited to the multilayer ceramic capacitor as a single component. It can be applied to built-in composite multilayer ceramic parts, and the same effects can be obtained.
[0063]
【The invention's effect】
As described above, according to the present invention, the external electrode has the first external electrode and the second external electrode for taking out the capacitance, and the third external electrode for trimming, and each external electrode is formed on the surface of the laminate. The second internal electrode is electrically disconnected, and the internal electrode is electrically connected only to the first external electrode, and the second internal electrode is electrically connected to the second external electrode and the third external electrode. A second external electrode that is one of the external electrodes for taking out the capacitance, and a third internal electrode that is electrically connected only to the third external electrode. The third internal electrode to be connected to the capacitor and to form a capacitor is electrically connected via the third external electrode for trimming and the second internal electrode, so that the third external electrode for trimming is used. By cutting or removing the electrode Some of the third internal electrodes which are connected in parallel so that the capacitance is electrically separated and second external electrodes reduces. Therefore, there is an effect that the multilayer ceramic capacitor is capable of adjusting the capacitance.
[Brief description of the drawings]
FIG. 1 is a schematic exploded perspective view showing a structure of an internal electrode of a multilayer ceramic capacitor according to a first embodiment of the present invention.
FIG. 2 is a perspective view of a multilayer body of the multilayer ceramic capacitor.
FIG. 3 is a perspective view of the same multilayer ceramic capacitor.
FIG. 4 is a schematic equivalent circuit diagram of the multilayer ceramic capacitor.
FIG. 5 is a perspective view of the multilayer ceramic capacitor mounted on a circuit board.
6 is a schematic exploded perspective view showing the structure of the internal electrode of the multilayer ceramic capacitor according to Embodiment 2 of the present invention. FIG.
FIG. 7 is a perspective view of a multilayer body of the multilayer ceramic capacitor.
FIG. 8 is a perspective view of the same multilayer ceramic capacitor.
FIG. 9 is a schematic equivalent circuit diagram of the multilayer ceramic capacitor.
[Explanation of symbols]
10 Laminate
21 First external electrode
22 Second external electrode
23 Third external electrode
60 Laminate
71 First external electrode
72 Second external electrode
73, 74 Third external electrode
101-106 1st internal electrode
201 Second internal electrode
302 to 305 third internal electrode
400-410 dielectric layer
601-611 1st internal electrode
701 Second internal electrode
802 to 810 Third internal electrode
812 to 820 Third internal electrode
900-920 dielectric layer

Claims

誘電体層と内部電極とが交互に積層された積層体と、この積層体の表面に設けられた外部電極とを備えた積層セラミックコンデンサであって、前記外部電極は容量を取り出すための第１の外部電極および第２の外部電極とトリミング用の第３の外部電極とを有するとともにそれぞれの外部電極が前記積層体の表面において電気的に非接続であり、前記内部電極は第１の外部電極のみに電気的に接続する第１の内部電極と、第２の外部電極と第３の外部電極とに電気的に接続する第２の内部電極と、第３の外部電極のみに電気的に接続する第３の内部電極とを有し、前記第２の内部電極は一つであり、かつ前記第２の内部電極は前記誘電体層を挟んで前記第１の内部電極の最外層と対向する位置に設けたものであり、前記第３の内部電極は全て前記第３の外部電極を介して前記一つの第２の内部電極に電気的に接続した積層セラミックコンデンサ。A multilayer ceramic capacitor comprising a laminated body in which dielectric layers and internal electrodes are alternately laminated, and an external electrode provided on the surface of the laminated body, wherein the external electrode is a first for taking out a capacitance. And the third external electrode for trimming and each external electrode is electrically disconnected on the surface of the laminate, and the internal electrode is the first external electrode. Only the first internal electrode electrically connected only to the second external electrode electrically connected to the second external electrode and the third external electrode, and electrically connected only to the third external electrode The second internal electrode is opposite to the outermost layer of the first internal electrode with the dielectric layer in between. are those provided in position, the third internal electrodes are all Serial third multilayer ceramic capacitor through an external electrode electrically connected to the second internal electrodes of the one.

積層体は略直方体形状であり、内部電極と平行な面を一対の主面、第１の内部電極が露出する面とこれと平行な面を一対の端面、他の面を一対の側面として、第１の外部電極および第２の外部電極はそれぞれ一対の端面に設けられ、第３の外部電極は側面に設けられた請求項１に記載の積層セラミックコンデンサ。 The laminated body has a substantially rectangular parallelepiped shape, a plane parallel to the internal electrode is a pair of main surfaces, a surface where the first internal electrode is exposed and a plane parallel to the pair are end surfaces, and the other surfaces are a pair of side surfaces. The multilayer ceramic capacitor according to claim 1, wherein the first external electrode and the second external electrode are each provided on a pair of end faces, and the third external electrode is provided on a side face.

第３の外部電極は、第２の内部電極に接続する部位が識別できる形状である請求項１に記載の積層セラミックコンデンサ。 The multilayer ceramic capacitor according to claim 1, wherein the third external electrode has a shape capable of identifying a portion connected to the second internal electrode.

第１の内部電極と第３の内部電極とが誘電体層を挟んで得られる一層当りの容量が大きい高容量部と前記一層当りの容量が小さい低容量部とからなる請求項１に記載の積層セラミックコンデンサ。 The first internal electrode and the third internal electrode are composed of a high-capacity portion having a large capacitance per layer and a low-capacitance portion having a small capacitance per layer obtained by sandwiching the dielectric layer. Multilayer ceramic capacitor.

低容量部の一層当りの容量は高容量部の一層当りの容量の約１０分の１である請求項４に記載の積層セラミックコンデンサ。 5. The multilayer ceramic capacitor according to claim 4, wherein the capacity per layer of the low-capacitance part is about one-tenth of the capacity per layer of the high-capacity part.

第３の外部電極を複数個設けた請求項１に記載の積層セラミックコンデンサ。 The multilayer ceramic capacitor according to claim 1, wherein a plurality of third external electrodes are provided.

誘電体層と内部電極とが交互に積層された積層体と、この積層体の表面に設けられた外部電極とを備えた積層セラミックコンデンサであって、前記外部電極は容量を取り出すための第１の外部電極および第２の外部電極とトリミング用の第３の外部電極とを有するとともにそれぞれの外部電極が前記積層体の表面において電気的に非接続であり、前記内部電極は第１の外部電極のみに電気的に接続する第１の内部電極と、第２の外部電極と第３の外部電極に電気的に接続する第２の内部電極と、第３の外部電極のみに電気的に接続する第３の内部電極とを有し、前記第２の内部電極は一つであり、かつ前記第２の内部電極は前記誘電体層を挟んで前記第１の内部電極の最外層と対向する位置に設けたものであり、前記第３の内部電極は全て前記第３の外部電極を介して前記一つの第２の内部電極に電気的に接続した積層セラミックコンデンサを用い、前記第３の外部電極を部分的に削除または切断することにより、静電容量を所望の値に調整する積層セラミックコンデンサの容量調整方法。A multilayer ceramic capacitor comprising a laminated body in which dielectric layers and internal electrodes are alternately laminated, and an external electrode provided on the surface of the laminated body, wherein the external electrode is a first for taking out a capacitance. And the third external electrode for trimming and each external electrode is electrically disconnected on the surface of the laminate, and the internal electrode is the first external electrode. A first internal electrode that is electrically connected only to the second internal electrode, a second internal electrode that is electrically connected to the second external electrode and the third external electrode, and an electrical connection only to the third external electrode A third internal electrode, and the second internal electrode is one, and the second internal electrode is positioned opposite to the outermost layer of the first internal electrode with the dielectric layer interposed therebetween. are those provided in all the third inner electrode before Using a multilayer ceramic capacitor electrically connected to the one second internal electrode via a third external electrode, the capacitance is desired by partially removing or cutting the third external electrode. To adjust the capacitance of the multilayer ceramic capacitor.

第３の外部電極の削除または切断はレーザーにより行う請求項７に記載の積層セラミックコンデンサの容量調整方法。 The method for adjusting the capacitance of a multilayer ceramic capacitor according to claim 7, wherein the third external electrode is deleted or cut by a laser.