JPH0737757A - Capacitor array - Google Patents
Capacitor arrayInfo
- Publication number
- JPH0737757A JPH0737757A JP17914693A JP17914693A JPH0737757A JP H0737757 A JPH0737757 A JP H0737757A JP 17914693 A JP17914693 A JP 17914693A JP 17914693 A JP17914693 A JP 17914693A JP H0737757 A JPH0737757 A JP H0737757A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- capacitor
- external connection
- sintered body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、複数のコンデンサユニ
ットが一個のセラミック焼結体を用いて一体的に構成さ
れているコンデンサアレイに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor array in which a plurality of capacitor units are integrally formed by using one ceramic sintered body.
【０００２】[0002]
【従来の技術】電子機器の小型化に伴い、電子部品の小
型化及び高密度実装化が進められている。例えば、コン
デンサでは、超小型の積層セラミックコンデンサが開発
されており、プリント回路基板上にこれらの超小型積層
セラミックコンデンサを多数実装してなる回路が実現さ
れている。2. Description of the Related Art With the miniaturization of electronic equipment, miniaturization and high-density mounting of electronic components are being promoted. For example, as capacitors, ultra-small monolithic ceramic capacitors have been developed, and circuits in which a large number of these ultra-small monolithic ceramic capacitors are mounted on a printed circuit board have been realized.
【０００３】また、電子部品の高密度実装を果たすため
に、複数のコンデンサを一体化してなるコンデンサアレ
イも用いられている。従来の積層セラミックコンデンサ
アレイとしては、共通電極と個別電極とを交互に、また
は行方向にのみ連続した電極と列方向にのみ連続した電
極を交互に積層し、素子の外縁部で電極の取り出しを行
う積層セラミックコンデンサや、セラミック層を介して
重なり合うように形成した内部電極の取り出しを素子内
部に設けたスルーホール電極によって行う積層セラミッ
クコンデンサアレイが知られている。Further, in order to achieve high density mounting of electronic parts, a capacitor array in which a plurality of capacitors are integrated is also used. In a conventional multilayer ceramic capacitor array, common electrodes and individual electrodes are alternately arranged, or electrodes that are continuous only in the row direction and electrodes that are continuous only in the column direction are alternately stacked, and the electrodes are taken out at the outer edge of the element. There is known a monolithic ceramic capacitor to be performed, and a monolithic ceramic capacitor array in which internal electrodes formed so as to overlap each other through a ceramic layer are taken out by a through hole electrode provided inside the element.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、従来の
積層セラミックコンデンサをプリント回路基板等の上に
実装する場合、コンデンサ素子よりも一回り大きなラン
ドを基板上に設ける必要があり、超小型積層セラミック
コンデンサを多数実装しようとすると、より大きなラン
ドが多数必要となり、高密度実装を実現することができ
ないという問題があった。However, when a conventional monolithic ceramic capacitor is mounted on a printed circuit board or the like, it is necessary to provide a land, which is slightly larger than the capacitor element, on the board. However, if a large number of lands are to be mounted, a larger number of larger lands are required, and there is a problem that high-density mounting cannot be realized.
【０００５】また、電極の取り出しを素子の外縁部で行
う積層セラミックコンデンサアレイにおいても、アレイ
素子よりも一回り大きなランドが必要となり、高密度実
装を実現することができないという問題があった。Further, even in the multilayer ceramic capacitor array in which the electrodes are taken out at the outer edge portion of the element, there is a problem that a land larger than the array element is required and high-density mounting cannot be realized.
【０００６】またスルーホール電極により電極の取り出
しが行われる積層セラミックコンデンサアレイにおいて
は、素子を小型化していくと、内部電極の面積に対する
スルーホール電極の断面積の割合が大きくなり、十分に
小型化を図ることができないという問題があった。Further, in the multilayer ceramic capacitor array in which the electrodes are taken out by the through-hole electrodes, as the elements are downsized, the ratio of the cross-sectional area of the through-hole electrodes to the area of the internal electrodes increases, and the size is sufficiently reduced. There was a problem that could not be achieved.
【０００７】本発明の目的は、このような従来の問題点
を解消し、素子の小型化を図ることができ、かつ高密度
実装可能なセラミックコンデンサアレイを提供すること
にある。An object of the present invention is to solve the above problems of the prior art, to provide a ceramic capacitor array capable of reducing the size of an element and enabling high-density mounting.
【０００８】[0008]
【課題を解決するための手段】本発明のコンデンサアレ
イは、セラミック焼結体内にセラミック層を介して厚み
方向に重なり合うように複数の内部電極を形成すること
により構成された複数のコンデンサユニットが焼結体内
にｍ行×ｎ列（但しｍ，ｎは２以上の整数）のマトリッ
クス状に並設された積層コンデンサアレイであり、各コ
ンデンサユニットの内部電極が、各コンデンサユニット
の両側において焼結体の一方面から厚み方向に延びる溝
または焼結体端面に交互に露出されており、かつ内部電
極に電気的に接続されるように溝の内面及び焼結体端面
に形成された連結電極と、各コンデンサユニットの焼結
体の一方面に設けられる外部接続用電極と、連結電極と
外部接続用電極との間を接続する引出し電極とを備え、
各コンデンサユニットの隣接する連結電極間が、絶縁層
により隔てられていることを特徴としている。In the capacitor array of the present invention, a plurality of capacitor units are formed by forming a plurality of internal electrodes in a ceramic sintered body so as to overlap each other in the thickness direction through a ceramic layer. A multilayer capacitor array arranged in parallel in a matrix in a matrix of m rows × n columns (where m and n are integers of 2 or more), in which internal electrodes of each capacitor unit are sintered bodies on both sides of each capacitor unit. From one surface is alternately exposed to the groove or the sintered body end surface extending in the thickness direction, and a connecting electrode formed on the inner surface of the groove and the sintered body end surface so as to be electrically connected to the internal electrode, An external connection electrode provided on one surface of the sintered body of each capacitor unit, and a lead electrode connecting between the connection electrode and the external connection electrode,
It is characterized in that the adjacent connecting electrodes of each capacitor unit are separated by an insulating layer.
【０００９】[0009]
【作用】本発明に従うコンデンサアレイでは、複数のコ
ンデンサユニットがｍ行×ｎ列のマトリックス状に並設
されており、各コンデンサユニットの両側において内部
電極と電気的に接続されるように連結電極が設けられて
おり、この連結電極が、引出し電極によって、各コンデ
ンサユニットの焼結体の一方面に設けられた外部接続用
電極に接続されている。従って、本発明のコンデンサア
レイは、焼結体の一方面に設けられた外部接続用電極を
用いて、プリント回路基板上に実装することができ、バ
ンプ接合等により表面実装することができる。このた
め、高密度実装が可能となり、実装コストの低減を図る
ことができる。In the capacitor array according to the present invention, a plurality of capacitor units are arranged side by side in a matrix of m rows × n columns, and the connection electrodes are electrically connected to the internal electrodes on both sides of each capacitor unit. This connecting electrode is connected to the external connection electrode provided on one surface of the sintered body of each capacitor unit by the extraction electrode. Therefore, the capacitor array of the present invention can be mounted on the printed circuit board by using the external connection electrodes provided on one surface of the sintered body, and can be surface-mounted by bump bonding or the like. Therefore, high-density mounting can be performed, and the mounting cost can be reduced.
【００１０】また各コンデンサユニット毎に連結電極、
引出し電極及び外部接続用電極が設けられているので、
各コンデンサユニットの容量を独立して取り出すことが
できる。A connecting electrode for each capacitor unit,
Since the extraction electrode and the external connection electrode are provided,
The capacity of each capacitor unit can be taken out independently.
【００１１】さらにスルーホール電極等を用いていない
ので、各コンデンサユニットの小型化が可能である。ま
た、本発明のコンデンサアレイは、バンプ接合によりプ
リント回路基板上に表面実装できるものであり、外部接
続用電極の形状は、最長径に対する最短径の比が０．１
以上であることが取付け強度の面から好ましい。Further, since no through-hole electrode or the like is used, each capacitor unit can be downsized. Further, the capacitor array of the present invention can be surface-mounted on a printed circuit board by bump bonding, and the shape of the external connection electrode has a ratio of the shortest diameter to the longest diameter of 0.1.
The above is preferable from the viewpoint of mounting strength.
【００１２】[0012]
【実施例】以下、本発明に従う実施例のコンデンサアレ
イを図面を参照しつつ説明することにより、本発明を明
らかにする。なお、以下の説明においては、各実施例の
コンデンサアレイの製造方法を先に説明することによ
り、該コンデンサアレイの構造を明らかにする。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be clarified by describing capacitor arrays of embodiments according to the present invention with reference to the drawings. In the following description, the structure of the capacitor array will be clarified by first describing the method of manufacturing the capacitor array of each embodiment.
【００１３】第１の実施例 まず、図１〜図４に示すような矩形のセラミックグリー
ンシート１〜４を用意する。セラミックグリーンシート
は、例えばチタン酸バリウム系セラミック粉末のような
誘電体セラミック粉末を公知慣用のバインダ及び有機溶
剤と混練することにより得られたスラリーをドクターブ
レード法等の適宜のシート成形法により成形し、打ち抜
くことにより得られる。First Embodiment First, rectangular ceramic green sheets 1 to 4 as shown in FIGS. 1 to 4 are prepared. The ceramic green sheet is formed by kneading a dielectric ceramic powder such as a barium titanate-based ceramic powder with a known and commonly used binder and an organic solvent to form a slurry by an appropriate sheet forming method such as a doctor blade method. , Obtained by punching.
【００１４】図１を参照して、セラミックグリーンシー
ト１の上面には、導電ペーストを印刷することによりパ
ターンＡの矩形内部電極５〜１０が形成されている。図
２を参照して、セラミックグリーンシート２の上面にお
いても、パターンＢとなるように矩形の内部電極１１〜
１６が導電ペーストを印刷することにより形成されてい
る。Referring to FIG. 1, rectangular internal electrodes 5 to 10 of pattern A are formed on the upper surface of ceramic green sheet 1 by printing a conductive paste. Referring to FIG. 2, rectangular internal electrodes 11 to 11 are formed so as to form pattern B on the upper surface of ceramic green sheet 2.
16 is formed by printing a conductive paste.
【００１５】図３を参照して、セラミックグリーンシー
ト３の上面においては、パターンＣとして引出し電極１
７が形成されている。図４を参照して、セラミックグリ
ーンシート４においては、パターンＤとして開孔部１８
が所定のパターンで形成されており、この開孔部１８内
にはカーボンを主成分とする充填材が充填されている。Referring to FIG. 3, on the upper surface of the ceramic green sheet 3, the extraction electrode 1 is formed as a pattern C.
7 are formed. Referring to FIG. 4, in the ceramic green sheet 4, the openings 18 are formed as the pattern D.
Are formed in a predetermined pattern, and the openings 18 are filled with a filler containing carbon as a main component.
【００１６】図１〜図４において、ａ−ａ線及びｂ−ｂ
線は、後において説明する、溝が形成される部分を示し
ており、各線で囲まれる部分がコンデンサユニットに相
当する。1 to 4, aa line and bb line
The lines indicate the portions where grooves are formed, which will be described later, and the portions surrounded by the lines correspond to capacitor units.
【００１７】上記導電ペーストとしては、Ａｇもしくは
Ａｇ−Ｐｄ等の導電性粉末を含有する導電ペーストが用
いられる。もっとも、導電ペーストの印刷の他、蒸着も
しくはめっき等の他の導電膜形成法により内部電極５〜
１０，１１〜１６及び引出し電極１７を形成してもよ
い。As the conductive paste, a conductive paste containing a conductive powder such as Ag or Ag-Pd is used. However, in addition to printing the conductive paste, the internal electrodes 5 to 5 may be formed by another conductive film forming method such as vapor deposition or plating.
The electrodes 10, 11 to 16 and the extraction electrode 17 may be formed.
【００１８】次に、これらのセラミックグリーンシート
１〜４、及び無地のセラミックグリーンシート１９を所
定枚数用意し、これを図１〜図４に示した向きのまま積
層し、図５に略図的に示すように積層し、厚み方向に圧
着する。このようにして圧着することにより、積層体を
得、この積層体を焼成することにより、図６に示す焼結
体２０が得られる。Next, a predetermined number of these ceramic green sheets 1 to 4 and a plain ceramic green sheet 19 are prepared, laminated in the orientation shown in FIGS. 1 to 4, and schematically shown in FIG. Laminate as shown and press-bond in the thickness direction. By press-bonding in this way, a laminated body is obtained, and by firing this laminated body, the sintered body 20 shown in FIG. 6 is obtained.
【００１９】図６を参照して、このようにして得られた
積層体２０の一方端面２０ａには、図１及び図２を参照
すれば明らかなように、内部電極６，１４，１０が露出
され、また図３に示す引出し電極１７が露出されてい
る。同様に他方端面２０ｂ側にも、図示されないが、内
部電極１１，７，１５及び引出し電極１７が露出されて
いる。また焼結体２０の上面２０ｃには、図４に示すパ
ターンＤの開孔部１８が形成されている。開孔部１８内
のカーボン等は焼成の際に除去されるので、開孔部１８
が孔のあいた状態で残っている。As shown in FIG. 1 and FIG. 2, the internal electrodes 6, 14, 10 are exposed on one end face 20a of the laminated body 20 thus obtained with reference to FIG. In addition, the extraction electrode 17 shown in FIG. 3 is exposed. Similarly, on the other end face 20b side, although not shown, the internal electrodes 11, 7, 15 and the extraction electrode 17 are exposed. In addition, on the upper surface 20c of the sintered body 20, the openings 18 of the pattern D shown in FIG. 4 are formed. Since carbon and the like in the opening 18 are removed during firing, the opening 18
Remains with holes.
【００２０】図７は、図６に示すＡ−Ａ線に沿う断面図
であり、図８は図６に示すＢ−Ｂ線に沿う断面図であ
る。なお、図７及び図８においては内部電極の図示をわ
かりやすくするためハッチングを省略している。また以
下の同様の図面においても同じくハッチングを省略す
る。FIG. 7 is a sectional view taken along the line AA shown in FIG. 6, and FIG. 8 is a sectional view taken along the line BB shown in FIG. Note that hatching is omitted in FIGS. 7 and 8 for easy understanding of the illustration of the internal electrodes. Further, hatching is omitted also in the following similar drawings.
【００２１】図９は、セラミック焼結体２０に、図１〜
図４に示すａ−ａ線に沿う溝を形成した後の状態を示す
斜視図である。図９を参照して、焼結体２０の上面２０
ｃからは厚み方向に溝２１及び溝２２が形成されてい
る。図１０（ａ）は、図９のＡ−Ａ線に沿う断面図であ
る。図１０（ａ）を参照して、溝２２の形成により、引
出し電極１７が分割され、引出し電極１７ａ，１７ｂが
溝２２に露出するように構成され、同様に内部電極１２
が分割され、内部電極１２ａ，１２ｂが溝２２に露出す
るように構成されている。また溝２１の形成により、同
様に引出し電極が分割され、内部電極５も分割されて内
部電極５ａ，５ｂとなり溝２１に露出している。同様に
して、図１に示す内部電極８、図２に示す内部電極１
６、及び図３に示す他の引出し電極１７が、溝２２の形
成により、分割され溝２２に露出する。また溝２１に関
しても同様に、図１に示す内部電極９、図２に示す内部
電極１３、及び図３に示す他の引出し電極１７が分割さ
れ、溝２１に露出する。FIG. 9 shows a ceramic sintered body 20 as shown in FIGS.
It is a perspective view which shows the state after forming the groove | channel along the aa line shown in FIG. Referring to FIG. 9, upper surface 20 of sintered body 20
Grooves 21 and 22 are formed in the thickness direction from c. FIG. 10A is a sectional view taken along the line AA of FIG. 9. With reference to FIG. 10A, the extraction electrode 17 is divided by forming the groove 22, and the extraction electrodes 17 a and 17 b are configured to be exposed in the groove 22.
Is divided and the internal electrodes 12a and 12b are exposed in the groove 22. Further, by forming the groove 21, the extraction electrode is similarly divided, and the internal electrode 5 is also divided to become internal electrodes 5a and 5b which are exposed in the groove 21. Similarly, the internal electrode 8 shown in FIG. 1 and the internal electrode 1 shown in FIG.
6, and the other extraction electrode 17 shown in FIG. 3 is divided by the formation of the groove 22 and is exposed in the groove 22. Similarly, regarding the groove 21, the internal electrode 9 shown in FIG. 1, the internal electrode 13 shown in FIG. 2, and the other extraction electrode 17 shown in FIG. 3 are divided and exposed in the groove 21.
【００２２】溝２１，２２の加工は、ダイヤモンドカッ
ターやダイシングマシーン等を用いて行うことができ
る。また、溝２１，２２の幅は、図１０（ａ）から明ら
かなように、溝２１，２２内に内部電極１１，１２が、
溝２２内に内部電極５，６が露出しないような幅に選択
される。また溝２１，２２の深さは、重なり合っている
内部電極の最下方に位置する内部電極より下側に至るよ
うに選択される。The grooves 21 and 22 can be processed by using a diamond cutter, a dicing machine or the like. The widths of the grooves 21 and 22 are, as is clear from FIG. 10A, the internal electrodes 11 and 12 in the grooves 21 and 22,
The width is selected so that the internal electrodes 5 and 6 are not exposed in the groove 22. Further, the depths of the grooves 21 and 22 are selected so as to extend below the inner electrodes located at the lowermost part of the overlapping inner electrodes.
【００２３】次に、図１０（ｂ）を参照して、溝２１，
２２に例えばマイクロ・ディスペンサーを用いることに
より、ＡｇあるいはＡｇ−Ｐｄペーストを充填し、これ
を例えば８５０℃の温度で焼き付けることにより導電層
２３，２４を形成する。これによって、導電層２４が、
引出し電極１７ａ，１７ｂ及び内部電極１２ａ，１２ｂ
と接し、電気的に接続される。同様に、導電層２３にお
いても引出し電極及び内部電極５ａ，５ｂと接し、電気
的に接続される。またこの際、開孔部１８にも導電ペー
ストが充填され、これが焼き付けられることにより、外
部接続用電極２５，２６が形成される。Next, referring to FIG. 10B, the grooves 21,
22 is filled with Ag or Ag—Pd paste by using, for example, a micro dispenser, and is baked at a temperature of 850 ° C. to form the conductive layers 23 and 24. As a result, the conductive layer 24 becomes
Lead-out electrodes 17a, 17b and internal electrodes 12a, 12b
It contacts with and is electrically connected. Similarly, the conductive layer 23 is also in contact with and electrically connected to the extraction electrode and the internal electrodes 5a and 5b. Further, at this time, the opening portion 18 is also filled with the conductive paste and baked to form the external connection electrodes 25 and 26.
【００２４】次に、図１０（ｃ）を参照して、導電層２
３，２４に該導電層よりも幅が狭く、かつ深い溝２７，
２８が形成される。これによって導電層が分割し一部が
残存することにより、連結電極２３ａ，２３ｂ及び連結
電極２４ａ，２４ｂが形成される。連結電極２４ａは引
出し電極１７ａ及び内部電極１２ａと電気的に接続して
おり、連結電極２４ｂは引出し電極１７ｂ及び内部電極
１２ｂに電気的に接続している。また引出し電極１７ａ
は外部接続用電極２５と電気的に接続しており、引出し
電極１７ｂは外部接続用電極２６と電気的に接続してい
る。Next, referring to FIG. 10C, the conductive layer 2
3 and 24 have grooves 27 narrower in width and deeper than the conductive layer,
28 is formed. As a result, the conductive layer is divided and part of the conductive layer remains, so that the connecting electrodes 23a and 23b and the connecting electrodes 24a and 24b are formed. The connection electrode 24a is electrically connected to the extraction electrode 17a and the internal electrode 12a, and the connection electrode 24b is electrically connected to the extraction electrode 17b and the internal electrode 12b. In addition, the extraction electrode 17a
Is electrically connected to the external connection electrode 25, and the extraction electrode 17b is electrically connected to the external connection electrode 26.
【００２５】同様にして、連結電極２３ａは内部電極５
ａと電気的に接続すると共に、一方の引出し電極及び外
部接続用電極と電気的に接続している。連結電極２３ｂ
も同様に内部電極５ｂと電気的に接続すると共に、他方
の引出し電極及び外部接続用電極と電気的に接続してい
る。従って、連結電極２４ａ，２４ｂ及び２３ａ，２３
ｂは、焼結体２０内の内部電極に対し厚み方向において
一層おきに電気的に接続するよう構成されている。Similarly, the connecting electrode 23a is the internal electrode 5
In addition to being electrically connected to a, it is electrically connected to one of the extraction electrodes and the external connection electrode. Connection electrode 23b
Similarly, it is electrically connected to the internal electrode 5b, and is also electrically connected to the other extraction electrode and the external connection electrode. Therefore, the connecting electrodes 24a, 24b and 23a, 23
b is configured to be electrically connected to the internal electrodes in the sintered body 20 every other layer in the thickness direction.
【００２６】次に、この溝２７，２８に、例えばマイク
ロ・ディスペンサーを用い、例えばＰｄ−Ａｌ−Ｓｉ系
のガラスペーストを充填し、充填した後、例えば８００
℃の温度で焼き付けを行い、図１１に示すように絶縁層
２９，３０を形成する。これによって、連結電極２３
ａ，２４ａと連結電極２３ｂ，２４ｂとの間に絶縁層２
９，３０が介在するよう構成される。このような絶縁層
２９，３０を構成する材料としては、ガラスペーストに
限らず、絶縁性を有するセラミック等の任意の材料を用
いることができる。Next, the grooves 27 and 28 are filled with, for example, a Pd-Al-Si-based glass paste by using, for example, a micro dispenser, and after filling, for example, 800
Baking is performed at a temperature of ° C to form insulating layers 29 and 30 as shown in Fig. 11. Accordingly, the connection electrode 23
Insulating layer 2 between a and 24a and connecting electrodes 23b and 24b
It is configured such that 9 and 30 are interposed. The material forming the insulating layers 29 and 30 is not limited to the glass paste, and any material such as ceramic having an insulating property can be used.
【００２７】また、連結電極２３ａ，２３ｂ及び２４
ａ，２４ｂは焼結体２０の上面に至るまでは形成されて
いないので、これらの連結電極の上を絶縁層２９，３０
によって覆うことができる。Further, the connecting electrodes 23a, 23b and 24
Since a and 24b are not formed up to the upper surface of the sintered body 20, insulating layers 29 and 30 are formed on these connecting electrodes.
Can be covered by.
【００２８】次に、図１２を参照して、図１〜図４に示
すｂ−ｂ線に沿って溝３１及び溝３２を形成する。図１
３は図１２のＡ−Ａ線に沿う断面図であり、図１４は図
１２のＢ−Ｂ線に沿う断面図である。図１４から明らか
なように、溝３１及び３２は、溝３１，３２の両側に配
置されている内部電極が溝３１，３２の内壁に露出しな
いような幅に形成される。また各コンデンサユニットの
外側端面には、図１２に示すように、連結電極３４〜３
９が形成され、この連結電極３４〜３９によって、各コ
ンデンサユニットの外側端面に露出している内部電極が
電気的に接続される。この連結電極３４〜３９の形成
は、導電ペーストの塗布・焼き付け等の公知の電極形成
法によって形成させることができる。Next, referring to FIG. 12, a groove 31 and a groove 32 are formed along the line bb shown in FIGS. Figure 1
3 is a sectional view taken along the line AA of FIG. 12, and FIG. 14 is a sectional view taken along the line BB of FIG. As is clear from FIG. 14, the grooves 31 and 32 are formed in a width such that the internal electrodes arranged on both sides of the grooves 31 and 32 are not exposed on the inner walls of the grooves 31 and 32. Further, as shown in FIG. 12, the connecting electrodes 34 to 3 are formed on the outer end surface of each capacitor unit.
9 is formed, and the connecting electrodes 34 to 39 electrically connect the internal electrodes exposed on the outer end surface of each capacitor unit. The connection electrodes 34 to 39 can be formed by a known electrode forming method such as coating and baking a conductive paste.
【００２９】図１３に示すように、外側端面に形成され
る連結電極３６によって内部電極６が一層ごとに接続さ
れ、また引出し電極を介して外部接続用電極４０と電気
的に接続される。同様に連結電極３９によって内部電極
１１が一層ごとに電気的に接続され、外部接続用電極４
１が引出し電極を介して連結電極３９に電気的に接続さ
れる。As shown in FIG. 13, the internal electrodes 6 are connected layer by layer by the connecting electrodes 36 formed on the outer end face, and are electrically connected to the external connecting electrodes 40 via the extraction electrodes. Similarly, the internal electrodes 11 are electrically connected layer by layer by the connecting electrodes 39, and the external connection electrodes 4
1 is electrically connected to the connecting electrode 39 via the extraction electrode.
【００３０】以上のようにして、図１２に示す本実施例
の積層コンデンサアレイ３３が得られる。本実施例の積
層コンデンサアレイ３３では、９個のコンデンサユニッ
トが構成されている。すなわち、ｍ＝３及びｎ＝３のマ
トリックス状のコンデンサアレイが構成されており、コ
ンデンサユニット３３Ａ〜３３Ｉが構成されている。図
１３を参照して、コンデンサユニット３３Ａに対しては
連結電極３９及び連結電極２３ａが、コンデンサユニッ
ト３３Ｂに対しては連結電極２３ｂ及び連結電極２４ａ
が、コンデンサユニット３３Ｃに対しては連結電極２４
ｂ及び連結電極３６がそれぞれ容量取り出しのための一
対の電極となる。各コンデンサユニット間においては絶
縁層２９または絶縁層３０及び溝３１，３２が介在して
いるので、各コンデンサユニット間の浮遊容量による悪
影響を低減させることができる構造となっている。As described above, the multilayer capacitor array 33 of this embodiment shown in FIG. 12 is obtained. The multilayer capacitor array 33 of this embodiment is composed of nine capacitor units. That is, a matrix-shaped capacitor array of m = 3 and n = 3 is configured, and capacitor units 33A to 33I are configured. Referring to FIG. 13, connecting electrode 39 and connecting electrode 23a are connected to capacitor unit 33A, and connecting electrode 23b and connecting electrode 24a are connected to capacitor unit 33B.
However, for the capacitor unit 33C, the connecting electrode 24
b and the connecting electrode 36 serve as a pair of electrodes for taking out the capacitance. Since the insulating layer 29 or the insulating layer 30 and the grooves 31 and 32 are interposed between the capacitor units, the structure is such that adverse effects due to stray capacitance between the capacitor units can be reduced.
【００３１】図１２を参照して、本実施例の積層コンデ
ンサアレイ３３には、例えば参照番号２５，２６，４０
〜４２で示すような外部接続用電極が形成されている。
これらの外部接続用電極は引出し電極及び連結電極を介
して各コンデンサユニットの内部電極に電気的に接続さ
れている。従って、これらの外部接続用電極にバンプ接
合等することによってプリント回路基板上に実装するこ
とができる。例えば、図１５に示すように、コンデンサ
ユニット３３Ｂに対しては外部接続用電極２５，４２が
設けられており、この部分を下に向けてこれらの外部接
続用電極に対応するよう設けられたプリント回路基板の
ランド上にバンプ接合等によって表面実装することがで
きる。従って、従来のようにコンデンサ素子よりも大き
なランドを必要とすることなく、高密度実装が可能とな
る。Referring to FIG. 12, the multilayer capacitor array 33 of this embodiment has, for example, reference numerals 25, 26 and 40.
Electrodes for external connection are formed as indicated by 42 to 42.
These external connection electrodes are electrically connected to the internal electrodes of each capacitor unit via the extraction electrode and the connecting electrode. Therefore, they can be mounted on the printed circuit board by bump bonding or the like to these external connection electrodes. For example, as shown in FIG. 15, external connection electrodes 25 and 42 are provided for the capacitor unit 33B, and prints are provided so as to face these parts downward and correspond to these external connection electrodes. It can be surface-mounted on the land of the circuit board by bump bonding or the like. Therefore, it is possible to perform high-density mounting without requiring a land larger than the capacitor element as in the conventional case.
【００３２】次に、具体的な実験結果につき説明する。
セラミックグリーンシート１〜４として、チタン酸バリ
ウム系誘電体セラミック粉末を主体としたスラリーを用
い、厚み１０μｍに成形されたものを用いた。内部電極
としては、銀及びパラジウムを主成分とした導電ペース
トを塗布して形成した。図４に示す開孔部１８の大きさ
は４０μｍの直径とした。これらのセラミックグリーン
シートを積層圧着し、１３５０℃で焼成し、焼結体２０
とした。幅１５０μｍの溝２１，２２（図９参照）を形
成し、連結電極を形成するための導電ペーストとしてセ
ラミックパウダーを混ぜた銀ペーストを溝２１，２２に
充填した後、８５０℃の温度で焼き付けた。次に、幅１
００μｍの溝２７，２８（図１０（ｃ）参照）を形成
し、これにＰｂ−Ａｌ−Ｓｉ系ガラスを充填し、８００
℃で焼き付けた。次に幅３００μｍの溝３１，３２（図
１２参照）を形成し、焼結体の外側端面に連結電極を形
成して、最終的に２．５ｍｍ×２．５ｍｍの平面形状を
有する３行・３列のコンデンサアレイ３３（図１２参
照）を得た。Next, concrete experimental results will be described.
As the ceramic green sheets 1 to 4, slurries composed mainly of barium titanate-based dielectric ceramic powder were used, and the green sheets were molded to a thickness of 10 μm. The internal electrodes were formed by applying a conductive paste containing silver and palladium as main components. The size of the opening 18 shown in FIG. 4 was 40 μm in diameter. These ceramic green sheets are laminated and pressure-bonded and fired at 1350 ° C. to obtain a sintered body 20.
And Grooves 21 and 22 (see FIG. 9) having a width of 150 μm were formed, and a silver paste mixed with a ceramic powder was filled in the grooves 21 and 22 as a conductive paste for forming a connecting electrode, and then baked at a temperature of 850 ° C. . Then width 1
Grooves 27 and 28 of 00 μm (see FIG. 10C) are formed and filled with Pb—Al—Si based glass.
Baked at ° C. Next, grooves 31 and 32 (see FIG. 12) having a width of 300 μm are formed, connecting electrodes are formed on the outer end surface of the sintered body, and finally, three rows having a planar shape of 2.5 mm × 2.5 mm Three rows of capacitor arrays 33 (see FIG. 12) were obtained.
【００３３】本実施例のコンデンサアレイ３３と、同じ
材料を用い積層数等の条件を等しくした、電極の取り出
しを素子の外縁部で行う比較の積層コンデンサ（比較例
１）及び内部電極の取り出しが素子内部に設けられたス
ルーホールによって行われる複数のコンデンサ機能が連
続してマトリックス状に形成されたコンデンサアレイ
（比較例２）とを、それぞれ１０ｍｍ×１０ｍｍの試験
基板上に最密度実装となるように取付け、実装容量密度
を比較した。その結果、本実施例では７．３μＦ／ｃｍ
2 であるのに対し、比較例１では６．５μＦ／ｃｍ2 で
あり、比較例２では５．０μＦ／ｃｍ2 であった。In comparison with the capacitor array 33 of the present embodiment, a comparative multilayer capacitor (Comparative Example 1) in which electrodes are taken out at the outer edge portion of the element and the internal electrodes are taken out using the same material with the same conditions such as the number of laminated layers. A capacitor array (Comparative Example 2) in which a plurality of capacitor functions performed by through-holes provided inside the element are continuously formed in a matrix shape is mounted on a test board of 10 mm x 10 mm for the highest density mounting. And the mounting capacity density was compared. As a result, in this embodiment, 7.3 μF / cm
While a 2, a comparative example 1, 6.5μF / cm 2, was 5.0μF / cm 2 in Comparative Example 2.
【００３４】またこれらの実施例及び比較例１，２につ
いて温度サイクル試験及び振動試験を行った。温度サイ
クル試験では、−２５℃と１２５℃の間の温度変化を１
０００サイクル与えた後、絶縁抵抗値を測定し、１０％
以上の変化のあったサンプルを故障と見なした。振動試
験では、ｘ，ｙ，ｚ方向に、１０→２０００→１０Ｈｚ
（１．５５ｍｍ）の振動をそれぞれ１時間与えた後、絶
縁抵抗値を測定し、１０％以上変化のあったサンプルを
故障と見なした。この結果、実施例及び比較例１，２の
いずれについても故障率が０％であった。Further, a temperature cycle test and a vibration test were conducted on these Examples and Comparative Examples 1 and 2. In the temperature cycle test, the temperature change between -25 ° C and 125 ° C is 1
After applying 000 cycles, measure the insulation resistance value and measure 10%
The samples with the above changes were considered as failures. In vibration test, 10 → 2000 → 10Hz in x, y, z directions
After each (1.55 mm) vibration was applied for 1 hour, the insulation resistance value was measured, and a sample having a change of 10% or more was regarded as a failure. As a result, the failure rate was 0% in each of the examples and the comparative examples 1 and 2.
【００３５】これらの結果から明らかなように、本発明
に従う実施例のコンデンサアレイは、従来のコンデンサ
素子と同様の信頼性を有し、かつ高密度実装を可能とす
ることのできるコンデンサアレイであることがわかる。As is clear from these results, the capacitor array of the embodiment according to the present invention is a capacitor array which has the same reliability as the conventional capacitor element and enables high-density mounting. I understand.
【００３６】第２の実施例 図１及び図２に示す内部電極を形成したセラミックグリ
ーンシート１，２と、図１６に示すセラミックグリーン
シート５０を用いて第２の実施例のコンデンサアレイを
作製する。図１６を参照して、このセラミックグリーン
シート５０においては、各コンデンサユニットに相当す
る領域に引出し電極５１及びその先端部に外部接続用電
極５２が形成されている。この引出し電極５１及び外部
接続用電極５２は、図１及び図２に示すセラミックグリ
ーンシート１，２における内部電極と同様に、Ａｇもし
くはＡｇ−Ｐｄ等の導電性粉末を含有する導電ペースト
の印刷や、あるいは蒸着もしくはめっき等の他の導電膜
形成方法により形成させることができる。 Second Embodiment A ceramic array of the second embodiment is manufactured by using the ceramic green sheets 1 and 2 having the internal electrodes shown in FIGS. 1 and 2 and the ceramic green sheet 50 shown in FIG. . With reference to FIG. 16, in this ceramic green sheet 50, an extraction electrode 51 is formed in a region corresponding to each capacitor unit, and an external connection electrode 52 is formed at its tip. The extraction electrode 51 and the external connection electrode 52 are similar to the internal electrodes in the ceramic green sheets 1 and 2 shown in FIGS. 1 and 2, and are printed with a conductive paste containing a conductive powder such as Ag or Ag-Pd. Alternatively, it can be formed by another conductive film forming method such as vapor deposition or plating.
【００３７】図１７に示すように、このセラミックグリ
ーンシート５０の下に無地のセラミックグリーンシート
１９を複数枚積層し、さらに図１及び図２に示すセラミ
ックグリーンシート１，２を交互に所定枚数積層し、さ
らに下方には無地のセラミックグリーンシート１９を複
数枚積層したものを厚み方向に圧着する。このようにし
て得られた積層体を焼成することにより、図１８に示す
焼結体５３が得られる。As shown in FIG. 17, a plurality of plain ceramic green sheets 19 are laminated under the ceramic green sheet 50, and a predetermined number of ceramic green sheets 1 and 2 shown in FIGS. 1 and 2 are alternately laminated. Then, a plurality of plain ceramic green sheets 19 are further laminated under the pressure bonding in the thickness direction. By firing the laminated body thus obtained, a sintered body 53 shown in FIG. 18 is obtained.
【００３８】図１８を参照して、焼結体５３の一方端面
５３ａには、内部電極６，１４，１０が露出されてお
り、他方側面５３ｂ側にも図示されないが、同様に図１
の内部電極１１，７，１５が露出されている。焼結体５
３の上方面５３ｃには、セラミックグリーンシート５０
による引出し電極５１及びその両端に設けられた外部接
続用電極５２が形成されている。Referring to FIG. 18, internal electrodes 6, 14, 10 are exposed on one end surface 53a of sintered body 53, and the other side surface 53b is not shown, but similarly FIG.
The internal electrodes 11, 7, and 15 of are exposed. Sintered body 5
On the upper surface 53c of 3, the ceramic green sheet 50
The extraction electrode 51 and the external connection electrodes 52 provided at both ends thereof are formed.
【００３９】図１９は、図１８のＡ−Ａ線に沿う断面図
であり、図２０は図１８のＢ−Ｂ線に沿う断面図であ
る。図１９及び図２０から明らかなように、図１に示す
セラミックグリーンシート１及び図２に示すセラミック
グリーンシート２を交互に積み重ねることにより内部電
極が重なり合った構造が形成されている。FIG. 19 is a sectional view taken along the line AA of FIG. 18, and FIG. 20 is a sectional view taken along the line BB of FIG. As is apparent from FIGS. 19 and 20, the ceramic green sheets 1 shown in FIG. 1 and the ceramic green sheets 2 shown in FIG. 2 are alternately stacked to form a structure in which internal electrodes are overlapped.
【００４０】次に、図２１を参照して、図１、図２及び
図１６に示すａ−ａ線に沿い、焼結体５３に溝５４，５
５を形成する。図２１に示されるように、この溝５４，
５５により、焼結体５３の上方面５３ｃに形成された引
出し電極５１が分割され引出し電極５１ａ，５１ｂとな
る。Next, referring to FIG. 21, grooves 54, 5 are formed in the sintered body 53 along the line aa shown in FIGS. 1, 2 and 16.
5 is formed. As shown in FIG. 21, the grooves 54,
By 55, the extraction electrode 51 formed on the upper surface 53c of the sintered body 53 is divided into the extraction electrodes 51a and 51b.
【００４１】図２２（ａ）は、図２１のＡ−Ａ線に沿う
断面図である。図２２（ａ）に示されるように、溝５
４，５５の形成により、引出し電極５１が分割され引出
し電極５１ａ，５１ｂとなり、溝５４，５５に引出し電
極５１ａ，５１ｂが露出される。また溝５４により内部
電極５が分割され内部電極５ａ，５ｂとなり、溝５４に
露出される。同様に溝５５により内部電極１２が分割さ
れ、内部電極１２ａ，１２ｂとなり、溝５５に露出され
る。FIG. 22A is a sectional view taken along the line AA of FIG. As shown in FIG. 22A, the groove 5
By forming 4, 55, the extraction electrode 51 is divided into extraction electrodes 51a, 51b, and the extraction electrodes 51a, 51b are exposed in the grooves 54, 55. The internal electrode 5 is divided by the groove 54 to become internal electrodes 5a and 5b, which are exposed in the groove 54. Similarly, the internal electrode 12 is divided by the groove 55 to become internal electrodes 12 a and 12 b, which are exposed in the groove 55.
【００４２】次に、図２２（ｂ）を参照して、溝５４，
５５に、上記第１の実施例と同様に、マイクロ・ディス
ペンサーを用いてセラミックスパウダーを混ぜた銀ペー
ストを充填した後８５０℃で焼き付けを行い、導電層５
６，５７を形成する。このような導電層５６，５７は、
それぞれ引出し電極５１ａ，５１ｂ及び内部電極５ａ，
５ｂまたは内部電極１２ａ，１２ｂと接し電気的に接続
された状態となる。Next, referring to FIG. 22B, the grooves 54,
55 was filled with a silver paste mixed with ceramic powder using a micro dispenser as in the first embodiment, and then baked at 850 ° C. to form the conductive layer 5.
6, 57 are formed. Such conductive layers 56 and 57 are
Extraction electrodes 51a, 51b and internal electrodes 5a,
5b or the internal electrodes 12a, 12b are brought into contact with and electrically connected to each other.
【００４３】次に、図２２（ｃ）を参照して、導電層５
６，５７に、これらの幅よりも狭くかつ深い溝５８，５
９を形成する。この溝５８，５９の形成により、導電層
５６が分割され連結電極５６ａ，５６ｂとなり、同様に
導電層５７が分割され連結電極５７ａ，５７ｂとなる。
連結電極５６ａは引出し電極５１ａ及び内部電極５ａと
電気的に接続され、連結電極５６ｂは引出し電極５１ｂ
及び内部電極５ｂと電気的に接続され、連結電極５７ａ
は引出し電極５１ａ及び内部電極１２ａと電気的に接続
され、連結電極５７ｂは引出し電極５１ｂ及び内部電極
１２ｂと電気的に接続される。Next, referring to FIG. 22C, the conductive layer 5
6 and 57, grooves 58 and 5 narrower and deeper than these widths
9 is formed. By forming the grooves 58 and 59, the conductive layer 56 is divided into connection electrodes 56a and 56b, and similarly, the conductive layer 57 is divided into connection electrodes 57a and 57b.
The connecting electrode 56a is electrically connected to the extraction electrode 51a and the internal electrode 5a, and the connecting electrode 56b is the extraction electrode 51b.
And the internal electrode 5b and the connecting electrode 57a.
Is electrically connected to the extraction electrode 51a and the internal electrode 12a, and the connection electrode 57b is electrically connected to the extraction electrode 51b and the internal electrode 12b.
【００４４】次に、図２３を参照して、溝５８，５９
に、上記第１の実施例と同様にして、Ｐｂ−Ａｌ−Ｓｉ
系ガラス等のガラスペーストを充填し、充填後に例えば
８００℃程度の温度で熱処理し、絶縁層６０及び６１を
形成する。絶縁層６０により連結電極５６ａ，５６ｂ間
が絶縁され、絶縁層６１により連結電極５７ａ，５７ｂ
間が絶縁される。Next, referring to FIG. 23, the grooves 58 and 59 are formed.
In the same manner as in the first embodiment, the Pb-Al-Si
A glass paste such as a system glass is filled, and after filling, heat treatment is performed at a temperature of, for example, about 800 ° C. to form the insulating layers 60 and 61. The insulating layer 60 insulates the connection electrodes 56a and 56b from each other, and the insulating layer 61 connects the connection electrodes 57a and 57b.
The spaces are insulated.
【００４５】次に図２４を参照して、図１、図２及び図
１６に示すｂ−ｂ線に沿って溝６２，６３を形成し、さ
らに焼結体の外側端面の各コンデンサユニットの部分に
導電ペーストの塗布・焼き付け等により連結電極６５〜
７０を形成する。図２５は、図２４のＡ−Ａ線に沿う断
面図であり、図２６は図２４のＢ−Ｂ線に沿う断面図で
ある。図２４を参照して、このようにして焼結体の両側
に連結電極を形成することにより、積層コンデンサアレ
イ６４が得られる。この積層コンデンサアレイ６４にお
いては、９個のコンデンサユニット６４Ａ〜６４Ｉが構
成されている。Next, referring to FIG. 24, grooves 62 and 63 are formed along the line bb shown in FIGS. 1, 2 and 16, and further, a portion of each capacitor unit on the outer end face of the sintered body. Connecting electrodes 65 to 5 by applying and baking conductive paste on the
70 is formed. 25 is a sectional view taken along the line AA of FIG. 24, and FIG. 26 is a sectional view taken along the line BB of FIG. Referring to FIG. 24, the multilayer capacitor array 64 is obtained by thus forming the connecting electrodes on both sides of the sintered body. In this multilayer capacitor array 64, nine capacitor units 64A to 64I are configured.
【００４６】図２５を参照して、例えばコンデンサユニ
ット６４Ｃに着目すると、内部電極６は焼結体の側面に
露出しているので、連結電極６７を形成することによっ
て、連結電極６７と電気的に接続することができ、この
連結電極６７は、焼結体の上方面に形成された引出し電
極５１及び外部接続用電極５２に電気的に接続される。
またコンデンサユニット６４Ｃ内の他方の内部電極１２
ｂは、連結電極５７ｂに電気的に接続されており、引出
し電極５１ｂを介して外部接続用電極５２に電気的に接
続されている。他のコンデンサユニットにおいても同様
に、交互に積層された内部電極がそれぞれ両端の連結電
極に電気的に接続されており、引出し電極を介して積層
コンデンサアレイ６４の上方面に形成された外部接続用
電極５２に電気的に接続されている。従って、各コンデ
ンサユニット６４Ａ〜６４Ｉの外部接続用電極５２が積
層セラミックコンデンサアレイ６４の一方面に形成され
ており、これらの外部接続用電極５２を用いて、例えば
バンプ接合により、プリント回路基板上に表面実装する
ことができる。Referring to FIG. 25, for example, focusing on the capacitor unit 64C, since the internal electrode 6 is exposed on the side surface of the sintered body, the connecting electrode 67 is formed to electrically connect to the connecting electrode 67. This connection electrode 67 is electrically connected to the extraction electrode 51 and the external connection electrode 52 formed on the upper surface of the sintered body.
Also, the other internal electrode 12 in the capacitor unit 64C
b is electrically connected to the connection electrode 57b, and is electrically connected to the external connection electrode 52 via the extraction electrode 51b. Similarly, in the other capacitor units, the alternately laminated internal electrodes are electrically connected to the connection electrodes at both ends, respectively, and for external connection formed on the upper surface of the multilayer capacitor array 64 via the extraction electrodes. It is electrically connected to the electrode 52. Therefore, the external connection electrodes 52 of the respective capacitor units 64A to 64I are formed on one surface of the multilayer ceramic capacitor array 64, and these external connection electrodes 52 are used for bump bonding, for example, on the printed circuit board. It can be surface mounted.
【００４７】図２７を参照して、この実施例の積層コン
デンサアレイでは、連結電極５７ａ，５７ｂの上方端面
を覆うように絶縁層６１を形成している。このように絶
縁層６１を形成することにより、引出し電極５１ａ，５
１ｂ間での電気的なリークを防止している。Referring to FIG. 27, in the multilayer capacitor array of this embodiment, insulating layer 61 is formed so as to cover the upper end faces of connecting electrodes 57a and 57b. By forming the insulating layer 61 in this way, the extraction electrodes 51a, 5
It prevents electrical leakage between 1b.
【００４８】さらに、必要に応じて、図２８に示すよう
に、絶縁層６１の被覆面積を広げ、引出し電極５１ａ，
５１ｂの部分をも絶縁層６１によって被覆してもよい。
次に、具体的な実験結果につき説明する。Further, if necessary, as shown in FIG. 28, the covering area of the insulating layer 61 is expanded to extract the extraction electrodes 51a,
The portion 51b may also be covered with the insulating layer 61.
Next, specific experimental results will be described.
【００４９】セラミックグリーンシート１，２，１９，
５０として、チタン酸バリウム系誘電体セラミック粉末
を主体としたスラリーを用い、厚み１０μｍに成形され
たものを用いた。内部電極、引出し電極及び外部接続用
電極としては、銀を主成分とした導電ペーストを塗布し
焼き付けることにより形成した。このようなセラミック
グリーンシートを積層し圧着した後、１３５０℃で焼成
して焼結体とした。Ceramic green sheets 1, 2, 19,
As 50, a slurry containing a barium titanate-based dielectric ceramic powder as a main component and having a thickness of 10 μm was used. The internal electrodes, the extraction electrodes, and the external connection electrodes were formed by applying and baking a conductive paste containing silver as a main component. Such ceramic green sheets were laminated, pressure-bonded, and fired at 1350 ° C. to obtain a sintered body.
【００５０】ダイヤモンド・カッターを用いて、幅１５
０μｍの溝５４，５５（図２１参照）を形成し、連結電
極を形成するための導電ペーストとしてセラミックパウ
ダーを混ぜた銀ペーストを溝５４，５５に充填した後、
８５０℃の温度で焼き付けた。次に幅１００μｍの溝５
８，５９（図２２（ｃ）参照）を形成し、これにＰｂ−
Ａｌ−Ｓｉ系ガラスを充填し、８００℃で焼き付けた。
次に、幅３００μｍの溝６２，６３（図２４参照）を形
成し、最終的に、２．０ｍｍ×３．０ｍｍの平面形状を
有する３行・３列のコンデンサアレイ６４を得た。Width 15 using diamond cutter
After forming 0 μm grooves 54 and 55 (see FIG. 21) and filling the grooves 54 and 55 with silver paste mixed with ceramic powder as a conductive paste for forming the connecting electrodes,
Baking at a temperature of 850 ° C. Next, the groove 5 having a width of 100 μm
8 and 59 (see FIG. 22 (c)) are formed, and Pb-
It was filled with Al-Si glass and baked at 800 ° C.
Next, grooves 62 and 63 (see FIG. 24) having a width of 300 μm were formed, and finally a capacitor array 64 of 3 rows and 3 columns having a planar shape of 2.0 mm × 3.0 mm was obtained.
【００５１】この実施例のコンデンサアレイ６４と、同
じ材料を用い積層数等の条件を等しくした、電極の取り
出しを素子の外縁部で行う比較の積層コンデンサ（比較
例３）及び内部電極の取り出しが素子内部に設けられた
スルーホールによって行われる複数のコンデンサ機能が
連続してマトリック状に形成されたコンデンサアレイ
（比較例４）を作製した。本実施例、及び比較例３，４
のそれぞれのコンデンサを１０ｍｍ×１０ｍｍの試験基
板上に最密度実装となるように取付け、実装容量密度を
比較した。その結果、本実施例では７．３μＦ／ｃｍ2
であるのに対し、比較例３では６．５μＦ／ｃｍ2 であ
り、比較例４では５．０μＦ／ｃｍ2 であった。In comparison with the capacitor array 64 of this embodiment, a comparative multilayer capacitor (Comparative Example 3) in which the electrodes are taken out at the outer edge of the element and the internal electrodes are taken out using the same material and with the same conditions such as the number of laminated layers. A capacitor array (Comparative Example 4) in which a plurality of capacitor functions performed by through holes provided inside the element were continuously formed in a matrix was prepared. This Example and Comparative Examples 3 and 4
Each of the capacitors was mounted on a 10 mm × 10 mm test board so as to achieve the highest density mounting, and the mounting capacity densities were compared. As a result, in this example, 7.3 μF / cm 2
On the other hand, in Comparative Example 3, it was 6.5 μF / cm 2 , and in Comparative Example 4, it was 5.0 μF / cm 2 .
【００５２】また、これらの実施例及び比較例３，４に
ついて、温度サイクル試験及び振動試験を行った。温度
サイクル試験では、−２５℃と１２５℃の間の温度変化
を１０００サイクル与えた後、絶縁抵抗値を測定し、１
０％以上の変化のあったサンプルを故障と見なした。振
動試験では、ｘ，ｙ，ｚ方向に、１０→２０００→１０
Ｈｚ（１．５５ｍｍ）の振動をそれぞれ１時間与えた
後、絶縁抵抗値を測定し、１０％以上の変化のあったサ
ンプルを故障と見なした。この結果、本実施例及び比較
例３，４のいずれについても故障率が０％であった。Further, a temperature cycle test and a vibration test were conducted on these Examples and Comparative Examples 3 and 4. In the temperature cycle test, the insulation resistance value was measured after 1000 cycles of temperature change between -25 ° C and 125 ° C.
Samples with 0% or more change were considered as failures. In the vibration test, 10 → 2000 → 10 in the x, y, and z directions.
After applying a vibration of Hz (1.55 mm) for 1 hour, the insulation resistance value was measured, and a sample having a change of 10% or more was regarded as a failure. As a result, the failure rate was 0% in all of this example and Comparative examples 3 and 4.
【００５３】これらの結果から明らかなように、本発明
に従う実施例のコンデンサアレイは、従来のコンデンサ
素子と同様の信頼性を有し、かつ高密度実装を可能とす
ることのできるコンデンサアレイであることがわかる。As is clear from these results, the capacitor array of the embodiment according to the present invention is a capacitor array having the same reliability as the conventional capacitor element and capable of high-density mounting. I understand.
【００５４】上記第１の実施例及び第２の実施例におい
ては、各コンデンサユニット間に空間を形成するための
溝３１，３２（図１２参照）及び溝６２，６３（図２４
参照）を形成しているが、このような溝の形成は浮遊容
量の低減の意味からは好ましいものであるが、本発明に
おいては必ずしも形成する必要はない。またこのような
溝内に、ガラス等の低誘電体層を形成させても浮遊容量
の低減に効果がある。In the first and second embodiments, the grooves 31, 32 (see FIG. 12) and the grooves 62, 63 (see FIG. 24) for forming spaces between the capacitor units are formed.
However, the formation of such a groove is preferable from the viewpoint of reducing the stray capacitance, but it is not always necessary in the present invention. Further, even if a low dielectric layer such as glass is formed in such a groove, it is effective in reducing the stray capacitance.
【００５５】また、上述した第１及び第２の実施例で
は、図示したセラミックグリーンシートを用い、そのま
ま積層し、上記各工程を経ることにより３行×３列のコ
ンデンサアレイを得たが、より大きなセラミックグリー
ンシートを用い、ｍ≧４及びｎ≧４のコンデンサアレイ
を製作した後、厚み方向に切断して、所定の行及び列数
のコンデンサアレイを得てもよい。Further, in the above-mentioned first and second embodiments, the illustrated ceramic green sheets were used and laminated as they were, and the capacitor array of 3 rows × 3 columns was obtained by going through the above respective steps. A large ceramic green sheet may be used to manufacture a capacitor array having m ≧ 4 and n ≧ 4, and then cut in the thickness direction to obtain a capacitor array having a predetermined number of rows and columns.
【００５６】なお、上記実施例において、溝の形成、引
出し電極の形成、及び外部接続用電極の形成等は、積層
体を焼結する前に行ってもよい。また、本発明のコンデ
ンサアレイの製造方法は、上記実施例の工程順及び方法
に限定されるものではないことをここで指摘しておく。In the above embodiment, the formation of the groove, the formation of the extraction electrode, the formation of the external connection electrode and the like may be performed before sintering the laminated body. It should be pointed out here that the method of manufacturing the capacitor array of the present invention is not limited to the order and method of the steps of the above embodiment.
【００５７】[0057]
【発明の効果】以上のように、本発明に従えば各コンデ
ンサユニットの焼結体の一方面に外部接続用電極が設け
られており、例えばバンプ接合等によりプリント回路基
板上に実装することができる。このため、高密度実装が
可能となり、実装コストの低減を図ることができる。As described above, according to the present invention, the external connection electrode is provided on one surface of the sintered body of each capacitor unit, and can be mounted on a printed circuit board by bump bonding or the like. it can. Therefore, high-density mounting can be performed, and the mounting cost can be reduced.
【００５８】また、各コンデンサユニット毎に、外部接
続用電極が設けられているので、各コンデンサユニット
の容量を独立して取り出すことができる。また、スルー
ホール電極等を用いていないので、コンデンサ素子の小
型化を図ることが可能となる。Further, since the external connection electrode is provided for each capacitor unit, the capacitance of each capacitor unit can be taken out independently. Further, since no through hole electrode or the like is used, it is possible to reduce the size of the capacitor element.
【図１】本発明の第１の実施例及び第２の実施例におい
て用いられるセラミックグリーンシートを示す平面図。FIG. 1 is a plan view showing a ceramic green sheet used in a first embodiment and a second embodiment of the present invention.
【図２】本発明の第１の実施例及び第２の実施例におい
て用いられるセラミックグリーンシートを示す平面図。FIG. 2 is a plan view showing a ceramic green sheet used in the first and second embodiments of the present invention.
【図３】本発明の第１の実施例において用いられるセラ
ミックグリーンシートを示す平面図。FIG. 3 is a plan view showing a ceramic green sheet used in the first embodiment of the present invention.
【図４】本発明の第１の実施例において用いられるセラ
ミックグリーンシートを示す平面図。FIG. 4 is a plan view showing a ceramic green sheet used in the first embodiment of the present invention.
【図５】本発明の第１の実施例においてセラミックグリ
ーンシートを積層する状態を説明する斜視図。FIG. 5 is a perspective view illustrating a state in which ceramic green sheets are laminated in the first embodiment of the present invention.
【図６】本発明の第１の実施例において得られる焼結体
を示す斜視図。FIG. 6 is a perspective view showing a sintered body obtained in the first embodiment of the present invention.
【図７】図６のＡ−Ａ線に沿う断面図。7 is a sectional view taken along the line AA of FIG.
【図８】図６のＢ−Ｂ線に沿う断面図。8 is a sectional view taken along the line BB of FIG.
【図９】本発明の第１の実施例において図１〜図４に示
すａ−ａ線に沿う溝を焼結体に形成した状態を示す斜視
図。FIG. 9 is a perspective view showing a state where grooves along the line aa shown in FIGS. 1 to 4 are formed in the sintered body in the first embodiment of the present invention.
【図１０】本発明の第１の実施例において図９に示す溝
内に導電層を形成し、次に幅の狭い溝を形成する工程を
示す断面図。FIG. 10 is a cross-sectional view showing a step of forming a conductive layer in the groove shown in FIG. 9 and then forming a narrow groove in the first embodiment of the present invention.
【図１１】図１０（ｃ）に示す幅の狭い溝に絶縁層を形
成した状態を示す断面図。11 is a cross-sectional view showing a state where an insulating layer is formed in the narrow groove shown in FIG. 10 (c).
【図１２】本発明の第１の実施例の積層コンデンサアレ
イを示す斜視図。FIG. 12 is a perspective view showing a multilayer capacitor array according to a first embodiment of the present invention.
【図１３】図１２のＡ−Ａ線に沿う断面図。13 is a sectional view taken along the line AA of FIG.
【図１４】図１２のＢ−Ｂ線に沿う断面図。14 is a sectional view taken along the line BB of FIG.
【図１５】本発明の第１の実施例における外部接続用電
極近傍を示す拡大斜視図。FIG. 15 is an enlarged perspective view showing the vicinity of an external connection electrode in the first embodiment of the present invention.
【図１６】本発明の第２の実施例において用いられるセ
ラミックグリーンシートを示す平面図。FIG. 16 is a plan view showing a ceramic green sheet used in the second embodiment of the present invention.
【図１７】本発明の第２の実施例においてセラミックグ
リーンシートを積層する状態を説明する斜視図。FIG. 17 is a perspective view illustrating a state in which ceramic green sheets are laminated in the second embodiment of the present invention.
【図１８】本発明の第２の実施例において得られる焼結
体を示す斜視図。FIG. 18 is a perspective view showing a sintered body obtained in the second embodiment of the present invention.
【図１９】図１８のＡ−Ａ線に沿う断面図。19 is a sectional view taken along the line AA of FIG.
【図２０】図１８のＢ−Ｂ線に沿う断面図。20 is a cross-sectional view taken along the line BB of FIG.
【図２１】本発明の第２の実施例において図１、図２及
び図１６に示すａ−ａ線に沿う溝を焼結体に形成した状
態を示す斜視図。FIG. 21 is a perspective view showing a state in which grooves are formed in the sintered body along the line aa shown in FIGS. 1, 2 and 16 in the second embodiment of the present invention.
【図２２】本発明の第２の実施例において図２１に示す
溝内に導電層を形成し、次に幅の狭い溝を形成する工程
を示す断面図。FIG. 22 is a cross-sectional view showing a step of forming a conductive layer in the groove shown in FIG. 21 and then forming a narrow groove in the second embodiment of the present invention.
【図２３】図２２（ｃ）に示す幅の狭い溝に絶縁層を形
成した状態を示す断面図。23 is a cross-sectional view showing a state where an insulating layer is formed in the narrow groove shown in FIG. 22 (c).
【図２４】本発明の第２の実施例の積層コンデンサアレ
イを示す斜視図。FIG. 24 is a perspective view showing a multilayer capacitor array according to a second embodiment of the present invention.
【図２５】図２４のＡ−Ａ線に沿う断面図。25 is a cross-sectional view taken along the line AA of FIG.
【図２６】図２４のＢ−Ｂ線に沿う断面図。26 is a cross-sectional view taken along the line BB of FIG.
【図２７】本発明の第２の実施例における外部接続用電
極近傍を示す拡大斜視図。FIG. 27 is an enlarged perspective view showing the vicinity of the external connection electrode in the second embodiment of the present invention.
【図２８】本発明の第２の実施例において引出し電極を
被覆するように絶縁層を形成したときの外部接続用電極
近傍を示す拡大斜視図。FIG. 28 is an enlarged perspective view showing the vicinity of an external connection electrode when an insulating layer is formed so as to cover the extraction electrode in the second embodiment of the present invention.
１〜４…セラミックグリーンシート ５〜１６…内部電極 １７…引出し電極 １８…開孔部 １９…無地のセラミックグリーンシート ２０…焼結体 ２１，２２…溝 ２３，２４…導電層 ２３ａ，２３ｂ，２４ａ，２４ｂ，３４〜３９…連結電
極 １７，１７ａ，１７ｂ…引出し電極 ２５，２６，４０〜４２…外部接続用電極 ２９，３０…絶縁層 ３３…積層セラミックコンデンサアレイ ３３Ａ〜３３Ｉ…コンデンサユニット ５０…セラミックグリーンシート ５１，５１ａ，５１ｂ…引出し電極 ５２…外部接続用電極 ５４，５５…溝 ５６，５７…導電層 ５６ａ，５６ｂ，５７ａ，５７ｂ，６５〜７０…連結電
極 ６０，６１…絶縁層 ６４…積層コンデンサアレイ ６４Ａ〜６４Ｉ…コンデンサユニット1-4 ... Ceramic green sheet 5-16 ... Internal electrode 17 ... Extraction electrode 18 ... Opening part 19 ... Plain ceramic green sheet 20 ... Sintered body 21, 22 ... Groove 23, 24 ... Conductive layer 23a, 23b, 24a , 24b, 34 to 39 ... Connection electrodes 17, 17a, 17b ... Extraction electrodes 25, 26, 40 to 42 ... External connection electrodes 29, 30 ... Insulating layer 33 ... Multilayer ceramic capacitor array 33A to 33I ... Capacitor unit 50 ... Ceramic Green sheets 51, 51a, 51b ... Lead-out electrodes 52 ... External connection electrodes 54, 55 ... Grooves 56, 57 ... Conductive layers 56a, 56b, 57a, 57b, 65-70 ... Connecting electrodes 60, 61 ... Insulating layers 64 ... Lamination Capacitor array 64A to 64I ... Capacitor unit
Claims (1)
して厚み方向に重なり合うように複数の内部電極を形成
することにより構成された複数のコンデンサユニットが
前記焼結体内にｍ行×ｎ列（但しｍ，ｎは２以上の整
数）のマトリックス状に並設された積層コンデンサアレ
イにおいて、 前記各コンデンサユニットの内部電極が、各コンデンサ
ユニットの両側において焼結体の一方面から厚み方向に
延びる溝または焼結体端面に交互に露出されており、か
つ該内部電極に電気的に接続されるように前記溝の内面
及び焼結体端面に形成された連結電極と、各コンデンサ
ユニットの焼結体の前記一方面に設けられる外部接続用
電極と、前記連結電極と前記外部接続用電極との間を接
続する引出し電極とを備え、前記各コンデンサユニット
の隣接する連結電極間が、絶縁層により隔てられている
ことを特徴とする、コンデンサアレイ。1. A plurality of capacitor units formed by forming a plurality of internal electrodes in a ceramic sintered body so as to overlap each other in a thickness direction with a ceramic layer interposed therebetween, wherein m rows × n columns (however, provided). (m and n are integers of 2 or more) arranged side by side in a matrix, wherein the internal electrodes of each capacitor unit have grooves extending from one surface of the sintered body in the thickness direction on both sides of each capacitor unit, or Connecting electrodes formed on the inner surface of the groove and on the end surface of the sintered body alternately exposed to the end surface of the sintered body and electrically connected to the internal electrode; An external connection electrode provided on the one surface and an extraction electrode connecting the connection electrode and the external connection electrode are provided, and the external connection electrode is connected to each of the capacitor units. A capacitor array, wherein the connecting electrodes are separated by an insulating layer.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17914693A JP3158794B2 (en) | 1993-07-20 | 1993-07-20 | Capacitor array |
| US08/277,350 US5583738A (en) | 1993-03-29 | 1994-07-19 | Capacitor array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17914693A JP3158794B2 (en) | 1993-07-20 | 1993-07-20 | Capacitor array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0737757A true JPH0737757A (en) | 1995-02-07 |
| JP3158794B2 JP3158794B2 (en) | 2001-04-23 |
Family
ID=16060778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17914693A Expired - Fee Related JP3158794B2 (en) | 1993-03-29 | 1993-07-20 | Capacitor array |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3158794B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000226689A (en) * | 1999-02-08 | 2000-08-15 | Murata Mfg Co Ltd | Method for forming bump electrode of electronic parts, and electronic parts |
| JP2000315622A (en) * | 1999-04-28 | 2000-11-14 | Ngk Spark Plug Co Ltd | Capacitor |
| JP2002271025A (en) * | 2001-03-13 | 2002-09-20 | Ibiden Co Ltd | Printed wiring board and manufacturing method therefor |
| JP2003526903A (en) * | 1999-04-20 | 2003-09-09 | シーゲイト テクノロジー エルエルシー | Formation of electrode pattern for differential PZT activator |
| US6794729B2 (en) | 2001-03-01 | 2004-09-21 | Nec Corporation | Stacked capacitor and method of forming the same as well as semiconductor device using the same and circuit board using the same |
| DE10313891A1 (en) * | 2003-03-27 | 2004-10-14 | Epcos Ag | Electrical multilayer component |
| JP2009088416A (en) * | 2007-10-02 | 2009-04-23 | Kaho Kagi Kofun Yugenkoshi | Overvoltage protection device for electronic circuit and its manufacturing method |
| JP2012227233A (en) * | 2011-04-15 | 2012-11-15 | Murata Mfg Co Ltd | Multilayer electronic component and manufacturing method therefor |
| US8528959B2 (en) | 2010-05-24 | 2013-09-10 | Johnan Manufacturing Inc. | Fitting adjustment structure for a lid |
-
1993
- 1993-07-20 JP JP17914693A patent/JP3158794B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000226689A (en) * | 1999-02-08 | 2000-08-15 | Murata Mfg Co Ltd | Method for forming bump electrode of electronic parts, and electronic parts |
| JP4713742B2 (en) * | 1999-04-20 | 2011-06-29 | シーゲイト テクノロジー エルエルシー | Method for forming electrode pattern of differential PZT actuator |
| JP2003526903A (en) * | 1999-04-20 | 2003-09-09 | シーゲイト テクノロジー エルエルシー | Formation of electrode pattern for differential PZT activator |
| JP2000315622A (en) * | 1999-04-28 | 2000-11-14 | Ngk Spark Plug Co Ltd | Capacitor |
| US6794729B2 (en) | 2001-03-01 | 2004-09-21 | Nec Corporation | Stacked capacitor and method of forming the same as well as semiconductor device using the same and circuit board using the same |
| JP4697828B2 (en) * | 2001-03-13 | 2011-06-08 | イビデン株式会社 | Printed wiring board and printed wiring board manufacturing method |
| JP2002271025A (en) * | 2001-03-13 | 2002-09-20 | Ibiden Co Ltd | Printed wiring board and manufacturing method therefor |
| US7710233B2 (en) | 2003-03-27 | 2010-05-04 | Epcos Ag | Electric multilayer component |
| DE10313891A1 (en) * | 2003-03-27 | 2004-10-14 | Epcos Ag | Electrical multilayer component |
| JP2009088416A (en) * | 2007-10-02 | 2009-04-23 | Kaho Kagi Kofun Yugenkoshi | Overvoltage protection device for electronic circuit and its manufacturing method |
| JP4637887B2 (en) * | 2007-10-02 | 2011-02-23 | 佳邦科技股▲ふん▼有限公司 | Overvoltage protection device for electronic circuit and manufacturing method thereof |
| US8528959B2 (en) | 2010-05-24 | 2013-09-10 | Johnan Manufacturing Inc. | Fitting adjustment structure for a lid |
| JP2012227233A (en) * | 2011-04-15 | 2012-11-15 | Murata Mfg Co Ltd | Multilayer electronic component and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3158794B2 (en) | 2001-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5889445A (en) | Multilayer ceramic RC device | |
| JP2976049B2 (en) | Multilayer electronic components | |
| JPH07326536A (en) | Ceramic capacitor | |
| JP3158794B2 (en) | Capacitor array | |
| JPH0897070A (en) | Ceramic capacitor | |
| JP3264037B2 (en) | Capacitor array | |
| JP2000340448A (en) | Laminated ceramic capacitor | |
| JPS6235257B2 (en) | ||
| JP3669404B2 (en) | Manufacturing method of multilayer ceramic substrate | |
| JPH0754778B2 (en) | Ceramic board with built-in capacitor | |
| JP3158793B2 (en) | Capacitor array | |
| JP3538758B2 (en) | Capacitor array and method of manufacturing the same | |
| JPH0945830A (en) | Chip electronic component | |
| JPS6338856B2 (en) | ||
| JP2006066443A (en) | Surface-mounting multiple capacitor | |
| JPH05243745A (en) | Multilayer ceramic board | |
| JPS6235253B2 (en) | ||
| JP2642754B2 (en) | LC composite network component and method of manufacturing the same | |
| JP2000114100A (en) | Multiple electronic part | |
| JP3488733B2 (en) | Multilayer resonator | |
| JPH022318B2 (en) | ||
| JP3940582B2 (en) | Capacitor built-in wiring board | |
| JPH02271596A (en) | Manufacture of multilayered hybrid circuit | |
| JPH1145823A (en) | Laminated ceramic composite part | |
| JPH0430172B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090216 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120216 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |