JPH11340085A - Laminated ceramic capacitor - Google Patents
Laminated ceramic capacitorInfo
- Publication number
- JPH11340085A JPH11340085A JP10147291A JP14729198A JPH11340085A JP H11340085 A JPH11340085 A JP H11340085A JP 10147291 A JP10147291 A JP 10147291A JP 14729198 A JP14729198 A JP 14729198A JP H11340085 A JPH11340085 A JP H11340085A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- external terminal
- electrode layer
- ceramic capacitor
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は高速情報処理ＩＣや
バスラインのノイズに対してデカップリング効果を発揮
する積層セラミックコンデンサに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer ceramic capacitor which exhibits a decoupling effect on high-speed information processing ICs and bus line noise.
【０００２】[0002]
【従来の技術】従来の積層セラミックコンデンサは、図
４の斜視図及び図５の分解斜視図に示すように、コンデ
ンサ本体となる積層体３０の一対の端部に夫々外部端子
電極３３、３４を形成していた。即ち、外部端子電極３
４、３５は、積層体３０の長さ方向（Ｌ方向）に存在す
る端部に、全幅方向（Ｗ方向）に渡って、且つその端面
と接する上下面及び両側面の一部に形成されていた。2. Description of the Related Art As shown in a perspective view of FIG. 4 and an exploded perspective view of FIG. 5, a conventional multilayer ceramic capacitor has external terminal electrodes 33 and 34 at a pair of ends of a multilayer body 30 serving as a capacitor body. Had formed. That is, the external terminal electrode 3
Reference numerals 4 and 35 are formed on the upper and lower surfaces and a part of both side surfaces in contact with the end surface in the entire width direction (W direction) at the end portion existing in the length direction (L direction) of the laminate 30. Was.
【０００３】この積層体３０の内部構造は、複数の矩形
状の誘電体層３１ａ、３１ｂ、３１ｃ、３１ｄ・・・
と、該誘電体層３１ａ、３１ｂ、３１ｃ、３１ｄ・・・
との間に形成された複数の第１内部電極層３２、複数の
第２内部電極層３３とから構成されていた。例えば、第
１内部電極層３２は、例えば、誘電体層３１ｂ、３１ｄ
・・・上に、各々の誘電体層３１ｂ、３１ｄ・・・の長
手方向に存在する例えば右側端部に延出している。例え
ば、第２内部電極層３３は、例えば、誘電体層３１ｃ、
３１ｅ・・・上に、各々の誘電体層３１ｃ、３１ｅ・・
・の長手方向に存在する例えば左側端部に延出してい
る。[0003] The internal structure of the laminate 30 includes a plurality of rectangular dielectric layers 31a, 31b, 31c, 31d ...
And the dielectric layers 31a, 31b, 31c, 31d,.
And a plurality of first internal electrode layers 32 and a plurality of second internal electrode layers 33 formed between them. For example, the first internal electrode layer 32 includes, for example, the dielectric layers 31b and 31d.
.., And extends to, for example, the right end of each of the dielectric layers 31b, 31d,. For example, the second internal electrode layer 33 includes, for example, a dielectric layer 31c,
31e, on each of the dielectric layers 31c, 31e,.
For example, it extends in the longitudinal direction of the left end.
【０００４】これにより、第１内部電極層３２は第１外
部端子電極３４に、第２内部電極層３３は第２外部端子
電極３５に夫々接続されている。Accordingly, the first internal electrode layer 32 is connected to the first external terminal electrode 34, and the second internal electrode layer 33 is connected to the second external terminal electrode 35.
【０００５】尚、誘電体層３１ａ、３１ｂ、３１ｃ、３
１ｄ・・・は、プロブスカイト型を示す誘電体セラミッ
ク材料からなり、内部電極層３２、３３は、銀、パラジ
ウム、銅、Ｎｉなどからなり、外部端子電極３４、３５
は、内部電極層３２、３３の金属材料を下地金属層とし
て、表面に、スズや半田などの被膜が施されている。The dielectric layers 31a, 31b, 31c, 3
1d are made of a dielectric ceramic material showing a prosbite type, the internal electrode layers 32, 33 are made of silver, palladium, copper, Ni, or the like, and the external terminal electrodes 34, 35
Has a metal film of the internal electrode layers 32 and 33 as a base metal layer, and has a surface coated with tin or solder.
【０００６】近似、高速デジタルＩＣの処理速度の高速
化、及び多ピン化に伴うＩＣ電源ラインのノイズによる
誤動作を防止するために、積層セラミックコンデンサ
は、ＩＣに近接して配置されるデカップリングコンデン
サとして用いられることが多くなっている。上述した図
４、５に示す積層セラミックコンデンサ自体のインダク
タンスが高いため、逆にノイズの発生源となってしまう
ことがある。In order to increase the processing speed of a high-speed digital IC and to prevent malfunction due to noise in an IC power supply line due to the increase in the number of pins, a multilayer ceramic capacitor is provided with a decoupling capacitor disposed close to the IC. It is often used as. Since the multilayer ceramic capacitor itself shown in FIGS. 4 and 5 has high inductance, it may be a source of noise.
【０００７】しかし、作動周波数が１００ＭＨｚを超え
ると、通常の図４、５に示すコンデンサでもコンデンサ
の固有インダクタンスによるノイズの影響が大きくなっ
てしまう。このため、図６、７に示すように、内部電極
層５２、５３の形状を改善して、長手方向（Ｌ方向）と
幅方向（Ｗ方向）のアスペクト比を１．０以下として、
各外部端子電極５４、５５を内部電極層５２、５３の長
辺から導出するようしていた。However, when the operating frequency exceeds 100 MHz, even the ordinary capacitors shown in FIGS. Therefore, as shown in FIGS. 6 and 7, the shape of the internal electrode layers 52 and 53 is improved so that the aspect ratio in the longitudinal direction (L direction) and the width direction (W direction) is 1.0 or less.
Each external terminal electrode 54, 55 is derived from the long side of the internal electrode layers 52, 53.
【０００８】また、低インダクタンスコンデンサとして
は、図８、図９に示すように、内部電極層７２、７３に
接続する外部電極７４、７５を複数個に分けて、インダ
クタンスを低減させたものが用いられている（ＬＩＣＡ
（ローインダクタンスコンデンサアレイ）タイプと呼ば
れる）。このＬＩＣＡでは、外部電極７４、７５を複数
個に精度よく分割し各々の外部電極７４、７５が狭間隔
に配置されてあり、固有インダクタンスを１００ｐＨ以
下を実現していた。As shown in FIGS. 8 and 9, a low inductance capacitor is used in which the external electrodes 74 and 75 connected to the internal electrode layers 72 and 73 are divided into a plurality of parts to reduce the inductance. (LICA
(Low inductance capacitor array) type. In this LICA, the external electrodes 74 and 75 are accurately divided into a plurality of parts, and each of the external electrodes 74 and 75 is arranged at a narrow interval, thereby realizing a specific inductance of 100 pH or less.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、昨今の
ＩＣの動作速度は益々高速化され、一般のコンデンサ
は、高いインダクタンスが内在ししており、その立ち上
がり応答ノイズがＩＣの信頼性に阻害を与えることが表
面化している。例えば、図６、７に示すアスペクト比を
変えた積層セラミックコンデンサでは、５００ｐＨレベ
ルと固有インダクタンスが低くなっているため、効果が
大きいものの、動作周波数が数百ＭＨｚで作動するＩＣ
には、単にアスペクト比を変更しただけでも、デカップ
リングコンデンサとしては不十分であった。However, the operating speed of recent ICs has been further increased, and general capacitors have a high inductance inherent therein, and the rising response noise impairs the reliability of ICs. Things have surfaced. For example, in the monolithic ceramic capacitors having different aspect ratios shown in FIGS. 6 and 7, since the specific inductance is low at 500 pH level, although the effect is great, the IC which operates at an operating frequency of several hundred MHz is used.
However, simply changing the aspect ratio was not sufficient as a decoupling capacitor.
【００１０】また、図８、図９に示すＬＩＣＡタイプの
コンデンサが数百ＭＨｚで作動するＩＣ用便われるの
は、内部電極層７２、７３に連結する外部電極７４、７
５を複数個に分けてインダクタンスを低減させているか
らであり、この外部電極７４、７５の複数個を狭間隔に
精度よく分割するためは、薄膜技法を用いて例えば、ス
バツタや蒸着などを行って形成しなくてはならず、生産
効率が非常に低い。しかも、外部電極７４、７５を複数
個に分けているため、外部回路と接続する際には、ワイ
ヤボンデングやフリップチップ実装が必要となり、高度
の回路設計と実装技術を要することになる。Further, the LICA type capacitors shown in FIGS. 8 and 9 are used for ICs operating at several hundred MHz because external electrodes 74 and 7 connected to internal electrode layers 72 and 73 are used.
5 is divided into a plurality of pieces to reduce the inductance. In order to divide the plurality of external electrodes 74 and 75 at a narrow interval with high precision, for example, a sputtering or vapor deposition is performed by using a thin film technique. The production efficiency is very low. In addition, since the external electrodes 74 and 75 are divided into a plurality of parts, wire bonding and flip-chip mounting are required when connecting to external circuits, and sophisticated circuit design and mounting techniques are required.
【００１１】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、数百ＭＨｚで作動するＩＣ
でもそのデカップリングコンデンサとして使用できる２
００ｐＨ以下のインダクタンスを有し、且つ外部回路へ
の実装が容易となり、しかも、生産効率の高い積層セラ
ミックコンデンサを提供するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide an IC operating at several hundred MHz.
But it can be used as a decoupling capacitor 2
An object of the present invention is to provide a monolithic ceramic capacitor having an inductance of not more than 00pH, easy to mount on an external circuit, and having high production efficiency.
【００１２】[0012]
【課題を解決するための手段】本発明は、第１内部電極
層を形成した矩形状誘電体層と、第２内部電極層を形成
した矩形状誘電体層とを交互に積層した積層体の一方端
部の両角部に、積層体の厚み方向を貫く２つの凹部を形
成するとともに、一方の凹部内壁に前記第１内部電極層
に接続する第１外部端子電極を、他方の凹部内壁に前記
第２内部電極層に接続する第２外部端子電極を夫々形成
したことを特徴とする積層セラミックコンデンサであ
る。According to the present invention, there is provided a laminate comprising a rectangular dielectric layer on which first internal electrode layers are formed and a rectangular dielectric layer on which second internal electrode layers are formed. At both corners of one end, two recesses penetrating the thickness direction of the laminate are formed, and a first external terminal electrode connected to the first internal electrode layer is formed on one inner wall of the laminate, and the other is formed on the inner wall of the other recess. A multilayer ceramic capacitor, wherein second external terminal electrodes connected to the second internal electrode layers are respectively formed.
【００１３】尚、第１内部電極層の第２外部端子電極側
の角部は、第２外部端子電極と接することがないよう
に、第２外部端子電極の形成位置に対応じて除去されて
いるパターンとなっており、また、第２内部電極層の第
１外部端子電極側の角部は、第１外部端子電極と接する
ことがないように、第１外部外部端子電極の形成位置に
対応じて除去されているパターンとなっている。The corner of the first internal electrode layer on the side of the second external terminal electrode is removed in accordance with the formation position of the second external terminal electrode so as not to come into contact with the second external terminal electrode. And the corner of the second internal electrode layer on the side of the first external terminal electrode corresponds to the formation position of the first external external terminal electrode so as not to contact the first external terminal electrode. This is a pattern that has been removed.
【００１４】[0014]
【作用】本発明によれば、従来の図４に示すように、内
部電極層と外部電極に接続するためのマージン部（引出
し部）が実質的に存在しなくなるため、内部電極層、外
部端子電極との間のインダクタンス成分を大きく減少さ
せることができ、しかも、２つの外部端子電極間の距離
も非常に短くなるため、直列等価抵抗自体も減少して、
損失の小さなコンデンサとなる。According to the present invention, as shown in FIG. 4, there is substantially no margin portion (lead portion) for connecting the internal electrode layer and the external electrode. The inductance component between the electrodes can be greatly reduced, and the distance between the two external terminal electrodes is also very short, so the series equivalent resistance itself also decreases,
This results in a capacitor with low loss.
【００１５】さらに、第１外部端子電極に接続する第１
内部電極層と第２外部端子電極層と接続する第２内部電
極層の容量発生部分における電流の流れ方向が互いに逆
方向となるため、電流に流れによって発生する電界を互
いに相殺することができ、これによっても低インダクタ
ンス化が達成できる。Further, a first external terminal electrode connected to the first external terminal electrode is provided.
Since the directions of current flow in the capacitance generating portion of the second internal electrode layer connected to the internal electrode layer and the second external terminal electrode layer are opposite to each other, the electric fields generated by the flow of the current can be offset each other. This can also achieve low inductance.
【００１６】また、製造工程においては、積層体の一方
端部の角部に形成される積層体の厚み方向を貫く方向に
伸びる凹部は、積層セラミックコンデンサの積層体を焼
成する前で、パンチング加工によって簡単に形成できる
ため、さらに、厚膜技法を用いて、その凹部内壁に外部
端子電極を形成することができるため、従来のＬＩＣＡ
のように、生産効率の低い薄膜技法を用いる必要がない
ため、生産効率が向上し、その結果、安価な積層セラミ
ックコンデンサどなる。In the manufacturing process, the recess formed at the corner of one end of the multilayer body and extending in the thickness direction of the multilayer body is punched before firing the multilayer body of the multilayer ceramic capacitor. In addition, since the external terminal electrode can be formed on the inner wall of the concave portion using the thick film technique, the conventional LICA
As described above, since it is not necessary to use a thin film technique having low production efficiency, production efficiency is improved, and as a result, an inexpensive multilayer ceramic capacitor is obtained.
【００１７】しかも、外部端子電極は、積層体の角部
に、積層体の厚み方向を貫く凹部内壁面に被着形成され
ているため、従来の半田を用いた表面実装で外部回路と
接続できるため、その実装性の劣化を招くことがない。Moreover, since the external terminal electrodes are formed at the corners of the laminate and on the inner wall surface of the recess penetrating the thickness direction of the laminate, the external terminal electrodes can be connected to an external circuit by conventional surface mounting using solder. Therefore, the mounting performance is not deteriorated.
【００１８】[0018]
【発明の実施の形態】以下、本発明の積層セラミックコ
ンデンサを図面に基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A multilayer ceramic capacitor according to the present invention will be described below with reference to the drawings.
【００１９】図１は、本発明の積層セラミックコンデン
サの外観斜視図であり、図２は、本発明のコンデンサ本
体である積層体の分解斜視図である。FIG. 1 is an external perspective view of a multilayer ceramic capacitor of the present invention, and FIG. 2 is an exploded perspective view of a multilayer body which is a capacitor body of the present invention.
【００２０】図において、積層セラミックコンデンサ
は、積層体１０、第１外部端子電極３、第２外部端子電
極４とから構成されている。尚、積層体１０は、複数の
誘電体セラミックからなる誘電体層１ａ、１ｂ、１ｃ、
１ｄ・・・が形成されている。In FIG. 1, the multilayer ceramic capacitor comprises a multilayer body 10, a first external terminal electrode 3, and a second external terminal electrode 4. In addition, the laminated body 10 includes dielectric layers 1a, 1b, 1c made of a plurality of dielectric ceramics.
1d are formed.
【００２１】誘電体層１ａ、１ｂ、１ｃ、１ｄ・・・
は、概略矩形状を成しており、ＢａＴｉＯ3 などを有す
るペロブスカイト型誘電体セラミック材料からなってい
る。The dielectric layers 1a, 1b, 1c, 1d,...
Has a substantially rectangular shape and is made of a perovskite-type dielectric ceramic material having BaTiO 3 or the like.
【００２２】この誘電体層１ａ、１ｂ、１ｃ、１ｄ・・
・の層間には、第１内部電極層１３、または第２内部電
極層１４が配置されている。The dielectric layers 1a, 1b, 1c, 1d,.
The first internal electrode layer 13 or the second internal electrode layer 14 is disposed between the layers.
【００２３】各内部電極層１３、１４は、銀、パラジウ
ム、銅、Ｎｉなどの金属材料を主成分（金属単体または
他の金属との合金）からなっている。Each of the internal electrode layers 13 and 14 is mainly composed of a metal material such as silver, palladium, copper, or Ni (simple metal or alloy with another metal).
【００２４】例えば、第１内部電極層１３は、例えば、
誘電体層１ａと１ｂとの層間、１ｃと１ｄとの層間・・
・に配置されている。即ち、誘電体層１ｂ、１ｄ・・・
の上面側主面に被着形成されている。また、第２内部電
極層１４は、例えば、誘電体層１ｂと１ｃとの層間、１
ｄと１ｅとの層間・・・に配置されている。即ち、誘電
体層１ｃ、１ｅ・・・の上面側主面に被着形成されてい
る。For example, the first internal electrode layer 13 is, for example,
Between the dielectric layers 1a and 1b, between 1c and 1d,...
・ It is located in That is, the dielectric layers 1b, 1d,...
Is formed on the main surface on the upper surface side. Further, the second internal electrode layer 14 is formed between the dielectric layers 1b and 1c, for example.
It is arranged between the layers d and 1e. That is, the dielectric layers 1c, 1e,...
【００２５】この内部電極層１３、１４が被着形成され
た誘電体層１ａ、１ｂ、１ｃ、１ｄ・・・は、所定容量
成分に対応するように所定数積層され、これにより、直
方体形状の積層体（コンデンサ本体）１０が構成されて
いる。 この積層体１０の一方の端部側の両角部には、
積層体１０の厚み方向に延びる例えば１／４円形状の凹
部１１、１２が形成されている。そして、この凹部１１
の内壁面には、例えば複数の第１内部電極層１３の角部
に接続する第１外部外部端子電極３が形成されている。
また、凹部１２の内壁面には、例えば、複数の第２内部
電極層１４の角部に接続する第２外部端子電極４が形成
されている。The dielectric layers 1a, 1b, 1c, 1d,... On which the internal electrode layers 13 and 14 are formed are laminated in a predetermined number so as to correspond to a predetermined capacitance component. A multilayer body (capacitor body) 10 is configured. At both corners on one end side of the laminate 10,
For example, concave portions 11 and 12 each having a quarter circle shape extending in the thickness direction of the multilayer body 10 are formed. And this recess 11
On the inner wall surface, for example, first external external terminal electrodes 3 connected to the corners of the plurality of first internal electrode layers 13 are formed.
Further, on the inner wall surface of the concave portion 12, for example, the second external terminal electrodes 4 connected to the corners of the plurality of second internal electrode layers 14 are formed.
【００２６】第１外部端子電極３、第２外部端子電極４
は、例えば銀や銅などを主成分とする厚膜金属導体や厚
膜樹脂金属導体などを下地導体膜として、この下地導体
膜の表面に半田接合を確実且つ容易するメッキ被覆層が
形成されて構成されている。First external terminal electrode 3, second external terminal electrode 4
For example, a plating coating layer is formed on the surface of the underlying conductive film, which is a thick film metal conductor or a thick film resin metal conductor mainly composed of silver, copper, etc. It is configured.
【００２７】上述のように、内部電極層１３、１４と外
部端子電極３、４との接続は、実質的に内部電極層１
３、１４の角部で接続することになり、しかも、この接
続部分は、積層体の角部に形成された凹部１１、１２と
なっている。従って、例えば、誘電体層１ｂ上に形成さ
れる第１内部電極層１３は、概略矩形状のパターンの一
端部側の一方の角部（図では紙面奥側）が、積層体１０
に形成された一方の凹部１１に導出するようになってい
る。同時に、第１内部電極層１３のパターンの一方部側
の他方の角部は、積層体１０の他方の凹部１２に導出し
ないように、切りかけ部１３ｘが形成されている。ま
た、誘電体層１ｃ上に形成される第２内部電極層１４
は、概略矩形状のパターンの一端部側の他方の角部（図
では紙面手前側）が、積層体１０に形成された他方の凹
部１２に導出するようになっている。同時に、第２内部
電極層１４のパターンの一方部側の一方の角部は、積層
体１０の一方の凹部１１に導出しないように、切りかけ
部１４ｘが形成されている。As described above, the connection between the internal electrode layers 13 and 14 and the external terminal electrodes 3 and 4 is substantially made by the internal electrode layer 1
The connection is made at the corners of the layers 3 and 14, and the connection portions are the concave portions 11 and 12 formed at the corners of the laminate. Therefore, for example, the first internal electrode layer 13 formed on the dielectric layer 1b is formed such that one corner (on the back side in the drawing) of the one end of the substantially rectangular pattern is stacked 10
Is led out to one of the recesses 11 formed in the recess. At the same time, a cut-out portion 13x is formed at the other corner portion on one side of the pattern of the first internal electrode layer 13 so as not to be led out to the other concave portion 12 of the multilayer body 10. Also, the second internal electrode layer 14 formed on the dielectric layer 1c
Is such that the other corner (on the front side in the drawing) of one end of the substantially rectangular pattern is led out to the other recess 12 formed in the laminate 10. At the same time, a cut-out portion 14x is formed at one corner of one side of the pattern of the second internal electrode layer 14 so as not to be led out to the one concave portion 11 of the multilayer body 10.
【００２８】尚、上述の凹部１１、１２は、積層体１０
の一端部の角部に形成されているが、この角部に近接す
る辺上（短辺側または長辺側）に形成した半円形状であ
っても構わない。この場合、内部電極層１３、１４は、
接続部及び切りかけ部のパターンをこの凹部１１、１２
に対応させるようにすればよい。The recesses 11 and 12 are provided in the laminate 10
Is formed at the corner at one end, but may be a semicircular shape formed on the side (short side or long side) near the corner. In this case, the internal electrode layers 13 and 14
The pattern of the connecting portion and the cut-out portion is defined by the concave portions 11 and 12.
Should be made to correspond.
【００２９】このような構造の積層セラミックコンデン
サでは、２つの外部端子電極３、４は、積層体１の短辺
を端面とする角部に積層体１０の厚み方向を貫く凹部の
内壁面に形成されている。即ち、２つの外部端子電極
３、４間の寸法は、積層体の短辺よりも、一層短くな
る。このため、従来のようにアスペクトを１未満とした
積層セラミックコンデンサの外部端子電極間よりも、一
層短くなり、その間のインダクタンス成分が減少し、コ
ンデンサ全体として低インダクタンス化する。In the multilayer ceramic capacitor having such a structure, the two external terminal electrodes 3 and 4 are formed on the inner wall surface of the concave portion penetrating in the thickness direction of the multilayer body 10 at the corner having the short side as the end face. Have been. That is, the dimension between the two external terminal electrodes 3 and 4 is shorter than the short side of the laminate. For this reason, the distance between the external terminal electrodes of the multilayer ceramic capacitor having an aspect of less than 1 as in the related art is shorter, the inductance component therebetween is reduced, and the inductance of the entire capacitor is reduced.
【００３０】また、例えば、第１外部端子電極３から第
２外部端子電極４に流がれる電流を想定した場合、第１
外部端子電極３と接続する第１内部電極層１３では、図
の右側方向から左側方向に電流が流れ、第２外部端子電
極４と接続する第２内部電極層１４は、図の左側方向か
ら右側方向に電流が流れる。即ち、第１内部電極層１３
と第２内部電極層１４とに着目すると、夫々の電流の流
れ方向が逆方向となるため、この電流によって発生する
電界が互いに相殺され、これにより、低インダクタタン
ス化が達成できる。For example, when a current flowing from the first external terminal electrode 3 to the second external terminal electrode 4 is assumed, the first
In the first internal electrode layer 13 connected to the external terminal electrode 3, a current flows from the right side to the left side in the drawing, and the second internal electrode layer 14 connected to the second external terminal electrode 4 moves from the left side to the right side in the drawing. Current flows in the direction. That is, the first internal electrode layer 13
Focusing on the second internal electrode layer 14 and the second internal electrode layer 14, the respective currents flow in opposite directions, so that the electric fields generated by the currents cancel each other out, thereby achieving low inductance.
【００３１】これにより、結果として、低インダクタン
スのコンデンサとなり、高周波動作するＩＣに接続され
るデカプリングコンデンサとして使用することができ、
また、高周波ノイズの発生源となることがなくなる。As a result, a low-inductance capacitor can be obtained, which can be used as a decoupling capacitor connected to an IC operating at a high frequency.
Further, it does not become a source of high frequency noise.
【００３２】上述の積層セラミックコンデンサの方法
は、概略以下のように形成される。The above-described method of forming a multilayer ceramic capacitor is generally formed as follows.
【００３３】まず、誘電体層１ａ、１ｂ、１ｃ、１ｄ・
・・からなる誘電体磁器グリーンシートを用意する。こ
のグリーンシートは多数個を同時に多数抽出できる形状
となっている。具体的には、所定プロブスカイト結晶構
造となる誘電体粉末と焼結助剤に溶剤、分散材、バイン
ダーなどを混合したスリップ化し、ドクターブレード法
でグリーンシートを成型した。尚、その他の方法とし
て、引き上げ法、ダイコーター、グラビアロールコ一タ
ーなどを用いてもよい。First, the dielectric layers 1a, 1b, 1c, 1d
Prepare a dielectric porcelain green sheet consisting of. This green sheet has such a shape that many can be extracted simultaneously. Specifically, a slip was obtained by mixing a solvent, a dispersing agent, a binder, and the like with a dielectric powder having a predetermined provskite crystal structure and a sintering aid, and a green sheet was formed by a doctor blade method. As other methods, a pulling method, a die coater, a gravure roll coater, or the like may be used.
【００３４】次に、誘電体層１ｂ、１ｄ・・・となる誘
電体磁器グリーンシートの各素子となる領域に、第１内
部電極層１３となる導体膜を形成する。Next, a conductor film to be the first internal electrode layer 13 is formed in a region to be each element of the dielectric ceramic green sheet to be the dielectric layers 1b, 1d,...
【００３５】導体膜は、例えば、銀−パラジウム合金な
どの導電性ペーストのスクリーン印刷及び乾燥により形
成する。このときに、概略矩形状パターンの１つの角部
に、切りかけ部１３ｘを形成するようにする。The conductor film is formed, for example, by screen printing and drying a conductive paste such as a silver-palladium alloy. At this time, the cutout portion 13x is formed at one corner of the substantially rectangular pattern.
【００３６】同様に、誘電体層１ｃ、１ｅ・・・となる
誘電体磁器グリーンシートの各素子となる領域に、第２
内部電極層１４となる導体膜を形成する。この導体膜の
概略矩形状パターンの１つの角部に、切り欠け部１４ｘ
を形成するようにする。Similarly, the second region of the dielectric ceramic green sheet that becomes the dielectric layers 1c, 1e,.
A conductor film to be the internal electrode layer 14 is formed. A notch 14x is formed at one corner of the roughly rectangular pattern of the conductor film.
Is formed.
【００３７】次に、積層体１の構造に対応させて、誘電
体層１ａ、１ｂ、１ｃ、１ｄ・・・となる各グリーンシ
ートを積層し、熱圧着により、未焼成状態の大型積層体
を形成する。Next, corresponding to the structure of the laminate 1, the green sheets to be the dielectric layers 1a, 1b, 1c, 1d,... Form.
【００３８】次には、大型積層体の各領域の一方端部の
両角部に、凹部１１、１２となる貫通孔を形成する。凹
部１１となる貫通孔は、第１内部電極層１３の一方の端
部側の一方角部を、貫通孔の内壁面から露出するよう
に、且つ第２内部電極層１４の一方の端部側の一方角部
の切り欠け部１４ｘが貫通孔の内壁面から露出しないよ
うにし、マイクロドリルを用いて穿孔する。同様に、凹
部１２となる貫通孔は、第２内部電極層１４の一方の端
部側の他方角部を、貫通孔の内壁面から露出するよう
に、且つ第１内部電極層１３の一方の端部側の他方角部
の切り欠け部１３ｘが貫通孔の内壁面から露出しないよ
うにし、マイクロドリルを用いて穿孔する。Next, through-holes serving as recesses 11 and 12 are formed at both corners at one end of each region of the large-sized laminate. The through-hole serving as the recess 11 is formed such that one corner on one end of the first internal electrode layer 13 is exposed from the inner wall surface of the through-hole and on one end of the second internal electrode layer 14. The notch 14x at one corner of the through hole is not exposed from the inner wall surface of the through hole, and the hole is drilled using a micro drill. Similarly, the through hole serving as the concave portion 12 exposes the other corner on the one end side of the second internal electrode layer 14 from the inner wall surface of the through hole, and forms one of the first internal electrode layers 13. The notch 13x at the other corner on the end side is not exposed from the inner wall surface of the through hole, and the hole is drilled using a micro drill.
【００３９】尚、マイクロドリル以外にパンチング加工
やレーザー加工などを用いても構わない。It is to be noted that punching or laser processing may be used in addition to the micro drill.
【００４０】次に、貫通孔を形成した大型積層体を、プ
レスの押し切り刃方式で、各領域毎に切断する。これに
より、未焼成状態の積層体１０が完成する。これにより
貫通孔は分断されることになり、例えば円形状が、１／
４円状の凹部となる。また、この切断をダイシング方式
を用いても良い。貫通孔の形成と大型積層体の切断の両
工程を同時のプレス成型で行っても構わない。Next, the large-sized laminate having the through-hole formed therein is cut for each area by a press cutting blade method. Thus, the unfired laminate 10 is completed. As a result, the through hole is divided, and for example, the circular shape is changed to 1 /
It becomes a four-circle concave part. The cutting may be performed by a dicing method. Both steps of forming the through-holes and cutting the large-sized laminate may be performed by simultaneous press molding.
【００４１】そして、個々の素子に切断した未焼成の積
層体を、２５０℃〜４００℃で脱バインダーを行い、そ
の後、例えば、１２５０〜１３００℃で焼成処理する。
これより、誘電体層と内部電極層とは同時に焼成され
て、焼成され、且つ凹部１１、１２が形成された積層体
１０となる。Then, the unsintered laminated body cut into individual elements is debindered at 250 ° C. to 400 ° C., and thereafter, baked at, for example, 1250 to 1300 ° C.
As a result, the dielectric layer and the internal electrode layer are simultaneously fired and fired, and the laminated body 10 in which the concave portions 11 and 12 are formed is obtained.
【００４２】次に、凹部１１、凹部１２内の内壁面を充
分に研磨するために、研磨メデア粉と水が入ったポット
に入れて面取りを行う。これにより、凹部１１の内壁面
から第１内部電極層１２が露出し、凹部１２の内壁面か
ら第２内部電極層１３が完全に露出することになる。Next, in order to sufficiently polish the inner wall surfaces in the concave portions 11 and 12, chamfering is performed by placing the media in a pot containing polished media powder and water. Thereby, the first internal electrode layer 12 is exposed from the inner wall surface of the concave portion 11, and the second internal electrode layer 13 is completely exposed from the inner wall surface of the concave portion 12.
【００４３】次に、積層体１０の凹部１１、１２の内壁
面に、第１外部端子電極３、第２外部端子電極４を夫々
形成する。Next, the first external terminal electrode 3 and the second external terminal electrode 4 are formed on the inner wall surfaces of the concave portions 11 and 12 of the laminate 10 respectively.
【００４４】具体的には、積層体１０を整列させて、凹
部１１、１２を形成した端面を上向きに整列させ、切り
欠け端面に例えば、銀を主成分とする導電性ペーストを
用いて導体膜を塗布する。その後、導体膜を乾燥し、７
００〜８６０℃で焼きつけて、厚膜下地導体膜を形成す
る。その後、厚膜導体膜上に、Ｎｉメッキ、Ｓｎメッ
キ、半田メッキなどのメッキ被覆層を被着する。More specifically, the stacked body 10 is aligned, the end faces on which the concave portions 11 and 12 are formed are aligned upward, and the cut end faces are formed, for example, using a conductive paste containing silver as a main component. Is applied. Then, the conductor film is dried,
By baking at 00 to 860 ° C., a thick underlying conductor film is formed. Thereafter, a plating coating layer such as Ni plating, Sn plating, or solder plating is applied on the thick conductive film.
【００４５】このように形成された本発明の積層セラミ
ックコンデンサでは、内部電極層の導出の構造は、従来
と相違するものの、その製造方法は、未焼成状態の大型
積層体の状態で、凹部１１、１２となる貫通孔を形成す
る工程を付加と外部端子電極の形成位置の制御の相違の
みであり、従来の製造方法から大きく変わることがない
ため、生産性効率が維持・向上されることになる。In the monolithic ceramic capacitor of the present invention thus formed, although the structure for leading out the internal electrode layers is different from the conventional one, the manufacturing method is as follows. And the step of forming through-holes 12 and 12 is only the difference between the control of the formation position of the external terminal electrode and the conventional method, so that the productivity is maintained and improved. Become.
【００４６】しかも、低インダクタタンス化した構造の
コンデンサ（ＬＩＣＡタイプ）に比較して、薄膜技法を
用いる必要もなく、外部回路との接合が通常の表面実装
が可能であるために、その実装信頼性が非常に向上す
る。In addition, compared with a capacitor (LICA type) having a structure with a low inductance, there is no need to use a thin film technique, and since bonding to an external circuit can be performed by ordinary surface mounting, the mounting reliability is low. The quality is greatly improved.
【００４７】本発明者らは、積層体１０の一端部側の両
角部に形成した凹部１１、１２間の最短距離（実際に
は、凹部１１、１２に導出する部分の両内部電極層１
３、１４の最短距離）ｄによる積層セラミックコンデン
サのインダクタンス成分を測定した。The present inventors have found that the shortest distance between the concave portions 11 and 12 formed at both corners on one end side of the laminated body 10 (actually, the portions of the internal electrode layers 1 leading to the concave portions 11 and 12
The inductance component of the multilayer ceramic capacitor was measured according to (the shortest distance between 3 and 14) d.
【００４８】その結果、図３に示すように、例えば、横
軸で示す凹部１１、１２間の最短距離ｄを１mmとした場
合には、積層セラミックコンデンサ全体のインダクタン
ス成分が１７０ｐＨ以下となり、非常に高周波動作にも
使用できる良好な積層セラミックコンデンサとなる。即
ち、凹部１１、１２間の最短距離ｄを１．６ｍｍ以下に
設定すると、アスペクト比が１．０以下の図６、図７に
示す積層セラミックコンデンサに比較して低インダクタ
ンス化が達成でき、凹部１１、１２間の最短距離ｄを
０．４ｍｍに設定すると、図８、図９に示すＬＩＣＡタ
イプの積層セラミックコンデンサよりも低インダクタン
ス化することができる。As a result, as shown in FIG. 3, for example, when the shortest distance d between the recesses 11 and 12 indicated by the horizontal axis is 1 mm, the inductance component of the entire multilayer ceramic capacitor becomes 170 pH or less, which is very low. It is a good multilayer ceramic capacitor that can be used for high frequency operation. That is, when the shortest distance d between the concave portions 11 and 12 is set to 1.6 mm or less, lower inductance can be achieved as compared with the multilayer ceramic capacitor shown in FIGS. When the shortest distance d between 11 and 12 is set to 0.4 mm, the inductance can be made lower than that of the LICA type multilayer ceramic capacitor shown in FIGS.
【００４９】尚、上述の第１外部端子電極３及び第２外
部端子電極４は、凹部１１及び凹部１２の内壁面に被着
形成されていればよく、さらに、回路基板への実装性を
考慮したした場合、凹部１１、１２の開口面である積層
体１０の表面に、開口部の周囲に外部端子電極３、４の
表面側及び裏面側の導体膜を形成してもによい。The first external terminal electrode 3 and the second external terminal electrode 4 only need to be formed on the inner wall surfaces of the concave portions 11 and 12, and furthermore, the mountability on the circuit board is taken into consideration. In this case, conductor films on the front and back surfaces of the external terminal electrodes 3 and 4 may be formed around the openings on the surface of the laminate 10 that is the opening surfaces of the concave portions 11 and 12.
【００５０】また、製造工程において、焼成前の大型積
層体の状態で凹部となる貫通孔及び各素子を区画する分
割溝を形成し、大型積層体を焼成処理し、外部端子電極
の下地導体膜の焼き付けを行った後に、分割溝に沿って
分割処理しても構わない。In the manufacturing process, a through-hole serving as a concave portion and a dividing groove for partitioning each element are formed in the state of the large laminated body before firing, and the large laminated body is subjected to a baking treatment to form a base conductor film for external terminal electrodes. May be divided along the dividing groove after baking.
【００５１】[0051]
【発明の効果】以上のように、外部端子電極が、コンデ
ンサ本体である積層体の一方端部の両角部に、積層体の
厚み方向を貫くように形成された凹部の内壁面に形成さ
れている。これにより、外部端子電極間の間隔が非常に
短くなり、これにより、内部インダクタンスの低い積層
セラミックコンデンサとなる。また、第１内部電極層と
第２電極層との容量対向部分における電流の流れ方向と
なるため、これによりも低インダクタンス化が達成され
る。As described above, the external terminal electrodes are formed on the inner wall surface of the recess formed so as to penetrate through the thickness direction of the multilayer body at one end of the multilayer body as the capacitor body. I have. As a result, the interval between the external terminal electrodes becomes very short, and as a result, a multilayer ceramic capacitor having a low internal inductance is obtained. In addition, since the current flows in the direction in which the current flows in the capacitance-facing portion between the first internal electrode layer and the second electrode layer, the inductance can be reduced.
【００５２】しかも、所定回路基板の表面に、表面実装
ができるため、非常に取り扱いやすい積層セラミックコ
ンデンサとなる。Moreover, since it can be surface-mounted on the surface of a predetermined circuit board, the multilayer ceramic capacitor is very easy to handle.
【００５３】さらに、その製造方法で、薄膜技法を用い
ることなく、外部端子電極を形成することができるた
め、生産効率が維持・向上できる。Further, since the external terminal electrodes can be formed without using a thin film technique in the manufacturing method, the production efficiency can be maintained and improved.
【００５４】このように、表面実装が可能であること、
低インダクタンス化が達成できることから、高速デジタ
ルＩＣやバスラインの高速化に寄与できる積層セラミッ
クコンデンサとなる。Thus, surface mounting is possible,
Since low inductance can be achieved, the multilayer ceramic capacitor can contribute to high-speed digital ICs and high-speed bus lines.
【図１】本発明の積層セラミックコンデンサの外観斜視
図である。FIG. 1 is an external perspective view of a multilayer ceramic capacitor according to the present invention.
【図２】本発明の積層セラミックコンデンサの内部電極
層構成を示す積層体部分の分解斜視図である。FIG. 2 is an exploded perspective view of a multilayer body showing an internal electrode layer configuration of the multilayer ceramic capacitor of the present invention.
【図３】端子電極間の距離によるインダクタタンス成分
の変化を示す特性図である。FIG. 3 is a characteristic diagram showing a change in an inductance component according to a distance between terminal electrodes.
【図４】従来の一般的な積層セラミックコンデンサの外
観斜視図である。FIG. 4 is an external perspective view of a conventional general multilayer ceramic capacitor.
【図５】図４に示す積層セラミックコンデンサの内部電
極層構成を示す積層体部分の分解斜視図である。FIG. 5 is an exploded perspective view of a laminated portion showing the internal electrode layer configuration of the multilayer ceramic capacitor shown in FIG.
【図６】アスペクト比を１以下とした積層セラミックコ
ンデンサの外観斜視図である。FIG. 6 is an external perspective view of a multilayer ceramic capacitor having an aspect ratio of 1 or less.
【図７】図６に示す積層セラミックコンデンサの内部電
極層構成を示す積層体部分の分解斜視図である。FIG. 7 is an exploded perspective view of a multilayer body showing an internal electrode layer configuration of the multilayer ceramic capacitor shown in FIG. 6;
【図８】ＬＩＣＡタイプのコンデンサの外観斜視図であ
る。FIG. 8 is an external perspective view of a LICA type capacitor.
【図９】図８に示す積層セラミックコンデンサの内部電
極層構成を示す側面図である。9 is a side view showing an internal electrode layer configuration of the multilayer ceramic capacitor shown in FIG.
１０・・・・積層体 １ａ、１ｂ、１ｃ、１ｄ・・・誘電体層 １１、１２・・・凹部 １３・・・第１内部電極層 １４・・・第２内部電極層 ３・・・・第１外部端子電極 ４・・・・第２外部端子電極 10 ··· laminated body 1a, 1b, 1c, 1d ··· dielectric layer 11, 12 ··· recess 13 ··· first internal electrode layer 14 ··· second internal electrode layer 3 ··· First external terminal electrode 4... Second external terminal electrode
Claims (1)
層と、第２内部電極層を形成した矩形状誘電体層とを交
互に積層した積層体の一方端部の両角部に、積層体の厚
み方向を貫き、且つ内壁から内部電極層の一部が露出す
る２つの凹部を形成するとともに、一方の凹部内壁に前
記第１内部電極層に接続する第１外部端子電極を、他方
の凹部内壁に前記第２内部電極層に接続する第２外部端
子電極を夫々形成したことを特徴とする積層セラミック
コンデンサ。A rectangular dielectric layer having a first internal electrode layer formed thereon and a rectangular dielectric layer having a second internal electrode layer formed thereon are alternately laminated at two corners at one end of a laminate. Two concave portions are formed through the laminate in a thickness direction and a part of the internal electrode layer is exposed from the inner wall, and a first external terminal electrode connected to the first internal electrode layer is provided on one inner wall of the concave portion, and Wherein a second external terminal electrode connected to the second internal electrode layer is formed on an inner wall of the concave portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10147291A JPH11340085A (en) | 1998-05-28 | 1998-05-28 | Laminated ceramic capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10147291A JPH11340085A (en) | 1998-05-28 | 1998-05-28 | Laminated ceramic capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340085A true JPH11340085A (en) | 1999-12-10 |
Family
ID=15426895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10147291A Pending JPH11340085A (en) | 1998-05-28 | 1998-05-28 | Laminated ceramic capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11340085A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173270A (en) * | 2004-12-14 | 2006-06-29 | Tdk Corp | Chip type electronic component |
| JP2008258481A (en) * | 2007-04-06 | 2008-10-23 | Murata Mfg Co Ltd | Laminated ceramic electronic component, and manufacturing method thereof |
| JP2014116570A (en) * | 2012-12-11 | 2014-06-26 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic capacitor and manufacturing method of the same |
| JP2014123697A (en) * | 2012-12-20 | 2014-07-03 | Samsung Electro-Mechanics Co Ltd | Multi-layered ceramic capacitor, and method of manufacturing the same |
| CN111415925A (en) * | 2019-01-07 | 2020-07-14 | 台达电子企业管理（上海）有限公司 | Power module and preparation method thereof |
| US11676756B2 (en) | 2019-01-07 | 2023-06-13 | Delta Electronics (Shanghai) Co., Ltd. | Coupled inductor and power supply module |
| US11909311B2 (en) | 2017-05-05 | 2024-02-20 | Delta Electronics (Shanghai) Co., Ltd | Power converter, inductor element and control method of phase shedding |
-
1998
- 1998-05-28 JP JP10147291A patent/JPH11340085A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173270A (en) * | 2004-12-14 | 2006-06-29 | Tdk Corp | Chip type electronic component |
| JP2008258481A (en) * | 2007-04-06 | 2008-10-23 | Murata Mfg Co Ltd | Laminated ceramic electronic component, and manufacturing method thereof |
| JP2014116570A (en) * | 2012-12-11 | 2014-06-26 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic capacitor and manufacturing method of the same |
| US8879238B2 (en) | 2012-12-11 | 2014-11-04 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
| JP2014123697A (en) * | 2012-12-20 | 2014-07-03 | Samsung Electro-Mechanics Co Ltd | Multi-layered ceramic capacitor, and method of manufacturing the same |
| US9336950B2 (en) | 2012-12-20 | 2016-05-10 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor having electrode lead outs that are overlapped and have curved surfaces, and method of manufacturing the same |
| US11909311B2 (en) | 2017-05-05 | 2024-02-20 | Delta Electronics (Shanghai) Co., Ltd | Power converter, inductor element and control method of phase shedding |
| CN111415925A (en) * | 2019-01-07 | 2020-07-14 | 台达电子企业管理（上海）有限公司 | Power module and preparation method thereof |
| US11676756B2 (en) | 2019-01-07 | 2023-06-13 | Delta Electronics (Shanghai) Co., Ltd. | Coupled inductor and power supply module |
| US11901113B2 (en) | 2019-01-07 | 2024-02-13 | Delta Electronics (Shanghai) Co., Ltd. | Inversely coupled inductor and power supply module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010067177A (en) | Inductor | |
| JPH07326536A (en) | Ceramic capacitor | |
| JP2002015939A (en) | Multilayered electronic component and its manufacturing method | |
| JPH0897070A (en) | Ceramic capacitor | |
| JPH11340085A (en) | Laminated ceramic capacitor | |
| JP2002246503A (en) | Electronic component and its manufacturing method | |
| JP2001155962A (en) | Feed-through capacitor | |
| JPH08186024A (en) | Multilayer inductor | |
| JP2005340371A (en) | Laminated ceramic electronic component and manufacturing method thereof | |
| JP2007012825A (en) | Chip part and its manufacturing method | |
| JP2000164451A (en) | Laminated ceramic capacitor | |
| JPH0817675A (en) | Chip type laminated ceramic capacitor | |
| JP2001126956A (en) | Feed through capacitor | |
| JP2006041319A (en) | Surface-mounted multiple capacitor and mounting structure thereof | |
| JPH0945830A (en) | Chip electronic component | |
| JP2006093996A (en) | Diplexer | |
| JP2001319828A (en) | Capacitor array | |
| JP2003151850A (en) | Laminated ceramic capacitor and its capacity adjustment method | |
| JP2000058326A (en) | Chip inductor and manufacture thereof | |
| JPH11312622A (en) | Laminated ceramic capacitor | |
| JP2001015377A (en) | Manufacture of electronic component and the electronic component | |
| JPH0737719A (en) | Chip inductor and its manufacture | |
| JPH08236409A (en) | Laminated composite component and manufacture thereof | |
| JP2000311832A (en) | Thin-film capacitor and substrate | |
| JPH02271596A (en) | Manufacture of multilayered hybrid circuit |