JPH08153079A - 複合中央処理装置システム - Google Patents

複合中央処理装置システム

Info

Publication number
JPH08153079A
JPH08153079A JP29283694A JP29283694A JPH08153079A JP H08153079 A JPH08153079 A JP H08153079A JP 29283694 A JP29283694 A JP 29283694A JP 29283694 A JP29283694 A JP 29283694A JP H08153079 A JPH08153079 A JP H08153079A
Authority
JP
Japan
Prior art keywords
load
reply
request
holding
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29283694A
Other languages
English (en)
Inventor
Kiyoshi Shinomiya
潔 四宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP29283694A priority Critical patent/JPH08153079A/ja
Publication of JPH08153079A publication Critical patent/JPH08153079A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】複合中央処理装置システムの各装置に自身の負
荷状態を計測させ、リクエストに対して最も負荷状態の
低い装置、あるいは負荷の比較的低い装置、または最も
早く応答できる装置に応答させる負荷分散を実現する 【構成】複合中央処理装置システム1において、中央処
理装置100,主記憶装置200,入出力装置300そ
れぞれが、自身の負荷値の計測手段14と、前記負荷状
態を管理する閾値の更新手段15および保持手段16の
閾値更新手段17と、他の装置からのリクエストを受理
するとき、前記リクエストに対する応答データを保持し
ているか否かを判定するリプライデータ保持/非保持判
定手段13と、負荷値と閾値との比較に基づいてリクエ
ストを受理するか否かを判定する比較手段11と、リプ
ライ・ステ−タス出力信号53を各装置に送付する選択
手段10と、を具備するリプライ制御装置を備える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、共通バスに接続され
る複数の、中央処理装置,入出力装置の各装置がキャッ
シュを有し、各装置が自身の負荷状態を計測して、各装
置自身の負荷状態を自律的に負荷分散制御する複合中央
処理装置システムに関する。
【0002】
【従来の技術】従来の複合中央処理装置システムの各装
置に対する負荷分散は、一元的に負荷制御する中央処理
装置の下で、主記憶装置に格納されているデータの複写
を保持するキャッシュが、他の装置のリクエストに対し
て応答するか否かの判定条件として、キャッシュ自身が
データを保持する唯一のキャッシュであるか、あるいは
前記データが更新されているか、またはキャッシュ自身
が最も最近に書き込み行っているか、の情報を利用して
応答するか否かを制御している。例えば、図2に示す複
合中央処理装置システム1では、中央処理装置100
が、アドレスAに対するリクエストを共通バスに発行
し、他の中央処理装置100が前記アドレスAのデータ
をキャッシュに保持している場合、 1.アドレスAのデータが中央処理装置100のキャッ
シュと主記憶装置200内とでは異なるとき、前記デー
タの保持者である他の中央処理装置100が前記リクエ
ストに応答する。
【0003】2.アドレスAのデータがキャッシュと主
記憶装置200内とで同じであるとき、前記データの保
持者は不在であるから主記憶装置200自身が応答す
る。
【0004】後者の場合、主記憶装置200とキャッシ
ュをもつ中央処理装置100の両者が、アドレスAのデ
ータを保持しているので、リクエストに対して、両者が
応答可能であるが、中央処理装置100と主記憶装置2
00のデータが同じである場合、常に主記憶装置200
が応答することになる。
【0005】
【発明が解決しようとする課題】上述した従来のリクエ
ストに対する応答の仕方は、それぞれの装置の負荷状態
に関係なく、リクエストされたデータを保持している装
置が応答することになるため、応答する装置が特定の装
置に集中する傾向がある。そのため、中央処理装置の台
数が増加し、負荷が高くなる状態において、少数の装置
にリクエストが集中して、応答するタイミングを遅く
し、アクセス時間を長びかせる。したがって、中央処理
装置の台数の増加に伴ない、各中央処理装置の性能が発
揮できない事態になり易く、共通バスに接続する中央処
理装置の台数が制限される。
【0006】
【課題を解決するための手段】この発明の目的は、複合
中央処理装置システムの各装置に自身の負荷状態を計測
する手段を設けて、複数の装置が応答可能であるとき、
最も負荷状態の低い装置、あるいは負荷の比較的低い装
置、または最も早く応答できる装置に応答させて、負荷
を分散し、高負荷環境においても、性能低下をきたす負
荷の集中を発生させない負荷分散を実現することにあ
る。
【0007】そのため、この発明にあって、複数の、中
央処理装置,主記憶装置,入出力装置を共通バスに接続
し、前記中央処理装置および前記入出力装置それぞれが
前記記憶装置に対するキャッシュを有してなる複合中央
処理装置システムにおいて、前記中央処理装置,前記主
記憶装置,前記入出力装置の各装置それぞれは自身で計
測する自身の負荷状態の負荷値と前記負荷状態を判定す
る閾値とを保持し、自身以外の前記装置からリクエスト
を受理するとき、前記リクエストに対する応答データを
保持しているか否かの判定結果と、前記負荷値と前記閾
値との比較に基づいて前記リクエストを受理可能である
か否かの判定結果と、を前記共通バスに接続する前記装
置それぞれに送付するリプライ制御装置は、前記リクエ
ストに対応する応答データをキャッシュに保持している
か否かを判定するリプライデータ保持/非保持判定手段
と、前記各装置それぞれに対するリクエストの待ち数に
基づいて前記装置それぞれの負荷状態の負荷値を計測す
る負荷計測手段と、他の前記装置のリプライ制御装置の
前記リクエストに対して、応答するか否を判定する前記
閾値を初期化する閾値初期化手段と、前記閾値を保持
し、前記閾値を負荷状態に適応する閾値に更新する閾値
更新手段と、前記閾値と他のリプライ制御装置から通知
された負荷値を比較した結果および前記応答データの保
持/非保持の判定結果をリプライステータス出力信号と
して出力する比較手段と、他の前記リプライ制御装置の
前記リプライ・データ保持/非保持の判定結果あるいは
前記負荷値を受理し、自身が保持する負荷値と比較して
リクエストに応答するか否かを選択し、前記キャッシュ
あるいは主記憶装置にアクセス要求する選択手段と、を
備えることを特徴とする。
【0008】
【実施例】次に、この発明について図面を参照して説明
する。
【0009】この発明の一実施例の構成を示す図1を参
照すると、リプライ制御装置5は、他の装置からのリク
エスト信号52を共通バス4を通じて受理し、リクエス
ト信号52に対応する応答データを自身のキャッシュ6
に保持しているか否かを判定するリプライデータ保持/
非保持判定手段13と、図示しない中央処理装置のキャ
ッシュ,図示しない主記憶装置,図示しない入出力装置
にあって、それぞれに対するリクエストの待ち数から、
それぞれの負荷状態を示す負荷値を計測する負荷計測手
段14と、他のリプライ制御装置5のリクエスト信号5
2に対して、自身が応答するか否を判定する負荷状態に
対する閾値を初期化する閾値初期化手段12と、閾値の
保持手段16および閾値を負荷状態に適応する閾値に更
新する更新手段15をもつ閾値更新手段17と、保持さ
れている閾値と図示しない他の装置のリプライ制御装置
5からの負荷値を比較した結果および前記応答データの
保持/非保持の結果をリプライステータスとして出力す
る比較手段11と、図示しない他のリプライ制御装置5
から送付されるリプライ・ステータス入力信号54と自
身のリプライ・ステータス出力信号53とから自身のキ
ャッシュ6あるいは主記憶部9に対するアクセス要求5
0を選択する選択手段10と、を備える。
【0010】更に、リプライ制御装置5をそれぞれに備
える装置からなる複合中央処理装置システム1を例示す
る図2を参照すると、複合中央処理装置システム1は、
複数の中央処理装置100ならびに複数の主記憶装置2
00および複数の入出力装置300が共通バス4に接続
されてなる。
【0011】また更に中央処理装置100に設けられる
リプライ制御装置5を例示する図3(a)を参照する
と、中央処理装置100は、複数の演算部800と、各
演算部800からのリクエストを受け付けるリクエスト
受け付け部7と、主記憶9のデータの一部を保持してリ
クエスト受け付け部7およびアクセス要求50に対する
応答データをリプライ信号線51を通じて返すキャッシ
ュ6と、共通バス4を通じて受理するリクエスト信号5
2および負荷状態を応答するリプライ・ステータス出力
信号53および他の装置の負荷状態が送付されるリプラ
イ・ステータス入力信号54を送受し、キャッシュ6に
アクセス要求50を送付するリプライ制御装置5と、を
備える。
【0012】主記憶装置200に設けられるリプライ装
置5を例示する図3(b)を参照すると、主記憶装置2
00は、共通バス4を通じて受理するリクエスト信号5
2および負荷状態を応答するリプライ・ステータス出力
信号53および他の装置の負荷状態が送付されるリプラ
イ・ステータス入力信号54を送受し、主記憶部9にア
クセス要求50を送付するリプライ制御装置5と、主記
憶部9と、主記憶部9から出力するリプライ信号51
と、を備える。
【0013】入出力装置300に設けられるリプライ制
御装置5を例示する図3(c)を参照すると、入出力装
置300は複数のチャンネル900と、各チャンネル9
00からのリクエストを受け付けるリクエスト受け付け
部7と、主記憶9のデータの一部を保持し、リクエスト
受け付け部7およびアクセス要求50に対する応答デー
タをリプライ信号51を通じて返すキャッシュ6と、共
通バス4を通じて受理するリクエスト信号線52および
負荷状態を応答するリプライ・ステータス出力信号53
および他の装置の負荷状態が送付されるリプライ・ステ
ータス入力信号54を送受し、キャッシュ6にアクセス
要求50を送付するリプライ制御装置5と、を備える。
【0014】更に、負荷計測手段14を例示する図4
(a)を参照すると、負荷計測手段14はキャッシュ6
または主記憶部9に対するリクエストを登録するリクエ
ストバッファ19内のリクエスト待ち個数を計測する。
リプライ・ステータス信号53を例示する図5(a)を
参照すると、リプライ・ステータス出力信号53はリプ
ライ装置自身の判定に基づいて応答可能であるか否かを
出力する信号である。また選択手段10を例示する図6
(a)を参照すると、選択手段10自身はリクエストに
対する応答履歴記憶28に基づいて、応答するか否かを
LRUによって決定し、該当装置を指定する。また更新
手段15と閾値16をもつ閾値更新手段17を例示する
図7(c)を参照すると、自身のリプライ・ステータス
出力信号53でもって、自身の閾値16を更新し、負荷
状態に適応する新たな閾値を保持手段16に設定する。
【0015】次に、この実施例の動作を流れ図8を参照
して説明すると、リクエスト信号52の処理は(ステッ
プ400)、先ずリプライ制御装置5が共通バス4を通
じて他のリプライ制御装置5からリクエスト信号52を
受理する(ステップ401)。リプライ制御装置5は、
自身のリプライデータ保持/非保持判定手段13によっ
て、自身がリクエストに対応する応答データを保持して
いるか、あるいは保持していないかによって、応答可能
であるか否かを判定する。応答データを保持していない
とき(ステップ401のNO)、応答しないで終了する
(ステップ413)。応答データを保持しているとき
(ステップ402のYES)、図4(a)に例示する負
荷計測手段14によって、自身のキャッシュに対するリ
クエストの待ち数から定まる自装置の負荷と、閾値16
とを比較手段11によって比較し(ステップ403)、
結果のリプライ・ステータス出力信号53を共通バス4
を通じ、各装置に送付する(ステップ404)。
【0016】次に、図6(a)に例示する選択手段10
が、他のリプライ制御装置5からリプライ・ステータス
入力信号54を受理すると(ステップ405)、リプラ
イ・ステータス入力信号54に応答する装置を選択し、
応答可能な装置が自装置だけであるとき(ステップ40
6のYES)、キャッシュ6あるいは主記憶部9に対し
てアクセス要求50を行い、キャッシュ6あるいは主記
憶部9から図3に例示するリプライ信号51を共通バス
4を通じて各装置に送付する(ステップ410)。また
応答可能な装置が自装置のみでないとき(ステップ40
6のNO)、選択手段10が応答可能な装置の内から装
置の負荷が閾値16より低い装置が自身だけであるとき
(ステップ407のYES)、キャッシュ6あるいは主
記憶部9に対してアクセス要求50を行い、キャッシュ
6あるいは主記憶部9からリプライ信号51を共通バス
4を通じて各装置に送付する(ステップ410)。
【0017】更にまた応答可能な装置が自装置だけでな
いとき(ステップ407のNO)、選択手段10が、応
答可能でかつ負荷状態が閾値16以下の装置の内から自
身が記憶する応答履歴記憶28によって自装置が最も過
去に応答した装置であるとき(ステップ408のYE
S)、キャッシュ6あるいは主記憶部9に対してアクセ
ス要求50を行い、キャッシュ6あるいは主記憶9から
リプライ信号51を共通バス4を通じて各装置に送付す
る(ステップ410)。
【0018】更に、応答可能な装置の内から自装置が最
も過去に応答した装置である場合(ステップ409のY
ES)、キャッシュ6あるいは主記憶部9に対してアク
セス要求50を行い、キャッシュ6あるいは主記憶部9
からリプライ信号51を共通バス4を通じて各装置に送
付する(ステップ410)。選択手段10は、応答可能
な装置の内から自装置が最も過去に応答した装置でない
場合(ステップ409のNO)、自身に記録されている
応答履歴記憶28から、応答した装置を決定し、閾値1
6と更新手段15とを例示する図7(c)によって、応
答順序決定用LRUを更新する(ステップ411)。選
択手段10は、自装置が応答を実行した場合、更新手段
15によって、応答データのデータ長に応じて閾値を増
加させる。自装置が応答データを保持していたが、応答
しなかった場合、閾値を減少させて(ステップ41
2)、リクエスト信号52に対する処理を終了する(ス
テップ413)。
【0019】次に、この実施例の負荷計測手段14に、
図4(b)、図4(c)、図4(d)に例示する変更を
施すことができる。図4(b)によれば、キャッシュ6
あるいは主記憶部9にアクセスがある度に、固定値21
を加算手段22を通じカウンタ29に設定し、クロック
によってカウンタを減算し、負荷値を時間経過で表わす
ことができる。また図4(c)によれば、メモリパッケ
ージ25の表面のリード・ライト動作による温度変化を
温度センサ24によって測定し、ACコンバータ26に
よってディジタル値に変換し、主記憶部9の負荷値に換
算する補正手段27で、負荷値を得ることができる。更
に、図(d)によれば、キャッシュ6あるいは主記憶部
9にアクセスの度にシフトレジスタ18に1ビットを入
力し、クロックによってシフトさせ、Nクロックの時間
経過にアクセスの回数をカウントし、負荷値とすること
ができる。
【0020】更に、この実施例のリプライ制御装置5か
ら出力するリプライ・ステータス信号53に図5
(b)、図5(c)、図5(d)に例示する変更を施す
ことができる。図5(b)によれば、リプライ・ステー
タス信号53をnビット並列の2進コードの負荷情報で
出力することができる。図5(c)によれば、リプライ
・ステータス信号53を時分割信号のN本の信号線で負
荷情報を出力することができる。図5(d)によれば、
リプライ・ステータス信号53を応答するまでの時間で
表わす負荷情報を出力することができる。
【0021】更に、この実施例の選択手段10に、図6
(b)、図6(c)、図6(d)、図6(e)に例示す
る変更を施すことができる。図6(b)によれば、選択
手段10が記憶する応答履歴記憶29から直近の過去に
応答を送出した装置と他装置のリプライ・ステータス入
力信号54とから、直近の過去に応答した装置の次の装
置を応答させることができる。図6(c)によれば、選
択手段10は、共通バス4の図示しないバス調停手段か
ら取得する応答履歴記憶30によって、次に共通バス4
を獲得する装置と他装置のリプライ・ステータス入力信
号54とから、次に最も早く共通バス4を獲得する装置
を応答させることができる。図6(d)によれば、他の
装置のリプライ・ステータス入力信号54から最も負荷
値の低い装置を応答させることができる。図6(e)に
よれば、リプライ・ステータス入力信号54の応答が最
も早い装置に応答させることができる。
【0022】更に、この実施例の閾値16と更新手段1
5をもつ閾値更新手段17に図7(a)、図7(b)、
図7(d)、図7(e)に例示する変更を施すことがで
きる。図7(a)によれば、閾値保持手段16の初期値
を初期化手段12によって設定することができる。図7
(b)によれば、閾値16を演算処理手段800の閾値
設定命令によって設定することができる。図7(d)に
よれば、閾値16を他の装置のリプライ・ステータス入
力信号54の負荷値と更新手段15によって、更新する
ことができる。図7(e)によれば、閾値16を、他の
装置のリプライ・ステータス入力信号54の負荷値と閾
値補正値32で更新することができる。
【0023】
【発明の効果】以上説明したように、この発明によれ
ば、リプライ制御装置は、複合中央処理装置システムの
共通バスに接続する中央処理装置,主記憶装置,入出力
装置の各装置に具備され、各装置の負荷状態をそれぞれ
計測し、その負荷値によって、各装置が自律的にリクエ
ストに応答するか否かを判定するので、特定の装置に負
荷が集中することを防ぐことができる。
【0024】またこの発明によれば、各装置がリクエス
トに応答するか否かを判定する負荷値の閾値を、負荷状
態に適応して変更できるので、複合中央処理装置システ
ム全体の負荷変動に適応した負荷分散を制御できる。
【図面の簡単な説明】
【図1】この発明の一実施例の構成を示す図である。
【図2】図1のリプライ制御装置が具備される各装置か
らなる複合中央処理装置システムを例示する図である。
【図3】分図(a)、分図(b)、分図(c)は、中央
処理装置とリプライ制御装置、主記憶装置とリプライ制
御装置、入出力装置とリプライ装置、の各インタフェ−
スをそれぞれ例示する図である。
【図4】分図(a)、分図(b)、分図(c)、分図
(d)、分図(e)は、図1の負荷計測手段に、リクエ
ストの待ち数による負荷値の計測、主記憶装置あるいは
キャッシュに対するアクセス頻度によって負荷値を計
測、動作の消費電力による負荷値の計測、主記憶装置あ
るいはキャッシュに対するアクセス回数によって負荷値
を計測、の適用をそれぞれを例示する図である。
【図5】分図(a)、分図(b)、分図(c)、分図
(d)は、図1のリプライ・ステータス信号に、リクエ
ストに対する応答可あるいは応答不可、自装置の負荷状
態を示す負荷値、負荷情報の時分割信号、負荷情報の応
答するまでの時間、の適用をそれぞれを例示する図であ
る。
【図6】分図(a)、分図(b)、分図(c)、分図
(d)、分図(e)は、図1の選択手段に、LRUによ
る選択、応答する次装置の選択、応答する最早の装置、
最も負荷の低い装置の選択、応答を最も早く到着した装
置の選択、の適用をそれぞれ例示する図である。
【図7】分図(a)、分図(b)、分図(c)、分図
(d)、分図(e)は、図1の閾値と更新手段に、閾値
に初期値の設定、閾値設定命令による閾値の設定、自身
の負荷状態によって更新された閾値の設定、他の装置の
負荷状態によって更新された閾値の設定、他の装置の負
荷状態と、自身で定める補正値とによって更新された閾
値の設定、の適用をそれぞれ例示する図である。
【図8】図1の実施例の動作を示す流れ図である。
【符号の説明】
1 複合中央処理装置システム 5 リプライ制御装置 6 キャッシュ 9 主記憶部 10 選択手段 11 比較手段 12 閾値初期化手段 13 リプライデータ保持/非保持判定手段 14 負荷計測手段 15 更新手段 16 閾値保持手段 17 閾値更新手段 50 アクセス要求 51 リプライ信号 52 リクエスト信号 53 リプライ・ステータス出力信号 54 リプライ・ステータス入力信号 100 中央処理装置 200 主記憶装置 300 入出力装置

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数の、中央処理装置,主記憶装置,入
    出力装置を共通バスに接続し、前記中央処理装置および
    前記入出力装置それぞれが前記記憶装置に対するキャッ
    シュを有してなる複合中央処理装置システムにおいて、 前記中央処理装置,前記主記憶装置,前記入出力装置の
    各装置それぞれは自身で計測する自身の負荷状態の負荷
    値と前記負荷状態を判定する閾値とを保持し、自身以外
    の前記装置からリクエストを受理するとき、前記リクエ
    ストに対する応答データを保持しているか否かの判定結
    果と、前記負荷値と前記閾値との比較に基づいて前記リ
    クエストを受理可能であるか否かの判定結果と、を前記
    共通バスに接続する前記装置それぞれに送付するリプラ
    イ制御装置を備え、 前記装置それぞれが自身の負荷状態を制御することを特
    徴とする複合中央処理装置システム。
  2. 【請求項2】 前記リプライ制御装置は、 前記リクエストに対応する応答データをキャッシュに保
    持しているか否かを判定するリプライデータ保持/非保
    持判定手段と、 前記各装置それぞれに対するリクエストの待ち数に基づ
    いて前記装置それぞれの負荷状態の負荷値を計測する負
    荷計測手段と、 他の前記装置のリプライ制御装置の前記リクエストに対
    して、応答するか否を判定する前記閾値を初期化する閾
    値初期化手段と、 前記閾値を保持し、前記閾値を負荷状態に適応する閾値
    に更新する閾値更新手段と、 前記閾値と他のリプライ制御装置から通知された負荷値
    を比較した結果および前記応答データの保持/非保持の
    判定結果をリプライステータス出力信号として出力する
    比較手段と、 他の前記リプライ制御装置の前記リプライ・データ保持
    /非保持の判定結果あるいは前記負荷値を受理し、自身
    が保持する負荷値と比較してリクエストに応答するか否
    かを選択し、前記キャッシュあるいは主記憶装置にアク
    セス要求する選択手段と、 を備えることを特徴とする請求項1記載のリプライ制御
    装置。
JP29283694A 1994-11-28 1994-11-28 複合中央処理装置システム Pending JPH08153079A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29283694A JPH08153079A (ja) 1994-11-28 1994-11-28 複合中央処理装置システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29283694A JPH08153079A (ja) 1994-11-28 1994-11-28 複合中央処理装置システム

Publications (1)

Publication Number Publication Date
JPH08153079A true JPH08153079A (ja) 1996-06-11

Family

ID=17786992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29283694A Pending JPH08153079A (ja) 1994-11-28 1994-11-28 複合中央処理装置システム

Country Status (1)

Country Link
JP (1) JPH08153079A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570571B1 (en) 1999-01-27 2003-05-27 Nec Corporation Image processing apparatus and method for efficient distribution of image processing to plurality of graphics processors
JP2012088797A (ja) * 2010-10-15 2012-05-10 Kddi Corp サーバ負荷分散方式
JP2016038803A (ja) * 2014-08-08 2016-03-22 日本電信電話株式会社 アプリケーション分散実行システム、方法及び管理装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226868A (ja) * 1985-04-01 1986-10-08 Nec Corp マルチプロセツサシステムにおける負荷情報通知方式
JPS62212762A (ja) * 1986-03-14 1987-09-18 Hitachi Ltd 機能分散情報処理システム
JPS63137356A (ja) * 1986-11-29 1988-06-09 Hitachi Ltd 計算機ネツトワ−クにおける資源情報の分散管理方法
JPH04307645A (ja) * 1991-04-04 1992-10-29 Nec Corp 二次記憶装置のキャッシュのフラッシュ処理方式
JPH0512173A (ja) * 1991-07-08 1993-01-22 Canon Inc 情報処理装置
JPH05216842A (ja) * 1992-02-05 1993-08-27 Mitsubishi Electric Corp 資源管理装置
JPH06131260A (ja) * 1991-01-30 1994-05-13 Hitachi Ltd 記憶装置の制御装置
JPH06231100A (ja) * 1992-12-10 1994-08-19 Nec Corp プロセスディスパッチ方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226868A (ja) * 1985-04-01 1986-10-08 Nec Corp マルチプロセツサシステムにおける負荷情報通知方式
JPS62212762A (ja) * 1986-03-14 1987-09-18 Hitachi Ltd 機能分散情報処理システム
JPS63137356A (ja) * 1986-11-29 1988-06-09 Hitachi Ltd 計算機ネツトワ−クにおける資源情報の分散管理方法
JPH06131260A (ja) * 1991-01-30 1994-05-13 Hitachi Ltd 記憶装置の制御装置
JPH04307645A (ja) * 1991-04-04 1992-10-29 Nec Corp 二次記憶装置のキャッシュのフラッシュ処理方式
JPH0512173A (ja) * 1991-07-08 1993-01-22 Canon Inc 情報処理装置
JPH05216842A (ja) * 1992-02-05 1993-08-27 Mitsubishi Electric Corp 資源管理装置
JPH06231100A (ja) * 1992-12-10 1994-08-19 Nec Corp プロセスディスパッチ方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570571B1 (en) 1999-01-27 2003-05-27 Nec Corporation Image processing apparatus and method for efficient distribution of image processing to plurality of graphics processors
JP2012088797A (ja) * 2010-10-15 2012-05-10 Kddi Corp サーバ負荷分散方式
JP2016038803A (ja) * 2014-08-08 2016-03-22 日本電信電話株式会社 アプリケーション分散実行システム、方法及び管理装置

Similar Documents

Publication Publication Date Title
AU637543B2 (en) Receiving buffer control system
US6718444B1 (en) Read-modify-write for partial writes in a memory controller
US20030033461A1 (en) Data processing system having an adaptive priority controller
KR20180092277A (ko) 데이터 처리
US6502168B1 (en) Cache having virtual cache controller queues
JPH09152988A (ja) 循環待ち行列作成者エンティティ
US20060047874A1 (en) Resource management apparatus
US6976110B2 (en) Method and apparatus for reducing interrupt latency by dynamic buffer sizing
JPH08153079A (ja) 複合中央処理装置システム
KR102526431B1 (ko) 데이터 처리
JP4536189B2 (ja) Dma転送装置及びdma転送システム
JP3211705B2 (ja) マルチプロセッサ用高速バスシステム
JP2004220309A (ja) マルチプロセッサシステム
US6266777B1 (en) Information processing apparatus to control bus latency
JPH08147262A (ja) マイクロプロセッサ
JP2826466B2 (ja) 並列コンピュータシステムの性能測定方式
KR100723475B1 (ko) 캐쉬 메모리 시스템과 버스의 버스 레이턴시 변화에 따라캐쉬 메모리의 라인 사이즈를 변경하는 방법
JPH08272672A (ja) メモリ制御方式
JP2853736B2 (ja) クラスタ番号変換回路
JP2972568B2 (ja) バス拡張装置
JPH0528083A (ja) 入出力データ転送回路
JP2000010914A (ja) アービトレーション制御装置、及びそのアービトレーション制御方法
JPH09198300A (ja) メモリアクセス制御方法
JPH0644183A (ja) データ転送装置
JPH08339342A (ja) チャネル制御装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000125