JPH09198300A - メモリアクセス制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 複数バス階層構成を採用した場合であって
も、メモリリードレイテンシを増加させることなく、Ｉ
／Ｏ装置からのメモリアクセスを効率良く実行可能にす
ること。 【解決手段】 アクセス履歴またはアクセス特性情報を
参照し、連続メモリ領域をアクセスする傾向にある場合
にのみ、メモリリード要求で指定されたメモリ領域に加
え、該メモリ領域に連続するメモリ領域のデータを先行
して読出す制御を行い、連続メモリ領域をアクセスする
傾向にない場合は、指定されたメモリ領域のみのデータ
読出しを実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、コンピュータシ
ステムにおける入出力装置（Ｉ／Ｏ装置）からのメモリ
アクセス制御方法に係り、特に、Ｉ／Ｏ装置からのメモ
リアクセス傾向やアクセス特性を採取し、その結果によ
り、メモリアクセスの単位やタイミングを変化させるよ
うにしたメモリアクセス制御方法に関するものである。

【０００２】

【従来の技術】従来において、コンピュータシステムに
おけるＩ／Ｏ装置からのメモリアクセス制御方法につい
ては、例えば、特開平５−２４２０１０号公報に開示さ
れているように、２階層のバスを接続するバス接続装置
を設け、このバス接続装置の中にデータの一時格納用の
バッファを持たせ、バス相互間で効率的なデータ転送を
実行するようにしたものがある。

【０００３】また、特開平５−２４２０１１号、特開平
５−２４２０１４号、特開平５−２４２０１５号公報に
開示されたものがある。

【０００４】これらの公知例に示されたデータバッファ
を用いたメモリアクセス制御方法にあっては、Ｉ／Ｏ装
置からのメモリリード要求をバス接続装置が受け付けた
場合、バス接続装置はメモリ制御部に対して、メモリに
接続するバスを経由して所定の速度かつ要求データ量で
メモリリード要求を発行する。

【０００５】通常、この要求データ量は、Ｉ／Ｏ装置か
らの要求データ量よりも大きい。バス接続装置は、その
リードデータをバス接続装置内のデータバッファに一時
格納し、Ｉ／Ｏ装置からの要求データをＩ／Ｏ装置に返
送する。この状態で、次回にＩ／Ｏ装置から連続する領
域へのメモリリード要求が発生した場合には、データバ
ッファ内部に存在するデータをＩ／Ｏ装置に返送する。

【０００６】このような方法により、Ｉ／Ｏ装置からメ
モリに対するアクセス回数を削減し、Ｉ／Ｏ装置から見
たメモリリードレイテンシを削減し、効率的なデータ転
送を実行し、その結果として、Ｉ／Ｏ装置によるメモリ
アクセス時のスループットを向上させるものである。

【０００７】

【発明が解決しようとする課題】近年、データ処理シス
テムあるいはコンピュータシステムにおいては、サポー
トするディスク装置などに大容量化が求められ、かつ高
速の入出力動作を行うことが要求されている。Ｉ／Ｏ装
置の容量を増加するためには、Ｉ／Ｏ装置自体を大容量
なものにするだけでなく、接続するＩ／Ｏ装置の数を増
やすために、Ｉ／Ｏバスの数を増加し、Ｉ／Ｏ装置接続
箇所を増加する必要がある。

【０００８】ここで、Ｉ／Ｏバスの数を増加するために
は、その物理的理由により、バス構造の階層を増やすな
どの方法を採用することが必要である。

【０００９】この方法では、Ｉ／Ｏ装置とメモリとの間
のバス階層と論理が増加し、Ｉ／Ｏ装置がメモリリード
を実行する場合、メモリリード時のレイテンシが大きく
なり、副作用としてスループットが減少する。また、デ
ィスク入出力装置、高速通信回線、画像Ｉ／Ｏなどの高
いスループットを要求するＩ／Ｏ装置を搭載する場合で
は、設計値の性能を得ることができなくなる。

【００１０】そこで、上記従来技術を応用し、Ｉ／Ｏ装
置からのメモリリード要求に対して、メモリリード要求
された領域に連続したメモリ領域も同時に読み出し、そ
の読出しデータをデータバッファに格納しておき、次回
のメモリリード要求に対してはデータバッファ内のデー
タをＩ／Ｏ装置に返送することにより、メモリリード時
のレイテンシを小さくする方法が考えられる。

【００１１】また他に、事前にメモリリードアドレスを
予測し、その予測したメモリアドレス領域を先行して読
み出すことにより、レイテンシを小さくする方法が考え
られる。

【００１２】しかし、同一のＩ／Ｏ装置が常に連続した
領域へのメモリリード要求を発生するとは限らない。ま
た、予測したメモリリードアドレスが実際に要求された
アドレスと常に一致するとは限らない。

【００１３】従って、同一のＩ／Ｏ装置が連続した領域
へのメモリリード要求を発生しない場合や、予測したメ
モリリードアドレスが実際に要求されたアドレスと異な
っている場合では、Ｉ／Ｏ装置に転送しない無駄なデー
タをメモりから読み出すこととなり、不要なメモリへの
読出し動作やバス上での無駄なデータ転送動作が生じ、
中央処理装置（ＣＰＵ）や他のＩ／Ｏ装置などからのデ
ータ転送を却って妨害してしまう事象が発生し得る。こ
のような事象が発生した場合には、システム全体の性能
が低下することになる。

【００１４】本発明の目的は、複数バス階層構成を採用
した場合であっても、メモリリードレイテンシを増加さ
せることなく、Ｉ／Ｏ装置からのメモリアクセスを効率
良く実行することができるメモリアクセス制御方法を提
供することにある。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、本発明のメモリアクセス制御方法は、Ｉ／Ｏ装置毎
に、そのメモリリード要求で指定されるメモリ領域が連
続する傾向にあるのか否かのアクセス履歴を採取し、Ｉ
／Ｏ装置からのメモリリード要求に対して当該Ｉ／Ｏ装
置のアクセス履歴の情報を参照し、当該Ｉ／Ｏ装置が連
続メモリ領域をアクセスする傾向にある場合にのみ、該
メモリリード要求で指定されたメモリ領域に加え、該メ
モリ領域に連続するメモリ領域のデータを先行して読出
す制御を行うことを特徴とする。

【００１６】また、Ｉ／Ｏ装置毎に、そのメモリリード
要求で指定されるメモリ領域が連続する傾向にあるのか
否かのアクセス特性情報を予め設定しておき、Ｉ／Ｏ装
置からのメモリリード要求に対して当該Ｉ／Ｏ装置のア
クセス特性情報を参照し、当該Ｉ／Ｏ装置が連続メモリ
領域をアクセスする傾向にある場合にのみ、該メモリリ
ード要求で指定されたメモリ領域に加え、該メモリ領域
に連続するメモリ領域のデータを先行して読出す制御を
行うことを特徴とする。

【００１７】ここで、連続するメモリ領域のデータは、
メモリリード要求で指定されたメモリ領域のデータを読
出した後、次回のメモリリード要求が同一Ｉ／Ｏ装置か
ら発行される以前のタイミングで読み出す方法と、今回
のメモリリード要求で指定されたメモリ領域と同じタイ
ミングで読み出す方法がある。

【００１８】また、アクセス特性情報は、Ｉ／Ｏ装置毎
に設けたレジスタに予め設定しておき、システム初期診
断や構成認識実行時にプログラムにより、各Ｉ／Ｏ装置
毎のアクセス特性情報を採取することにより、その情報
により、各Ｉ／Ｏ装置からのメモリリード要求に対し
て、連続メモリ領域まで先行して読み出すかを決定する
ことができる。

【００１９】この場合、アクセス特性情報を設定するレ
ジスタは、各Ｉ／Ｏ装置内に設ける構成であってもよい
し、メモリのシステム構成情報設定領域に設ける構成で
あってもよい。

【００２０】アクセス履歴またはアクセス特性情報を参
照し、連続メモリ領域をアクセスする傾向にある場合に
のみ、メモリリード要求で指定されたメモリ領域に加
え、該メモリ領域に連続するメモリ領域のデータを先行
して読出す制御を行うことにより、連続メモリ領域をア
クセスする傾向にない場合は、指定されたメモリ領域の
みのデータ読出しが実行されるため、Ｉ／Ｏ装置に転送
しない無駄なデータの先行読出し動作とデータ転送動作
が減少し、メモリリードレイテンシを減少させ、ひいて
はシステムの性能の低下を防止することが可能になる。

【００２１】特に、Ｉ／Ｏ装置毎にアクセス特性情報を
設定する方法では、入出力バス（Ｉ／Ｏバス）に接続さ
れるＩ／Ｏ装置が変更された時に、新たなアクセス特性
情報を設定または採取する必要が生じるが、アクセス履
歴を採取する方法にあっては、入出力バスに接続される
Ｉ／Ｏ装置が変更された場合であってもその必要がな
く、システムの運用において極めて効果的である。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。

【００２３】第１の実施の形態 図１は、本発明を適用したコンピュータシステムの第１
の実施の形態を示すブロック構成図であり、ＣＰＵ１０
１およびメモリ１０２とバス接続装置１０３がシステム
バス１０４により接続され、さらにバス接続装置１０３
の直下の階層のＩ／Ｏバス１０６には複数のＩ／Ｏ装置
１０５ａ，１０５ｎが接続されている。

【００２４】バス接続装置１０３は、複数のＩ／Ｏ装置
１０５ａ，１０５ｎからのメモリアクセスを制御する装
置である。

【００２５】なお、バス接続装置１０３とＩ／Ｏバスの
階層数は任意である。

【００２６】図１の構成においては、例えばＩ／Ｏ装置
１０５ａがＩ／Ｏバス１０６上にメモリアクセス要求を
発生すると、バス接続装置１０３は、そのメモリアクセ
ス要求を受け取り、システムバス１０４の転送フォーマ
ットに変換し、メモリ２０２へメモリアクセス要求を発
行する。このメモリアクセス要求が読出し要求であった
場合には、その要求で指定されたデータがメモリ２０２
から読み出され、バス接続装置１０３経由で要求元のＩ
／Ｏ装置１０５ａに返送される。

【００２７】図２は、バス接続装置１０３の内部構成を
詳細に示したブロック図であり、バス接続装置１０３
は、Ｉ／Ｏバスインタフェース制御部１０３１、システ
ムバスインタフェース制御部１０３２、バッファ制御部
１０３３、ヒストリ採取／記憶制御部１０３４から構成
されている。

【００２８】Ｉ／Ｏバスインタフェース制御部１０３１
は、Ｉ／Ｏバス１０６を介して複数のＩ／Ｏ装置１０５
ａ，１０５ｎとの間のデータの転送を行うものであり、
Ｉ／Ｏ装置１０５ａ，１０５ｎのいずれかがＩ／Ｏバス
１０６上に発行したメモリアクセス要求を受信した場合
には、メモリアクセス要求発行元のＩ／Ｏ装置を示す情
報、アクセス先を示すアドレス情報、要求データ量、リ
ードとライトの区別を示す情報を、ヒストリ採取／記憶
部１０３４の判定部１０３５およびキュー１０３６と、
バッファ制御部１０３３内のデータバッファ入出力制御
部１０３８およびバッファデータ制御部１０３９に対し
て転送する。

【００２９】システムバスインタフェース制御部１０３
２は、バッファ制御部１０３３からのメモリアクセス要
求を受け取り、システムバス１０４を経由してメモリア
クセス要求を発行し、またシステムバス１０４からメモ
リリード要求に対する読出しデータを受け取ると、その
受信報告をデータバッファ入出力制御部１０３８に行う
と共に、読出しデータをバッファ制御部１０３３のデー
タバッファ１０４０に転送するものである。

【００３０】バッファ制御部１３０は、メモリ１０２に
対して発行したリード要求に対する読出しデータを格納
するデータバッファ１０４０、その読出しデータのアド
レス、転送先Ｉ／Ｏ装置を示す情報を格納するアドレス
格納バッファ１０４１、Ｉ／Ｏバスインタフェース制御
部１０３１からのメモリアクセス要求を受け取り、デー
タバッファ１０４０内部にアクセス先メモリのデータの
コピーを格納しているか否かを判定するバッファデータ
制御部１０３９を備えている。

【００３１】また、制御のための機能として、データバ
ッファ１０４０の内部のデータが有効であるか無効であ
るかを示す有効フラグを持ち、その有効フラグのセット
とリセットの制御および読出しデータを受信してデータ
バッファ１０４０に格納制御を行うバッファ入出力制御
部１０３８を備え、メモリリード要求発行時には、アド
レスバッファ１０４１内部にメモリリード先アドレスを
格納しておき、アドレスバッファ１０４１に格納したメ
モリリード先アドレスに対応するデータバッファ１０４
０内のバッファ領域に読出しデータを格納するように構
成されている。

【００３２】バッファデータ制御部１０３９は、メモリ
リード要求に関する情報（メモリアクセス要求発行元の
Ｉ／Ｏ装置を示す情報）とアドレスバッファ１０４１に
格納してあるアドレス情報およびバッファの内部のデー
タが有効であるか無効であるかを示す有効フラグを用い
て、メモリリード要求先のデータがデータバッファ１０
４０に有効データとして格納されているか否かを判定
し、判定結果をデータバッファ入出力制御部１０３８へ
報告するものである。

【００３３】一方、ヒストリ採取／記憶部１０３４は、
各Ｉ／Ｏ装置毎に用意したヒストリカウンタ１０３７お
よびカウンタ制御部１０４２、判定部１０３５、キュー
１０３６によって構成されている。

【００３４】キュー１０３６は、対応するＩ／Ｏ装置毎
に、Ｉ／Ｏバス１０６上に発行されたメモリアクセス要
求のうち最新のアドレスと要求データ量、リードとライ
トの区別の情報を記憶するものである。

【００３５】判定部１０３５は、キュー１０３６に記憶
した情報と、Ｉ／Ｏバスインタフェース制御部１０３１
から転送されてきたアクセス発行元Ｉ／Ｏ装置を示す情
報とメモリアクセス要求の情報により、Ｉ／Ｏバス１０
６上に発行された、そのＩ／Ｏ装置によるメモリアクセ
ス要求が、そのＩ／Ｏ装置が１つ前に発行したメモリア
クセス要求先領域に連続する領域への同一要求データ量
のメモリリード要求であったか否かを判定し、この判定
結果をカウンタ制御部１０４２へ転送するものである。

【００３６】ヒストリカウンタ１０３７およびカウンタ
制御部１０４２は、Ｉ／Ｏ装置毎にメモリアクセスのヒ
ストリの採取と記憶を行うものである。ヒストリカウン
タ１０３７は、各Ｉ／Ｏ装置毎に用意し、判定部１０３
５から送られる制御信号によりカウント値が増加または
減少する。このヒストリカウンタ１０３７は、各Ｉ／Ｏ
装置ごとに用意したＮ（Ｎは整数）ビットのカウンタで
あり、初期値は「０」、取り得る値は「０」以上で
「（２のＮ乗）−１」以下である。

【００３７】ヒストリカウンタ１０３７の制御につい
て、図３を用いて説明する。

【００３８】判定部１０３５は、あるＩ／Ｏ装置による
連続領域への同一要求データ量のリード要求を検出した
場合、ヒストリカウンタ１０３７のカウントアップ要求
信号をカウンタ制御部１０４２に送信する。

【００３９】カウンタ制御部１０４２は、該当するヒス
トリカウンタ１０３７のカウント値を「１」増加する。
但し、カウント値が最大値であった場合には、値は変化
させない。

【００４０】判定部１０３５は、上記以外のリード要求
またはライト要求を検出した場合、ヒストリカウンタ１
０３７のカウント値を「１」減らす。但し、カウント値
が「０」の場合には、「０」のまま保持する。

【００４１】すなわち、判定部１０３５は、あるＩ／Ｏ
装置が１つ前に発行したメモリアクセスに対して、 （１）転送要求データ量が一致する （２）連続するアドレス空間へのアクセス （３）リードアクセス である「条件Ａ」を満足した時、ヒストリカウンタ１０
３７のカウントアップ要求信号をカウンタ制御部１０４
２に送信する。

【００４２】また、メモリアクセスがメモリライト要求
であった時、またはメモリリード要求であるが、１つ前
に発行したメモリアクセスに対して、 （１）転送要求データ量が一致しない （２）連続するアドレス空間へのアクセスではない （３）リードアクセスではない という「条件Ｂ」に該当する場合は、判定部１０３５
は、ヒストリカウンタ１０３７のカウント値を「１」減
らす要求信号をカウンタ制御部１０４２に送信する。

【００４３】従って、各Ｉ／Ｏ装置にそれぞれ対応した
ヒストリカウンタ１０３７には、現在までのメモリアク
セス動作において、連続した領域をリードアクセスした
回数が多い程、大きな値のカウント値が保持されること
になる。

【００４４】この場合、「条件Ｂ」に該当するメモリア
クセスにたいしてはカウント値が減らされるため、最近
のリードアクセスにおけるリードアドレスが連続してい
る場合にのみ、カウント値が大きくなる。

【００４５】ここで、ヒストリカウンタ１０３７のカウ
ント値が、図３に示すように、ある値（例えば、２）以
上の場合には、カウンタ制御部１０４２は、対応するＩ
／Ｏ装置は連続領域へのアクセスを実行すると予想し、
データバッファ入出力制御部１０３８に対して、連続領
域へのアクセスを予測する信号を送信する。

【００４６】データバッファ入出力制御部１０３８で
は、カウンタ制御部１０４２からの連続領域アクセス予
測信号と、バッファデータ制御部１３３からのメモリア
クセス要求信号，メモリアクセス要求アドレス，要求デ
ータ量表示信号，アクセス発行元Ｉ／Ｏ装置を示す情報
を受信する。

【００４７】データバッファ入出力制御部１０３８は、
要求されたデータがデータバッファ１０４０内部に存在
する場合には、データバッファ１０４０から該当データ
をリードし、Ｉ／Ｏバスインタフェース制御部１０３１
へデータを転送する。

【００４８】しかし、データバッファ１０４０内部に該
当データが存在しない場合には、システムバスインタフ
ェース制御部１０３２に対してメモリリード要求を発行
する。

【００４９】データバッファ１０４０内部にデータが存
在しない場合において、アクセス発行元Ｉ／Ｏ装置に対
応するカウンタ制御部１０４２からの連続領域アクセス
予測信号が出力されており、かつデータバッファ１０４
０のデータ処理バイト数と同じアドレス境界へのリード
要求であった場合には、Ｉ／Ｏバス１０６上でのメモリ
リード要求データ量から、データバッファ１０４０に格
納可能な最大データ量に、要求データ量を拡大してメモ
リリードを行う。

【００５０】次に、メモリアクセス時の要求データ量の
拡大制御について、図４を用いて説明する。

【００５１】この場合、ヒストリカウンタ１０３７を２
ビット構成のカウンタとし、カウント値の初期値を
「０」とする。また、カウント値が「２」以上の場合
に、Ｉ／Ｏ装置が連続した領域へのメモリリード要求を
発行すると予測し、メモリリード時に要求データ量を増
やしてメモリリードを実行するものとする。

【００５２】まず、Ｉ／Ｏ装置１０５ａ，１０５ｎのう
ち例えば１０５ａが、Ｉ／Ｏバス１０６上にメモリ１０
２の「０」番地からの１６バイトデータのメモリリード
要求４０１を発行した場合、バス接続装置１０３は、メ
モリリード要求の検出によりヒストリカウンタ１０３７
のカウント値を「１」増加すると共に、「０」番地から
の１６バイトデータのメモリリード要求４１１をメモリ
１０２に発行する。

【００５３】Ｉ／Ｏ装置１０５ａがメモリ１０２からリ
ードデータを受け取った後、最後に発行したメモリリー
ド要求４０１にてリードした領域に連続する領域、即
ち、１６進数で１０番地（０ｘ１０番地）への１６バイ
トのデータのメモリリード要求４０２を発行した場合、
バス接続装置１０３は、前回と同様に、ヒストリカウン
タ１０３７のカウンタ値を「１」増加して「２」とし、
メモリリード要求４１２を発行する。

【００５４】さらに、メモリリード要求４０２によって
読出した領域に連続する領域へのＩ／Ｏ装置１０５ａか
らのメモリリード要求４０３をバス接続装置１０３が受
信した場合、前記のように、連続領域へのリード要求で
あること、かつヒストリカウンタ１０３７のカウント値
が「２」以上であることから、バス接続装置１０３は、
そのＩ／Ｏ装置１０５ａは今後も連続アドレス領域への
アクセスを実行するものと予測し、メモリ１０２に対し
１６バイトのリード要求ではなく、要求データ量を増や
した「３２」バイトのメモリリード要求４１３を発行す
る。このとき、ヒストリカウンタ１０３７のカウント値
も「１」増加し、「３」とする。

【００５５】次のメモリリード要求４０３をバス接続装
置１０３が検出した時、すなわちＩ／Ｏ装置１０５ａか
らの１６進数で３０番地（０ｘ３０番地）への１６バイ
トのデータのメモリリード要求４０３をバス接続装置１
０３が検出した場合、バス接続装置１０３は、データバ
ッファ１０４０内部にリード要求先のメモリデータのコ
ピーを持っているので、メモリ１０２へのメモリリード
要求を発行せずに、データバッファ１０４０内部のデー
タを要求元のＩ／Ｏ装置１０５ａに対して転送する。

【００５６】このように、ヒストリカウンタ１０３７に
よって各Ｉ／Ｏ装置のアクセス履歴を採取し、そのアク
セス履歴の情報を参照し、メモリリード要求を発したＩ
／Ｏ装置が連続メモリ領域をアクセスする傾向にある場
合にのみ、メモリリード要求で指定されたメモリ領域に
加え、該メモリ領域に連続するメモリ領域のデータを先
行して読出す制御を行うことにより、連続メモリ領域を
アクセスする傾向にない場合は、指定されたメモリ領域
のみのデータ読出しが実行されるため、Ｉ／Ｏ装置に転
送しない無駄なデータの先行読出し動作とデータ転送動
作が減少し、メモリリードレイテンシを減少させ、ひい
てはシステムの性能の低下を防止することが可能にな
る。

【００５７】特に、Ｉ／Ｏ装置毎にアクセス履歴を採取
しているため、Ｉ／Ｏバス１０６に接続されるＩ／Ｏ装
置が変更された場合であってもアクセス特性などの情報
について何等の設定操作を行う必要がなく、システムの
運用において極めて効果的である。

【００５８】第２の実施形態 バス接続装置１０３によってＩ／Ｏ装置毎のメモリアク
セスヒストリを採取し、記憶するのではなく、システム
の初期診断や構成認識実行時に、プログラムにより、各
Ｉ／Ｏ装置のアクセス特性を示す情報を取得し、その情
報により、Ｉ／Ｏ装置からのメモリリード要求に対し
て、転送要求データ量を増加するのか、また先行リード
要求を発行するかを、バス接続装置１０３に設定する構
成とすることによっても、メモリリードレイテンシの増
大を防ぎ、システム性能の向上を図ることができる。

【００５９】この場合、図２のヒストリ採取／記憶部１
０３４の代わりに、各Ｉ／Ｏ装置毎に用意した書き込み
可能なレジスタを搭載すれば実現できる。

【００６０】また、レジスタは、各Ｉ／Ｏ装置毎に設け
るのでなく、アクセス傾向が類似したＩ／Ｏ装置をグル
ープ化し、そのグループ毎に設ける構成であってもよ
い。

【００６１】このレジスタへの設定値が、ヒストリカウ
ンタ１０３７のカウント値に相当する。また、レジスタ
出力値の他に、バス接続装置１０３へ外部から入力する
信号値を使用する構成も可能である。

【００６２】また、Ｉ／Ｏバス１０６には、様々なＩ／
Ｏ装置を接続する可能性が高い。これらのＩ／Ｏ装置に
おけるメモリアクセス要求の発行間隔や要求データ量
は、一様ではない。このため、図２に示したアドレスバ
ッファ１０４１とデータバッファ１０４０を１組とし、
Ｉ／Ｏバス１０６に接続するＩ／Ｏ装置毎にバッファの
組を複数組用意することにより、Ｉ／Ｏ装置によるメモ
リリード要求時に読み出し対象データがバッファ内部に
存在する確率を高くすることができる。あるいは、複数
のバッファの組をＩ／Ｏ装置が使用可能な構成とするこ
とにより、Ｉ／Ｏ装置からの連続する領域へのリードを
予想する場合に、図１のバス接続装置１０３がＩ／Ｏ装
置からのリード要求を検出する以前にメモリ１０２に対
して、先行リード要求を発行することが可能となる。ま
た、これらのバッファ構成を組み合わせ、更にスループ
ットを向上することができるような構成とすることも可
能である。

【００６３】第３の実施の形態 ヒストリカウンタ１０３７と，カウンタ制御部１０４
２，判定部１０３５，キュー１０３６は、例えば４バイ
ト以上といった、ある要求データ量以上のメモリアクセ
スを検出した場合のみ動作する制御となるように、組み
込む構成とすることも可能である。

【００６４】また、あるＩ／Ｏ装置がメモリリード要求
を発行し、その後、連続アドレス領域へのメモリリード
要求が発行されると、さらに連続して同一Ｉ／Ｏ装置か
らのメモリリード要求が発行されるものと予想し、実際
のメモリリード要求が発生していない時点で、すなわち
次回の新たなメモリリード要求が発生する前のタイミン
グで投機的にメモりリード要求を発行し、事前に該当デ
ータを読み出すように構成することもできる。

【００６５】この場合、その先行メモリリードにより、
メモリリード時のレイテンシを隠すことが可能であり、
Ｉ／Ｏ装置から見たスループットが大幅に向上する。

【００６６】第４の実施の形態 次に、メモリアクセスヒストリを採取し、メモリアクセ
ス制御を切り換える機能を搭載する装置に関して、他の
例を示す。

【００６７】Ｉ／Ｏ装置からのメモリアクセスのヒスト
リを採取し、その情報を利用し、Ｉ／Ｏ装置からのメモ
リアクセス時の制御を切り換える機能は、必ずしもバス
接続装置１０３に搭載する必要はなく、Ｉ／Ｏ装置と、
メモリ１０２に接続したメモリ制御装置との間の経路上
に設置した装置に搭載すればよい。しかし、Ｉ／Ｏ装置
毎に動作のアクセス特性が異なるので、Ｉ／Ｏ装置が発
生するメモリアクセスをＩ／Ｏ毎に検出可能であるＩ／
Ｏバス制御機能を持つ装置に、その機能を搭載する方式
の方が実際にシステムを構築し易い。

【００６８】また、データバッファを持つ場合にも、Ｉ
／Ｏ装置からのメモリリード時のデータがバッファ内部
に存在する場合のリードレイテンシを短縮するために、
Ｉ／Ｏ装置に近い装置内部にデータバッファを搭載する
方式の方が有利である。

【００６９】また、前記の機能を、メモリ１０２に接続
したメモリ制御装置に搭載し、ＣＰＵからのメモリアク
セスやＩ／Ｏ装置からのメモリアクセスといった区分で
メモリアクセスヒストリを採取し、メモリ制御装置内部
で、メモリ１０２からのデータを先行リードし、メモリ
制御装置内部のバッファに格納しておくことにより、性
能向上を図る方法も考えることができる。

【００７０】

【発明の効果】以上のように、本発明によれば、Ｉ／Ｏ
装置によるメモリリードアクセス時に、Ｉ／Ｏ装置のメ
モリアクセス傾向またはアクセス特性を取得し、Ｉ／Ｏ
装置が連続した領域へのリードを行うと予測した場合に
は、Ｉ／Ｏ装置が要求したデータに加えて、そのデータ
に連続するデータを先行して読出し、その先行読出しデ
ータをデータバッファに格納しておき、次回のメモリア
クセス要求においてデータバッファ内に存在するデータ
がメモリリード要求によって指定されている場合は、メ
モリアクセスを実行せずに、データバッファ内のデータ
を要求元のＩ／Ｏ装置に転送するようにしたため、複数
バス階層構成を採用した場合であっても、メモリリード
レイテンシを増加させることなく、Ｉ／Ｏ装置からのメ
モリアクセスを効率良く実行することができる。

【００７１】また、連続するメモリ領域のデータを、メ
モリリード要求で指定されたメモリ領域のデータを読出
した後、次回のメモリリード要求が同一Ｉ／Ｏ装置から
発行される以前のタイミングで読み出すようにした場合
も、前記と同様な効果が得られる。

【００７２】特に、入出力装置毎にアクセス傾向を設定
する方法では、アクセス特性を設定する場合に比べ、シ
ステムの運用において極めて効果的である。

【図面の簡単な説明】

【図１】本発明を適用したコンピュータシステムの実施
の形態を示すブロック構成図である。

【図２】図１におけるバス接続装置の詳細構成を示すブ
ロック図である。

【図３】メモリアクセスヒストリの採取を行うカウンタ
の制御と動作の概略を示したフロー図である。

【図４】メモリアクセスヒストリを用いたメモリアクセ
ス制御の様子を示すフロー図である。

【符号の説明】

１０１…ＣＰＵ、１０２…メモリ、１０３…バス接続装
置、１０４…システムバス、１０５ａ，１０５ｂ…入出
力（Ｉ／Ｏ）装置、１０６…Ｉ／Ｏバス、１０３１…Ｉ
／Ｏバスインタフェース制御部、１０３２…システムバ
スインタフェース制御部、１０３３…バッファ制御部、
１０３４…ヒストリ採取／記憶部、１０３５判定部、１
０３６…キュー、１０３７…ヒストリカウンタ、１０４
０…データバッファ、１０４１…アドレスバッファ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入出力装置からのメモリリード要求に対
   し、該メモリリード要求で指定されたメモリ領域に加
   え、該メモリ領域に連続するメモリ領域のデータを先行
   して読出し、入出力装置に対してはメモリリード要求で
   指定されたメモリ領域からの読出しデータを転送し、連
   続メモリ領域から先行読出ししたデータはデータバッフ
   ァに格納しておき、同一入出力装置からの次回のメモリ
   リード要求に対しては該メモリリード要求で指定された
   メモリ領域のデータが前記データバッファ内に存在して
   いるか否かを判定し、存在しているならば、メモリに対
   してメモリリード要求を発行せず、データバッファ内に
   存在する同メモリ領域に関する読出しデータを入出力装
   置に転送するメモリアクセス制御方法であって、 入出力装置毎に、そのメモリリード要求で指定されるメ
   モリ領域が連続する傾向にあるのか否かのアクセス履歴
   を採取し、入出力装置からのメモリリード要求に対して
   当該入出力装置のアクセス履歴の情報を参照し、当該入
   出力装置が連続メモリ領域をアクセスする傾向にある場
   合にのみ、該メモリリード要求で指定されたメモリ領域
   に加え、該メモリ領域に連続するメモリ領域のデータを
   先行して読出す制御を行うことを特徴とするメモリアク
   セス制御方法。
2. 【請求項２】 入出力装置からのメモリリード要求に対
   し、該メモリリード要求で指定されたメモリ領域に加
   え、該メモリ領域に連続するメモリ領域のデータを先行
   して読出し、入出力装置に対してはメモリリード要求で
   指定されたメモリ領域からの読出しデータを転送し、連
   続メモリ領域から先行読出ししたデータはデータバッフ
   ァに格納しておき、同一入出力装置からの次回のメモリ
   リード要求に対しては該メモリリード要求で指定された
   メモリ領域のデータが前記データバッファ内に存在して
   いるか否かを判定し、存在しているならば、メモリに対
   してメモリリード要求を発行せず、データバッファ内に
   存在する同メモリ領域に関する読出しデータを入出力装
   置に転送するメモリアクセス制御方法であって、 入出力装置毎に、そのメモリリード要求で指定されるメ
   モリ領域が連続する傾向にあるのか否かのアクセス特性
   情報を予め設定しておき、入出力装置からのメモリリー
   ド要求に対して当該入出力装置のアクセス特性情報を参
   照し、当該入出力装置が連続メモリ領域をアクセスする
   傾向にある場合にのみ、該メモリリード要求で指定され
   たメモリ領域に加え、該メモリ領域に連続するメモリ領
   域のデータを先行して読出す制御を行うことを特徴とす
   るメモリアクセス制御方法。
3. 【請求項３】 前記連続するメモリ領域のデータは、メ
   モリリード要求で指定されたメモリ領域のデータを読出
   した後、次回のメモリリード要求が同一入出力装置から
   発行される以前のタイミングで読み出すことを特徴とす
   る請求項１または２記載のメモリアクセス制御方法。