JPH08139341A - ショットキ−バリアダイオ−ド - Google Patents
ショットキ−バリアダイオ−ドInfo
- Publication number
- JPH08139341A JPH08139341A JP6278035A JP27803594A JPH08139341A JP H08139341 A JPH08139341 A JP H08139341A JP 6278035 A JP6278035 A JP 6278035A JP 27803594 A JP27803594 A JP 27803594A JP H08139341 A JPH08139341 A JP H08139341A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electric field
- insulating layer
- edge
- anode electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 11
- 230000005684 electric field Effects 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 23
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract 2
- 230000002040 relaxant effect Effects 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 15
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】絶縁層の端縁に生じる電界集中を緩和させて逆
耐電圧を向上させたショットキーバリアダイオードを提
供する。 【構成】n+ 層1およびn- 層2よりなる化合物半導体
基板のn- 層2がメサ型に形成され、メサ型の裾野部2
a、傾斜部2bおよび頂上周辺部2cのうち、少なくと
も裾野部2aおよび傾斜部2bに絶縁層3が形成され、
この絶縁層3とn- 層2上にアノード電極4が形成さ
れ、およびカソード電極5がn+ 層1に形成されて、絶
縁層3の端縁aに生じる集中電界を、傾斜部2bのアノ
ード電極4に形成される電界により打ち消し逆耐電圧を
向上させるようにしたショットキーバリアダイオード。
耐電圧を向上させたショットキーバリアダイオードを提
供する。 【構成】n+ 層1およびn- 層2よりなる化合物半導体
基板のn- 層2がメサ型に形成され、メサ型の裾野部2
a、傾斜部2bおよび頂上周辺部2cのうち、少なくと
も裾野部2aおよび傾斜部2bに絶縁層3が形成され、
この絶縁層3とn- 層2上にアノード電極4が形成さ
れ、およびカソード電極5がn+ 層1に形成されて、絶
縁層3の端縁aに生じる集中電界を、傾斜部2bのアノ
ード電極4に形成される電界により打ち消し逆耐電圧を
向上させるようにしたショットキーバリアダイオード。
Description
【0001】
【産業上の利用分野】本発明は、化合物半導体基板の形
状をメサ型に形成して、このメサ型の傾斜部に形成され
ているアノ−ド電極の電界により、絶縁層の端縁に生じ
る集中電界のフリンジング成分を打ち消し逆耐電圧を向
上させたショットキ−バリアダイオ−ドに関する。
状をメサ型に形成して、このメサ型の傾斜部に形成され
ているアノ−ド電極の電界により、絶縁層の端縁に生じ
る集中電界のフリンジング成分を打ち消し逆耐電圧を向
上させたショットキ−バリアダイオ−ドに関する。
【0002】
【従来の技術】従来のショットキ−バリアダイオ−ド
は、図5に示すように、GaAs基板のn+ 層11aに
カソ−ド電極12が形成され、GaAs基板のn- 層1
1bにアノ−ド電極13が形成された構造よりなる。し
かしながら、この従来構造のショットキ−バリアダイオ
−ドは、逆バイアス電圧が印加されると、電界のフリン
ジング効果により、アノ−ド電極13の端縁14で電界
の集中が起こり、低い逆バイアス電圧でブレイクダウン
が生じている。したがって、この電界集中を緩和するた
めに、従来の改良技術では、図6に示すように、GaA
s基板のn- 層11bとアノ−ド電極13の間の周辺部
に、窒化膜などの絶縁層15を介在させて、逆耐電圧を
向上させている。
は、図5に示すように、GaAs基板のn+ 層11aに
カソ−ド電極12が形成され、GaAs基板のn- 層1
1bにアノ−ド電極13が形成された構造よりなる。し
かしながら、この従来構造のショットキ−バリアダイオ
−ドは、逆バイアス電圧が印加されると、電界のフリン
ジング効果により、アノ−ド電極13の端縁14で電界
の集中が起こり、低い逆バイアス電圧でブレイクダウン
が生じている。したがって、この電界集中を緩和するた
めに、従来の改良技術では、図6に示すように、GaA
s基板のn- 層11bとアノ−ド電極13の間の周辺部
に、窒化膜などの絶縁層15を介在させて、逆耐電圧を
向上させている。
【0003】
【発明が解決しようとする課題】しかしながら、この図
6に示す従来の改良されたショットキ−バリアダイオ−
ドは、図5に示す従来の改良前のショットキ−バリアダ
イオ−ドに比べて、逆耐電圧は幾分向上しているが、絶
縁層15の端縁16において、電界集中のフリンジング
成分を十分に抑圧することができず、逆耐電圧も不十分
であった。
6に示す従来の改良されたショットキ−バリアダイオ−
ドは、図5に示す従来の改良前のショットキ−バリアダ
イオ−ドに比べて、逆耐電圧は幾分向上しているが、絶
縁層15の端縁16において、電界集中のフリンジング
成分を十分に抑圧することができず、逆耐電圧も不十分
であった。
【0004】したがって、本発明は、絶縁層の端縁に生
じる電界集中を緩和させて逆耐電圧を向上させたショッ
トキ−バリアダイオ−ドを提供することを目的とする。
じる電界集中を緩和させて逆耐電圧を向上させたショッ
トキ−バリアダイオ−ドを提供することを目的とする。
【0005】
【課題を解決するための手段】本発明の課題に対する解
決手段は以下の通りである。n+ 層およびn- 層よりな
る化合物半導体基板のn- 層がメサ型に形成され、メサ
型の裾野部、傾斜部および頂上周辺部のうち、少なくと
も裾野部および傾斜部に絶縁層が形成され、アノ−ド電
極がn- 層と絶縁層上に形成され、およびカソ−ド電極
がn+ 層に形成されて、絶縁層の端縁に生じる集中電界
を、傾斜部のアノ−ド電極に形成される電界により打ち
消し逆耐電圧を向上させるようにしたショットキ−バリ
アダイオ−ド。
決手段は以下の通りである。n+ 層およびn- 層よりな
る化合物半導体基板のn- 層がメサ型に形成され、メサ
型の裾野部、傾斜部および頂上周辺部のうち、少なくと
も裾野部および傾斜部に絶縁層が形成され、アノ−ド電
極がn- 層と絶縁層上に形成され、およびカソ−ド電極
がn+ 層に形成されて、絶縁層の端縁に生じる集中電界
を、傾斜部のアノ−ド電極に形成される電界により打ち
消し逆耐電圧を向上させるようにしたショットキ−バリ
アダイオ−ド。
【0006】
【作用】本発明は、化合物半導体基板のn- 層をメサ型
に形成し、メサ型の裾野部、傾斜部および頂上周辺部の
うち、少なくとも裾野部および傾斜部に絶縁層を形成
し、この絶縁層とn- 層上にアノ−ド電極を形成してい
るので、絶縁層の端縁に生じる集中電界が、傾斜部のア
ノ−ド電極に形成される電界により打ち消され逆耐電圧
が向上する。
に形成し、メサ型の裾野部、傾斜部および頂上周辺部の
うち、少なくとも裾野部および傾斜部に絶縁層を形成
し、この絶縁層とn- 層上にアノ−ド電極を形成してい
るので、絶縁層の端縁に生じる集中電界が、傾斜部のア
ノ−ド電極に形成される電界により打ち消され逆耐電圧
が向上する。
【0007】
【実施例】以下に、本発明の実施例について図面を参照
して説明する。図1は本発明の第1実施例を示すもので
ある。同図において、1はGaAs基板のn+ 層、2は
GaAs基板のn- 層である。このGaAs基板のn-
層2は、メサ型に形成されている。そして、メサ型の裾
野部2a、傾斜部2bおよび頂上周辺部2cには、窒化
膜などの絶縁層3が形成されている。傾斜部2bの傾斜
角度θは、10゜〜90゜に形成される。そして、メサ
型のGaAs基板のn- 層2の頂***部および絶縁層
3上には、アノ−ド電極4が形成されている。また、G
aAs基板のn+ 層1下面には、カソ−ド電極5が形成
されている 本実施例の構造は、以上のようなものであるが、つぎ
に、本実施例の製造方法について説明する。GaAs基
板に形成されているn- 層2をウエットエチングで、メ
サ型に形成する。その後、メサ型のGaAs基板のn-
層2上に、窒化膜などの絶縁層3を形成し、GaAs基
板のn- 層2の中央部の絶縁層3をウエットエッチング
で除去して開口する。そして、アノ−ド電極4およびカ
ソ−ド電極5を蒸着などにより形成する。
して説明する。図1は本発明の第1実施例を示すもので
ある。同図において、1はGaAs基板のn+ 層、2は
GaAs基板のn- 層である。このGaAs基板のn-
層2は、メサ型に形成されている。そして、メサ型の裾
野部2a、傾斜部2bおよび頂上周辺部2cには、窒化
膜などの絶縁層3が形成されている。傾斜部2bの傾斜
角度θは、10゜〜90゜に形成される。そして、メサ
型のGaAs基板のn- 層2の頂***部および絶縁層
3上には、アノ−ド電極4が形成されている。また、G
aAs基板のn+ 層1下面には、カソ−ド電極5が形成
されている 本実施例の構造は、以上のようなものであるが、つぎ
に、本実施例の製造方法について説明する。GaAs基
板に形成されているn- 層2をウエットエチングで、メ
サ型に形成する。その後、メサ型のGaAs基板のn-
層2上に、窒化膜などの絶縁層3を形成し、GaAs基
板のn- 層2の中央部の絶縁層3をウエットエッチング
で除去して開口する。そして、アノ−ド電極4およびカ
ソ−ド電極5を蒸着などにより形成する。
【0008】つぎに、本実施例において絶縁層3の端縁
aに生じる集中電界のフリンジング成分抑圧のメカニズ
ムについて、図2を参照して説明する。逆バイアス電圧
が印加された場合、絶縁層3の端縁aにおける電界方向
は、アノ−ド電極4に垂直となるので、ベクトルAのよ
うになる。このベクトルAで表される電界を、その垂直
成分A1と水平成分A2に分解する。この水平成分A2
が、端縁aにおける集中電界のフリンジング成分であ
る。一方、アノ−ド電極4の傾斜点bにおける電界方向
は、アノ−ド電極4に垂直となるので、ベクトルBのよ
うになる。このベクトルBで表される電界を、その垂直
成分B1と水平成分B2に分解する。すると、端縁aに
おける電界の水平成分(フリンジング成分)A2と傾斜
点bにおける電界の水平成分B2とは、方向が反対とな
っている。したがって、端縁aにおける電界の水平成分
(フリンジング成分)A2は、メサ型の傾斜点bに形成
される電界で打ち消されて抑圧されることになり、端縁
aにおける逆耐電圧が向上することになる。
aに生じる集中電界のフリンジング成分抑圧のメカニズ
ムについて、図2を参照して説明する。逆バイアス電圧
が印加された場合、絶縁層3の端縁aにおける電界方向
は、アノ−ド電極4に垂直となるので、ベクトルAのよ
うになる。このベクトルAで表される電界を、その垂直
成分A1と水平成分A2に分解する。この水平成分A2
が、端縁aにおける集中電界のフリンジング成分であ
る。一方、アノ−ド電極4の傾斜点bにおける電界方向
は、アノ−ド電極4に垂直となるので、ベクトルBのよ
うになる。このベクトルBで表される電界を、その垂直
成分B1と水平成分B2に分解する。すると、端縁aに
おける電界の水平成分(フリンジング成分)A2と傾斜
点bにおける電界の水平成分B2とは、方向が反対とな
っている。したがって、端縁aにおける電界の水平成分
(フリンジング成分)A2は、メサ型の傾斜点bに形成
される電界で打ち消されて抑圧されることになり、端縁
aにおける逆耐電圧が向上することになる。
【0009】つぎに、図3を参照して第2実施例につい
て説明する。この第2実施例におけるメサ型の形状は、
図1に示す第1実施例とほぼ同様である。したがって、
第1実施例と相当部分には第1実施例と同一番号を付す
ことにする。第2実施例が第1実施例と相違するところ
は、主として絶縁層3aの形状である。この形状の異な
る絶縁層3aは、第1実施例において説明した絶縁層の
エッチング時間を変えることにより形成される。特に、
メサ型の頂上と絶縁層3aの端縁が平坦に形成されてい
るが、この平坦構造は、スピオングラス(SOG)等の
レジストを用いてRIE(リアクチフ゛・イオン・エッチンク゛ )によ
り、メサ型頂上の絶縁層を除去して形成することもでき
る。この第2実施例においては、絶縁層3aがメサ型の
傾斜部2bと裾野部2aとに形成され、アノ−ド電極4
aがメサ型の頂上部と絶縁層3a上とに形成されてい
る。
て説明する。この第2実施例におけるメサ型の形状は、
図1に示す第1実施例とほぼ同様である。したがって、
第1実施例と相当部分には第1実施例と同一番号を付す
ことにする。第2実施例が第1実施例と相違するところ
は、主として絶縁層3aの形状である。この形状の異な
る絶縁層3aは、第1実施例において説明した絶縁層の
エッチング時間を変えることにより形成される。特に、
メサ型の頂上と絶縁層3aの端縁が平坦に形成されてい
るが、この平坦構造は、スピオングラス(SOG)等の
レジストを用いてRIE(リアクチフ゛・イオン・エッチンク゛ )によ
り、メサ型頂上の絶縁層を除去して形成することもでき
る。この第2実施例においては、絶縁層3aがメサ型の
傾斜部2bと裾野部2aとに形成され、アノ−ド電極4
aがメサ型の頂上部と絶縁層3a上とに形成されてい
る。
【0010】この第2実施例において、電界集中は第1
実施例と同様に、絶縁層3aの端縁aに生じるが、メサ
型の傾斜部2bの絶縁層3a上に形成されたアノ−ド電
極4aからの電界が、端縁aにおける集中電界に作用し
て、図2に説明したメカニズムと同様に、集中電界のフ
リンジング成分が抑圧され、逆耐電圧が向上することに
なる。
実施例と同様に、絶縁層3aの端縁aに生じるが、メサ
型の傾斜部2bの絶縁層3a上に形成されたアノ−ド電
極4aからの電界が、端縁aにおける集中電界に作用し
て、図2に説明したメカニズムと同様に、集中電界のフ
リンジング成分が抑圧され、逆耐電圧が向上することに
なる。
【0011】つぎに、図4を参照して第3実施例につい
て説明する。この第3実施例におけるメサ型の形状は、
図1に示す第1実施例とほぼ同様である。したがって、
第1実施例と相当部分には第1実施例と同一番号を付す
ことにする。第3実施例が第1実施例と相違するところ
は、主として絶縁層3bの形状である。この形状の異な
る絶縁層3bは、第1実施例において説明した絶縁層の
エッチング時間を変えることにより形成される。
て説明する。この第3実施例におけるメサ型の形状は、
図1に示す第1実施例とほぼ同様である。したがって、
第1実施例と相当部分には第1実施例と同一番号を付す
ことにする。第3実施例が第1実施例と相違するところ
は、主として絶縁層3bの形状である。この形状の異な
る絶縁層3bは、第1実施例において説明した絶縁層の
エッチング時間を変えることにより形成される。
【0012】この第3実施例においては、絶縁層3bが
メサ型の傾斜部2bの下部と裾野部2aとに形成され、
アノ−ド電極4bがメサ型の頂上部と傾斜部2bの上部
および絶縁層3b上に形成されている。
メサ型の傾斜部2bの下部と裾野部2aとに形成され、
アノ−ド電極4bがメサ型の頂上部と傾斜部2bの上部
および絶縁層3b上に形成されている。
【0013】この第3実施例において、電界集中は第1
実施例と同様に、絶縁層3bの端縁aに生じるが、メサ
型傾斜部2bのGaAs基板のn- 層2の上部に直接形
成されたアノ−ド電極4bからの電界が、端縁aにおけ
る集中電界に作用して、図2に説明したメカニズムと同
様に、集中電界のフリンジング成分が抑圧され、逆耐電
圧が向上することになる。
実施例と同様に、絶縁層3bの端縁aに生じるが、メサ
型傾斜部2bのGaAs基板のn- 層2の上部に直接形
成されたアノ−ド電極4bからの電界が、端縁aにおけ
る集中電界に作用して、図2に説明したメカニズムと同
様に、集中電界のフリンジング成分が抑圧され、逆耐電
圧が向上することになる。
【0014】以下に、具体的実施例を掲げる。GaAs
基板の条件を下記のように選び、実施例および従来例図
面に示す絶縁層およびアノ−ド電極の形状において、逆
耐電圧を計測した結果を以下に示す。参考のために、従
来例も掲げる。なお、逆耐電圧は、リ−ク電流が0.5
mAのときの値である。
基板の条件を下記のように選び、実施例および従来例図
面に示す絶縁層およびアノ−ド電極の形状において、逆
耐電圧を計測した結果を以下に示す。参考のために、従
来例も掲げる。なお、逆耐電圧は、リ−ク電流が0.5
mAのときの値である。
【0015】 GaAs基板の条件 アノ−ド電極面積 : 0.4×0.4mm2 メサ深さ(傾斜部の基板高さ): 0.3〜1.5μm GaAs基板厚さ : 200μm n- 層の厚さ : 9.7μm n- 層のキャリア濃度 : 2.26×1015cm-3 実例 : 逆耐電圧 図6に示す従来例 : 88.2V 図1に示す第1実施例 : 95.7V 図3に示す第2実施例 : 101.0V 図4に示す第3実施例 : 106.4V なお、図1に示す第1実施例においては、交差幅xが3
μm以下のとき、効果が大きい。
μm以下のとき、効果が大きい。
【0016】
【発明の効果】本発明は、化合物半導体基板のn- 層を
メサ型に形成し、メサ型の裾野部、傾斜部および頂上周
辺部のうち、少なくとも裾野部および傾斜部に絶縁層を
形成し、この絶縁層とn- 層上にアノード電極を形成し
ているので、絶縁層の端縁に生じる集中電界が、傾斜部
のアノード電極に形成される電界により打ち消され逆耐
電圧が向上する。
メサ型に形成し、メサ型の裾野部、傾斜部および頂上周
辺部のうち、少なくとも裾野部および傾斜部に絶縁層を
形成し、この絶縁層とn- 層上にアノード電極を形成し
ているので、絶縁層の端縁に生じる集中電界が、傾斜部
のアノード電極に形成される電界により打ち消され逆耐
電圧が向上する。
【0017】また、逆耐電圧が向上することにより、信
頼性が向上する。従来と同様の逆耐電圧が要求された場
合には、n- 層のキャリア濃度を上げたり、若しくはn
- 層の厚さを薄くすることによって、順方向特性を改善
することができる。
頼性が向上する。従来と同様の逆耐電圧が要求された場
合には、n- 層のキャリア濃度を上げたり、若しくはn
- 層の厚さを薄くすることによって、順方向特性を改善
することができる。
【0018】これらの効果により、アノード面積を小さ
くすることができ、チップの縮小化が可能である。この
チップの縮小化に伴い、一枚のウエハで取得できるチッ
プの個数も増加して、コスト低減を図ることができる。
くすることができ、チップの縮小化が可能である。この
チップの縮小化に伴い、一枚のウエハで取得できるチッ
プの個数も増加して、コスト低減を図ることができる。
【図1】 第1実施例の形態図
【図2】 電界集中を抑圧するメカニズムの説明図
【図3】 第2実施例の形態図
【図4】 第3実施例の形態図
【図5】 従来例の形態図
【図6】 他の従来例の形態図
1 GaAs基板n+ 層 2 GaAs基板n- 層 2a 裾野部 2b 傾斜部 2c 頂上周辺部 3、3a、3b 絶縁層 4、4a、4b アノード電極 a 端縁 b 傾斜点
───────────────────────────────────────────────────── フロントページの続き (72)発明者 末吉 正昭 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (1)
- 【請求項1】n+ 層およびn- 層よりなる化合物半導体
基板のn- 層がメサ型に形成され、メサ型の裾野部、傾
斜部および頂上周辺部のうち、少なくとも裾野部および
傾斜部に絶縁層が形成され、この絶縁層とn- 層上にア
ノ−ド電極が形成され、およびカソ−ド電極がn+ 層に
形成されて、絶縁層の端縁に生じる集中電界を、傾斜部
のアノ−ド電極に形成される電界により打ち消し逆耐電
圧を向上させるようにしたショットキ−バリアダイオ−
ド。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6278035A JPH08139341A (ja) | 1994-11-11 | 1994-11-11 | ショットキ−バリアダイオ−ド |
EP95117710A EP0712167A3 (en) | 1994-11-11 | 1995-11-09 | Schottky junction diode |
FI955395A FI955395A (fi) | 1994-11-11 | 1995-11-09 | Shottky-kynnysjännitediodi |
KR1019950040795A KR100212203B1 (ko) | 1994-11-11 | 1995-11-10 | 쇼트키 장벽 다이오드 |
US08/777,570 US5686753A (en) | 1994-11-11 | 1996-12-31 | Schottky barrier diode having a mesa structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6278035A JPH08139341A (ja) | 1994-11-11 | 1994-11-11 | ショットキ−バリアダイオ−ド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08139341A true JPH08139341A (ja) | 1996-05-31 |
Family
ID=17591746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6278035A Pending JPH08139341A (ja) | 1994-11-11 | 1994-11-11 | ショットキ−バリアダイオ−ド |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0712167A3 (ja) |
JP (1) | JPH08139341A (ja) |
KR (1) | KR100212203B1 (ja) |
FI (1) | FI955395A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009194225A (ja) * | 2008-02-15 | 2009-08-27 | Sumitomo Electric Ind Ltd | ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法 |
JP2014241436A (ja) * | 2007-03-26 | 2014-12-25 | 住友電気工業株式会社 | ショットキーバリアダイオードおよびその製造方法 |
KR20150040632A (ko) * | 2013-10-07 | 2015-04-15 | 엘지이노텍 주식회사 | 반도체 소자 |
JP2016162785A (ja) * | 2015-02-27 | 2016-09-05 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
JP2016162786A (ja) * | 2015-02-27 | 2016-09-05 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
JP2017139289A (ja) * | 2016-02-02 | 2017-08-10 | トヨタ自動車株式会社 | ダイオード |
US9972725B2 (en) | 2016-09-02 | 2018-05-15 | Toyoda Gosei Co., Ltd. | Semiconductor device and manufacturing method of the same |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0964381A (ja) * | 1995-08-25 | 1997-03-07 | Murata Mfg Co Ltd | ショットキーバリアダイオード |
KR101072992B1 (ko) | 2004-12-30 | 2011-10-12 | 매그나칩 반도체 유한회사 | 쇼트키 다이오드 및 그 형성 방법 |
KR101461886B1 (ko) | 2013-09-10 | 2014-11-13 | 현대자동차 주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
CN111129164B (zh) * | 2019-12-05 | 2023-09-26 | 中国电子科技集团公司第十三研究所 | 肖特基二极管及其制备方法 |
CN111129165B (zh) * | 2019-12-05 | 2023-11-28 | 中国电子科技集团公司第十三研究所 | 肖特基二极管及其制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55128879A (en) * | 1979-03-27 | 1980-10-06 | Nec Corp | Semiconductor device |
CA2064146C (en) * | 1991-03-28 | 1997-08-12 | Hisashi Ariyoshi | Schottky barrier diode and a method of manufacturing thereof |
US5365102A (en) * | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
-
1994
- 1994-11-11 JP JP6278035A patent/JPH08139341A/ja active Pending
-
1995
- 1995-11-09 FI FI955395A patent/FI955395A/fi unknown
- 1995-11-09 EP EP95117710A patent/EP0712167A3/en not_active Withdrawn
- 1995-11-10 KR KR1019950040795A patent/KR100212203B1/ko not_active IP Right Cessation
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014241436A (ja) * | 2007-03-26 | 2014-12-25 | 住友電気工業株式会社 | ショットキーバリアダイオードおよびその製造方法 |
JP2009194225A (ja) * | 2008-02-15 | 2009-08-27 | Sumitomo Electric Ind Ltd | ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法 |
KR20150040632A (ko) * | 2013-10-07 | 2015-04-15 | 엘지이노텍 주식회사 | 반도체 소자 |
JP2016162785A (ja) * | 2015-02-27 | 2016-09-05 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
JP2016162786A (ja) * | 2015-02-27 | 2016-09-05 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
US9559218B2 (en) | 2015-02-27 | 2017-01-31 | Toyoda Gosei Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2017139289A (ja) * | 2016-02-02 | 2017-08-10 | トヨタ自動車株式会社 | ダイオード |
US9972725B2 (en) | 2016-09-02 | 2018-05-15 | Toyoda Gosei Co., Ltd. | Semiconductor device and manufacturing method of the same |
Also Published As
Publication number | Publication date |
---|---|
KR100212203B1 (ko) | 1999-08-02 |
FI955395A (fi) | 1996-05-12 |
KR960019807A (ko) | 1996-06-17 |
EP0712167A2 (en) | 1996-05-15 |
FI955395A0 (fi) | 1995-11-09 |
EP0712167A3 (en) | 1996-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5262669A (en) | Semiconductor rectifier having high breakdown voltage and high speed operation | |
US5747831A (en) | SIC field-effect transistor array with ring type trenches and method of producing them | |
JPH08139341A (ja) | ショットキ−バリアダイオ−ド | |
US6562706B1 (en) | Structure and manufacturing method of SiC dual metal trench Schottky diode | |
US4641175A (en) | Bidirectional power switch with optimized emitter spacing near control electrode | |
JP3173117B2 (ja) | ショットキーバリア半導体装置 | |
JP2002368214A (ja) | Mosトランジスタ | |
EP0057135B1 (en) | Low resistance schottky diode on polysilicon/metal-silicide | |
US6388276B1 (en) | Reverse conducting thyristor | |
US5672904A (en) | Schottky carrier diode with plasma treated layer | |
US5686753A (en) | Schottky barrier diode having a mesa structure | |
JPH0563184A (ja) | 整流用半導体装置 | |
JPH05259436A (ja) | ショットキバリア整流半導体装置 | |
JPH06310727A (ja) | 半導体装置 | |
JPS60169184A (ja) | 半導体レ−ザ | |
JPH0629557A (ja) | 半導体装置の製造方法 | |
JPH05110062A (ja) | 整流用半導体装置 | |
JPH0845874A (ja) | 半導体装置 | |
JP3173186B2 (ja) | ショットキーバリア半導体装置の製造方法 | |
US5387806A (en) | GTO-thyristor | |
JP3307359B2 (ja) | 半導体装置及び半導体製造方法 | |
JPH0581067B2 (ja) | ||
JPS62273771A (ja) | 半導体デバイス | |
JP2001077379A (ja) | ショットキーバリア半導体装置 | |
JPS58132981A (ja) | ツエナ−ダイオ−ド |