JP3173186B2 - ショットキーバリア半導体装置の製造方法 - Google Patents
ショットキーバリア半導体装置の製造方法Info
- Publication number
- JP3173186B2 JP3173186B2 JP29811992A JP29811992A JP3173186B2 JP 3173186 B2 JP3173186 B2 JP 3173186B2 JP 29811992 A JP29811992 A JP 29811992A JP 29811992 A JP29811992 A JP 29811992A JP 3173186 B2 JP3173186 B2 JP 3173186B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- film
- buffer film
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【0001】
【産業上の利用分野】本発明は、ショットキーバリアダ
イオード等のショットキーバリア型の半導体装置の製造
方法に関する。
イオード等のショットキーバリア型の半導体装置の製造
方法に関する。
【0002】
【背景技術とその問題点】〔従来技術〕金属−半導体接
合の整流特性を利用したショットキーバリアダイオード
においては、ショットキー電極部分では、金属−半導体
接触によってフェルミ準位を一致させるため、空乏層が
発生する。空乏層内には、電子やホールが存在しないか
ら、ショットキー電極とオーミック電極の間に順方向電
流を流すためには、空乏層の電位障壁を十分に低くさせ
る必要がある。空乏層の電位障壁を十分に低くさせるた
めには、ショットキー電極とオーミック電極の間に空乏
層の大きさに応じた順方向電圧を印加すればよいが、空
乏層の電位障壁を低くさせるための印加電圧はすべて電
圧降下として寄与するため、順方向電圧が大きくなる。
特に、GaAs基板を用いたショットキーバリアダイオ
ードでは高周波特性に優れている反面、シリコン基板を
用いた場合よりも順方向の電圧降下が大きく、電極金属
の種類を変えても必要な電圧降下はほとんど変わらない
ので、シリコン基板を用いたショットキーバリアダイオ
ードと比較して著しく順方向電流電圧特性が悪かった。
合の整流特性を利用したショットキーバリアダイオード
においては、ショットキー電極部分では、金属−半導体
接触によってフェルミ準位を一致させるため、空乏層が
発生する。空乏層内には、電子やホールが存在しないか
ら、ショットキー電極とオーミック電極の間に順方向電
流を流すためには、空乏層の電位障壁を十分に低くさせ
る必要がある。空乏層の電位障壁を十分に低くさせるた
めには、ショットキー電極とオーミック電極の間に空乏
層の大きさに応じた順方向電圧を印加すればよいが、空
乏層の電位障壁を低くさせるための印加電圧はすべて電
圧降下として寄与するため、順方向電圧が大きくなる。
特に、GaAs基板を用いたショットキーバリアダイオ
ードでは高周波特性に優れている反面、シリコン基板を
用いた場合よりも順方向の電圧降下が大きく、電極金属
の種類を変えても必要な電圧降下はほとんど変わらない
ので、シリコン基板を用いたショットキーバリアダイオ
ードと比較して著しく順方向電流電圧特性が悪かった。
【0003】また、従来のショットキーバリアダイオー
ドでは、空乏層での大きな電圧降下のため、大きな電力
損失を生じるという欠点があった。しかも、この電力損
失による発熱のために温度が高温になるという問題もあ
った。
ドでは、空乏層での大きな電圧降下のため、大きな電力
損失を生じるという欠点があった。しかも、この電力損
失による発熱のために温度が高温になるという問題もあ
った。
【0004】〔先願の発明〕この問題を解決するため、
本発明の出願人は本発明に先立ち、以下に説明するよう
なショットキーバリアダイオード21を特許出願してい
る。図3に本発明の先願に係る縦凸型のショットキーバ
リアダイオード21の断面図を示す。このショットキー
バリアダイオード21は、高キャリア濃度のn+−Ga
As層22の上に低キャリア濃度のn-−GaAs層2
3をエピタキシャル成長させた後、n-−GaAs層2
3の上にオーミック接触金属膜25を設けた後、オーミ
ック接触金属膜25をマスクとしてn-−GaAs層2
3をエッチングして複数の突起部24を形成し、つい
で、n-−GaAs層23の上面全体にショットキー接
触金属膜26を形成している。アノード電極27は、オ
ーミック接触金属膜25とショットキー接触金属膜26
とからなり、オーミック接触金属膜25は突起部24の
上面でn-−GaAs層23とオーミック接触してお
り、ショットキー接触金属膜26は突起部24の側面及
び突起部24以外の領域(谷部)でn-−GaAs層2
3とショットキー接触している。また、n+−GaAs
層22の下面全体にはオーミック電極28が設けられて
いる。
本発明の出願人は本発明に先立ち、以下に説明するよう
なショットキーバリアダイオード21を特許出願してい
る。図3に本発明の先願に係る縦凸型のショットキーバ
リアダイオード21の断面図を示す。このショットキー
バリアダイオード21は、高キャリア濃度のn+−Ga
As層22の上に低キャリア濃度のn-−GaAs層2
3をエピタキシャル成長させた後、n-−GaAs層2
3の上にオーミック接触金属膜25を設けた後、オーミ
ック接触金属膜25をマスクとしてn-−GaAs層2
3をエッチングして複数の突起部24を形成し、つい
で、n-−GaAs層23の上面全体にショットキー接
触金属膜26を形成している。アノード電極27は、オ
ーミック接触金属膜25とショットキー接触金属膜26
とからなり、オーミック接触金属膜25は突起部24の
上面でn-−GaAs層23とオーミック接触してお
り、ショットキー接触金属膜26は突起部24の側面及
び突起部24以外の領域(谷部)でn-−GaAs層2
3とショットキー接触している。また、n+−GaAs
層22の下面全体にはオーミック電極28が設けられて
いる。
【0005】しかして、このショットキーバリアダイオ
ード21においては、逆方向電圧印加時には突起部24
内が空乏層によって塞がれ、オーミック接触金属膜25
とオーミック電極28の間の電流が遮断される。一方、
順方向電圧印加時には突起部24内の空乏層が収縮して
オーミック接触金属膜25とオーミック電極28間の電
流経路が開かれ、オーミック接触金属膜25からオーミ
ック電極28に順方向電流が流れる。したがって、順方
向電流には空乏層による電圧降下がなく、順方向電流電
圧特性が良好となっている。
ード21においては、逆方向電圧印加時には突起部24
内が空乏層によって塞がれ、オーミック接触金属膜25
とオーミック電極28の間の電流が遮断される。一方、
順方向電圧印加時には突起部24内の空乏層が収縮して
オーミック接触金属膜25とオーミック電極28間の電
流経路が開かれ、オーミック接触金属膜25からオーミ
ック電極28に順方向電流が流れる。したがって、順方
向電流には空乏層による電圧降下がなく、順方向電流電
圧特性が良好となっている。
【0006】このような構造のショットキーバリアダイ
オード21の順方向電流電圧特性を良好にするために
は、n-−GaAs層23の抵抗による電圧降下を小さ
くする必要があるので、n-−GaAs層23を薄くす
る必要がある。しかしながら、ショットキー接触金属膜
26の底面からn+−GaAs層22までの距離に掛か
る逆方向電圧による電界強度が素子の降伏電界に達する
となだれ降伏が発生する。また、ショットキー接触金属
膜26の底面から広がった空乏層が大きくなってn +−
GaAs層22に達すると、パンチスルー降伏が発生す
る。このため、n-−GaAs層23を薄くすると、図
4に示すようにショットキー接触金属膜26の底面とn
+−GaAs層22との間になだれ降伏やパンチスルー
降伏による降伏電流jが流れ易くなり、逆方向電圧印加
時の降伏電圧が小さくなるという問題があった。
オード21の順方向電流電圧特性を良好にするために
は、n-−GaAs層23の抵抗による電圧降下を小さ
くする必要があるので、n-−GaAs層23を薄くす
る必要がある。しかしながら、ショットキー接触金属膜
26の底面からn+−GaAs層22までの距離に掛か
る逆方向電圧による電界強度が素子の降伏電界に達する
となだれ降伏が発生する。また、ショットキー接触金属
膜26の底面から広がった空乏層が大きくなってn +−
GaAs層22に達すると、パンチスルー降伏が発生す
る。このため、n-−GaAs層23を薄くすると、図
4に示すようにショットキー接触金属膜26の底面とn
+−GaAs層22との間になだれ降伏やパンチスルー
降伏による降伏電流jが流れ易くなり、逆方向電圧印加
時の降伏電圧が小さくなるという問題があった。
【0007】また、このような構造のショットキーバリ
アダイオード21にあっては、ショットキー接触金属膜
26の底の部分のエッジ29に電界が集中しているた
め、n-−GaAs層23が薄くなると、ショットキー
接触金属膜26のエッジ29とn +−GaAs層22の
間にブレークダウン電流が流れ、逆耐圧が低下するとい
う問題があった。
アダイオード21にあっては、ショットキー接触金属膜
26の底の部分のエッジ29に電界が集中しているた
め、n-−GaAs層23が薄くなると、ショットキー
接触金属膜26のエッジ29とn +−GaAs層22の
間にブレークダウン電流が流れ、逆耐圧が低下するとい
う問題があった。
【0008】このため、このような構造のショットキー
バリアダイオードにおいては、順方向電流電圧特性か逆
方向電流電圧特性(逆耐圧特性)か、いずれかを犠牲に
しなければならなかった。
バリアダイオードにおいては、順方向電流電圧特性か逆
方向電流電圧特性(逆耐圧特性)か、いずれかを犠牲に
しなければならなかった。
【0009】
【発明が解決しようとする課題】本発明は叙上の従来例
の欠点に鑑みてなされたものであり、その目的とすると
ころは、逆耐圧特性及び順方向特性に優れたショットキ
ーバリア半導体装置の製造方法を提供することにある。
の欠点に鑑みてなされたものであり、その目的とすると
ころは、逆耐圧特性及び順方向特性に優れたショットキ
ーバリア半導体装置の製造方法を提供することにある。
【0010】
【課題を解決するための手段】本発明のショットキーバ
リア半導体装置の製造方法は、半導体導電層の上に形成
された低キャリア濃度層の表面にオーミック金属をパタ
ーニングしてオーミック接触領域を形成し、前記オーミ
ック金属をマスクとして前記低キャリア濃度層をエッチ
ングし、前記オーミック金属の下に突起部を作製し、前
記オーミック金属の上方から前記低キャリア濃度層の表
面全体に絶縁性ないし高抵抗の緩衝膜を形成し、前記緩
衝膜の上に当該緩衝膜と1:1のエッチング比でエッチ
ング可能なエッチング調整層を形成して当該エッチング
調整層の表面を平坦化し、前記緩衝膜及び前記エッチン
グ調整層を1:1のエッチング比でエッチングし、前記
突起部以外の領域の底面にのみ前記緩衝膜が残った状態
でエッチングを停止し、低キャリア濃度層の突起部を含
む領域にショットキー金属を付着させてオーミック接触
領域を含むアノード電極を形成することを特徴としてい
る。
リア半導体装置の製造方法は、半導体導電層の上に形成
された低キャリア濃度層の表面にオーミック金属をパタ
ーニングしてオーミック接触領域を形成し、前記オーミ
ック金属をマスクとして前記低キャリア濃度層をエッチ
ングし、前記オーミック金属の下に突起部を作製し、前
記オーミック金属の上方から前記低キャリア濃度層の表
面全体に絶縁性ないし高抵抗の緩衝膜を形成し、前記緩
衝膜の上に当該緩衝膜と1:1のエッチング比でエッチ
ング可能なエッチング調整層を形成して当該エッチング
調整層の表面を平坦化し、前記緩衝膜及び前記エッチン
グ調整層を1:1のエッチング比でエッチングし、前記
突起部以外の領域の底面にのみ前記緩衝膜が残った状態
でエッチングを停止し、低キャリア濃度層の突起部を含
む領域にショットキー金属を付着させてオーミック接触
領域を含むアノード電極を形成することを特徴としてい
る。
【0011】
【作用】本発明の製造方法によって製造されたショット
キーバリア半導体装置にあっては、アノード電極とオー
ミック電極の間に逆方向電圧が印加されている時には、
空乏層によって電流が遮断される。また、順方向電圧が
印加されている時には、空乏層が収縮してアノード電極
のオーミック接触領域とオーミック電極の間に形成され
た電流経路に順方向電流が流れる。このオーミック接触
領域とオーミック電極の間に流れる順方向の印加電圧
は、空乏層を消失させるために消費されていないから、
低い順方向電圧で順方向電流を流すことができ、順方向
電流電圧特性を向上させることができる。この結果、シ
ョットキーバリア半導体装置を低損失化することができ
る。
キーバリア半導体装置にあっては、アノード電極とオー
ミック電極の間に逆方向電圧が印加されている時には、
空乏層によって電流が遮断される。また、順方向電圧が
印加されている時には、空乏層が収縮してアノード電極
のオーミック接触領域とオーミック電極の間に形成され
た電流経路に順方向電流が流れる。このオーミック接触
領域とオーミック電極の間に流れる順方向の印加電圧
は、空乏層を消失させるために消費されていないから、
低い順方向電圧で順方向電流を流すことができ、順方向
電流電圧特性を向上させることができる。この結果、シ
ョットキーバリア半導体装置を低損失化することができ
る。
【0012】また、本発明によるショットキーバリア半
導体装置にあっては、アノード電極のショットキー接触
領域の半導体導電層に近接する部分と半導体導電層の間
に絶縁性ないし高抵抗の緩衝膜が設けられるので、ショ
ットキー接触領域と半導体導電層の間に降伏電流が流れ
にくくなり、逆電圧印加時の降伏電圧が高くなる。
導体装置にあっては、アノード電極のショットキー接触
領域の半導体導電層に近接する部分と半導体導電層の間
に絶縁性ないし高抵抗の緩衝膜が設けられるので、ショ
ットキー接触領域と半導体導電層の間に降伏電流が流れ
にくくなり、逆電圧印加時の降伏電圧が高くなる。
【0013】さらに、アノード電極の半導体導電層と接
近した領域と半導体導電層の間に絶縁性ないし高抵抗の
緩衝膜を設けているので、アノード電極の半導体導電層
と接近した領域にブレークダウンを起こし易いエッジが
あっても、エッジから半導体導電部側へ向けて電圧の勾
配が生じることによってエッジにおける電界の集中を軽
減させることができ、素子のブレークダウンを防止し、
逆耐圧を向上させることができる。
近した領域と半導体導電層の間に絶縁性ないし高抵抗の
緩衝膜を設けているので、アノード電極の半導体導電層
と接近した領域にブレークダウンを起こし易いエッジが
あっても、エッジから半導体導電部側へ向けて電圧の勾
配が生じることによってエッジにおける電界の集中を軽
減させることができ、素子のブレークダウンを防止し、
逆耐圧を向上させることができる。
【0014】また、本発明の製造方法にあっては、緩衝
膜の上に表面平坦なエッチング調整層を形成し、前記緩
衝膜及び前記エッチング調整層を1:1のエッチング比
でエッチングすることにより、突起部以外の領域の底面
に緩衝膜を形成しているので、エッチング調整層及び緩
衝膜を均一にエッチングしてゆくことができる。したが
って、突起部の側面に形成された緩衝膜と突起部以外の
領域に形成された緩衝膜との厚みの違いに影響されるこ
となく、突起部以外の領域に残された緩衝膜の膜厚を均
一な膜厚に形成することができる。しかも、絶縁性等の
緩衝膜が突起部の側面等の余分な部分に残留しにくく、
ショットキー接触金属膜と突起部との接触を妨げる恐れ
がない。
膜の上に表面平坦なエッチング調整層を形成し、前記緩
衝膜及び前記エッチング調整層を1:1のエッチング比
でエッチングすることにより、突起部以外の領域の底面
に緩衝膜を形成しているので、エッチング調整層及び緩
衝膜を均一にエッチングしてゆくことができる。したが
って、突起部の側面に形成された緩衝膜と突起部以外の
領域に形成された緩衝膜との厚みの違いに影響されるこ
となく、突起部以外の領域に残された緩衝膜の膜厚を均
一な膜厚に形成することができる。しかも、絶縁性等の
緩衝膜が突起部の側面等の余分な部分に残留しにくく、
ショットキー接触金属膜と突起部との接触を妨げる恐れ
がない。
【0015】また、オーミック接触領域のオーミック金
属をマスクとしてエッチングすることにより突起部を形
成しているので、エッチングにより突起部を形成するた
めの別なマスクが必要なく、製造工程を簡略化すること
ができる。しかも、突起部の形成時や緩衝膜のエッチン
グ時に金属マスク(上記オーミック金属)を用いている
ので、レジストのような有機物マスクと異なり、低キャ
リア濃度層や緩衝膜とマスクとのエッチングレートの違
いが問題とならない。
属をマスクとしてエッチングすることにより突起部を形
成しているので、エッチングにより突起部を形成するた
めの別なマスクが必要なく、製造工程を簡略化すること
ができる。しかも、突起部の形成時や緩衝膜のエッチン
グ時に金属マスク(上記オーミック金属)を用いている
ので、レジストのような有機物マスクと異なり、低キャ
リア濃度層や緩衝膜とマスクとのエッチングレートの違
いが問題とならない。
【0016】
【実施例】図1(a)(b)(c)(d)(e)(f)
は本発明の一実施例によるショットキーバリアダイオー
ドの製造方法を説明する断面図である。以下、図1に従
ってこのショットキーバリアダイオード1の製造工程を
説明する。まず、高キャリア濃度のn+−GaAs層2
aの上に低キャリア濃度のn-−GaAs層2bをエピ
タキシャル成長させて半導体基板2を形成した後、n-
−GaAs層2bの上面の突起部3を形成しようとする
位置に例えば直径0.5〜1μmのオーミック接触金属
膜4を形成し、n+−GaAs層2aの下面全体にオー
ミック電極7を形成する〔図1(a)〕。
は本発明の一実施例によるショットキーバリアダイオー
ドの製造方法を説明する断面図である。以下、図1に従
ってこのショットキーバリアダイオード1の製造工程を
説明する。まず、高キャリア濃度のn+−GaAs層2
aの上に低キャリア濃度のn-−GaAs層2bをエピ
タキシャル成長させて半導体基板2を形成した後、n-
−GaAs層2bの上面の突起部3を形成しようとする
位置に例えば直径0.5〜1μmのオーミック接触金属
膜4を形成し、n+−GaAs層2aの下面全体にオー
ミック電極7を形成する〔図1(a)〕。
【0017】ついで、オーミック接触金属膜4をマスク
としてRIE(反応性イオンエッチング)法やECR
(電子サイクロトロン共鳴)法等によりn-−GaAs
層2bを例えば3〜5μmの深さまでエッチングし、オ
ーミック接触金属膜4の下にn-−GaAs層2bから
なる突起部3を形成する〔図1(b)〕。
としてRIE(反応性イオンエッチング)法やECR
(電子サイクロトロン共鳴)法等によりn-−GaAs
層2bを例えば3〜5μmの深さまでエッチングし、オ
ーミック接触金属膜4の下にn-−GaAs層2bから
なる突起部3を形成する〔図1(b)〕。
【0018】このとき、オーミック接触金属膜4をマス
クとして突起部3を形成しているので、別なマスク(例
えば、レジストのような有機物マスク)が必要なく、し
かも、レジストのような有機物マスクと異なり、低キャ
リア濃度層2bとマスクのエッチングレートの違いが問
題とならない。
クとして突起部3を形成しているので、別なマスク(例
えば、レジストのような有機物マスク)が必要なく、し
かも、レジストのような有機物マスクと異なり、低キャ
リア濃度層2bとマスクのエッチングレートの違いが問
題とならない。
【0019】この後、CVD法等により、オーミック接
触金属膜4の上からn-−GaAs層2bの全面に窒化
シリコン(SiNX)からなる緩衝膜8を形成する〔図
1(c)〕。さらに、緩衝膜8の上からポリイミドを塗
布してエッチング調整層9を形成し、突起部3及び緩衝
膜8をエッチング調整層9内に埋め込むと共にエッチン
グ調整層9の表面を平坦化する〔図1(d)〕。このと
き、ポリイミドは容易に平坦化可能である。
触金属膜4の上からn-−GaAs層2bの全面に窒化
シリコン(SiNX)からなる緩衝膜8を形成する〔図
1(c)〕。さらに、緩衝膜8の上からポリイミドを塗
布してエッチング調整層9を形成し、突起部3及び緩衝
膜8をエッチング調整層9内に埋め込むと共にエッチン
グ調整層9の表面を平坦化する〔図1(d)〕。このと
き、ポリイミドは容易に平坦化可能である。
【0020】この後、エッチング調整層9と緩衝膜8と
のエッチング比が1:1となるように条件を設定し、R
IE法により上方からエッチング調整層9及び緩衝膜8
をエッチングし、オーミック接触金属膜4及び突起部3
を完全に露出させ、突起部以外の領域の表面にのみ緩衝
膜8が残った状態でエッチングを停止する〔図1
(e)〕。
のエッチング比が1:1となるように条件を設定し、R
IE法により上方からエッチング調整層9及び緩衝膜8
をエッチングし、オーミック接触金属膜4及び突起部3
を完全に露出させ、突起部以外の領域の表面にのみ緩衝
膜8が残った状態でエッチングを停止する〔図1
(e)〕。
【0021】エッチング調整層9を用いることなく緩衝
膜8だけを直接にエッチングすると、突起部3の側面に
おける緩衝膜8のエッチングが不十分になったり、突起
部3以外の領域の緩衝膜8がエッチング過多になった
り、緩衝膜8の表面が平らにならなかったりするが、上
記のようにしてエッチング調整層9の上から緩衝膜8を
エッチングすれば、エッチング調整層9及び緩衝膜8は
平坦な表面を保ちながら全体が同じ深さだけエッチング
されてゆく。したがって、突起部3以外の領域に残され
た緩衝膜8の膜厚を均一な膜厚に形成し、表面を平坦化
することができる。同時に、緩衝膜8が突起部3の側面
等の余分な部分に残留する恐れがない。
膜8だけを直接にエッチングすると、突起部3の側面に
おける緩衝膜8のエッチングが不十分になったり、突起
部3以外の領域の緩衝膜8がエッチング過多になった
り、緩衝膜8の表面が平らにならなかったりするが、上
記のようにしてエッチング調整層9の上から緩衝膜8を
エッチングすれば、エッチング調整層9及び緩衝膜8は
平坦な表面を保ちながら全体が同じ深さだけエッチング
されてゆく。したがって、突起部3以外の領域に残され
た緩衝膜8の膜厚を均一な膜厚に形成し、表面を平坦化
することができる。同時に、緩衝膜8が突起部3の側面
等の余分な部分に残留する恐れがない。
【0022】また、オーミック接触金属膜4をマスクと
してエッチングしているので、このときも別途マスクが
必要なく、製造工程を簡略化することができる。しか
も、レジストのような有機物マスクと異なり、緩衝膜8
とマスクとのエッチングレートの違いも問題とならな
い。
してエッチングしているので、このときも別途マスクが
必要なく、製造工程を簡略化することができる。しか
も、レジストのような有機物マスクと異なり、緩衝膜8
とマスクとのエッチングレートの違いも問題とならな
い。
【0023】最後に、オーミック接触金属膜4及び緩衝
膜8の上からn-−GaAs層2bの全面にショットキ
ー接触金属膜5を蒸着させ、図1(f)に示すようなシ
ョットキーバリアダイオード1を製作する。
膜8の上からn-−GaAs層2bの全面にショットキ
ー接触金属膜5を蒸着させ、図1(f)に示すようなシ
ョットキーバリアダイオード1を製作する。
【0024】こうして製作された図1(f)のような構
造のショットキーバリアダイオード1にあっては、アノ
ード電極6はオーミック接触金属膜4とショットキー接
触金属膜5とからなり、オーミック接触金属膜4は突起
部3の上面においてn-−GaAs層2bとオーミック
接触しており、ショットキー接触金属膜5は突起部3の
側面においてn-−GaAs層2bとショットキー接触
しており、ショットキー接触金属膜5から突起部3内へ
は空乏層10が広がっている。
造のショットキーバリアダイオード1にあっては、アノ
ード電極6はオーミック接触金属膜4とショットキー接
触金属膜5とからなり、オーミック接触金属膜4は突起
部3の上面においてn-−GaAs層2bとオーミック
接触しており、ショットキー接触金属膜5は突起部3の
側面においてn-−GaAs層2bとショットキー接触
しており、ショットキー接触金属膜5から突起部3内へ
は空乏層10が広がっている。
【0025】図2(a)(b)は図1(f)のような構
造を有するショットキーバリアダイオード1の逆方向電
圧印加時及び順方向電圧印加時の状態を示す断面図であ
る。逆方向電圧印加時においては、図2(a)に示すよ
うに、ショットキー接触金属膜5によって突起部3の側
面から突起部3内に空乏層10が広がるので、オーミッ
ク接触金属膜4とオーミック電極7との間の電流通路は
空乏層10によって閉鎖され、逆方向電流が遮断され
る。これに対し、順方向電圧印加時には、図2(b)に
示すように、突起部3の側面の空乏層10が収縮するの
で、空乏層10間にオーミック接触金属膜4からオーミ
ック電極7まで電流通路が生成し、図2(b)に矢印で
示すようにアノード電極6のオーミック接触金属膜4か
らオーミック電極7へ向けて順方向電流Isが流れる。
この結果、順方向電圧は空乏層10による電圧降下を含
まないので順方向降下電圧が小さくなり、順方向電流電
圧特性が良好となる。
造を有するショットキーバリアダイオード1の逆方向電
圧印加時及び順方向電圧印加時の状態を示す断面図であ
る。逆方向電圧印加時においては、図2(a)に示すよ
うに、ショットキー接触金属膜5によって突起部3の側
面から突起部3内に空乏層10が広がるので、オーミッ
ク接触金属膜4とオーミック電極7との間の電流通路は
空乏層10によって閉鎖され、逆方向電流が遮断され
る。これに対し、順方向電圧印加時には、図2(b)に
示すように、突起部3の側面の空乏層10が収縮するの
で、空乏層10間にオーミック接触金属膜4からオーミ
ック電極7まで電流通路が生成し、図2(b)に矢印で
示すようにアノード電極6のオーミック接触金属膜4か
らオーミック電極7へ向けて順方向電流Isが流れる。
この結果、順方向電圧は空乏層10による電圧降下を含
まないので順方向降下電圧が小さくなり、順方向電流電
圧特性が良好となる。
【0026】本発明によるショットキーバリアダイオー
ド1では、空乏層10による電圧降下がないので、Ga
As基板を用いた場合でも順方向降下電圧がシリコン基
板を用いた従来のショットキーバリアダイオードよりも
小さくなる。この結果、順方向電流Isを流していると
きの電力損失が小さくなる。
ド1では、空乏層10による電圧降下がないので、Ga
As基板を用いた場合でも順方向降下電圧がシリコン基
板を用いた従来のショットキーバリアダイオードよりも
小さくなる。この結果、順方向電流Isを流していると
きの電力損失が小さくなる。
【0027】一方、ショットキー接触金属膜5の底面と
n-−GaAs層2bとの間には緩衝膜8が介在してい
るので、ショットキー接触金属膜5の底面とn+−Ga
As層2aとの間に電流が流れなくなり、逆方向電圧印
加時には、突起部3上面のオーミック接触金属膜4から
n+−GaAs層2aまでの距離にかかる電圧が降伏電
界に達するまでなだれ降伏が発生しなくなる。つまり、
オーミック接触金属膜4とn+−GaAs層2aとの距
離は、ショットキー接触金属膜5の底面とn+−GaA
s層2aとの距離に比べて非常に大きくなっているの
で、逆方向電圧印加時のなだれ降伏電圧が大きくなる。
また、ショットキー接触金属膜5の下に緩衝膜8が形成
されているので、緩衝膜8の下面の空乏層10の電圧依
存性が緩和され、パンチスルー降伏が起こりにくくな
る。この結果、ショットキーバリアダイオード1の降伏
電圧が高くなる。
n-−GaAs層2bとの間には緩衝膜8が介在してい
るので、ショットキー接触金属膜5の底面とn+−Ga
As層2aとの間に電流が流れなくなり、逆方向電圧印
加時には、突起部3上面のオーミック接触金属膜4から
n+−GaAs層2aまでの距離にかかる電圧が降伏電
界に達するまでなだれ降伏が発生しなくなる。つまり、
オーミック接触金属膜4とn+−GaAs層2aとの距
離は、ショットキー接触金属膜5の底面とn+−GaA
s層2aとの距離に比べて非常に大きくなっているの
で、逆方向電圧印加時のなだれ降伏電圧が大きくなる。
また、ショットキー接触金属膜5の下に緩衝膜8が形成
されているので、緩衝膜8の下面の空乏層10の電圧依
存性が緩和され、パンチスルー降伏が起こりにくくな
る。この結果、ショットキーバリアダイオード1の降伏
電圧が高くなる。
【0028】また、緩衝膜8の形成されている高さでは
n-−GaAs層2bの水平断面積が小さくなるために
n-−GaAs層2bの上下方向の抵抗が大きくなり、
ショットキー接触金属膜5の底の部分のエッジでは、下
方への電圧勾配ができ、エッジにおける電界集中が少な
くなり、逆耐圧が向上する。
n-−GaAs層2bの水平断面積が小さくなるために
n-−GaAs層2bの上下方向の抵抗が大きくなり、
ショットキー接触金属膜5の底の部分のエッジでは、下
方への電圧勾配ができ、エッジにおける電界集中が少な
くなり、逆耐圧が向上する。
【0029】こうして、本発明によるショットキーバリ
アダイオード1では、逆方向電圧印加時のなだれ降伏、
パンチスルー降伏やブレークダウンを防止することがで
きるので、逆耐圧が高くなる。こうして逆耐圧が高くな
れば、n-−GaAs層2bを厚くする必要がなくなる
ので、ショットキーバリアダイオード1の順方向電流電
圧特性も良好になる。
アダイオード1では、逆方向電圧印加時のなだれ降伏、
パンチスルー降伏やブレークダウンを防止することがで
きるので、逆耐圧が高くなる。こうして逆耐圧が高くな
れば、n-−GaAs層2bを厚くする必要がなくなる
ので、ショットキーバリアダイオード1の順方向電流電
圧特性も良好になる。
【0030】本発明のようにショットキー接触金属膜5
の底面の下に緩衝膜8を設けると、ショットキー接触金
属膜5の底面とn+−GaAs層2aとの間に電流が流
れなくなるため、電流密度が劣化するように見えるが、
図3のような緩衝膜のないショットキーバリアダイオー
ド21の場合でも、実際にはショットキー接触金属膜2
6の底面とn+−GaAs層22との間に電流が流れ始
める前の状態で使用されるので、緩衝膜8により電流が
流れなくても電流密度が劣化することがない。
の底面の下に緩衝膜8を設けると、ショットキー接触金
属膜5の底面とn+−GaAs層2aとの間に電流が流
れなくなるため、電流密度が劣化するように見えるが、
図3のような緩衝膜のないショットキーバリアダイオー
ド21の場合でも、実際にはショットキー接触金属膜2
6の底面とn+−GaAs層22との間に電流が流れ始
める前の状態で使用されるので、緩衝膜8により電流が
流れなくても電流密度が劣化することがない。
【0031】なお、本発明は本発明の範囲を逸脱しない
範囲において上記実施例以外にも種々設計変更可能であ
る。例えば、上記実施例では、緩衝膜としてSiNX膜
を用いた場合を説明したが、緩衝膜としては他の絶縁層
を用いてもよく、SiO2のような高抵抗層を用いても
よい。また、エッチング調整層としては、ポリイミドが
容易に平坦化可能であるが、緩衝膜(SiNX膜)に対
して1:1のエッチングレートを取り得、しかも半導体
基板に対して不都合のない材料(例えば、レジスト)で
あれば、ポリイミド以外の材料を用いても差し支えな
い。
範囲において上記実施例以外にも種々設計変更可能であ
る。例えば、上記実施例では、緩衝膜としてSiNX膜
を用いた場合を説明したが、緩衝膜としては他の絶縁層
を用いてもよく、SiO2のような高抵抗層を用いても
よい。また、エッチング調整層としては、ポリイミドが
容易に平坦化可能であるが、緩衝膜(SiNX膜)に対
して1:1のエッチングレートを取り得、しかも半導体
基板に対して不都合のない材料(例えば、レジスト)で
あれば、ポリイミド以外の材料を用いても差し支えな
い。
【0032】さらに、ショットキー接触金属膜は、オー
ミック接触金属膜の周囲を囲んでいる必要はない。例え
ば、図示しないが、オーミック接触金属膜がストライプ
状に形成されている場合には、オーミック接触金属膜及
びその両側にショットキー接触金属膜を形成しても良
い。
ミック接触金属膜の周囲を囲んでいる必要はない。例え
ば、図示しないが、オーミック接触金属膜がストライプ
状に形成されている場合には、オーミック接触金属膜及
びその両側にショットキー接触金属膜を形成しても良
い。
【0033】さらに、上記実施例では、緩衝膜と半導体
導電層(n+−GaAs層)の間に低キャリア濃度層
(n-−GaAs層)が介在しているが、緩衝膜を半導
体導電層に接するように設けてもよい。
導電層(n+−GaAs層)の間に低キャリア濃度層
(n-−GaAs層)が介在しているが、緩衝膜を半導
体導電層に接するように設けてもよい。
【0034】さらに、オーミック電極は、ショットキー
接触金属膜を形成する前の段階であれば、どの段階にお
いてオーミック金属を蒸着させ、オーミック処理を施し
ても差し支えない。
接触金属膜を形成する前の段階であれば、どの段階にお
いてオーミック金属を蒸着させ、オーミック処理を施し
ても差し支えない。
【0035】
【発明の効果】本発明の方法によって製造されるショッ
トキーバリア半導体装置によれば、低い順方向電圧で順
方向電流を流すことができ、順方向電流電圧特性を向上
させることができる。また、絶縁性ないし高抵抗の緩衝
膜によって逆方向電圧印加時に降伏電流が流れにくくな
り、逆方向電圧印加時の降伏電圧が高くなる。さらに、
ショットキー接触領域のエッジにおける電界の集中を軽
減でき、素子のブレークダウンを防止し、逆耐圧を向上
させることができる。この結果、順方向電流電圧特性に
加えて逆耐圧も向上させることができ、順方向における
特性と逆方向における特性のいずれもが優れたショット
キーバリア半導体装置を得ることができる。
トキーバリア半導体装置によれば、低い順方向電圧で順
方向電流を流すことができ、順方向電流電圧特性を向上
させることができる。また、絶縁性ないし高抵抗の緩衝
膜によって逆方向電圧印加時に降伏電流が流れにくくな
り、逆方向電圧印加時の降伏電圧が高くなる。さらに、
ショットキー接触領域のエッジにおける電界の集中を軽
減でき、素子のブレークダウンを防止し、逆耐圧を向上
させることができる。この結果、順方向電流電圧特性に
加えて逆耐圧も向上させることができ、順方向における
特性と逆方向における特性のいずれもが優れたショット
キーバリア半導体装置を得ることができる。
【0036】また、本発明の製造方法にあっては、エッ
チングレートの等しい緩衝膜と表面平坦なエッチング調
整層をエッチングすることにより、突起部以外の領域の
底面に緩衝膜を形成しているので、エッチング調整層及
び緩衝膜を均一にエッチングしてゆくことができる。し
たがって、突起部の側面に形成された緩衝膜と突起部以
外の領域に形成された緩衝膜との厚みの違いに影響され
ることなく、突起部以外の領域に残された緩衝膜の膜厚
を均一な膜厚に形成することができる。しかも、絶縁性
等の緩衝膜が突起部の側面等の余分な部分に残留しにく
く、ショットキー接触金属膜と突起部との接触を妨げる
恐れがない。
チングレートの等しい緩衝膜と表面平坦なエッチング調
整層をエッチングすることにより、突起部以外の領域の
底面に緩衝膜を形成しているので、エッチング調整層及
び緩衝膜を均一にエッチングしてゆくことができる。し
たがって、突起部の側面に形成された緩衝膜と突起部以
外の領域に形成された緩衝膜との厚みの違いに影響され
ることなく、突起部以外の領域に残された緩衝膜の膜厚
を均一な膜厚に形成することができる。しかも、絶縁性
等の緩衝膜が突起部の側面等の余分な部分に残留しにく
く、ショットキー接触金属膜と突起部との接触を妨げる
恐れがない。
【0037】また、オーミック接触領域のオーミック金
属をマスクとしてエッチングすることにより突起部を形
成しているので、エッチングにより突起部を形成するた
めの別なマスクが必要なく、製造工程を簡略化すること
ができる。しかも、突起部の形成時や緩衝膜のエッチン
グ時に金属マスクを用いているので、レジストのような
有機物マスクと異なり、低キャリア濃度層や緩衝膜とマ
スクとのエッチングレートの違いが問題とならない。
属をマスクとしてエッチングすることにより突起部を形
成しているので、エッチングにより突起部を形成するた
めの別なマスクが必要なく、製造工程を簡略化すること
ができる。しかも、突起部の形成時や緩衝膜のエッチン
グ時に金属マスクを用いているので、レジストのような
有機物マスクと異なり、低キャリア濃度層や緩衝膜とマ
スクとのエッチングレートの違いが問題とならない。
【図1】(a)(b)(c)(d)(e)(f)は本発
明の一実施例によるショットキーバリアダイオードの製
造方法を示す断面図である。
明の一実施例によるショットキーバリアダイオードの製
造方法を示す断面図である。
【図2】(a)は同上の実施例の逆方向電圧印加時の状
態を示す断面図、(b)は同上の実施例の順方向電圧印
加時の状態を示す断面図である。
態を示す断面図、(b)は同上の実施例の順方向電圧印
加時の状態を示す断面図である。
【図3】先願に係るショットキーバリアダイオードを示
す断面図である。
す断面図である。
【図4】同上のショットキーバリアダイオードの問題点
を説明するための一部破断した断面図である。
を説明するための一部破断した断面図である。
2 半導体基板 2a n+−GaAs層 2b n-−GaAs層 3 突起部 4 オーミック接触金属膜 5 ショットキー接触金属膜 6 アノード電極 7 オーミック電極 8 緩衝膜 9 エッチング調整層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 末吉 正昭 京都府長岡京市天神二丁目26番10号 株 式会社 村田製作所内 (56)参考文献 特開 平5−114723(JP,A) 特開 平3−257870(JP,A) 特開 昭60−86873(JP,A) 特開 平6−112474(JP,A) 特開 平5−283672(JP,A) 特開 平5−48080(JP,A) 特開 平4−148565(JP,A) 特開 平4−80962(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/872 H01L 29/861
Claims (1)
- 【請求項1】 半導体導電層の上に形成された低キャリ
ア濃度層の表面にオーミック金属をパターニングしてオ
ーミック接触領域を形成し、 前記オーミック金属をマスクとして前記低キャリア濃度
層をエッチングし、前記オーミック金属の下に突起部を
作製し、 前記オーミック金属の上方から前記低キャリア濃度層の
表面全体に絶縁性ないし高抵抗の緩衝膜を形成し、 前記緩衝膜の上に当該緩衝膜と1:1のエッチング比で
エッチング可能なエッチング調整層を形成して当該エッ
チング調整層の表面を平坦化し、 前記緩衝膜及び前記エッチング調整層を1:1のエッチ
ング比でエッチングし、前記突起部以外の領域の底面に
のみ前記緩衝膜が残った状態でエッチングを停止し、 低キャリア濃度層の突起部を含む領域にショットキー金
属を付着させてオーミック接触領域を含むアノード電極
を形成することを特徴とするショットキーバリア半導体
装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29811992A JP3173186B2 (ja) | 1992-10-08 | 1992-10-08 | ショットキーバリア半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29811992A JP3173186B2 (ja) | 1992-10-08 | 1992-10-08 | ショットキーバリア半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06120480A JPH06120480A (ja) | 1994-04-28 |
JP3173186B2 true JP3173186B2 (ja) | 2001-06-04 |
Family
ID=17855422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29811992A Expired - Fee Related JP3173186B2 (ja) | 1992-10-08 | 1992-10-08 | ショットキーバリア半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3173186B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6707127B1 (en) * | 2000-08-31 | 2004-03-16 | General Semiconductor, Inc. | Trench schottky rectifier |
JP2006339508A (ja) * | 2005-06-03 | 2006-12-14 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
JP2011199306A (ja) * | 2011-06-03 | 2011-10-06 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
-
1992
- 1992-10-08 JP JP29811992A patent/JP3173186B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06120480A (ja) | 1994-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100726365B1 (ko) | 실리콘 카바이드 금속 반도체 전계효과 트랜지스터 및 실리콘 카바이드 금속 반도체 전계효과 트랜지스터의 제조 방법 | |
US6518152B2 (en) | Method of forming a trench schottky rectifier | |
US5514604A (en) | Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making | |
US6426542B1 (en) | Schottky diode with dielectric trench | |
US7696540B2 (en) | Structure and method for a fast recovery rectifier structure | |
US5289019A (en) | Insulated gate bipolar transistor | |
US5262668A (en) | Schottky barrier rectifier including schottky barrier regions of differing barrier heights | |
US6329677B1 (en) | Field effect transistor | |
US20010013613A1 (en) | Semiconductor device and a method of fabricating material for a semiconductor device | |
JPH0216591B2 (ja) | ||
JP3173117B2 (ja) | ショットキーバリア半導体装置 | |
CN105103295A (zh) | 具有垂直漂移区的横向GaN JFET | |
US7220661B1 (en) | Method of manufacturing a Schottky barrier rectifier | |
KR100750411B1 (ko) | 반도체 디바이스 제조 방법 | |
JP3080004B2 (ja) | 電界放出型冷陰極およびその製造方法 | |
US7859015B2 (en) | Semiconductor device | |
JP3173186B2 (ja) | ショットキーバリア半導体装置の製造方法 | |
JPH0752770B2 (ja) | 導電変調型mosfet | |
JP3417852B2 (ja) | 電力用素子 | |
JPH10233515A (ja) | ショットキーバリア半導体装置とその製造方法 | |
JP3357793B2 (ja) | 半導体装置及びその製造方法 | |
JPH11274521A (ja) | 半導体装置及びその製造方法 | |
JP2835544B2 (ja) | 整流用半導体装置 | |
US6855983B1 (en) | Semiconductor device having reduced on resistance | |
JP3767759B2 (ja) | 電界効果型半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |