JPH08125080A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH08125080A JPH08125080A JP26340894A JP26340894A JPH08125080A JP H08125080 A JPH08125080 A JP H08125080A JP 26340894 A JP26340894 A JP 26340894A JP 26340894 A JP26340894 A JP 26340894A JP H08125080 A JPH08125080 A JP H08125080A
- Authority
- JP
- Japan
- Prior art keywords
- tin
- gold
- external lead
- wiring layer
- metallized wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、コンピュータ等の情報
処理装置に使用される半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device used in an information processing device such as a computer.
【０００２】[0002]
【従来の技術】従来、コンピューター等の情報処理装置
に使用される半導体装置は、半導体素子と、半導体素子
を搭載するダイパッドと、該ダイパッドを取り囲みダイ
パッド近傍から所定間隔で延出する多数の外部リード端
子と、前記半導体素子、ダイパッド及び外部リード端子
の一部を被覆するモールド樹脂とから成り、ダイパッド
と多数の外部リード端子とが枠状の連結帯を介して一体
に連結形成されたリードフレームを準備するとともに該
リードフレームのダイパッド上面に半導体素子を搭載固
定し、次に前記半導体素子の各電極と外部リード端子と
をボンディングワイヤーを介して電気的に接続するとと
もに前記半導体素子、ダイパッド及び外部リード端子の
一部をモールド樹脂により被覆することによって製作さ
れている。2. Description of the Related Art Conventionally, a semiconductor device used in an information processing device such as a computer is provided with a semiconductor element, a die pad on which the semiconductor element is mounted, and a large number of external leads surrounding the die pad and extending from the vicinity of the die pad at predetermined intervals. A lead frame, which is composed of a terminal and a molding resin that covers a part of the semiconductor element, the die pad and the external lead terminal, and in which the die pad and a large number of external lead terminals are integrally connected to each other through a frame-shaped connecting band. A semiconductor element is mounted and fixed on the upper surface of the die pad of the lead frame, and then each electrode of the semiconductor element and an external lead terminal are electrically connected through a bonding wire, and the semiconductor element, the die pad and the external lead are also connected. It is manufactured by covering a part of the terminal with a mold resin.
【０００３】尚、前記リードフレームは、銅を主成分と
する金属や鉄を主成分とする金属等から成り、該銅を主
成分とする金属等から成る薄板に従来周知の打ち抜き加
工やエッチング加工等の金属加工を施すことによって製
作される。The lead frame is made of a metal containing copper as a main component, a metal containing iron as a main component, etc., and a conventionally known punching process or etching process is applied to a thin plate made of a metal containing copper as a main component. It is manufactured by applying metal processing such as.
【０００４】しかしながら、従来の打ち抜き加工やエッ
チング加工により形成されるリードフレームは、外部リ
ード端子の幅及び隣接する外部リード端子の間隔を0.3
ｍｍ以下の極めて狭いものとすることが困難であり、そ
のため近時の高集積化が進み電極数が大幅に増大した半
導体素子を搭載させた場合、半導体素子に近接して多数
の外部リード端子を配置することが不可となる。従っ
て、半導体素子の各電極と外部リード端子とを電気的に
接続するボンディングワイヤーが長いものとなり、その
結果、半導体素子、ダイパッド及び外部リード端子の一
部をモールド樹脂により被覆する際等にボンディングワ
イヤーに外力が印加されると、僅かな外力によりボンデ
ィングワイヤーが容易に変形し、隣接するボンディング
ワイヤー同士が互いに接触して電気的短絡を引き起こし
てしまうという欠点を有していた。However, in the conventional lead frame formed by punching or etching, the width of the external lead terminals and the distance between the adjacent external lead terminals are 0.3.
Since it is difficult to make the width extremely narrow, such as mm or less, and when a semiconductor element with a large number of electrodes has been mounted in recent years due to high integration, a large number of external lead terminals should be placed close to the semiconductor element. It cannot be placed. Therefore, the bonding wire that electrically connects each electrode of the semiconductor element and the external lead terminal becomes long, and as a result, the bonding wire is used when the semiconductor element, the die pad and a part of the external lead terminal are covered with the mold resin. When an external force is applied to the bonding wire, the bonding wire is easily deformed by a slight external force, and adjacent bonding wires come into contact with each other to cause an electrical short circuit.
【０００５】そこで、上記欠点を解消するために酸化ア
ルミニウム質焼結体等の電気絶縁材料から成り、上面に
半導体素子を搭載する搭載部及び該搭載部周辺から外周
部にかけて扇状に高密度に導出する多数のメタライズ配
線層を有する絶縁基体及び内端が前記絶縁基体外周部部
位におけるメタライズ配線層の間隔と実質的に同一の間
隔で配置された多数の外部リード端子を外端部で枠状の
連結帯により一体に連結して成るリードフレームを準備
するとともに該絶縁基体のメタライズ配線層に外部リー
ド端子の内端を銀ロウ、半田、金−錫ロウ等のロウ材を
介して接合させ、しかる後、前記絶縁基体の搭載部に半
導体素子を搭載固定するとともに該半導体素子の各電極
をメタライズ配線層にボンディングワイヤーを介して電
気的に接続し、最後に前記絶縁基体、半導体素子及び外
部リード端子の一部をモールド樹脂により被覆するよう
になした半導体装置が提案されている。Therefore, in order to solve the above-mentioned drawbacks, a high density is formed in a fan shape from an electrically insulating material such as an aluminum oxide sintered body or the like, on which a semiconductor element is mounted, and from the periphery of the mounting portion to the outer peripheral portion. And a plurality of external lead terminals whose inner ends are arranged at substantially the same intervals as the intervals of the metallized wiring layers in the outer peripheral portion of the insulating substrate and whose inner ends are frame-shaped at the outer ends. A lead frame integrally connected by a connecting band is prepared, and the inner end of the external lead terminal is joined to the metallized wiring layer of the insulating substrate through a brazing material such as silver solder, solder or gold-tin solder. After that, the semiconductor element is mounted and fixed on the mounting portion of the insulating substrate, and each electrode of the semiconductor element is electrically connected to the metallized wiring layer through a bonding wire. It said insulating substrate, a semiconductor device has been proposed in which a part of the semiconductor element and the external lead terminals so as to cover a mold resin.
【０００６】かかる半導体装置は、絶縁基体、半導体素
子及び外部リード端子の一部をモールド樹脂により被覆
した後、外部リード端子を枠状の連結帯から切断分離さ
せ、各外部リード端子を電気的に独立させるとともに各
外部リード端子を外部電気回路に接続することにより内
部の半導体素子が外部電気回路に電気的に接続されるこ
とになる。In such a semiconductor device, after the insulating substrate, the semiconductor element, and a part of the external lead terminals are covered with a molding resin, the external lead terminals are cut and separated from the frame-shaped connecting strip to electrically connect the external lead terminals. By making them independent and connecting each external lead terminal to the external electric circuit, the internal semiconductor element is electrically connected to the external electric circuit.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、前記半
導体装置は、絶縁基体のメタライズ配線層と外部リード
端子とを例えば銀ロウを介して接合させた場合、絶縁基
体を構成する酸化アルミニウム質焼結体の熱膨張係数と
リードフレームを構成する銅を主成分とする金属の熱膨
張係数とが大きく異なること及び前記絶縁基体のメタラ
イズ配線層と外部リード端子とを接合している銀ロウの
融点が約８００℃と高いこと等から、絶縁基体のメタラ
イズ配線層と外部リード端子とを銀ロウ材を介して接合
させる際、両者の熱膨張量の差が大きなものとなり、そ
のためメタライズ配線層と外部リード端子との位置にず
れが生じて両者を正確に接合させることが困難であると
ともにリードフレームとメタライズ配線層との間に大き
な熱応力が発生して該応力により外部リード端子が破断
したり、メタライズ配線層から剥離してしまい、内部の
半導体素子を外部に正確、且つ確実に電気的に接続でき
ないという欠点を誘発した。However, in the semiconductor device described above, when the metallized wiring layer of the insulating substrate and the external lead terminal are joined via silver solder, for example, the aluminum oxide sintered body constituting the insulating substrate is formed. Has a large difference from the coefficient of thermal expansion of the metal mainly composed of copper that constitutes the lead frame, and the melting point of the silver solder that joins the metallized wiring layer of the insulating substrate and the external lead terminal is about Since the temperature is as high as 800 ° C. and the like, when the metallized wiring layer of the insulating substrate and the external lead terminal are joined via the silver brazing material, the difference in thermal expansion between the two becomes large, so that the metallized wiring layer and the external lead terminal are large. Since the positions of the lead frame and the metallized wiring layer are misaligned, it is difficult to join them accurately, and a large thermal stress is generated between the lead frame and the metallized wiring layer. External lead terminals or broken by the stress, will be peeled off from the metallized wiring layer, exactly the semiconductor element to the outside, to induce disadvantage and surely not be electrically connected.
【０００８】また、絶縁基体のメタライズ配線層と外部
リード端子とを半田を介して接合させた場合、該半田の
融点が183 ℃と低いため、絶縁基体、半導体素子及び外
部リード端子の一部をモールド樹脂により被覆する際、
モールド樹脂を熱硬化させるための熱（通常約200 ℃）
が印加されると該熱により半田が溶融してメタライズ配
線層と外部リード端子との接合が外れたり、ずれたりし
てやはり内部の半導体素子を外部電気回路に正確、且つ
確実に電気的に接続できないという欠点を誘発した。Further, when the metallized wiring layer of the insulating base and the external lead terminal are joined via solder, the melting point of the solder is as low as 183 ° C., so that the insulating base, the semiconductor element and a part of the external lead terminal are When coating with mold resin,
Heat for thermosetting the molding resin (usually about 200 ℃)
Is applied, the solder is melted by the heat and the metallized wiring layer and the external lead terminal are disjoined or misaligned, and the internal semiconductor element is also accurately and surely electrically connected to the external electric circuit. Induced the drawback of not being able to.
【０００９】更に前記絶縁基体のメタライズ配線層と外
部リード端子とを金−錫ロウを介して接合させた場合、
金−錫ロウ材は硬く脆い性質を有しており、そのため絶
縁基体に半導体素子を接着固定する際や、半導体素子の
電極とメタライズ配線層とをボンディングワイヤーを介
して電気的に接続する際、あるいは絶縁基体、半導体素
子及び外部リード端子の一部をモールド樹脂により被覆
する際等に外部リード端子に不用な外力が印加されると
該外力により、金−錫ロウ材にクラックが入り、外部リ
ード端子がロウ材とともにメタライズ配線層から剥離し
て内部の半導体素子を外部電気回路に正確、且つ確実に
電気的に接続することができないという欠点を誘発し
た。Further, when the metallized wiring layer of the insulating substrate and the external lead terminal are joined via gold-tin solder,
The gold-tin brazing material has a hard and brittle property, and therefore when the semiconductor element is bonded and fixed to the insulating substrate, or when the electrode of the semiconductor element and the metallized wiring layer are electrically connected via a bonding wire, Alternatively, when an unnecessary external force is applied to the external lead terminal when the insulating substrate, the semiconductor element, and a part of the external lead terminal are covered with the mold resin, the external force causes cracks in the gold-tin brazing material, and the external lead The terminal was peeled off together with the brazing material from the metallized wiring layer, which caused a defect that the internal semiconductor element could not be accurately and surely electrically connected to the external electric circuit.
【００１０】[0010]
【発明の目的】本発明は、かかる従来の欠点に鑑み案出
されたものであり、その目的は内部の半導体素子を外部
電気回路に電気的に正確、且つ確実に接続することがで
きる半導体装置を提供することにある。SUMMARY OF THE INVENTION The present invention has been devised in view of the above-mentioned conventional drawbacks, and an object thereof is to provide a semiconductor device capable of electrically connecting an internal semiconductor element to an external electric circuit accurately and surely. To provide.
【００１１】[0011]
【課題を解決するための手段】本発明は、上面中央部に
半導体素子が搭載される搭載部及び該搭載部周辺から外
周部にかけて導出するメタライズ配線層を有する絶縁基
体と、前記絶縁基体の搭載部に搭載され、電極が前記メ
タライズ配線層に接続されている半導体素子と、前記メ
タライズ配線層にロウ材を介して接合される外部リード
端子と、前記絶縁基体、半導体素子及び外部リード端子
の一部を被覆するモールド樹脂とから成る半導体装置で
あって、前記外部リード端子をメタライズ配線層に接合
しているロウ材が金−錫−銀合金あるいは金−錫−パラ
ジウム合金から成ることを特徴とするものである。According to the present invention, there is provided an insulating base having a mounting portion on which a semiconductor element is mounted in the central portion of an upper surface and a metallized wiring layer extending from the periphery of the mounting portion to an outer peripheral portion, and mounting of the insulating base. A semiconductor element mounted on the metallization part and having electrodes connected to the metallized wiring layer, an external lead terminal joined to the metallized wiring layer via a brazing material, and one of the insulating substrate, the semiconductor element and the external lead terminal. A semiconductor device comprising a mold resin for covering a portion, wherein the brazing material joining the external lead terminals to the metallized wiring layer is made of a gold-tin-silver alloy or a gold-tin-palladium alloy. To do.
【００１２】また本発明は、前記ロウ材が金1.0 乃至3
0.0重量％、錫55.0乃至98.0重量％、銀1.0 乃至15.0重
量％から成ることを特徴とするものである。According to the present invention, the brazing material is gold 1.0 to 3
It is characterized by comprising 0.0% by weight, tin 55.0 to 98.0% by weight, and silver 1.0 to 15.0% by weight.
【００１３】更に本発明は、前記ロウ材が金1.0 乃至3
0.0重量％、錫55.0乃至98.0重量％、パラジウム1.0 乃
至15.0重量％から成ることを特徴とするものである。Further, in the present invention, the brazing material is gold 1.0 to 3
It is characterized by comprising 0.0% by weight, tin 55.0 to 98.0% by weight, and palladium 1.0 to 15.0% by weight.
【００１４】また更に本発明は、上面中央部に半導体素
子が搭載される搭載部及び該搭載部周辺から外周部にか
けて導出するメタライズ配線層を有する絶縁基体と、前
記絶縁基体の搭載部に搭載され、電極が前記メタライズ
配線層に接続されている半導体素子と、前記メタライズ
配線層にロウ材を介して接合される外部リード端子と、
前記絶縁基体、半導体素子及び外部リード端子の一部を
被覆するモールド樹脂とから成る半導体装置であって、
前記絶縁基体のメタライズ配線層と、外部リード端子と
が以下に示す（１）乃至（３）の工程により接合される
ことを特徴とするものである。 （１）絶縁基体のメタライズ配線層表面に金から成るメ
ッキ金属層を被着させる工程 （２）外部リード端子の表面に銀あるいはパラジウムか
ら成るメッキ金属層と、錫から成るメッキ金属層とを順
次被着させる工程 （３）前記絶縁基体のメタライズ配線層と外部リード端
子とを接触させるとともにこれらを前記メタライズ配線
層に被着させた金から成るメッキ金属層の一部と外部リ
ード端子に被着させた錫から成るメッキ金属層の一部と
により金−錫合金が形成される温度以上の温度に加熱
し、前記メタライズ配線層と外部リード端子との間に金
−錫合金を形成させるとともに該金−錫合金中に外部リ
ード端子に被着させた銀あるいはパラジウムから成るメ
ッキ金属層の一部を拡散溶融させ金−錫−銀合金あるい
は金−錫−パラジウム合金と成し、該金−錫−銀合金あ
るいは金−錫−パラジウム合金を介してメタライズ配線
層と外部リード端子とを接合させる工程Still further, according to the present invention, an insulating base having a mounting portion on which a semiconductor element is mounted in the central portion of the upper surface and a metallized wiring layer extending from the periphery of the mounting portion to the outer peripheral portion, and the mounting portion of the insulating base are mounted. A semiconductor element whose electrodes are connected to the metallized wiring layer, and external lead terminals which are joined to the metallized wiring layer via a brazing material,
A semiconductor device comprising an insulating substrate, a semiconductor element and a molding resin that covers a part of an external lead terminal,
The metallized wiring layer of the insulating substrate and the external lead terminal are joined by the following steps (1) to (3). (1) Step of depositing a plated metal layer made of gold on the surface of the metallized wiring layer of the insulating substrate (2) A plated metal layer made of silver or palladium and a plated metal layer made of tin are sequentially formed on the surface of the external lead terminal. Adhering step (3) The metallized wiring layer of the insulating substrate and the external lead terminal are brought into contact with each other, and a part of the plated metal layer made of gold deposited on the metallized wiring layer and the external lead terminal are adhered. The gold-tin alloy is heated to a temperature not lower than the temperature at which the gold-tin alloy is formed by part of the plated metal layer made of tin, and the gold-tin alloy is formed between the metallized wiring layer and the external lead terminal. A gold-tin-silver alloy or a gold-tin-palladium alloy is formed by diffusing and melting a part of a plated metal layer made of silver or palladium deposited on an external lead terminal in a gold-tin alloy. Form, gold - tin - silver alloy or gold - tin - step through the palladium alloy to bond the metallized wiring layer and the external lead terminal
【００１５】[0015]
【作用】本発明の半導体装置によれば、絶縁基体のメタ
ライズ配線層と外部リード端子とを金−錫−銀合金ある
いは金−錫−パラジウム合金から成るロウ材を介して接
合しており、該金−錫−銀合金あるいは金−錫−パラジ
ウム合金は靭性に優れ、且つ融点がそれぞれ約250 ℃以
上とモールド樹脂を熱硬化させる際の温度より高いこと
から、メタライズ配線層に外部リード端子を接合した
後、外部リード端子に不用な外力が印加されたとしても
外部リード端子がロウ材とともにメタライズ配線層から
剥離することはなく、またモールド樹脂を熱硬化させる
際にもロウ材が溶融することはなく、外部リード端子を
メタライズ配線層に確実、強固に接合させることができ
る。According to the semiconductor device of the present invention, the metallized wiring layer of the insulating substrate and the external lead terminal are joined via the brazing material made of gold-tin-silver alloy or gold-tin-palladium alloy. Gold-tin-silver alloys or gold-tin-palladium alloys have excellent toughness and melting points of approximately 250 ° C or higher, which are higher than the temperature used for thermosetting the mold resin. After that, even if an unnecessary external force is applied to the external lead terminals, the external lead terminals do not separate from the metallized wiring layer together with the brazing material, and the brazing material does not melt when the mold resin is thermoset. The external lead terminals can be securely and firmly joined to the metallized wiring layer.
【００１６】また、本発明の製造方法によれば、金から
成るメッキ金属層を被着させメタライズ配線層と銀ある
いはパラジウムから成るメッキ金属層及び錫から成るメ
ッキ金属層を順次被着させた外部リード端子とを接触さ
せるとともにこれらを前記メタライズ配線層に被着させ
た金から成るメッキ金属層の一部と外部リード端子に被
着させた錫から成るメッキ金属層の一部とにより金−錫
合金が形成される温度以上の温度に加熱し、前記メタラ
イズ配線層と外部リード端子との間に金−錫合金を形成
させるとともに該金−錫合金中に外部リード端子に被着
させた銀あるいはパラジウムから成るメッキ金属層の一
部を拡散溶融させ金−錫−銀合金あるいは金−錫−パラ
ジウム合金と成し、該金−錫−銀合金あるいは金−錫−
パラジウム合金を介してメタライズ配線層と外部リード
端子とを接合させることから、メタライズ配線層と外部
リード端子とを金−錫合金が形成される約240 ℃の低温
で接合させることができ、その結果、メタライズ配線層
と外部リード端子とを接合させる際に両者の熱膨張量の
差を極めて小さいものとして両者を正確、且つ強固に接
合することができ、また一旦固化した金−錫−銀合金あ
るいは金−錫−パラジウム合金から成るロウ材はそれぞ
れ約250 ℃以上に加熱しないと溶融することはなく、モ
ールド樹脂を熱硬化させる際の熱でも溶融しない。According to the manufacturing method of the present invention, a plated metal layer made of gold is deposited, and a metalized wiring layer, a plated metal layer made of silver or palladium, and a plated metal layer made of tin are sequentially deposited. Gold-tin by contacting the lead terminals and part of the plated metal layer of gold deposited on the metallized wiring layer and part of the plated metal layer of tin deposited on the external lead terminals Heating to a temperature at which the alloy is formed or higher to form a gold-tin alloy between the metallized wiring layer and the external lead terminal, and silver deposited on the external lead terminal in the gold-tin alloy or A part of the plated metal layer made of palladium is diffused and melted to form a gold-tin-silver alloy or a gold-tin-palladium alloy, and the gold-tin-silver alloy or gold-tin-
Since the metallized wiring layer and the external lead terminal are bonded via the palladium alloy, the metallized wiring layer and the external lead terminal can be bonded at a low temperature of about 240 ° C at which the gold-tin alloy is formed. When the metallized wiring layer and the external lead terminal are joined together, the difference in the amount of thermal expansion between the two can be made extremely small so that the two can be joined accurately and firmly, and the once solidified gold-tin-silver alloy or The brazing material made of a gold-tin-palladium alloy does not melt unless it is heated to about 250 ° C. or higher, and does not melt even when heat is applied to the mold resin to cure it.
【００１７】[0017]
【実施例】次に本発明を添付の図面を基づき詳細に説明
する。The present invention will now be described in detail with reference to the accompanying drawings.
【００１８】図１は、本発明の半導体装置の一実施例を
示し、１は絶縁基体、２は外部リード端子、３は半導体
素子である。FIG. 1 shows an embodiment of a semiconductor device of the present invention, 1 is an insulating substrate, 2 is an external lead terminal, and 3 is a semiconductor element.
【００１９】前記絶縁基体１は、その上面中央部に半導
体素子を搭載する搭載部１ａを有しており、該搭載部１
ａには半導体素子３が樹脂、ガラス、ロウ材等の接着剤
を介して接着固定される。The insulating substrate 1 has a mounting portion 1a for mounting a semiconductor element in the center of the upper surface thereof.
The semiconductor element 3 is bonded and fixed to a by an adhesive such as resin, glass, or brazing material.
【００２０】前記絶縁基体１は、酸化アルミニウム質焼
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミックス焼結体等の電気
絶縁材料から成り、例えば酸化アルミニウム質焼結体か
ら成る場合は、酸化アルミニウム、酸化珪素、酸化カル
シウム、酸化マグネシウム等の原料粉末に適当なバイン
ダー、溶剤を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法を採用してシート状とな
すことによってセラミックグリーンシートを得、しかる
後、前記セラミックグリーンシートを打ち抜き加工法等
により適当な形状に打ち抜くとともに必要に応じて複数
枚を積層し、最後に前記セラミックグリーンシートを還
元雰囲気中約１６００℃の温度で焼成することによって
製作される。The insulating substrate 1 is an aluminum oxide sintered body, an aluminum nitride sintered body, a mullite sintered body,
When it is made of an electrically insulating material such as a silicon carbide sintered body or a glass ceramics sintered body, for example, when it is made of an aluminum oxide sintered body, it is suitable as a raw material powder of aluminum oxide, silicon oxide, calcium oxide, magnesium oxide or the like. A binder and a solvent are added and mixed to form a slurry, and a ceramic green sheet is obtained by forming it into a sheet by adopting a conventionally known doctor blade method.After that, the ceramic green sheet is punched by a method such as a punching method. It is manufactured by punching into an appropriate shape, laminating a plurality of sheets as necessary, and finally firing the ceramic green sheet in a reducing atmosphere at a temperature of about 1600 ° C.
【００２１】また、前記絶縁基体１は、その上面搭載部
１ａ周辺から外周部にかけて扇状に広がる多数のメタラ
イズ配線層４が被着形成されており、該メタライズ配線
層４の搭載部１ａ周辺部位には半導体素子３の各電極が
ボンディングワイヤー５を介して電気的に接続され、ま
た絶縁基体１の外周部位には外部電気回路と接続される
外部リード端子２がロウ材６を介して接合される。Further, the insulating base 1 is formed with a large number of metallized wiring layers 4 spreading in a fan shape from the periphery of the upper surface mounting portion 1a to the outer peripheral portion thereof, and the metallized wiring layer 4 is mounted on the periphery of the mounting portion 1a. The electrodes of the semiconductor element 3 are electrically connected via the bonding wires 5, and the external lead terminals 2 connected to the external electric circuit are joined to the outer peripheral portion of the insulating substrate 1 via the brazing material 6. .
【００２２】前記メタライズ配線層４は、タングステ
ン、モリブデン、マンガン等の高融点金属粉末から成
り、前記タングステン等の高融点粉末に適当なバインダ
ー、溶剤を添加混合して得た金属ペーストを前記絶縁基
体１となるセラミックグリーンシートに従来周知のスク
リーン印刷法等の厚膜手法を採用して所定パターンに印
刷塗布しておくことによって絶縁基体１の搭載部１ａ周
辺上面から絶縁基体１外周部上面にかけて扇状に広がる
ように被着形成される。The metallized wiring layer 4 is made of a refractory metal powder such as tungsten, molybdenum, or manganese, and a metal paste obtained by adding and mixing a suitable binder and a solvent to the refractory powder such as tungsten is mixed with the insulating substrate. The ceramic green sheet to be No. 1 is formed into a fan shape from the upper surface around the mounting portion 1a of the insulating substrate 1 to the upper surface of the outer peripheral portion of the insulating substrate 1 by applying a thick film method such as a well-known screen printing method to print and apply it in a predetermined pattern. It is formed so as to spread over.
【００２３】尚、前記メタライズ配線層４はスクリーン
印刷法により印刷塗布されるのでその線幅及び隣接する
メタライズ配線層４の間隔を約0.05ｍｍ以下の狭いもの
とすることが可能であり、その結果、半導体素子３の近
傍に多数のメタライズ配線層４を配置して半導体素子３
とメタライズ配線層４とを短いボンディングワイヤー５
で電気的に接続することができ、隣接するボンディング
ワイヤー５間に電気的短絡が発生するのを有効に防止す
ることができる。Since the metallized wiring layer 4 is printed and applied by the screen printing method, the line width and the space between the adjacent metalized wiring layers 4 can be made as narrow as about 0.05 mm or less. , A large number of metallized wiring layers 4 are arranged in the vicinity of the semiconductor element 3
A short bonding wire 5 between the metallized wiring layer 4 and
It is possible to electrically connect with each other, and it is possible to effectively prevent an electrical short circuit between the adjacent bonding wires 5.
【００２４】また前記メタライズ配線層４にロウ材６を
介して接合される外部リード端子２は、内部に収容する
半導体素子３を外部電気回路に接続する作用を為し、外
部リード端子２を外部電気回路基板の配線導体に接続す
ることにより、半導体素子３がメタライズ配線層４及び
外部リード端子２を介して外部電気回路に電気的に接続
されることとなる。The external lead terminal 2 joined to the metallized wiring layer 4 via the brazing material 6 serves to connect the semiconductor element 3 housed therein to an external electric circuit, and the external lead terminal 2 is externally connected. By connecting to the wiring conductor of the electric circuit board, the semiconductor element 3 is electrically connected to the external electric circuit via the metallized wiring layer 4 and the external lead terminal 2.
【００２５】前記外部リード端子２は、銅を主成分とす
る銅系合金や鉄を主成分とする鉄系合金等の金属から成
り、例えば銅系合金のインゴットを従来周知の圧延加工
法を採用して所定厚みの板状となすとともにこれにエッ
チング加工やパンチング加工を施して所定の形状となす
ことによって製作される。The external lead terminals 2 are made of a metal such as a copper-based alloy containing copper as a main component or an iron-based alloy containing iron as a main component. For example, an ingot of a copper-based alloy is formed by a conventionally known rolling method. Then, it is formed into a plate shape having a predetermined thickness, and is subjected to etching processing or punching processing to have a predetermined shape.
【００２６】尚、前記外部リード端子２は銅を主成分と
する金属から形成すると、該銅を主成分とする金属は、
熱伝導率に優れ半導体素子３が作動時に発生する熱をリ
ード端子２を介して外部大気中に良好に放散させ半導体
素子３を常に低温として安定に作動させることができ
る。従って前記外部リード端子３は銅を主成分とする金
属により形成されることが好ましい。When the external lead terminal 2 is formed of a metal containing copper as a main component, the metal containing copper as a main component is
The heat conductivity is excellent, and the heat generated when the semiconductor element 3 operates can be satisfactorily dissipated to the outside atmosphere through the lead terminals 2, so that the semiconductor element 3 can always be operated at a low temperature and stably operated. Therefore, the external lead terminals 3 are preferably formed of a metal containing copper as a main component.
【００２７】また前記外部リード端子２をメタライズ配
線層４に接合しているロウ材６は、金−錫−銀合金ある
いは金−錫−パラジウム合金から成り、外部リード端子
４をメタライズ配線層に強固に接合する作用を為す。The brazing material 6 that joins the external lead terminal 2 to the metallized wiring layer 4 is made of a gold-tin-silver alloy or a gold-tin-palladium alloy, and the external lead terminal 4 is firmly bonded to the metallized wiring layer. The action of joining to.
【００２８】前記ロウ材６を構成する金−錫−銀合金あ
るいは金−錫−パラジウム合金は、靭性が高いため、外
部リード端子２に不用な外力が印加されたとしても外部
リード端子２がロウ材６とともにメタライズ配線層４か
ら容易に剥離することはなく、また融点がそれぞれ約25
0 ℃以上であるため、後述するモールド樹脂を熱硬化さ
せる際の熱でロウ材６が溶融することはなく、外部リー
ド端子２をメタライズ配線層４に確実、強固に接合する
ことができる。Since the gold-tin-silver alloy or the gold-tin-palladium alloy forming the brazing material 6 has high toughness, the external lead terminal 2 is brazed even if an unnecessary external force is applied to the external lead terminal 2. It does not easily separate from the metallized wiring layer 4 together with the material 6, and has a melting point of about 25 each.
Since the temperature is 0 ° C. or higher, the brazing material 6 is not melted by the heat when the mold resin described later is thermally cured, and the external lead terminal 2 can be reliably and firmly bonded to the metallized wiring layer 4.
【００２９】尚、前記ロウ材６が金−錫−銀合金からな
る場合、該金−錫−銀合金から成るロウ材６に含有され
る金はロウ材６のメタライズ配線層４に対する濡れ性を
良好とする作用を為し、その含有量が1.0 重量％未満で
はロウ材６の濡れ性が悪いものとなり、また30.0重量％
を越えるとロウ材６中に脆弱な金−錫金属間化合物が多
量に形成されロウ材６の強度が弱いものとなる。従っ
て、前記金−錫−銀合金から成るロウ材６に含有される
金は1.0 乃至30.0重量％の範囲が好ましい。When the brazing material 6 is made of a gold-tin-silver alloy, the gold contained in the brazing material 6 made of the gold-tin-silver alloy has a wettability of the brazing material 6 with respect to the metallized wiring layer 4. If the content is less than 1.0% by weight, the wettability of the brazing material 6 will be poor, and the content will be 30.0% by weight.
If it exceeds the range, a large amount of brittle gold-tin intermetallic compound is formed in the brazing material 6 and the strength of the brazing material 6 becomes weak. Therefore, the amount of gold contained in the brazing material 6 made of the gold-tin-silver alloy is preferably 1.0 to 30.0% by weight.
【００３０】また前記金−錫−銀合金から成るロウ材６
に含有される錫はロウ材６のロウ付け温度を約240 ℃程
度とする作用をなし、その含有量が55.0重量％未満では
ロウ材６のロウ付け温度が高いものとなり、また98.0重
量％を越えるとロウ材6 のメタライズ配線層４に対する
濡れ性が低下する傾向にある。従って、前記金−錫−銀
合金からなるロウ材６に含有される錫は55.0乃至98.0重
量％の範囲が好ましい。The brazing material 6 made of the gold-tin-silver alloy
Tin contained in the brazing filler metal 6 acts to keep the brazing temperature of the brazing material 6 at about 240 ° C. If the content of tin is less than 55.0% by weight, the brazing temperature of the brazing material 6 becomes high. If it exceeds, the wettability of the brazing material 6 with respect to the metallized wiring layer 4 tends to decrease. Therefore, tin contained in the brazing material 6 made of the gold-tin-silver alloy is preferably in the range of 55.0 to 98.0% by weight.
【００３１】更に前記金−錫−銀合金から成るロウ材６
に含有される銀はロウ材６中に脆弱な金−錫金属間化合
物が形成されるのを防止する作用を為し、その含有量が
1.0重量％未満ではロウ材６中に脆弱な金−錫金属間化
合物が形成されるのを有効に防止することができなくな
り、また15.0重量％を越えるとロウ材６のロウ付け温度
が高いものとなる。従って、前記金−錫−銀合金からな
るロウ材６に含有される銀は1.0 乃至15.0重量％の範囲
が好ましい。Further, a brazing material 6 made of the gold-tin-silver alloy.
Is contained in the brazing filler metal 6 and prevents the formation of brittle gold-tin intermetallic compounds in the brazing material 6.
If it is less than 1.0% by weight, it is impossible to effectively prevent the formation of brittle gold-tin intermetallic compounds in the brazing material 6, and if it exceeds 15.0% by weight, the brazing temperature of the brazing material 6 is high. Becomes Therefore, the silver contained in the brazing material 6 made of the gold-tin-silver alloy is preferably in the range of 1.0 to 15.0% by weight.
【００３２】また、前記ロウ材６が金−錫−パラジウム
合金からなる場合、該金−錫−パラジウム合金から成る
ロウ材６に含有される金はロウ材６のメタライズ配線層
４に対する濡れ性を良好とする作用を為し、その含有量
が1.0 重量％未満ではロウ材６の濡れ性が悪いものとな
り、また30.0重量％を越えるとロウ材６中に脆弱な金−
錫金属間化合物が多量に形成されロウ材６の強度が弱い
ものとなる。従って、前記金−錫−パラジウム合金から
成るロウ材６に含有される金は1.0 乃至30.0重量％の範
囲が好ましい。When the brazing material 6 is made of gold-tin-palladium alloy, the gold contained in the brazing material 6 made of gold-tin-palladium alloy makes the brazing material 6 wettable to the metallized wiring layer 4. If the content is less than 1.0% by weight, the wettability of the brazing material 6 becomes poor, and if it exceeds 30.0% by weight, the brittle metal 6 is fragile.
A large amount of tin intermetallic compound is formed, and the strength of the brazing material 6 becomes weak. Therefore, the amount of gold contained in the brazing material 6 made of the gold-tin-palladium alloy is preferably 1.0 to 30.0% by weight.
【００３３】また前記金−錫−パラジウム合金から成る
ロウ材６に含有される錫はロウ材６のロウ付け温度を約
240 ℃程度とする作用をなし、その含有量が55.0重量％
未満ではロウ材６のロウ付け温度が高いものとなり、ま
た98.0重量％を越えるとロウ材6 のメタライズ配線層４
に対する濡れ性が低下する傾向にある。従って、前記金
−錫−パラジウム合金からなるロウ材６に含有される錫
は55.0乃至98.0重量％の範囲が好ましい。The tin contained in the brazing material 6 made of the gold-tin-palladium alloy has a brazing temperature of the brazing material 6 of about
It works at about 240 ° C and its content is 55.0% by weight.
If it is less than 9%, the brazing temperature of the brazing material 6 is high, and if it exceeds 98.0% by weight, the metallized wiring layer 4 of the brazing material 6 is used.
The wettability with respect to is likely to decrease. Therefore, tin contained in the brazing material 6 made of the gold-tin-palladium alloy is preferably in the range of 55.0 to 98.0% by weight.
【００３４】更に前記金−錫−パラジウム合金から成る
ロウ材６に含有されるパラジウムはロウ材６中に脆弱な
金−錫金属間化合物が形成されるのを防止する作用を為
し、その含有量が1.0 重量％未満ではロウ材６中に脆弱
てな金−錫金属間化合物が形成されるのを有効に防止す
ることができなくなり、また15.0重量％を越えるとロウ
材６のロウ付け温度が高いものとなる。従って、前記金
−錫−パラジウム合金からなるロウ材６に含有されるパ
ラジウムは1.0 乃至15.0重量％の範囲が好ましい。Further, the palladium contained in the brazing material 6 made of the gold-tin-palladium alloy acts to prevent the formation of a brittle gold-tin intermetallic compound in the brazing material 6, and its inclusion. If the amount is less than 1.0% by weight, it becomes impossible to effectively prevent the formation of brittle gold-tin intermetallic compound in the brazing material 6, and if it exceeds 15.0% by weight, the brazing temperature of the brazing material 6 is too high. Will be high. Therefore, the amount of palladium contained in the brazing material 6 made of the gold-tin-palladium alloy is preferably 1.0 to 15.0% by weight.
【００３５】また一方、前記絶縁基体１、半導体素子３
及び外部リード端子２の一部は、エポキシ樹脂等のモー
ルド樹脂７により被覆されており、これにより半導体素
子３が内部に気密に封止されることとなる。On the other hand, the insulating substrate 1 and the semiconductor element 3
Also, a part of the external lead terminal 2 is covered with a mold resin 7 such as an epoxy resin, whereby the semiconductor element 3 is hermetically sealed inside.
【００３６】前記絶縁基体、半導体素子及び外部リード
端子の一部をモールド樹脂７で被覆するには、半導体素
子３及び外部リード端子２が接合された絶縁基体１を所
定のモールド金型内に配置するとともに該金型内にエポ
キシ樹脂等のモールド樹脂を注入し、しかる後、注入し
た樹脂を約200 ℃の温度、１００ｋｇｆ／ｍｍ2 の圧力
を加えて熱硬化させる方法が採られる。In order to cover the insulating substrate, the semiconductor element and a part of the external lead terminal with the molding resin 7, the insulating substrate 1 to which the semiconductor element 3 and the external lead terminal 2 are bonded is placed in a predetermined molding die. At the same time, a mold resin such as an epoxy resin is injected into the mold, and then the injected resin is thermally cured by applying a temperature of about 200 ° C. and a pressure of 100 kgf / mm 2.
【００３７】次に上述の半導体装置において、絶縁基体
１のメタライズ配線層４に外部リード端子２を金−錫−
銀合金あるいは金−錫−パラジウム合金から成るロウ材
６を介して接合させる方法について図２（ａ）乃至
（ｄ）に基づき説明する。先ず、図２（ａ）に示すよう
にメタライズ配線層４を有する絶縁基体１及び外部リー
ド端子２を準備する。Next, in the above-described semiconductor device, the external lead terminals 2 are formed on the metallized wiring layer 4 of the insulating substrate 1 by using gold-tin-.
A method of joining via a brazing material 6 made of a silver alloy or a gold-tin-palladium alloy will be described with reference to FIGS. 2 (a) to 2 (d). First, as shown in FIG. 2A, an insulating substrate 1 having a metallized wiring layer 4 and external lead terminals 2 are prepared.
【００３８】次に図２（ｂ）に示すように前記絶縁基体
１のメタライズ配線層４の外表面に金からなるメッキ金
属層８を0.05乃至2.0 μｍの厚みに被着させるとともに
外部リード端子２の表面に銀あるいはパラジウムからな
るメッキ金属層９を0.05乃至2.0 μｍの厚みに、及び錫
から成るメッキ金属層１０を3.0 乃至100.0 μｍの厚み
に順次被着させる。Next, as shown in FIG. 2B, a plated metal layer 8 made of gold is deposited on the outer surface of the metallized wiring layer 4 of the insulating substrate 1 to a thickness of 0.05 to 2.0 μm and the external lead terminals 2 are formed. A plated metal layer 9 made of silver or palladium is successively deposited on the surface of the substrate in a thickness of 0.05 to 2.0 μm, and a plated metal layer 10 made of tin is deposited in a thickness of 3.0 to 100.0 μm.
【００３９】次に図２（ｃ）に示すように前記絶縁基体
１のメタライズ配線層４上に外部リード端子２の内端を
載置するとともにこれらを約240 ℃の温度に加熱し、メ
タライズ配線層４に被着させた金から成るメッキ金属層
８の一部と外部リード端子２に被着させた錫から成るメ
ッキ金属層１０の一部とにより金−錫合金を形成させる
とともに該金−錫合金中に外部リード端子２に被着させ
た銀あるいはパラジウムから成るメッキ金属層９の一部
を拡散溶融させることによってメタライズ配線層４と外
部リード端子２との間に金−錫−銀合金あるいは金−錫
−パラジウム合金を形成させ、最後に該金−錫−銀合金
あるいは金−錫−パラジウム合金を冷却固化することに
よって図２（ｄ）に示すような絶縁基体１のメタライズ
配線層４に外部リード端子２が金−錫−銀合金あるいは
金−錫−パラジウム合金から成るロウ材６を介して接合
される。この場合、絶縁基体１のメタライズ配線層４と
外部リード端子２とを約240 ℃の低温で接合することが
できるので、メタライズ配線層４と外部リード端子２と
を接合する際に絶縁基体１と外部リード端子２との熱膨
張量の差は極めて小さいものとなり、そのためメタライ
ズ配線層４と外部リード端子２との位置がずれることは
なく、またメタライズ配線層４と外部リード端子２との
間に大きな熱応力が発生することもない。更に一旦冷却
固化された金−錫−銀合金あるいは金−錫−パラジウム
合金から成るロウ材６は、それぞれ約250 ℃以上の温度
に加熱しない限り再溶融することはなく、絶縁基体１、
半導体素子３及び外部リード端子２の一部をモールド樹
脂７で被覆する際の熱によって溶融することはない。従
って、本発明の製造方法によれば外部リード端子２を絶
縁基体１のメタライス配線層４に正確、且つ強固に接合
することができる。Next, as shown in FIG. 2 (c), the inner ends of the external lead terminals 2 are placed on the metallized wiring layer 4 of the insulating substrate 1 and these are heated to a temperature of about 240.degree. A part of the plated metal layer 8 made of gold deposited on the layer 4 and a part of the plated metal layer 10 made of tin deposited on the external lead terminal 2 form a gold-tin alloy and the gold-tin alloy is formed. A gold-tin-silver alloy is provided between the metallized wiring layer 4 and the external lead terminal 2 by diffusing and melting a part of the plated metal layer 9 made of silver or palladium deposited on the external lead terminal 2 in the tin alloy. Alternatively, a metal-tin-palladium alloy is formed, and finally, the gold-tin-silver alloy or the gold-tin-palladium alloy is cooled and solidified, so that the metallized wiring layer 4 of the insulating substrate 1 as shown in FIG. In external Lee The terminal 2 is joined via a brazing material 6 made of a gold-tin-silver alloy or a gold-tin-palladium alloy. In this case, since the metallized wiring layer 4 of the insulating base 1 and the external lead terminal 2 can be bonded at a low temperature of about 240 ° C., when the metallized wiring layer 4 and the external lead terminal 2 are bonded, The difference in the amount of thermal expansion from the external lead terminal 2 is extremely small, so that the positions of the metallized wiring layer 4 and the external lead terminal 2 are not displaced, and the metallized wiring layer 4 and the external lead terminal 2 are not separated from each other. No large thermal stress is generated. Further, the brazing material 6 made of the gold-tin-silver alloy or the gold-tin-palladium alloy once cooled and solidified does not remelt unless heated to a temperature of about 250 ° C. or higher.
The semiconductor element 3 and a part of the external lead terminal 2 are not melted by the heat when the mold resin 7 covers them. Therefore, according to the manufacturing method of the present invention, the external lead terminal 2 can be joined to the metallized wiring layer 4 of the insulating substrate 1 accurately and firmly.
【００４０】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では外部リ
ード端子の表面全面に銀あるいはパラジウムから成るメ
ッキ金属層及び錫から成るメッキ金属層を順次被着させ
たが、前記錫から成るメッキ金属層は外部リード端子の
ロウ付けされる先端部のみに被着させても良い。The present invention is not limited to the above-mentioned embodiments, and various modifications can be made without departing from the scope of the present invention. For example, in the above-mentioned embodiments, the surface of the external lead terminal is The plated metal layer made of silver or palladium and the plated metal layer made of tin were sequentially deposited on the entire surface. However, the plated metal layer made of tin may be deposited only on the brazed tips of the external lead terminals. good.
【００４１】[0041]
【発明の効果】本発明の半導体装置によれば、絶縁基体
のメタライズ配線層と外部リード端子とを金−錫−銀合
金あるいは金−錫−パラジウム合金を介して接合してお
り、該金−錫−銀合金あるいは金−錫−パラジウム合金
は靭性に優れ、且つ融点がそれぞれ約250 ℃以上であり
モールド樹脂を熱硬化させる際の温度より高いことか
ら、メタライズ配線層に外部リード端子を接合した後、
外部リード端子に不用な外力が印加されたとしても外部
リード端子がロウ材とともにメタライズ配線層から剥離
することはなく、またモールド樹脂を熱硬化させる際に
もロウ材が溶融することはなく、外部リード端子をメタ
ライズ配線層に確実、強固に接合させることができ、内
部の半導体素子を外部電気回路に正確、且つ確実に電気
的に接続することができる。According to the semiconductor device of the present invention, the metallized wiring layer of the insulating substrate and the external lead terminal are bonded via the gold-tin-silver alloy or the gold-tin-palladium alloy. Since the tin-silver alloy or the gold-tin-palladium alloy has excellent toughness and melting points of about 250 ° C. or higher and higher than the temperature for thermosetting the mold resin, the external lead terminals were joined to the metallized wiring layer. rear,
Even if an unnecessary external force is applied to the external lead terminal, the external lead terminal does not separate from the metallized wiring layer together with the brazing material, and the brazing material does not melt when the mold resin is cured by heat. The lead terminal can be securely and firmly joined to the metallized wiring layer, and the internal semiconductor element can be accurately and surely electrically connected to the external electric circuit.
【００４２】また、本発明の製造方法によれば、金から
成るメッキ金属層を被着させメタライズ配線層と銀ある
いはパラジウムから成るメッキ金属層及び錫から成るメ
ッキ金属層を順次被着させた外部リード端子とを接触さ
せるとともにこれらを前記メタライズ配線層に被着させ
た金から成るメッキ金属層の一部と外部リード端子に被
着させた錫から成るメッキ金属層の一部とにより金−錫
合金が形成される温度以上の温度に加熱し、前記メタラ
イズ配線層と外部リード端子との間に金−錫合金を形成
させるとともに該金−錫合金中に外部リード端子に被着
させた銀あるいはパラジウムから成るメッキ金属層の一
部を拡散溶融させ金−錫−銀合金あるいは金−錫−パラ
ジウム合金と成し、該金−錫−銀合金あるいは金−錫−
パラジウム合金を介してメタライズ配線層と外部リード
端子とを接合させることから、メタライズ配線層と外部
リード端子とを金−錫合金が形成される約 240℃の低温
で接合させることができる。従って、メタライズ配線層
と外部リード端子とを接合させる際に両者の熱膨張量の
差を極めて小さいものとすることができ、その結果、メ
タライズ配線層と外部リード端子の位置がずれることは
なく、また両者の間に大きな熱応力が発生することもな
い。更に一旦固化した金−錫−銀合金あるいは金−錫−
パラジウム合金から成るロウ材はそれぞれ約250 ℃以上
に加熱しないと再溶融することはなく、モールド樹脂を
熱硬化させる際の熱により溶融することはない。従っ
て、本発明の製造方法によれば絶縁基体のメタライズ配
線層に外部リード端子を正確、且つ強固に接合すること
ができ、その結果、内部の半導体素子を外部電気回路に
正確、且つ確実に電気的に接続することができる。According to the manufacturing method of the present invention, a plated metal layer made of gold is deposited, and a metallized wiring layer, a plated metal layer made of silver or palladium, and a plated metal layer made of tin are sequentially deposited. Gold-tin by contacting the lead terminals and part of the plated metal layer of gold deposited on the metallized wiring layer and part of the plated metal layer of tin deposited on the external lead terminals Heating to a temperature at which the alloy is formed or higher to form a gold-tin alloy between the metallized wiring layer and the external lead terminal, and silver deposited on the external lead terminal in the gold-tin alloy or A part of the plated metal layer made of palladium is diffused and melted to form a gold-tin-silver alloy or a gold-tin-palladium alloy, and the gold-tin-silver alloy or gold-tin-
Since the metallized wiring layer and the external lead terminal are bonded via the palladium alloy, the metallized wiring layer and the external lead terminal can be bonded at a low temperature of about 240 ° C. at which the gold-tin alloy is formed. Therefore, when the metallized wiring layer and the external lead terminal are joined, the difference in thermal expansion amount between the two can be made extremely small, and as a result, the positions of the metallized wiring layer and the external lead terminal are not displaced, Further, no large thermal stress is generated between them. Furthermore, once solidified, a gold-tin-silver alloy or gold-tin-
The brazing material made of palladium alloy does not remelt unless it is heated to about 250 ° C. or higher, and does not melt due to the heat when the mold resin is thermoset. Therefore, according to the manufacturing method of the present invention, the external lead terminals can be accurately and firmly joined to the metallized wiring layer of the insulating substrate, and as a result, the internal semiconductor element can be accurately and surely electrically connected to the external electric circuit. Can be connected to each other.
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。FIG. 1 is a sectional view showing an embodiment of a semiconductor device of the present invention.
【図２】（ａ）〜（ｄ）は図１に示す半導体装置の製造
方法を説明するための工程毎の断面図である。2A to 2D are cross-sectional views for each step for explaining a method of manufacturing the semiconductor device shown in FIG.
１・・・・絶縁基体 １ａ・・・搭載部 ２・・・・外部リード端子 ３・・・・半導体素子 ４・・・・メタライズ配線層 ５・・・・ボンディングワイヤー ６・・・・ロウ材 ７・・・・モールド樹脂 ８・・・・金から成るメッキ金属層 ９・・・・銀から成るメッキ金属層 １０・・・・錫もしくはパラジウムから成るメッキ金属
層1 ... Insulating substrate 1a ... Mounting part 2 ... External lead terminal 3 ... Semiconductor element 4 ... Metallized wiring layer 5 ... Bonding wire 6 ... Brazing material 7 ... Mold resin 8 ... Plating metal layer made of gold 9 ... Plating metal layer made of silver 10 ... Plating metal layer made of tin or palladium
Claims (4)
部及び該搭載部周辺から外周部にかけて導出するメタラ
イズ配線層を有する絶縁基体と、前記絶縁基体の搭載部
に搭載され、電極が前記メタライズ配線層に接続されて
いる半導体素子と、前記メタライズ配線層にロウ材を介
して接合される外部リード端子と、前記絶縁基体、半導
体素子及び外部リード端子の一部を被覆するモールド樹
脂とから成る半導体装置であって、前記外部リード端子
をメタライズ配線層に接合するロウ材が金−錫−銀合
金、あるいは金−錫−パラジウム合金から成ることを特
徴とする半導体装置。1. An insulating base having a mounting portion on which a semiconductor element is mounted in a central portion of an upper surface and a metallized wiring layer extending from the periphery of the mounting portion to an outer peripheral portion, and an electrode mounted on the mounting portion of the insulating base and having electrodes as described above. From a semiconductor element connected to the metallized wiring layer, an external lead terminal joined to the metallized wiring layer via a brazing material, and a molding resin that covers the insulating substrate, the semiconductor element and a part of the external lead terminal. In the semiconductor device, the brazing material for joining the external lead terminal to the metallized wiring layer is made of a gold-tin-silver alloy or a gold-tin-palladium alloy.
5.0乃至98.0重量％、銀1.0 乃至15.0重量％から成るこ
とを特徴とする請求項１に記載の半導体装置。2. The brazing material is gold 1.0 to 30.0% by weight and tin 5
2. The semiconductor device according to claim 1, comprising 5.0 to 98.0% by weight and silver 1.0 to 15.0% by weight.
5.0乃至98.0重量％、パラジウム1.0 乃至15.0重量％か
ら成ることを特徴とする請求項１に記載の半導体装置。3. The brazing material is gold 1.0 to 30.0% by weight and tin 5
2. The semiconductor device according to claim 1, wherein the semiconductor device comprises 5.0 to 98.0% by weight and palladium 1.0 to 15.0% by weight.
部及び該搭載部周辺から外周部にかけて導出するメタラ
イズ配線層を有する絶縁基体と、前記絶縁基体の搭載部
に搭載され、電極が前記メタライズ配線層に接続されて
いる半導体素子と、前記メタライズ配線層にロウ材を介
して接合される外部リード端子と、前記絶縁基体、半導
体素子及び外部リード端子の一部を被覆するモールド樹
脂とから成る半導体装置であって、前記メタライズ配線
層と外部リード端子とが以下に示す（１）乃至（３）の
工程により接合されることを特徴とする半導体装置の製
造方法。 （１）絶縁基体のメタライズ配線層表面に金から成るメ
ッキ金属層を被着させる工程 （２）外部リード端子の表面に銀あるいはパラジウムか
ら成るメッキ金属層と、錫から成るメッキ金属層とを順
次被着させる工程 （３）前記絶縁基体のメタライズ配線層と外部リード端
子とを接触させるとともにこれらを前記メタライズ配線
層に被着させた金から成るメッキ金属層の一部と外部リ
ード端子に被着させた錫から成るメッキ金属層の一部と
により金−錫合金が形成される温度以上の温度に加熱
し、前記メタライズ配線層と外部リード端子との間に金
−錫合金を形成させるとともに該金−錫合金中に外部リ
ード端子に被着させた銀あるいはパラジウムから成るメ
ッキ金属層の一部を拡散溶融させ金−錫−銀合金あるい
は金−錫−パラジウム合金と成し、該金−錫−銀合金あ
るいは金−錫−パラジウム合金を介してメタライズ配線
層と外部リード端子とを接合させる工程4. An insulating base having a mounting portion on which a semiconductor element is mounted at the center of the upper surface and a metallized wiring layer extending from the periphery of the mounting portion to the outer periphery, and an electrode mounted on the mounting portion of the insulating base and having electrodes as described above. From a semiconductor element connected to the metallized wiring layer, an external lead terminal joined to the metallized wiring layer via a brazing material, and a molding resin that covers the insulating substrate, the semiconductor element and a part of the external lead terminal. A method of manufacturing a semiconductor device, wherein the metallized wiring layer and the external lead terminal are joined by the following steps (1) to (3). (1) Step of depositing a plated metal layer made of gold on the surface of the metallized wiring layer of the insulating substrate (2) A plated metal layer made of silver or palladium and a plated metal layer made of tin are sequentially formed on the surface of the external lead terminal. Adhering step (3) The metallized wiring layer of the insulating substrate and the external lead terminal are brought into contact with each other, and a part of the plated metal layer made of gold deposited on the metallized wiring layer and the external lead terminal are adhered. The gold-tin alloy is heated to a temperature not lower than the temperature at which the gold-tin alloy is formed by part of the plated metal layer made of tin, and the gold-tin alloy is formed between the metallized wiring layer and the external lead terminal. A gold-tin-silver alloy or a gold-tin-palladium alloy is formed by diffusing and melting a part of a plated metal layer made of silver or palladium deposited on an external lead terminal in a gold-tin alloy. Form, gold - tin - silver alloy or gold - tin - step through the palladium alloy to bond the metallized wiring layer and the external lead terminal
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26340894A JP3441194B2 (en) | 1994-10-27 | 1994-10-27 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26340894A JP3441194B2 (en) | 1994-10-27 | 1994-10-27 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125080A true JPH08125080A (en) | 1996-05-17 |
| JP3441194B2 JP3441194B2 (en) | 2003-08-25 |
Family
ID=17389091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26340894A Expired - Fee Related JP3441194B2 (en) | 1994-10-27 | 1994-10-27 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3441194B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0847828A1 (en) * | 1996-10-17 | 1998-06-17 | Matsushita Electric Industrial Co., Ltd | Solder material and electronic part using the same |
| JP2009108339A (en) * | 2007-10-26 | 2009-05-21 | Renesas Technology Corp | Semiconductor device and its fabrication process |
-
1994
- 1994-10-27 JP JP26340894A patent/JP3441194B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0847828A1 (en) * | 1996-10-17 | 1998-06-17 | Matsushita Electric Industrial Co., Ltd | Solder material and electronic part using the same |
| US6187114B1 (en) * | 1996-10-17 | 2001-02-13 | Matsushita Electric Industrial Co. Ltd. | Solder material and electronic part using the same |
| CN1076998C (en) * | 1996-10-17 | 2002-01-02 | 松下电器产业株式会社 | Soft solder and electronic component using the same |
| JP2009108339A (en) * | 2007-10-26 | 2009-05-21 | Renesas Technology Corp | Semiconductor device and its fabrication process |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3441194B2 (en) | 2003-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3873145B2 (en) | Package for storing semiconductor elements | |
| US5760466A (en) | Semiconductor device having improved heat resistance | |
| JP3850335B2 (en) | Ceramic circuit board | |
| JP3210835B2 (en) | Package for storing semiconductor elements | |
| JP3279844B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3441194B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4471470B2 (en) | Semiconductor device | |
| JP3279846B2 (en) | Method for manufacturing semiconductor device | |
| JP3279849B2 (en) | Semiconductor device | |
| JP3359521B2 (en) | Method for manufacturing semiconductor device | |
| JP3935054B2 (en) | Wiring board | |
| JP4355097B2 (en) | Wiring board manufacturing method | |
| JP4683768B2 (en) | Wiring board | |
| JP3881542B2 (en) | Wiring board | |
| JP3808358B2 (en) | Wiring board | |
| JP3810335B2 (en) | Wiring board | |
| JP3281778B2 (en) | Semiconductor device | |
| JP3645744B2 (en) | Ceramic wiring board | |
| JP3559457B2 (en) | Brazing material | |
| JPH0736429B2 (en) | Method for manufacturing ceramic wiring board | |
| JP3176268B2 (en) | Package for storing semiconductor elements | |
| JP2670208B2 (en) | Package for storing semiconductor elements | |
| JP3176246B2 (en) | Package for storing semiconductor elements | |
| JP2006074059A (en) | Semiconductor device | |
| JPH09223755A (en) | Package for storing semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |