JP3281778B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3281778B2 JP3281778B2 JP33517095A JP33517095A JP3281778B2 JP 3281778 B2 JP3281778 B2 JP 3281778B2 JP 33517095 A JP33517095 A JP 33517095A JP 33517095 A JP33517095 A JP 33517095A JP 3281778 B2 JP3281778 B2 JP 3281778B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metallized wiring
- wiring layer
- external lead
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、コンピューター等
の情報処理装置に使用される半導体装置に関するもので
ある。The present invention relates to a semiconductor device used for an information processing device such as a computer.
【０００２】[0002]
【従来の技術】従来、コンピューター等の情報処理装置
に使用される半導体装置は、半導体素子と、半導体素子
を搭載するダイパッドと、ダイパッドの周辺から所定間
隔で延出する多数の外部リード端子と、前記半導体素
子、ダイパッド及び外部リード端子の一部を被覆するモ
ールド樹脂とから構成されており、ダイパッドと多数の
外部リード端子とが枠状の連結帯を介して一体的に連結
形成されたリードフレームを準備するとともに該リード
フレームのダイパッド上面に半導体素子を搭載固定し、
次に前記半導体素子の各電極と外部リード端子とをボン
ディングワイヤーを介して電気的に接続するとともに前
記半導体素子、ダイパッド及び外部リード端子の一部を
モールド樹脂により被覆することによって製作されてい
る。2. Description of the Related Art Conventionally, a semiconductor device used for an information processing apparatus such as a computer includes a semiconductor element, a die pad on which the semiconductor element is mounted, a large number of external lead terminals extending at predetermined intervals from the periphery of the die pad, and A lead frame comprising the semiconductor element, a die pad, and a mold resin covering a part of the external lead terminal, wherein the die pad and a number of external lead terminals are integrally connected to each other via a frame-shaped connection band. Prepare and fix the semiconductor element on the upper surface of the die pad of the lead frame,
Next, each electrode of the semiconductor element is electrically connected to an external lead terminal via a bonding wire, and a part of the semiconductor element, the die pad and the external lead terminal is covered with a mold resin.
【０００３】尚、前記リードフレームは、銅や鉄を主成
分とする金属から成り、該銅や鉄を主成分とする金属の
薄板に従来周知の打ち抜き加工やエッチング加工等の金
属加工を施すことによって製作される。The lead frame is made of a metal containing copper or iron as a main component, and a thin plate of the metal containing copper or iron as a main component is subjected to conventionally known metal working such as punching or etching. Produced by
【０００４】また、かかる従来の半導体装置は、半導体
素子、ダイパッド及び外部リード端子の一部をモールド
樹脂で被覆した後、外部リード端子を枠状の連結帯より
切断分離させ、各々の外部リード端子を電気的に独立さ
せるとともに各外部リード端子の一端を外部電気回路基
板の配線導体に間に半田材を挟んで載置するとともにこ
れを半田リフローすることによって外部リード端子が外
部電気回路基板に接続され、これにより内部に収容する
半導体素子の各電極が外部リード端子を介して外部電気
回路に接続されることとなる。Further, in such a conventional semiconductor device, after a semiconductor element, a die pad and a part of an external lead terminal are covered with a mold resin, the external lead terminal is cut and separated from a frame-shaped connecting band, and each external lead terminal is separated. The external lead terminals are connected to the external electric circuit board by placing one end of each external lead terminal between the wiring conductors of the external electric circuit board with a solder material interposed therebetween and reflowing the solder. As a result, each electrode of the semiconductor element housed therein is connected to an external electric circuit via an external lead terminal.
【０００５】しかしながら、近時、半導体素子は高密度
化、高集積化が急激に進み、その電極数が大幅に増大し
てきており、これに伴って半導体素子の各電極を外部電
気回路に接続する外部リード端子もその線幅が０．３ｍ
ｍ以下と細く、且つ隣接する外部リード端子の間隔も
０．３ｍｍ以下と極めて狭いものとなってきた。そのた
めこの従来の半導体装置は、外部リード端子に例えば、
外部リード端子を外部電気回路に接続する際等において
外力が印加されると該外力によって容易に変形し、隣接
する外部リード端子が接触して短絡を発生させたり、外
部リード端子を所定の外部電気回路に正確、且つ強固に
電気的接続することができないという欠点を有してい
た。However, recently, the density and integration of semiconductor devices have been rapidly increased, and the number of electrodes has been greatly increased. Accordingly, each electrode of the semiconductor device has been connected to an external electric circuit. External lead terminals also have a line width of 0.3m
m or less, and the interval between adjacent external lead terminals has become extremely narrow at 0.3 mm or less. Therefore, in this conventional semiconductor device, for example,
When an external force is applied, for example, when connecting the external lead terminal to an external electric circuit, the external lead terminal is easily deformed by the external force, causing adjacent external lead terminals to come into contact with each other, causing a short circuit, or connecting the external lead terminal to a predetermined external electric circuit. It has the disadvantage that it cannot be accurately and firmly electrically connected to a circuit.
【０００６】そこで、上記欠点を解消するために、酸化
アルミニウム質焼結体等の電気絶縁材料から成り、上面
中央部に半導体素子が搭載される半導体素子搭載部及び
該半導体素子搭載部周辺から上面外周部にかけて扇状に
導出するタングステン、モリブデン等の高融点金属粉末
から成る複数個のメタライズ配線層を有する絶縁基体
と、前記絶縁基体の半導体素子搭載部に搭載され、電極
が前記メタライズ配線層の内端部に電気的に接続されて
いる半導体素子と、前記メタライズ配線層の外端部に取
着され、半導体素子を外部電気回路に接続する複数個の
外部リード端子と、前記絶縁基体、半導体素子及び外部
リード端子の一部を被覆するモールド樹脂とから成る半
導体装置が提案されている。Therefore, in order to solve the above-mentioned drawbacks, a semiconductor element mounting portion made of an electrically insulating material such as an aluminum oxide sintered body and having a semiconductor element mounted at the center of the upper surface and a semiconductor device mounting portion extending from the periphery of the semiconductor element mounting portion to the upper surface. An insulating substrate having a plurality of metallized wiring layers made of a refractory metal powder such as tungsten and molybdenum, which are led out in a fan shape over an outer peripheral portion; and an insulating substrate mounted on a semiconductor element mounting portion of the insulating substrate, wherein electrodes are formed in the metallized wiring layers. A semiconductor element electrically connected to an end, a plurality of external lead terminals attached to an outer end of the metallized wiring layer and connecting the semiconductor element to an external electric circuit, the insulating base, and the semiconductor element There has been proposed a semiconductor device including a mold resin that covers a part of an external lead terminal.
【０００７】かかる半導体装置によれば、外部リード端
子が扇状に広がったメタライズ配線層の外端部に取着さ
れていることから、外部リード端子の線幅及び隣接間隔
を広いものとして外部リード端子の変形を有効に防止し
つつ隣接する外部リード端子間の電気的絶縁を維持する
ことが可能となる。According to such a semiconductor device, since the external lead terminals are attached to the outer ends of the fan-shaped metallized wiring layer, the external lead terminals have a wide line width and a large adjacent space. Can be effectively prevented, and electrical insulation between adjacent external lead terminals can be maintained.
【０００８】尚、この半導体装置は通常、上面に半導体
素子及び外部リード端子が搭載取着された絶縁基体を所
定のモールド金型内にセットするとともに該モールド金
型内にエポキシ樹脂等の液状樹脂を注入し、しかる後、
注入充填した樹脂を熱硬化させることによって絶縁基
体、半導体素子及び外部リード端子の一部をモールド樹
脂により被覆している。In this semiconductor device, an insulating substrate on which a semiconductor element and external lead terminals are mounted and mounted on the upper surface is usually set in a predetermined mold, and a liquid resin such as an epoxy resin is placed in the mold. And after that,
By thermally curing the injected and filled resin, a part of the insulating base, the semiconductor element, and the external lead terminals are covered with the mold resin.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置においては、絶縁基体に形成されている
タングステン等の高融点金属粉末から成るメタライズ配
線層の表面が中心線平均粗さＲａでＲａ＝０．８μｍ程
度の細かな凹凸を有しており、表面に水分が吸着され易
いものとなっている。そのためメタライズ配線層表面に
水分が吸着されているとこれをモールド樹脂で被覆した
際、メタライズ配線層とモールド樹脂との密着力が乏し
いものとなってリフロー時の熱が印加された場合にメタ
ライズ配線層表面とモールド樹脂との間に剥離が起こる
とともにモールド樹脂にクラックが入り、内部に収容す
る半導体素子を長期間にわたり正常、且つ安定に作動さ
せることができなくなるという欠点を有していた。However, in this conventional semiconductor device, the surface of a metallized wiring layer formed of a high melting point metal powder such as tungsten formed on an insulating substrate has a center line average roughness Ra and Ra = It has fine irregularities of about 0.8 μm, so that moisture is easily adsorbed on the surface. Therefore, if moisture is adsorbed on the surface of the metallized wiring layer, when the water is adsorbed on the surface of the metallized wiring layer, the adhesive strength between the metallized wiring layer and the mold resin becomes poor. There has been a defect that peeling occurs between the layer surface and the mold resin, cracks are formed in the mold resin, and the semiconductor element contained therein cannot be operated normally and stably for a long period of time.
【００１０】[0010]
【課題を解決するための手段】本発明の半導体装置は、
セラミックグリーンシートを焼成して成り、上面中央部
に半導体素子が搭載される半導体素子搭載部及び該半導
体素子搭載部周辺から上面外周部にかけて扇状に導出す
る、前記セラミックグリーンシートに印刷塗布された金
属ペーストを焼成して被着形成された複数個のメタライ
ズ配線層を有する絶縁基体と、前記絶縁基体の半導体素
子搭載部に搭載され、電極が前記メタライズ配線層の内
端部に接続されている半導体素子と、前記メタライズ配
線層の外端部に取着され、半導体素子を外部電気回路に
接続する複数個の外部リード端子と、前記絶縁基体、半
導体素子及び外部リード端子の一部を被覆するモールド
樹脂とから成る半導体装置であって、前記メタライズ配
線層の半導体素子の電極が接続されている内端部と外部
リード端子が取着されている外端部とを除く表面が、前
記金属ペーストが印刷塗布された前記セラミックグリー
ンシートに印刷塗布されたセラミック絶縁ペーストを焼
成して被着形成された無機絶縁層により被覆されている
ことを特徴とするものであり、メタライズ配線層の大部
分をモールド樹脂との密着性に優れる無機絶縁層で被覆
したことから、表面に水分が吸着しているメタライズ配
線層とモールド樹脂との接触面積は極めて狭いものとな
り、その結果、メタライズ配線層とモールド樹脂にリフ
ロー時の熱が印加されてもメタライズ配線層とモールド
樹脂との間には剥離が発生することも、モールド樹脂に
クラックが発生することも殆どなく、半導体素子を常に
気密に収容して半導体素子を長期間にわたり正常、且つ
安定に作動させることが可能となる。According to the present invention, there is provided a semiconductor device comprising:
A metal printed on the ceramic green sheet, which is formed by firing a ceramic green sheet, and is led out in a fan shape from the periphery of the semiconductor element mounting portion and the periphery of the upper surface to the semiconductor element mounting portion where the semiconductor element is mounted at the center of the upper surface. An insulating substrate having a plurality of metallized wiring layers formed by baking a paste, and a semiconductor mounted on a semiconductor element mounting portion of the insulating substrate and having an electrode connected to an inner end of the metallized wiring layer An element, a plurality of external lead terminals attached to an outer end portion of the metallized wiring layer, and connecting the semiconductor element to an external electric circuit; and a mold covering a part of the insulating base, the semiconductor element, and the external lead terminal. A semiconductor device comprising a resin, wherein an inner end portion to which an electrode of a semiconductor element of the metallized wiring layer is connected and an external lead terminal are attached. The surface excluding the outer end portion is covered with an inorganic insulating layer formed by firing the ceramic insulating paste printed on the ceramic green sheet coated with the metal paste. Since most of the metallized wiring layer is covered with an inorganic insulating layer that has excellent adhesion to the mold resin, the contact area between the metallized wiring layer and the mold resin, whose surface adsorbs moisture, is characterized by Becomes extremely narrow. As a result, even if heat during reflow is applied to the metallized wiring layer and the mold resin, peeling occurs between the metallized wiring layer and the mold resin, and cracks occur in the mold resin. There is almost no possibility that the semiconductor element is always housed in an airtight manner and the semiconductor element can be operated normally and stably for a long period of time.
【００１１】また本発明の半導体装置は、前記メタライ
ズ配線層を被覆する無機絶縁層を絶縁基体の材料と実質
的に同一の材料で形成することを特徴とするものであ
り、メタライズ配線層を被覆する無機絶縁層の材料と絶
縁基体の材料を実質的に同一とすると両者間に両者の熱
膨張係数の相異に起因する熱応力が殆ど発生せず、これ
によってメタライズ配線層を被覆する無機絶縁層を絶縁
基体に極めて強固に被着させることが可能となる。Further, in the semiconductor device according to the present invention, the inorganic insulating layer covering the metallized wiring layer is formed of substantially the same material as the material of the insulating base. If the material of the inorganic insulating layer and the material of the insulating substrate are substantially the same, thermal stress due to the difference in the thermal expansion coefficient between the two hardly occurs, and thereby the inorganic insulating covering the metallized wiring layer The layer can be very firmly applied to the insulating substrate.
【００１２】[0012]
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。Next, the present invention will be described in detail with reference to the accompanying drawings.
【００１３】図１は、本発明の半導体装置の一実施例を
示し、１は絶縁基体、２は外部リード端子、３は半導体
素子である。FIG. 1 shows an embodiment of a semiconductor device according to the present invention, wherein 1 is an insulating base, 2 is an external lead terminal, and 3 is a semiconductor element.
【００１４】前記絶縁基体１は、その上面中央部に半導
体素子３が搭載される半導体素子搭載部１ａを有してお
り、該半導体素子搭載部１ａには半導体素子３がロウ
材、ガラス、樹脂等の接着剤を介して接着固定される。The insulating base 1 has a semiconductor element mounting portion 1a in which a semiconductor element 3 is mounted at the center of the upper surface, and the semiconductor element 3 is provided with a brazing material, glass, resin, or the like. Is fixed by means of an adhesive such as
【００１５】前記絶縁基体１は、酸化アルミニウム質焼
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミックス焼結体等の電気
絶縁材料から成り、例えば酸化アルミニウム質焼結体か
ら成る場合には、酸化アルミニウム、酸化珪素、酸化カ
ルシウム、酸化マグネシウム等の原料粉末に適当なバイ
ンダー、溶剤を添加混合して泥漿状のセラミックスラリ
ーとなすとともに該セラミックスラリーを従来周知のド
クターブレード法やカレンダーロール法等のシート成形
技術を採用してシート状となすことによってセラミック
グリーンシートを得、しかる後、前記セラミックグリー
ンシートを切断加工や打ち抜き加工により適当な形状と
するとともにこれを必要に応じて複数枚積層し、最後に
前記セラミックグリーンシートを還元雰囲気中、約１６
００℃の温度で焼成することによって製作される。The insulating substrate 1 is made of an aluminum oxide sintered body, an aluminum nitride sintered body, a mullite sintered body,
It is made of an electrically insulating material such as a silicon carbide sintered body or a glass ceramic sintered body. For example, when it is made of an aluminum oxide sintered body, it is suitable for a raw material powder such as aluminum oxide, silicon oxide, calcium oxide, and magnesium oxide. A ceramic green sheet is formed by adding and mixing a suitable binder and a solvent to form a slurry-like ceramic slurry, and forming the ceramic slurry into a sheet by employing a sheet forming technique such as a conventionally known doctor blade method or calender roll method. After that, the ceramic green sheet is formed into an appropriate shape by cutting or punching, and a plurality of the green sheets are laminated as necessary. Finally, the ceramic green sheet is placed in a reducing atmosphere for about 16 hours.
It is manufactured by firing at a temperature of 00 ° C.
【００１６】また前記絶縁基体１は、その上面の半導体
素子搭載部１ａ周辺から外周部にかけて扇状に広がる多
数のメタライズ配線層４が被着形成されており、該メタ
ライズ配線層４の内端部４ａには半導体素子３の各電極
がボンディングワイヤー５を介して電気的に接続され、
またメタライズ配線層４の外端部４ｂには外部電気回路
と電気的に接続される外部リード端子２が取着されてい
る。The insulating substrate 1 has a large number of metallized wiring layers 4 spread in a fan shape from the periphery of the semiconductor element mounting portion 1a on the upper surface to the outer peripheral portion thereof, and the inner end 4a of the metallized wiring layer 4 is formed. , Each electrode of the semiconductor element 3 is electrically connected via a bonding wire 5,
An external lead terminal 2 electrically connected to an external electric circuit is attached to an outer end 4b of the metallized wiring layer 4.
【００１７】前記メタライズ配線層４は、タングステ
ン、モリブデン、マンガン等の高融点金属粉末から成
り、タングステン等の高融点金属粉末に適当なバインダ
ー、溶剤を添加混合して得た金属ペーストを絶縁基体１
となるセラミックグリーンシートに従来周知のスクリー
ン印刷法等の厚膜手法を採用して所定パターンに印刷塗
布しておき、これをセラミックグリーンシートと共に焼
成することによって絶縁基体１の半導体素子搭載部１ａ
周辺から上面外周部にかけて扇状に広がるよう被着形成
される。The metallized wiring layer 4 is made of a high melting point metal powder such as tungsten, molybdenum, manganese or the like.
The ceramic green sheet is printed and applied in a predetermined pattern by using a conventionally known thick film method such as a screen printing method, and is baked together with the ceramic green sheet to form a semiconductor element mounting portion 1a of the insulating base 1.
It is formed so as to spread in a fan shape from the periphery to the outer periphery of the upper surface.
【００１８】尚、前記メタライズ配線層４は、その露出
する表面にニッケル、金等の耐蝕性に優れ、且つワイヤ
ーボンディング性やロウ材との濡れ性に優れる金属をめ
っき法により１．０乃至２０．０μｍの厚みに鍍着させ
ておくと、メタライズ配線層４が酸化腐食するのを有効
に防止することができるとともにメタライズ配線層４と
ボンディングワイヤー５との接続及びメタライズ配線層
４と外部リード端子２との取着が容易、且つ強固なもの
となる。従って、前記メタライズ配線層４は、その露出
する表面にニッケル、金等の耐蝕性に優れ、且つワイヤ
ーボンディング性やロウ材との濡れ性に優れる金属をめ
っき法により１．０乃至２０．０μｍの厚みに鍍着させ
ておくことが好ましい。The metallized wiring layer 4 is coated with a metal having excellent corrosion resistance, such as nickel and gold, having excellent wire bonding properties and wettability with a brazing material by a plating method from 1.0 to 20 on the exposed surface. When the metallized wiring layer 4 is plated to a thickness of 0.0 μm, the metallized wiring layer 4 can be effectively prevented from being oxidized and corroded. 2 can be easily and firmly attached. Therefore, the metallized wiring layer 4 is formed by plating a metal having excellent corrosion resistance, such as nickel and gold, having excellent wire bonding properties and wettability with a brazing material on the exposed surface to a thickness of 1.0 to 20.0 μm by plating. It is preferable to be plated to a thickness.
【００１９】また、前記メタライズ配線層４は半導体素
子３の各電極が接続される内端部４ａ及び外部リード端
子２が取着される外端部４ｂを除く表面が無機絶縁層７
により被覆されており、これによって後述するメタライ
ズ配線層４が形成されている絶縁基体１をモールド樹脂
６で被覆した場合、表面に水分が吸着しているメタライ
ズ配線層４とモールド樹脂６との接触面積は極めて狭い
ものとなり、メタライズ配線層４とモールド樹脂６にリ
フロー時の熱が印加されてもメタライズ配線層４とモー
ルド樹脂６との間に剥離が発生すること及びモールド樹
脂６にクラックが発生することは殆どなく、その結果、
半導体素子３を常に気密に収容して半導体素子３を長期
間にわたり正常、且つ安定に作動させることが可能とな
る。The metallized wiring layer 4 has an inorganic insulating layer 7 except the inner end 4a to which each electrode of the semiconductor element 3 is connected and the outer end 4b to which the external lead terminal 2 is attached.
When the insulating substrate 1 on which the metallized wiring layer 4 to be described later is formed is coated with the mold resin 6, the contact between the metallized wiring layer 4 whose surface adsorbs moisture and the mold resin 6 is formed. The area is extremely small, and even if heat is applied to the metallized wiring layer 4 and the mold resin 6 during reflow, peeling occurs between the metallized wiring layer 4 and the mold resin 6 and cracks occur in the mold resin 6 Rarely, and as a result,
The semiconductor element 3 is always housed in an airtight manner, and the semiconductor element 3 can be operated normally and stably for a long period of time.
【００２０】尚、前記無機絶縁層７は、ガラスやセラミ
ックス等の無機絶縁材料から成り、例えば、セラミック
スから成る場合、酸化アルミニウム、酸化珪素、酸化カ
ルシウム、酸化マグネシウム等のセラミック原料粉末に
適当なバインダー、溶剤を添加混合してセラミック絶縁
ペーストを作り、これを上面に金属ペーストが所定パタ
ーンに印刷塗布された絶縁基体１となるセラミックグリ
ーンシート上に前記所定パターンに印刷された金属ペー
ストの一部を覆うようにして従来周知のスクリーン印刷
法等の厚膜手法により印刷塗布しておき、これをセラミ
ックグリーンシートと共に焼成することによってメタラ
イズ配線層４の内端部４ａ及び外端部４ｂを除く表面に
被着形成される。The inorganic insulating layer 7 is made of an inorganic insulating material such as glass or ceramics. For example, when the inorganic insulating layer 7 is made of ceramics, an appropriate binder for a ceramic raw material powder such as aluminum oxide, silicon oxide, calcium oxide and magnesium oxide is used. A ceramic insulating paste is prepared by adding and mixing a solvent, and a part of the metal paste printed in the predetermined pattern is formed on a ceramic green sheet serving as an insulating substrate 1 having a metal paste printed and applied in a predetermined pattern on the upper surface. It is printed and applied by a conventionally known thick film method such as a screen printing method so as to cover, and is baked together with a ceramic green sheet to thereby cover the surface of the metallized wiring layer 4 except for the inner end 4a and the outer end 4b. Is formed.
【００２１】また、前記無機絶縁層７は、絶縁基体１と
実質的に同一の材料で形成しておくと、該無機絶縁層７
の熱膨張係数が絶縁基体１の熱膨張係数と実質的に同一
のものとなり、その結果、リフロー時の熱や半導体素子
３の作動時に発生する熱等が絶縁基体１及び無機絶縁層
７に印加されても両者間には、熱膨張係数の相違に起因
する大きな熱応力が発生することはなく、これによって
無機絶縁層７を絶縁基体１に強固に被着させておくこと
ができる。従って、前記無機絶縁層７は、その材料を絶
縁基体１の材料と実質的に同一のもので形成しておくこ
とが好ましい。When the inorganic insulating layer 7 is formed of substantially the same material as the insulating base 1, the inorganic insulating layer 7
Has substantially the same coefficient of thermal expansion as that of the insulating substrate 1. As a result, heat during reflow or heat generated during operation of the semiconductor element 3 is applied to the insulating substrate 1 and the inorganic insulating layer 7. Even so, a large thermal stress due to the difference in thermal expansion coefficient does not occur between the two, so that the inorganic insulating layer 7 can be firmly adhered to the insulating base 1. Therefore, it is preferable that the material of the inorganic insulating layer 7 is substantially the same as the material of the insulating base 1.
【００２２】更に、前記メタライズ配線層４の外端部４
ｂには外部リード端子２が取着されており、該外部リー
ド端子２は、半導体素子３を外部電気回路に接続する作
用を為し、外部リード端子２を外部電気回路基板の配線
導体に接続することによって半導体素子３がメタライズ
配線層４及び外部リード端子２を介して外部電気回路に
電気的に接続されることとなる。Further, the outer end 4 of the metallized wiring layer 4
b, an external lead terminal 2 is attached. The external lead terminal 2 serves to connect the semiconductor element 3 to an external electric circuit, and connects the external lead terminal 2 to a wiring conductor of an external electric circuit board. As a result, the semiconductor element 3 is electrically connected to an external electric circuit via the metallized wiring layer 4 and the external lead terminals 2.
【００２３】前記外部リード端子２は、該外部リード端
子２の取着されるメタライズ配線層４が絶縁基体１の中
央部に位置する半導体素子搭載部１ａ周辺から上面外周
部にかけて扇状に広がっており、絶縁基体１の外周部に
おける線幅及び隣接するメタライズ配線層４間の間隔が
広いものとなっていることから、その線幅及び隣接間隔
を広いものとなすことができ、その結果、外部リード端
子２に外力が印加されたとしても該外部リード端子２に
大きな変形を発生させることはなく、隣接する外部リー
ド端子２間の電気的絶縁を維持しつつ外部リード端子２
を所定の外部電気回路に正確、且つ確実に電気的接続す
ることができる。The external lead terminal 2 has a metallized wiring layer 4 to which the external lead terminal 2 is attached spreads in a fan shape from the periphery of the semiconductor element mounting portion 1a located at the center of the insulating base 1 to the outer peripheral portion of the upper surface. Since the line width at the outer peripheral portion of the insulating base 1 and the space between the adjacent metallized wiring layers 4 are wide, the line width and the space between adjacent metallized wiring layers 4 can be widened. Even if an external force is applied to the terminal 2, the external lead terminal 2 does not undergo large deformation, and the external lead terminal 2 is maintained while maintaining electrical insulation between the adjacent external lead terminals 2.
Can be accurately and reliably electrically connected to a predetermined external electric circuit.
【００２４】尚、前記外部リード端子２は、銅を主成分
とする銅系合金や鉄を主成分とする鉄系合金等の金属か
ら成り、例えば銅を主成分とする銅系合金の薄板に適当
な打ち抜き加工やエッチング加工を施すことにより所定
の形状となすことによって製作される。The external lead terminal 2 is made of a metal such as a copper alloy containing copper as a main component or an iron alloy containing iron as a main component. It is manufactured by forming a predetermined shape by performing an appropriate punching process or an etching process.
【００２５】また前記外部リード端子２のメタライズ配
線層４への取着は、外部リード端子２をメタライズ配線
層４に金−錫−鉛−銀合金や金−錫−鉛−パラジウム合
金等のロウ材を介してロウ付けすることによって行われ
る。The external lead terminals 2 are attached to the metallized wiring layer 4 by attaching the external lead terminals 2 to the metallized wiring layer 4 using a brazing material such as a gold-tin-lead-silver alloy or a gold-tin-lead-palladium alloy. This is performed by brazing through a material.
【００２６】前記半導体素子３及び外部リード端子２が
搭載取着された絶縁基体１は、更に外部リード端子２の
一部を残してエポキシ樹脂等の樹脂から成るモールド樹
脂６によって被覆されており、半導体素子３を外気から
完全に遮断することによって最終製品としての半導体装
置となる。The insulating substrate 1 on which the semiconductor element 3 and the external lead terminals 2 are mounted is covered with a mold resin 6 made of a resin such as an epoxy resin except for a part of the external lead terminals 2. By completely shutting off the semiconductor element 3 from the outside air, a semiconductor device as a final product is obtained.
【００２７】前記絶縁基体１、半導体素子３及び外部リ
ード端子２のモールド樹脂６による被覆は、上面に半導
体素子３及び外部リード端子２が搭載取着された絶縁基
体１を所定のモールド金型内にセットするとともに該モ
ールド金型内にエポキシ樹脂等の樹脂から成るモールド
樹脂を注入し、しかる後、該注入したモールド樹脂を熱
硬化させることによって行われる。この場合、メタライ
ズ配線層４は半導体素子３の各電極が接続される内端部
４ａ及び外部リード端子２が取着される外端部４ｂを除
く表面が無機絶縁層７により被覆されており、水分が吸
着しているメタライズ配線層４とモールド樹脂６との接
触面積が極めて狭いことから、メタライズ配線層４とモ
ールド樹脂６にリフロー時の熱が印加されてもメタライ
ズ配線層４とモールド樹脂６の間には剥離が発生するこ
と及びモールド樹脂６にクラックが発生することは殆ど
なく、これによって半導体素子３を常にモールド樹脂６
内に気密に収容し、半導体素子３を長期間にわたり正
常、且つ安定に作動させることが可能となる。The insulating base 1, the semiconductor element 3 and the external lead terminals 2 are covered with the molding resin 6 by mounting the insulating base 1 on which the semiconductor element 3 and the external lead terminals 2 are mounted on a predetermined mold. The molding is performed by injecting a mold resin made of a resin such as an epoxy resin into the mold and then thermally curing the injected mold resin. In this case, the surface of the metallized wiring layer 4 excluding the inner end 4a to which each electrode of the semiconductor element 3 is connected and the outer end 4b to which the external lead terminal 2 is attached is covered with the inorganic insulating layer 7, Since the contact area between the metallized wiring layer 4 to which moisture is adsorbed and the mold resin 6 is extremely small, even if heat is applied to the metallized wiring layer 4 and the mold resin 6 during reflow, the metallized wiring layer 4 and the mold resin 6 are removed. Between the mold element 6 and the mold resin 6 hardly cracks.
The semiconductor element 3 can be normally and stably operated over a long period of time.
【００２８】かくして、本発明の半導体装置によれば、
外部リード端子２の一端を外部電気回路基板の配線導体
に間に半田材を挟んで載置するとともにこれを半田リフ
ローすることによって外部リード端子２が外部電気回路
基板に接続され、これにより内部に収容する半導体素子
３の各電極が外部リード端子２を介して外部電気回路に
接続されることとなる。Thus, according to the semiconductor device of the present invention,
One end of the external lead terminal 2 is placed on a wiring conductor of the external electric circuit board with a solder material interposed therebetween, and the external lead terminal 2 is connected to the external electric circuit board by reflow soldering. Each electrode of the semiconductor element 3 to be accommodated is connected to an external electric circuit via the external lead terminal 2.
【００２９】尚、本発明の半導体装置は、上述の実施例
に限定されるものではなく、本発明の要旨を逸脱しない
範囲であれば種々の変更は可能である。It should be noted that the semiconductor device of the present invention is not limited to the above-described embodiment, and various changes can be made without departing from the gist of the present invention.
【００３０】[0030]
【発明の効果】本発明の半導体装置によれば、セラミッ
クグリーンシートを焼成して成る絶縁基体の上面に形成
されている、セラミックグリーンシートに印刷塗布され
た金属ペーストを焼成して被着形成されたメタライズ配
線層の半導体素子の電極が接続される内端部と外部リー
ド端子が取着される外端部とを除く表面を、金属ペース
トが印刷塗布されたセラミックグリーンシートに印刷塗
布されたセラミック絶縁ペーストを焼成して被着形成さ
れた無機絶縁層により被覆し、表面に水分が吸着してい
るメタライズ配線層とモールド樹脂との接触面積を極め
て狭いものとしたことから、メタライズ配線層とモール
ド樹脂にリフロー時の熱が印加されてもメタライズ配線
層とモールド樹脂との間には剥離が発生すること及びモ
ールド樹脂にクラックが発生することは殆どなく、これ
によって半導体素子を常に気密に収容して半導体素子を
長期間にわたり正常、且つ安定に作動させることが可能
となる。According to the semiconductor device of the present invention, the metal paste printed on the ceramic green sheet and formed on the upper surface of the insulating substrate formed by firing the ceramic green sheet is applied by firing. The surface of the metallized wiring layer excluding the inner end to which the electrode of the semiconductor element is connected and the outer end to which the external lead terminals are attached are ceramic-printed on a ceramic green sheet coated with a metal paste. The insulating paste is covered with an inorganic insulating layer formed by firing and the contact area between the metallized wiring layer and the mold resin, on which moisture is adsorbed, is extremely small. Even if heat during reflow is applied to the resin, peeling occurs between the metallized wiring layer and the mold resin, and It is hardly click occurs, thereby successfully semiconductor element is accommodated in a constantly airtight semiconductor device for a long period of time, it is possible to stably operate.
【００３１】また本発明の半導体装置は、前記メタライ
ズ配線層を被覆する無機絶縁層の材料をを絶縁基体の材
料と実質的に同一としておくと無機絶縁層と絶縁基体の
間に両者の熱膨張係数の相異に起因する熱応力が発生す
ることは殆どなく、これによってメタライズ配線層を被
覆する無機絶縁層を絶縁基体に極めて強固に被着させる
ことが可能となる。In the semiconductor device according to the present invention, when the material of the inorganic insulating layer covering the metallized wiring layer is made substantially the same as the material of the insulating base, the thermal expansion between the inorganic insulating layer and the insulating base can be prevented. There is almost no thermal stress caused by the difference in the coefficients, which makes it possible to very firmly adhere the inorganic insulating layer covering the metallized wiring layer to the insulating base.
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明の半導体装置の一実施の形態を示す断面
図である。FIG. 1 is a cross-sectional view illustrating one embodiment of a semiconductor device of the present invention.
１・・・・・・絶縁基体 １ａ・・・・・半導体素子搭載部 ２・・・・・・外部リード端子 ３・・・・・・半導体素子 ４・・・・・・メタライズ配線層 ４ａ・・・・・メタライズ配線層の内端部 ４ｂ・・・・・メタライズ配線層の外端部 ６・・・・・・モールド樹脂 ７・・・・・・無機絶縁層 DESCRIPTION OF SYMBOLS 1 ... Insulating base 1a ... Semiconductor element mounting part 2 ... External lead terminal 3 ... Semiconductor element 4 ... Metallized wiring layer 4a ... Inner end 4b of metallized wiring layer 4b... Outer end of metallized wiring layer 6 Mold resin 7 Inorganic insulating layer
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/50 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 23/12 H01L 23/50
Claims (2)
り、上面中央部に半導体素子が搭載される半導体素子搭
載部及び該半導体素子搭載部周辺から上面外周部にかけ
て扇状に導出する、前記セラミックグリーンシートに印
刷塗布された金属ペーストを焼成して被着形成された複
数個のメタライズ配線層を有する絶縁基体と、前記絶縁
基体の半導体素子搭載部に搭載され、電極が前記メタラ
イズ配線層の内端部に接続されている半導体素子と、前
記メタライズ配線層の外端部に取着され、半導体素子を
外部電気回路に接続する複数個の外部リード端子と、前
記絶縁基体、半導体素子及び外部リード端子の一部を被
覆するモールド樹脂とから成る半導体装置であって、前
記メタライズ配線層の半導体素子の電極が接続されてい
る内端部と外部リード端子が取着されている外端部とを
除く表面が、前記金属ペーストが印刷塗布された前記セ
ラミックグリーンシートに印刷塗布されたセラミック絶
縁ペーストを焼成して被着形成された無機絶縁層により
被覆されていることを特徴とする半導体装置。1. A ceramic green sheet formed by firing.
A ceramic element mounting portion on which a semiconductor element is mounted in the center of the upper surface, and a fan-shaped lead from the periphery of the semiconductor element mounting portion to the outer peripheral portion of the upper surface.
An insulating base having a plurality of metallized wiring layers formed by sintering a metal paste applied by printing and a metallized wiring layer, and an electrode mounted on a semiconductor element mounting portion of the insulating base, wherein an electrode is provided on the metallized wiring layer. A semiconductor element connected to the inner end of the metallized wiring layer, a plurality of external lead terminals attached to the outer end of the metallized wiring layer and connecting the semiconductor element to an external electric circuit, the insulating base, the semiconductor element and A semiconductor device comprising a mold resin covering a part of an external lead terminal, wherein an inner end of the metallized wiring layer to which an electrode of a semiconductor element is connected and an outer end to which an external lead terminal is attached. The surface except for the metal paste is printed and coated with the metal paste.
Ceramic ceramic printed and coated on lamic green sheets
A semiconductor device, wherein the semiconductor device is covered with an inorganic insulating layer formed by firing an edge paste .
層が、前記絶縁基体を形成する材料と実質的に同一の材
料から成っていることを特徴とする請求項１に記載の半
導体装置。2. The semiconductor device according to claim 1, wherein the inorganic insulating layer covering the metallized wiring layer is made of substantially the same material as the material forming the insulating base.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33517095A JP3281778B2 (en) | 1995-12-22 | 1995-12-22 | Semiconductor device |
| US08/878,672 US5760466A (en) | 1995-04-20 | 1997-06-20 | Semiconductor device having improved heat resistance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33517095A JP3281778B2 (en) | 1995-12-22 | 1995-12-22 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181214A JPH09181214A (en) | 1997-07-11 |
| JP3281778B2 true JP3281778B2 (en) | 2002-05-13 |
Family
ID=18285546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33517095A Expired - Fee Related JP3281778B2 (en) | 1995-04-20 | 1995-12-22 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3281778B2 (en) |
-
1995
- 1995-12-22 JP JP33517095A patent/JP3281778B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09181214A (en) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760466A (en) | Semiconductor device having improved heat resistance | |
| JP3281778B2 (en) | Semiconductor device | |
| JP4671511B2 (en) | Wiring board manufacturing method | |
| JP3441194B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3279844B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3359521B2 (en) | Method for manufacturing semiconductor device | |
| JP3350269B2 (en) | Semiconductor device | |
| JP3279846B2 (en) | Method for manufacturing semiconductor device | |
| JP3940589B2 (en) | Manufacturing method of ceramic wiring board | |
| JP3215006B2 (en) | Semiconductor device | |
| JP3801935B2 (en) | Electronic component mounting board | |
| JP4089958B2 (en) | Multiple wiring board | |
| JP2746813B2 (en) | Package for storing semiconductor elements | |
| JP2784129B2 (en) | Package for storing semiconductor elements | |
| JP3181008B2 (en) | Semiconductor device | |
| JP2004119909A (en) | Wiring board | |
| JPH08162589A (en) | Semiconductor device | |
| JP2828578B2 (en) | Semiconductor device | |
| JP4557461B2 (en) | Wiring board | |
| JP2515672Y2 (en) | Package for storing semiconductor devices | |
| JP2003078237A (en) | Ceramic wiring board | |
| JP3420362B2 (en) | Semiconductor device mounting structure | |
| JP2003068932A (en) | Wiring board | |
| JPH09223755A (en) | Package for storing semiconductor element | |
| JPH08335648A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |