JPH079964B2 - Hybrid integrated circuit device - Google Patents
Hybrid integrated circuit deviceInfo
- Publication number
- JPH079964B2 JPH079964B2 JP4001890A JP4001890A JPH079964B2 JP H079964 B2 JPH079964 B2 JP H079964B2 JP 4001890 A JP4001890 A JP 4001890A JP 4001890 A JP4001890 A JP 4001890A JP H079964 B2 JPH079964 B2 JP H079964B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- microcomputer chip
- microcomputer
- chip
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路基板にチップ型のEPROM内蔵マイクロ
コンピュータを実装してなるEPROM内蔵マイクロコンピ
ュータ搭載型の混成集積回路装置に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to an EPROM-embedded microcomputer-mounted hybrid integrated circuit device in which a chip-type EPROM-embedded microcomputer is mounted on an integrated circuit substrate.
（ロ）従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M内蔵のマイクロコンピュータ素子は各種電子機器に好
んで用いられている。このEPROM内蔵マイクロコンピュ
ータは、制御用あるいは駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されている。各種電子
機器で小型軽量化が要求される機器は、チップ・オン・
ボードと称される技法によってプリント配線板に半導体
集積回路（IC）チップが直接搭載され、所要の配線が施
された後この配線部分を含んで前記ICチップが合成樹脂
によって被覆され、極めて小型軽量化が達成されてい
る。(B) Conventional technology EPRO with a UV irradiation window that can erase and rewrite memory information that has already been written by UV irradiation.
Microcomputer devices with a built-in M are preferably used in various electronic devices. Most of the EPROM built-in microcomputer is currently mounted on a printed wiring board together with a control or driving integrated circuit. For various electronic devices, which are required to be small and light,
A semiconductor integrated circuit (IC) chip is directly mounted on a printed wiring board by a technique called board, and after the required wiring is made, the IC chip including this wiring part is covered with synthetic resin, which is extremely small and lightweight. Has been achieved.
斯る従来のEPROM内蔵マイクロコンピュータの実装構造
を第13図に従って説明すると、第11図は従来のEPROM内
蔵マイクロコンピュータの一部断面を有する斜視図であ
って、主表面上に導電性配線パターン（41）が形成され
たガラス・エポキシ樹脂などから構成された絶縁性基板
（42）のスルーホール（43）にサーディップ型パッケー
ジに組込まれたEPROM内蔵マイクロコンピュータ（44）
が搭載されている。このEPROM内蔵マイクロコンピュー
タ（44）はヘッダー（45）およびキャップ（46）を有
し、前記ヘッダー（45）はセラミック基材（47）に外部
導出リード（48）か低融点ガラス材で接着されている。
またこのヘッダー（45）はガラスに金粉が多量に混入し
たいわゆる金ペーストを焼結した素子搭載部（50）が前
記低融点ガラス材上あるいはセラミック基材（47）上に
接着されており、この素子搭載部（50）にEPROM内蔵マ
イクロコンピュータチップ（51）が装着され、このチッ
プ（51）の電極と前記外部導出リード（48）とが金属細
線（52）によって接続されている。このキャップ（46）
は低融点ガラスによってヘッダー（45）に配置されたEP
ROM内蔵マイクロコンピュータチップ（51）を密封して
いる。この様にEPROM内蔵マイクロコンピュータチップ
（51）を密封したEPROM内蔵マイクロコンピュータ（4
4）は、前記絶縁性基板（42）のスルーホール（43）に
外部導出リード（48）を挿通させ半田によって固定され
る。このスルーホール（43）は導電性配線パターン（4
1）によって所要の配線引回しが施され、前記絶縁性基
板の端部に設けられた雄型コネクタ端子部（55）から図
示しない雌型コネクタへと接続される。A mounting structure of such a conventional microcomputer with built-in EPROM will be described with reference to FIG. 13. FIG. 11 is a perspective view showing a partial cross section of the conventional microcomputer with built-in EPROM, in which a conductive wiring pattern ( Microcomputer (44) with built-in EPROM embedded in a sardip type package in a through hole (43) of an insulating substrate (42) made of glass epoxy resin etc.
Is installed. The EPROM built-in microcomputer (44) has a header (45) and a cap (46), and the header (45) is bonded to a ceramic base material (47) by an external lead (48) or a low melting point glass material. There is.
Further, in this header (45), an element mounting portion (50) obtained by sintering a so-called gold paste in which a large amount of gold powder is mixed in glass is adhered onto the low melting point glass material or the ceramic base material (47). An EPROM built-in microcomputer chip (51) is mounted on the element mounting portion (50), and the electrodes of the chip (51) and the external lead-outs (48) are connected by a thin metal wire (52). This Cap (46)
EP placed in header (45) by low melting glass
The ROM built-in microcomputer chip (51) is sealed. In this way, a microcomputer chip (4) with a built-in EPROM in which the microcomputer chip (51) with a built-in EPROM is sealed
The external lead (48) is inserted into the through hole (43) of the insulating substrate (42) and is fixed by soldering. This through hole (43) has a conductive wiring pattern (4
By 1), required wiring is routed, and the male connector terminal portion (55) provided at the end of the insulating substrate is connected to a female connector (not shown).
さて、斯る従来のEPROM内蔵マイクロコンピュータ素子
の実装構造は、EPROM内蔵マイクロコンピュータチップ
（51）に比べパッケージ外形が極めて大きく、平面占有
率もさることながら三次元、つまり高さもチップの高さ
の数倍となり、薄型化に極めて不利である。更にスルー
ホール（43）に外部導出リードを挿通した後、半田など
で固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM内蔵マイクロ
コンピュータ素子を一旦パッケージに組立てることであ
る。Now, in the conventional mounting structure of the microcomputer element with built-in EPROM, the package outer shape is much larger than that of the microcomputer chip (51) with built-in EPROM, and the plane occupation ratio is also three-dimensional, that is, the height of the chip is small. It is several times, which is extremely disadvantageous for thinning. Furthermore, it is necessary to fix the lead-out lead through the through-hole (43) with solder or the like. A further major drawback to be noted is that the EPROM-embedded microcomputer device is once assembled in a package prior to mounting on an insulating substrate.
ここではサーディップパッケージタイプのEPROM内蔵マ
イクロコンピュータ素子について述べたが樹脂封止型パ
ッケージについても上述した問題は発生する。Although the cerdip package type microcomputer device with a built-in EPROM has been described here, the above-mentioned problems also occur in the resin-sealed package.
斯る問題を解決するために第12図に示した実装構造が既
に使用されている。The mounting structure shown in FIG. 12 has already been used to solve such a problem.
以下に第12図に示したEPROM内蔵マイクロコンピュータ
実装構造について説明する。The EPROM built-in microcomputer mounting structure shown in FIG. 12 will be described below.
主表面（60a）に導電性配線パターン（60b）が形成され
たガラス・エポキシ樹脂板などの絶縁性基板（60）上に
は、EPROM内蔵マイクロコンピュータチップ（61）を載
置するチップ搭載エリア（60c）を有し、前記配線パタ
ーン（60b）は、このエリア近傍から主表面（60a）上を
引回されて図示しない雄型コネクタ端子部に接続されて
いる。前記エリア（60c）には、EPROM内蔵マイクロコン
ピュータチップ（61）が搭載され、このチップ（61）の
表面電極と前記配線パターン（60b）とが金属細線（6
2）により接続されている。勿論金属細線（62）の１本
は前記チップ（61）のサブストレートと接続する為に、
このチップ（61）が搭載された配線パターン（60b）と
ワイヤリングされている。On the insulating substrate (60) such as a glass / epoxy resin plate with the conductive wiring pattern (60b) formed on the main surface (60a), the chip mounting area () for mounting the EPROM built-in microcomputer chip (61) 60c), and the wiring pattern (60b) is routed from the vicinity of this area on the main surface (60a) and connected to a male connector terminal portion (not shown). A microcomputer chip (61) with a built-in EPROM is mounted in the area (60c), and the surface electrode of the chip (61) and the wiring pattern (60b) are formed by a thin metal wire (6).
Connected by 2). Of course, one of the thin metal wires (62) is connected to the substrate of the chip (61),
The chip (61) is wired with the wiring pattern (60b) mounted thereon.
上述した様にEPROM内蔵マイクロコンピュータチップを
直接基板上に搭載することが既に周知技術として知られ
ている。It is already known as a well-known technique to mount the EPROM-embedded microcomputer chip directly on the substrate as described above.
（ハ）発明が解決しようとする課題 第12図で示したEPROM内蔵マイクロコンピュータ実装構
造ではEPROM内蔵マイクロコンピュータのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM内蔵マイクロコンピュータ自体
の小型化である。即ち、第12図からは明らかにされてい
ないがEPROM内蔵マイクロコンピュータの周辺に固着さ
れているその周辺回路素子はディスクリート等の電子部
品で構成されているために、EPROM内蔵マイクロコンピ
ュータを搭載したプリント基板用の集積回路としてのシ
ステム全体を見た場合何んら小型化とはならず従来通り
プリント基板の大型化、即ちシステム全体が大型化にな
る問題がある。(C) Problems to be Solved by the Invention It goes without saying that the EPROM built-in microcomputer mounting structure shown in FIG. 12 is die-bonded because the chip of the EPROM built-in microcomputer chip is die-bonded onto the printed circuit board. Absent. However, the miniaturization referred to here is only miniaturization of the EPROM built-in microcomputer itself. That is, although not clearly shown in FIG. 12, since the peripheral circuit elements fixed to the periphery of the EPROM built-in microcomputer are composed of electronic components such as discretes, a printout mounted with the EPROM built-in microcomputer is provided. When looking at the entire system as an integrated circuit for a board, there is a problem that the size is not reduced at all and the printed circuit board is increased in size as in the past, that is, the size of the entire system is increased.
また、第11図に示した実装構造においても第12図と同様
にEPROM内蔵マイクロコンピュータの周辺の回路、即ちL
SI,IC等の回路素子がディスクリート等の電子部品で構
成されているため、プリント基板の大型化、即ちシステ
ム全体が大型化となりユーザが要求される軽薄短小のEP
ROM内蔵マイクロコンピュータ搭載の集積回路を提供す
ることができない大きな問題がある。Also in the mounting structure shown in FIG. 11, the peripheral circuit of the EPROM built-in microcomputer, that is, L
Since circuit elements such as SI and IC are composed of electronic components such as discretes, the printed circuit board becomes large, that is, the entire system becomes large, and the light, thin, short, and small EP required by users.
There is a big problem that it is not possible to provide an integrated circuit equipped with a microcomputer with built-in ROM.
更に第11図および第12図で示したEPROM内蔵マイクロコ
ンピュータ実装構造では、上述した様にシステム全体が
大型化になると共にEPROM内蔵マイクロコンピュータお
よびその周辺の回路素子を互いに接続する導電パターン
が露出されているため信頼性が低下する問題がある。Furthermore, in the EPROM built-in microcomputer mounting structure shown in FIG. 11 and FIG. 12, as described above, the entire system becomes large and the conductive patterns for connecting the EPROM built-in microcomputer and the peripheral circuit elements to each other are exposed. Therefore, there is a problem that reliability is lowered.
更に第11図および第12図で示したEPROM内蔵マイクロコ
ンピュータ実装構造ではEPROM内蔵マイクロコンピュー
タと、その周辺のIC,LSI等の回路素子が露出されている
ため、基板上面に凹凸が生じて取扱いにくく作業性が低
下する問題がある。Furthermore, in the EPROM built-in microcomputer mounting structure shown in FIG. 11 and FIG. 12, the EPROM built-in microcomputer and the peripheral circuit elements such as IC and LSI are exposed. There is a problem of reduced workability.
（ニ）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板上にEPROM内蔵マイクロコンピュータチップを搭載す
ると共にそのEPROM内蔵マイクロコンピュータチップと
接続されるその周辺の回路素子を基板上に搭載し、且
つ、ケース材と基板とで形成された封止空間にEPROM内
蔵マイクロコンピュータチップと関連する周辺の回路素
子全てが密封封止されEPROM内蔵マイクロコンピュータ
チップのみがケース材の周辺の所定位置より突出した基
板上に設けられた構造を有することを特徴とする。(D) Means for Solving the Problems The present invention has been made in view of the above-described problems, and has an EPROM-embedded microcomputer chip mounted on a substrate and its periphery connected to the EPROM-embedded microcomputer chip. The circuit element of is mounted on the substrate, and the peripheral circuit element related to the EPROM built-in microcomputer chip and all the peripheral circuit elements are hermetically sealed in the sealed space formed by the case material and the substrate. It is characterized by having a structure provided on a substrate protruding from a predetermined position around the case material.
従ってEPROM内蔵マイクロコンピュータチップを搭載し
た混成集積回路を極めて小型化に行える。Therefore, a hybrid integrated circuit equipped with a microcomputer chip with built-in EPROM can be extremely miniaturized.
（ホ）作用 この様に本発明に依れば、ケース材の周辺に拡張した基
板上にEPROM内蔵マイクロコンピュータチップを接続し
ているのでEPROM内蔵マイクロコンピュータチップの載
置位置をケース材の周辺の任意に設定できるので、内蔵
される周辺回路素子のEPROM内蔵マイクロコンピュータ
チップともっとも関連深い回路素子との電気的接続を考
慮して、効率良くEPROM内蔵マイクロコンピュータチッ
プともっとも関連深い回路素子とを接続することがで
き、信号線即ち導電路の引回し線を不要にすることがで
きる。(E) Action As described above, according to the present invention, since the microcomputer chip with the built-in EPROM is connected to the substrate extended around the case material, the mounting position of the microcomputer chip with the built-in EPROM can be changed to the peripheral position of the case material. Since it can be set arbitrarily, the EPROM built-in microcomputer chip and the circuit element most closely related to each other are efficiently connected in consideration of the electrical connection between the built-in peripheral circuit element EPROM built-in microcomputer chip and the most related circuit element. It is possible to eliminate the need for a signal line, that is, a wiring line of a conductive path.
更にEPROM内蔵マイクロコンピュータチップの隣接する
基板の周辺にもっとも関連の深い回路素子を配置でき、
EPROM内蔵マイクロコンピュータチップともっとも関連
深い回路素子とのデータのやりとりを行うデータ線を最
短距離あるいは最小距離で実現でき、データ線の引回し
による実装密度のロスを最小限に抑制することになり、
高密度の実装が行える。Furthermore, the most closely related circuit elements can be placed around the adjacent substrate of the EPROM built-in microcomputer chip,
A data line for exchanging data with the circuit element most closely related to the EPROM built-in microcomputer chip can be realized with the shortest distance or the minimum distance, and the loss of the mounting density due to the routing of the data line can be minimized.
High-density mounting is possible.
更に本発明ではEPROM内蔵マイクロコンピュータチップ
以外の全ての素子がチップ状で且つケース材と基板で形
成された封止空間内に収納されるため小型化でしかも取
り扱い性の優れた混成集積回路装置を提供することがで
きる。Further, in the present invention, all elements other than the EPROM built-in microcomputer chip are housed in a chip-like shape and are housed in the sealed space formed by the case material and the substrate, so that a hybrid integrated circuit device that is compact and easy to handle is provided. Can be provided.
（ヘ）実施例 以下に第１図乃至第10図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。(F) Embodiment A hybrid integrated circuit device according to the present invention will be described below in detail with reference to the embodiments shown in FIGS. 1 to 10.
第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられインバータエ
アコン等の幅広いインバータモータの分野で機能を独立
して有する集積回路として用いられる。1 and 2 show a hybrid integrated circuit device (1) according to an embodiment of the present invention. This hybrid integrated circuit device (1) is used as an independent electronic component and is used as an integrated circuit having independent functions in the field of a wide range of inverter motors such as an inverter air conditioner.
この混成集積回路装置（１）は第１図および第２図に示
す様に、集積回路基板（２）と、集積回路基板（２）上
に形成された所望形状の導電路（３）と、ケース材
（８）より突出した突出基板（2a）上の導電路（３）と
接続され樹脂モールドされたEPROM内蔵マイクロコンピ
ュータチップ（４）（以下EPマイコンチップという）
と、EPマイコンチップ（４）からデータを供給され且つ
基板（２）上の導電路（３）と接続されたその周辺回路
素子（６）と、基板（２）に一体化され且つ突出基板
（2a）を露出するケース材（８）とをから構成されてい
る。As shown in FIGS. 1 and 2, the hybrid integrated circuit device (1) includes an integrated circuit board (2), a conductive path (3) having a desired shape formed on the integrated circuit board (2), Microcomputer chip (4) with built-in EPROM, which is connected to the conductive path (3) on the protruding substrate (2a) protruding from the case material (8) and is resin-molded (hereinafter referred to as EP microcomputer chip)
And its peripheral circuit element (6) supplied with data from the EP microcomputer chip (4) and connected to the conductive path (3) on the substrate (2), and integrated with the substrate (2) and protruding substrate ( It is composed of a case material (8) exposing the 2a).
集積回路基板（２）はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。A hard substrate made of ceramics, glass epoxy, metal, or the like is used as the integrated circuit substrate (2), and in this embodiment, a metal substrate excellent in heat dissipation and mechanical strength is used.
金属基板としては例えば0.5〜1.0mm厚のアルミニウム基
板を用いる。その基板（２）の表面には第４図に示す如
く、周知の陽極酸化により酸化アルミニウム膜（９）
（アルマイト層）が形成され、その一主面側に10〜70μ
厚のエポキシあるいはポリイミド等の絶縁樹脂層（10）
が貼着される。更に絶縁樹脂層（10）上には10〜70μ厚
の銅箔（11）が絶縁樹脂層（10）と同時にローラーある
いはホットプレス等の手段により貼着されている。As the metal substrate, for example, an aluminum substrate having a thickness of 0.5 to 1.0 mm is used. As shown in FIG. 4, an aluminum oxide film (9) is formed on the surface of the substrate (2) by known anodic oxidation.
(Alumite layer) is formed, 10-70μ on one main surface side
Insulating resin layer such as thick epoxy or polyimide (10)
Is attached. Furthermore, a copper foil (11) having a thickness of 10 to 70 μm is adhered to the insulating resin layer (10) at the same time as the insulating resin layer (10) by means such as a roller or a hot press.
基板（２）の一主面上に設けられた銅箔（11）表面上に
はスクリーン印刷によって所望形状の導電路を露出して
レジストでマスクされ、貴金属（金、銀、白金）メッキ
層が銅箔（11）表面にメッキされる。然る後、レジスト
を除去して貴金属メッキ層をマスクとして銅箔（11）の
エッチングを行い所望の導電路（３）が形成される。こ
こでスクリーン印刷による導電路（３）の細さは0.5mm
が限界であるため、極細配線パターンを必要とするとき
は周知の写真蝕刻技術に依り約２μまでの極細導電路
（３）の形成が可能となる。On the surface of the copper foil (11) provided on one main surface of the substrate (2), a conductive path of a desired shape is exposed by screen printing and masked with a resist, and a noble metal (gold, silver, platinum) plating layer is formed. The surface of the copper foil (11) is plated. Then, the resist is removed and the copper foil (11) is etched using the noble metal plating layer as a mask to form a desired conductive path (3). Here, the fineness of the conductive path (3) by screen printing is 0.5 mm.
Therefore, when a very fine wiring pattern is required, it is possible to form a very fine conductive path (3) of up to about 2 μ by the well-known photo-etching technique.
突出基板（2a）の導電路（３）上の所定の位置にはEPマ
イコンチップ（４）が搭載され、そのEPマイコンチップ
（４）の近傍にはEPマイコンチップ（４）からデータを
供給されるもっとも関連深い回路素子（６）が搭載され
導電路（３）と接続されている。導電路（３）は基板
（２）の略全面に延在形成され、基板（２）の周端部に
延在される導電路（３）の先端部はリード固着パッドが
形成され、そのパッドには外部リード端子（12）が固着
されている。その外部リード（12）は取付け基板に取付
けるために略直角に折曲げ形成されている。An EP microcomputer chip (4) is mounted at a predetermined position on the conductive path (3) of the protruding substrate (2a), and data is supplied from the EP microcomputer chip (4) in the vicinity of the EP microcomputer chip (4). The most closely related circuit element (6) is mounted and connected to the conductive path (3). The conductive path (3) is formed to extend over substantially the entire surface of the substrate (2), and a lead fixing pad is formed at the tip of the conductive path (3) extending to the peripheral end of the substrate (2). An external lead terminal (12) is fixed to the. The external lead (12) is bent and formed at a substantially right angle for mounting on the mounting substrate.
EPマイコンチップ（４）は周知の如く、プログラムプロ
セッサ（CPU）を中心にプログラムメモリにRAM,EPROM,
周辺装置に入出力インターフェイスを組合せている素子
である。EPマイコンチップ（４）は市販されているもの
であり、ここではEPマイコンチップ（４）の説明を省略
する。As is well known, the EP microcomputer chip (4) is mainly composed of a program processor (CPU), a program memory such as RAM, EPROM,
It is an element that combines a peripheral device with an input / output interface. Since the EP microcomputer chip (4) is commercially available, the description of the EP microcomputer chip (4) is omitted here.
EPマイコンチップ（６）のプログラム・データを選択し
て供給されるその周辺回路素子（６）のIC、トランジス
タ、チップ抵抗およびチップコンデンサー等はチップ状
態で所望の導電路（３）上に半田付けあるいはAgペース
ト等のろう材によって付着され、それらの回路素子
（６）は近傍の導電路（３）にボンディングされてい
る。更に導電路（３）間にはスクリーン印刷によるカー
ボン抵抗体およびニッケルメッキによるニッケルメッキ
抵抗体が夫々抵抗素子として形成されている。The IC, transistor, chip resistor, chip capacitor, etc. of the peripheral circuit element (6) which is supplied by selecting the program data of the EP microcomputer chip (6) are soldered on the desired conductive path (3) in a chip state. Alternatively, they are attached by a brazing material such as Ag paste, and their circuit elements (6) are bonded to the nearby conductive paths (3). Further, a carbon resistor formed by screen printing and a nickel plated resistor formed by nickel plating are formed as resistance elements between the conductive paths (3).
一方、ケース材（８）は絶縁部材としての熱可塑性樹脂
から形成され、基板（２）と固着した際空間部が形成さ
れる様に箱状に形成されている。その箱状のケース材
（８）の周端部は基板（２）の略周端部に配置されて接
着性を有したシール剤（Ｊシート：商品名）によって基
板（２）と強固に固着一体化される。この結果、基板
（２）とケース材（８）間に所定の封止空間部（14）が
形成されることになる。更に本実施例のケース材（８）
から突出基板（2a）が露出し、この突出基板（2a）はEP
マイコンチップ（４）が載置できる大きさに形成されて
いる。なおこの突出基板（2a）は基板（２）の４辺のど
の位置にも設けられることができ、EPマイコンチップ
（４）ともっとも関連深い回路素子（６）との関係でそ
の位置が決定される。On the other hand, the case member (8) is made of a thermoplastic resin as an insulating member, and is formed in a box shape so that a space is formed when it is fixed to the substrate (2). The peripheral edge of the box-shaped case material (8) is arranged substantially at the peripheral edge of the substrate (2) and firmly fixed to the substrate (2) by an adhesive sealant (J sheet: product name). Be integrated. As a result, a predetermined sealed space (14) is formed between the substrate (2) and the case material (8). Furthermore, the case material (8) of this embodiment
The protruding substrate (2a) is exposed from this, and this protruding substrate (2a) is EP
The size is such that the microcomputer chip (4) can be mounted. The protruding substrate (2a) can be provided at any position on the four sides of the substrate (2), and its position is determined by the relationship between the EP microcomputer chip (4) and the circuit element (6) that is most closely related. It
ケース材（８）から露出し突出基板（2a）上にはEPマイ
コンチップ（４）と固着接続される複数の導電路（３）
の一端が延在形成され、その導電路（３）の先端部にEP
マイコンチップ（４）が固着される。EPマイコンチップ
（４）が固着された導電路（３）の他端はEPマイコンチ
ップ（４）ともっとも関連する回路素子（６）の近傍に
効率よく引回しされチップ状のマイクロコンピュータ
（５）とボンディングワイヤで電気に接続される。A plurality of conductive paths (3) exposed from the case material (8) and fixedly connected to the EP microcomputer chip (4) on the protruding substrate (2a)
One end of is extended and formed at the tip of the conductive path (3).
The microcomputer chip (4) is fixed. The other end of the conductive path (3) to which the EP microcomputer chip (4) is fixed is efficiently routed to the vicinity of the circuit element (6) most related to the EP microcomputer chip (4), and the chip-shaped microcomputer (5) And is connected to electricity with a bonding wire.
ここでEPマイコンチップ（４）ともっとも関連深い回路
素子（６）との位置関係について述べる。EPマイコンチ
ップ（４）とチップ状の回路素子（６）とは多数本の導
電路（３）を介して接続されるため、その導電路（３）
の引回しを短くするためにEPマイコンチップ（４）とも
っとも関連深い回路素子（６）は夫々、隣接する位置か
あるいはできるだけ近傍に位置する様に配置される。従
ってEPマイコンチップ（４）ともっとも関連深い回路素
子（６）との導電路（３）の引回しは最短距離で形成で
き基板上の実装面積を有効に使用することができる。ま
た、EPマイコンチップ（４）とその近傍あるいは隣接し
た位置に配置されたチップ状の回路素子（６）は夫々の
近傍に延在された導電路（３）の先端部とワイヤ線によ
ってボンディング接続されEPマイコンチップ（４）と電
気的に接続される。Here, the positional relationship between the EP microcomputer chip (4) and the circuit element (6) which is most closely related will be described. Since the EP microcomputer chip (4) and the chip-shaped circuit element (6) are connected via a large number of conductive paths (3), the conductive paths (3)
The circuit elements (6) most closely related to the EP microcomputer chip (4) are arranged so as to be adjacent to each other or as close to each other as possible in order to shorten the routing. Therefore, the routing of the conductive path (3) between the EP microcomputer chip (4) and the circuit element (6) most closely related can be formed in the shortest distance, and the mounting area on the substrate can be effectively used. Further, the EP microcomputer chip (4) and the chip-shaped circuit element (6) arranged in the vicinity of or adjacent to the EP microcomputer chip (4) are connected to the tip end of the conductive path (3) extending in the vicinity thereof by wire bonding. And is electrically connected to the EP microcomputer chip (4).
EPマイコンチップは第１図および第２図から明らかな如
く、ケース材（８）より突出した突出基板（2a）上に搭
載される。突出基板（2a）上にはEPマイコンチップ
（４）とそのEPマイコンチップ（４）と近傍の導電路
（３）とを接続するワイヤ線が配置されることになる。As is apparent from FIGS. 1 and 2, the EP microcomputer chip is mounted on the protruding substrate (2a) protruding from the case material (8). On the projecting substrate (2a), an EP microcomputer chip (4) and a wire line for connecting the EP microcomputer chip (4) and the conductive path (3) in the vicinity are arranged.
更に突出基板（2a）上には１層以上の樹脂が被覆され、
EPマイコンチップ（４）およびワイヤ線がその樹脂層に
よって完全に被覆される。EPマイコンチップ（４）上に
直接被覆される第１層目の樹脂はEPマイコンチップ
（４）のデータを消去する際に紫外線を透過する必要が
あるために紫外線透過性樹脂（21a）が用いられる。紫
外線透過性樹脂（21a）は非芳香族系であれば限定され
ず、例えばメチル系シリコンゴムあるいはシリコンゲル
が用いられる。Furthermore, one or more layers of resin are coated on the protruding substrate (2a),
The EP microcomputer chip (4) and wire wires are completely covered by the resin layer. The first layer resin that is directly coated on the EP microcomputer chip (4) needs to transmit ultraviolet rays when erasing the data of the EP microcomputer chip (4), so the ultraviolet transparent resin (21a) is used. To be The ultraviolet-transparent resin (21a) is not limited as long as it is a non-aromatic resin, and for example, methyl silicon rubber or silicon gel is used.
本実施例では第１層目の樹脂層（21a）上に第２層目の
樹脂層（21b）が充填されている。第２層目の樹脂層は
第１層目とは異なりEPマイコンチップ（４）の誤消去を
防止するために紫外線を遮断する紫外線不透過性樹脂
（21b）が用いられる。この樹脂層（21b）は芳香環（ベ
ンゼン環）を含んだ樹脂であれば限定されず、例えばエ
ポキシ系あるいはポリイミド系の樹脂が用いられる。In this embodiment, the second resin layer (21b) is filled on the first resin layer (21a). Unlike the first layer, the second resin layer uses a UV impermeable resin (21b) that blocks UV rays in order to prevent erroneous erasing of the EP microcomputer chip (4). The resin layer (21b) is not limited as long as it is a resin containing an aromatic ring (benzene ring), and for example, an epoxy resin or a polyimide resin is used.
従ってEPマイコンチップ（４）だけが突出基板（2a）上
に搭載され且つ２層の樹脂で被覆され、その他の回路素
子（６）は基板（２）とケース材（８）とで形成される
封止空間（14）内に配置されることになる。Therefore, only the EP microcomputer chip (4) is mounted on the protruding substrate (2a) and covered with two layers of resin, and the other circuit elements (6) are formed by the substrate (2) and the case material (8). It will be arranged in the sealed space (14).
上述の如く、EPマイコンチップ（４）と接続される周辺
の回路素子（６）は基板（２）とケース材（８）で形成
された封止空間部（14）に配置する様に設定されてい
る。即ち、チップ状の電子部品および印刷抵抗、メッキ
抵抗等の抵抗素子の全ての素子が封止空間部（14）内に
設けられている。As described above, the peripheral circuit element (6) connected to the EP microcomputer chip (4) is set to be placed in the sealed space (14) formed by the substrate (2) and the case material (8). ing. That is, all elements such as chip-shaped electronic components and resistance elements such as printing resistors and plating resistors are provided in the sealing space (14).
本実施例でEPマイコンチップ（４）のデータ消去を行う
場合は紫外線不透過性樹脂（21b）を剥離して紫外線を
照射し、再書き込みをする場合はEPマイコンチップ
（４）上の紫外線透過性樹脂（21a）も剥してボンディ
ングされている近傍の導電路（３）にブローブ等の端子
を当接させ、書き込み装置よりデータを書き込む。この
とき、紫外線透過性樹脂（21a）を剥す場合、樹脂（21
a）はあまり接着力が強くないためにワイヤ線が切断す
ることはない。In this embodiment, when the data of the EP microcomputer chip (4) is erased, the ultraviolet ray opaque resin (21b) is peeled off and the ultraviolet rays are irradiated, and when the data is rewritten, the ultraviolet rays of the EP microcomputer chip (4) are transmitted. The conductive resin (21a) is also peeled off, and a terminal such as a probe is brought into contact with the conductive path (3) in the vicinity where it is bonded, and data is written by the writing device. At this time, when removing the ultraviolet transparent resin (21a),
In a), the wire is not cut because the adhesive strength is not so strong.
以下に本発明を用いたモータ駆動用のインバータの混成
集積回路装置の具体例を示す。A specific example of a hybrid integrated circuit device for an inverter for driving a motor according to the present invention will be shown below.
モータ駆動用インバータとは、一般的に直流電源から任
意の交流電源を作り、例えば三相モータの回転数を任意
にコントロールするものである。即ち、商用交流電源を
整流回路を用いて整流した直流電源を電源として用い
る。その入力直流電源をインバータ主回路と呼び、三相
ブリッジ構成されたスイッチ素子を用いて所定のコント
ロール信号のもとでチョッピングして疑似交流を負荷に
出力する。コントロール信号を変化させることにより出
力交流の電圧、周波数を可変にすることができモータの
回転数やトルクを可変に調整することができる。An inverter for driving a motor generally makes an arbitrary AC power supply from a DC power supply and arbitrarily controls the rotation speed of a three-phase motor, for example. That is, a DC power supply obtained by rectifying a commercial AC power supply using a rectifier circuit is used as a power supply. The input DC power supply is called an inverter main circuit, and chopping is performed under a predetermined control signal using a switching element having a three-phase bridge structure to output a pseudo AC to a load. By changing the control signal, the output AC voltage and frequency can be made variable, and the rotation speed and torque of the motor can be adjusted variably.
第４図に示したブロック図に基づいてモータ駆動用イン
バータを簡単に説明する。The motor driving inverter will be briefly described based on the block diagram shown in FIG.
第４図は集積回路基板（２）上にモータ駆動用インバー
タを搭載したときのブロック図である。FIG. 4 is a block diagram when a motor driving inverter is mounted on the integrated circuit board (2).
モータ駆動用インバータは、交流電源を入力し直流に変
換する整流回路（21）と、その整流回路（21）から出力
された直流電源を所定の間隔でチョッピングし負荷（モ
ータ）に疑似交流を供給するインバータ主回路（22）
と、インバータ主回路（22）を所定間隔でチョッピング
させる出力信号および他の装置の動作を行わせる出力信
号を供給するEPROM内蔵マイクロコンピュータ（４）
（以下EPマイコンチップと称する）と、EPマイコンチッ
プ（４）から出力された出力信号を所望に増幅させるバ
ッファ（23）と、バッファ（23）により増幅された信号
を電位の異なるベースアンプ（25）に伝達する第１のイ
ンターフェイス（24）と、第１のインターフェイス（2
4）から伝達された信号をインバータ主回路（22）に増
幅して供給するベースアンプ（25）と、整流回路（21）
からインバータ主回路（22）に供給される電流を検出す
ると共にインバータ主回路（22）の発熱を検出して第１
のインターフェイス（24）を介してEPマイコンチップ
（４）に所定の信号をフィードバックさせてインバータ
主回路（22）および周辺回路を保護する保護回路（26）
と、マイコン（４）に電位の異なる信号を入出力する第
２のインターフェイス（27）と、EPマイコンチップ
（４）から出力される出力信号を外部装置に供給するた
めに増幅させる出力バッファ（28）とから構成されてい
る。以下に上述した各構成について簡単に説明する。The motor drive inverter chops the rectifier circuit (21) that inputs AC power and converts it to DC, and the DC power output from the rectifier circuit (21) at specified intervals to supply pseudo AC to the load (motor). Inverter main circuit (22)
And an EPROM built-in microcomputer (4) for supplying an output signal for chopping the inverter main circuit (22) at predetermined intervals and an output signal for operating the other device.
(Hereinafter referred to as an EP microcomputer chip), a buffer (23) for amplifying an output signal output from the EP microcomputer chip (4) as desired, and a base amplifier (25) having a different potential for the signal amplified by the buffer (23). ) To the first interface (24) and the first interface (2
4) A base amplifier (25) that amplifies and supplies the signal transmitted from the inverter to the inverter main circuit (22), and a rectifier circuit (21)
The current supplied from the inverter to the inverter main circuit (22) is detected, and the heat generation of the inverter main circuit (22) is detected.
Circuit (26) for protecting the inverter main circuit (22) and peripheral circuits by feeding back a predetermined signal to the EP microcomputer chip (4) through the interface (24) of the
A second interface (27) for inputting and outputting signals having different potentials to the microcomputer (4), and an output buffer (28) for amplifying the output signal output from the EP microcomputer chip (4) to supply it to an external device. ) And is composed of. The respective configurations described above will be briefly described below.
先ず整流回路は周知のダイオードのブリッジ回路で構成
され、商用交流を直流に順変換するものである。本実施
例において、整流回路は基板上にチップ部品で構成され
ているが、整流回路のみを外付によって構成する場合も
使用目的によって発生するが本発明には何んら支障はな
い。First, the rectifier circuit is composed of a well-known diode bridge circuit, and is for converting commercial alternating current into direct current. In this embodiment, the rectifier circuit is composed of chip parts on the substrate, but when the rectifier circuit is externally attached, it may occur depending on the purpose of use, but the present invention does not cause any problems.
次にインバータ主回路（22）は第５図に示す如く、直列
接続された２個のスイッチング素子（22a）（トランジ
スタ、MOSFET、IGBT等）を夫々並列接続（ブリッジ接
続）されている。本実施例においてはトランジスタ素子
を用いて説明するものとする。以下に説明をつづける。
インバータ主回路（22）の夫々のトランジスタのコレク
タ−エミッタ間にはフライホイル用のダイオードが接続
されると共に夫々の直列接続された各トランジスタ間と
負荷とを結ぶための出力端子（U,V,W）が設けられてい
る。また、（22b）は入力用の入力端子である。Next, in the inverter main circuit (22), two switching elements (22a) connected in series (transistor, MOSFET, IGBT, etc.) are connected in parallel (bridge connection), as shown in FIG. In this embodiment, a transistor element will be used for description. The explanation is continued below.
A flywheel diode is connected between the collector and emitter of each transistor of the inverter main circuit (22), and output terminals (U, V, W) is provided. Further, (22b) is an input terminal for input.
次にEPマイコンチップ（４）は例えば、LM8051P（三洋
製）のICチップ化されたものが用いられている。Next, as the EP microcomputer chip (4), for example, an IC chip of LM8051P (manufactured by Sanyo) is used.
第６図はマイコンの基本構成を示すブロック図であり、
命令の取出しと実行を行うCPUと、所定のプログラム・
データが記憶されているメモリー部（4b）と外部装置と
のデータの入出力を行うためのI/Oポート部（4c）から
構成されている。EPマイコンチップ（４）自体には新規
なところがないため、ここでは詳細に説明しないものと
する。このEPマイコンチップ（４）によってインバータ
主回路（22）および所望の外部装置はコントロールされ
る。FIG. 6 is a block diagram showing the basic configuration of the microcomputer,
A CPU that fetches and executes instructions and a predetermined program
It is composed of a memory section (4b) for storing data and an I / O port section (4c) for inputting / outputting data to / from an external device. Since the EP microcomputer chip (4) itself has nothing new, it will not be described in detail here. The EP microcomputer chip (4) controls the inverter main circuit (22) and desired external devices.
次にバッファ（23）はLC4049B（三洋製）等のICチップ
化されたものが用いられる。このバッファ（23）はEPマ
イコンチップ（４）からの出力信号を所定に増幅させる
ものである。Next, as the buffer (23), an IC chip such as LC4049B (manufactured by Sanyo) is used. The buffer (23) amplifies an output signal from the EP microcomputer chip (4) in a predetermined manner.
次に第１のインターフェイス（24）は複数のフォトカプ
ラから構成され、例えば、PC817（シャープ製）等のIC
チップにより構成されている。第１のインターフェイス
（24）は上述した如く、バッファ（23）から出力された
出力信号を光でベースアンプ（25）に伝達させるもので
ある。Next, the first interface (24) is composed of multiple photocouplers, for example, an IC such as PC817 (made by Sharp).
It is composed of chips. As described above, the first interface (24) optically transmits the output signal output from the buffer (23) to the base amplifier (25).
次にベースアンプ（25）は第７図に示す如く、第１のイ
ンターフェイス（24）から出力された信号が入力される
信号入力端子（25a）と、入力端子（25a）から入力され
た信号が供給されON,OFFされる第１および第３のトラン
ジスタ（Tr1）（Tr3）と、第３のトランジスタ（Tr3）
のコレクタとそのベースが接続された第１のトランジス
タ（Tr1）とマイナスライン間に接続された第２のトラ
ンジスタ（Tr2）と、電源ライン間に接続された抵抗お
よびダイオードと、ダイオードと並列に接続されたコン
デンサーとから構成されている。また、第１および第２
のトランジスタ間とインバータ主回路の各トランジスタ
のベースとエミッタとを接続する出力端子（25b）が設
けられている。例えば、ベースアンプ（25）の信号入力
端子（25a）にON信号が入力されると第１のトランジス
タ（Tr1）と第３のトランジスタ（Tr3）がONし、第２の
トランジスタ（Tr2）がOFFする。すると、電源VDから第
１のトランジスタ（Tr1）、制御抵抗R1を介してインバ
ータ主回路（22）のベースに所望の電流が供給される。
また、信号OFF時には第１のトランジスタ（Tr1）および
第３のトランジスタ（Tr3）がOFFし、第２のトランジス
タ（Tr2）をONさせる。そしてダイオードとコンデンサ
ーより作られた電源からインバータ主回路（22）のオフ
を早くさせるものである。Next, as shown in FIG. 7, the base amplifier (25) receives a signal input terminal (25a) to which the signal output from the first interface (24) is input and a signal input from the input terminal (25a). First and third transistors (Tr 1 ) (Tr 3 ) that are supplied and turned on and off, and a third transistor (Tr 3 )
The first transistor (Tr 1 ) to which the collector and the base of the are connected, and the second transistor (Tr 2 ) connected between the minus line, the resistor and the diode connected between the power supply lines, and the diode in parallel. It consists of a capacitor connected to. Also, the first and second
An output terminal (25b) is provided for connecting the transistors and the base and emitter of each transistor of the inverter main circuit. For example, when an ON signal is input to the signal input terminal (25a) of the base amplifier (25), the first transistor (Tr 1 ) and the third transistor (Tr 3 ) are turned on, and the second transistor (Tr 2) ) Turns off. Then, a desired current is supplied from the power supply V D to the base of the inverter main circuit (22) via the first transistor (Tr 1 ) and the control resistor R 1 .
Further, when the signal is OFF, the first transistor (Tr 1 ) and the third transistor (Tr 3 ) are OFF, and the second transistor (Tr 2 ) is ON. Then, the power supply made up of the diode and capacitor accelerates the turning off of the inverter main circuit (22).
次に保護回路（26）は第８図に示す如く、インバータ主
回路（22）の近傍に設けられインバータ主回路（22）の
発熱による温度上昇を検出するダイオード等より構成さ
れる温度検出部（26a）と、整流回路（21）からインバ
ータ主回路（22）に供給される電流を検出する抵抗より
構成される電流検出部（26b）と、内部基準電圧を形成
する基準電圧部（26c）と、夫々の検出部（26a）（26
b）からの出力信号と基準電圧部（26c）から出力される
信号を比較する電圧比較部（26d）と、電圧比較部（26
d）からの信号をEPマイコンチップ（４）にフィードバ
ックさせる保護、制御信号出力部（26e）とから構成さ
れている。Next, the protection circuit (26) is provided near the inverter main circuit (22) as shown in FIG. 26a), a current detection section (26b) composed of a resistor for detecting a current supplied from the rectification circuit (21) to the inverter main circuit (22), and a reference voltage section (26c) forming an internal reference voltage. , The respective detectors (26a) (26
a voltage comparison unit (26d) that compares the output signal from b) with the signal output from the reference voltage unit (26c);
It is composed of a control signal output unit (26e) for feeding back the signal from d) to the EP microcomputer chip (4).
次に第２のインターフェイス（27）は第１のインターフ
ェイス（24）と同様に複数個のフォトカプラから構成さ
れ、EPマイコンチップ（４）と入出力端子S0，S1から入
出力される信号をEPマイコンチップ（４）に伝達するも
のである。Next, the second interface (27) is composed of a plurality of photocouplers like the first interface (24), and is a signal input / output from the EP microcomputer chip (4) and the input / output terminals S 0 and S 1. Is transmitted to the EP microcomputer chip (4).
最後に出力バッファ（28）はバッファ（23）と同様にLC
4049B（三洋製）等のICチップ化されたものが用いら
れ、EPマイコンチップ（４）からの信号を増幅し、出力
端子PO0〜PO9に信号を出力するものである。Finally the output buffer (28) is LC as well as the buffer (23).
An IC chip such as 4049B (manufactured by Sanyo) is used, which amplifies the signal from the EP microcomputer chip (4) and outputs the signal to the output terminals PO 0 to PO 9 .
以下にモータ駆動用インバータの動作について簡単に説
明する。The operation of the motor drive inverter will be briefly described below.
商用交流が端子（21X）から入力されると、上述した様
に整流回路（21）によって直流に変換される。その変換
された直流電流はインバータ主回路（22）に供給され
る。インバータ主回路（22）の出力端子（U,V,W）は負
荷（モータ）に接続され負荷に所望の電流を供給する。When commercial AC is input from the terminal (21X), it is converted to DC by the rectifier circuit (21) as described above. The converted direct current is supplied to the inverter main circuit (22). The output terminals (U, V, W) of the inverter main circuit (22) are connected to a load (motor) and supply a desired current to the load.
入出力端子S0，S1、デジタル入力端子D0〜D5、アナログ
入力端子A0〜A8の各入力端子から所定の制御あるいは指
令信号が入力されるとEPマイコンチップ（４）はその入
力信号に基づいて動作する。即ち、入力信号に基づい
て、EPマイコンチップ（４）内に記憶されているメモリ
ー内のプログラム・データに基づいた所定の処理が実行
されるコントロール信号を出力する。そのコントロール
信号はバッファ（23）により増幅され第１のインターフ
ェイス（24）を介してベースアンプ（25）に供給され
る。When a predetermined control or command signal is input from the input / output terminals S 0 , S 1 , digital input terminals D 0 to D 5 , and analog input terminals A 0 to A 8 , the EP microcomputer chip (4) will It operates based on the input signal. That is, a control signal for executing a predetermined process based on the program data in the memory stored in the EP microcomputer chip (4) is output based on the input signal. The control signal is amplified by the buffer (23) and supplied to the base amplifier (25) via the first interface (24).
ベースアンプ（25）に供給された信号はインバータ主回
路（22）の各トランジスタ素子のベースに供給され、イ
ンバータ主回路（22）の各トランジスタ素子をON,OFFさ
せて直流をチョッピングして疑似交流を形成し、出力端
子（U,V,W）を介して負荷へ交流を供給させて負荷を所
定の回転数で回転させる。The signal supplied to the base amplifier (25) is supplied to the base of each transistor element of the inverter main circuit (22), and each transistor element of the inverter main circuit (22) is turned on and off to chop the direct current to generate a pseudo alternating current. Is formed and AC is supplied to the load through the output terminals (U, V, W) to rotate the load at a predetermined rotation speed.
即ち、EPマイコンチップ（４）内の所定のプログラム・
データに基づいてインバータ主回路（22）で直流をチョ
ッピングして交流に変換されている。また、ベースアン
プ（25）には別電源がVD1〜VD4端子を介して常時印加さ
れている。That is, a predetermined program in the EP microcomputer chip (4)
Based on the data, the inverter main circuit (22) chops the direct current and converts it to alternating current. Further, another power supply is constantly applied to the base amplifier (25) via the V D1 to V D4 terminals.
上述したEPマイコンチップ（４）内のプログラム・デー
タを変換すると、即ち別のマイコンに変換すればそのEP
マイコンチップ内に内蔵されたプログラム・データに応
じた回転にコントロールすることができる。If the program data in the EP microcomputer chip (4) described above is converted, that is, if it is converted to another microcomputer, the EP
The rotation can be controlled according to the program data stored in the microcomputer chip.
出力端子PO0〜PO9から出力される信号はEPマイコンチッ
プ（４）に入力される入力指令に基づいてEPマイコンチ
ップ（４）が所定の信号処理を行った結果に基づいた信
号を出力する。出力端子PO0〜PO9から出力される出力信
号は外部の機器あるいは装置をコントロールする。例え
ばインバータエアコンであれば電磁リレー、冷媒調整す
る弁等を室内の温度変化に対応して所定にコントロール
する。The signals output from the output terminals PO 0 to PO 9 are output based on the result of the predetermined signal processing performed by the EP microcomputer chip (4) based on the input command input to the EP microcomputer chip (4). . The output signals output from the output terminals PO 0 to PO 9 control external equipment or devices. For example, in the case of an inverter air conditioner, an electromagnetic relay, a valve for adjusting the refrigerant, etc. are controlled in a predetermined manner in response to a temperature change in the room.
上述したインバータ動作を行っている際にはインバータ
システム、即ち、基板（２）上の温度は定格最大温度以
下になる様に設計されているが、システム自体を異常な
環境下（高温、高湿下）での使用、あるいは放熱が正常
に行われない場合にはインバータ主回路（22）や周辺の
温度が異常に上昇し、システムあるいはセットを破壊す
る恐れはあるが、本実施例では保護回路（26）の温度検
出部（26a）によって異常温度を検出してインバータの
動作を止めてインバータの発熱をおさえてセットあるい
はシステムを保護するものである。また、インバータ主
回路（22）には負荷が接続されているが、この負荷内部
の配線の異常による短絡、出力端子（U,V,W）の短絡、
あるいは外部ノイズによるEPマイコンチップ（４）の誤
動作でインバータ主回路（22）の直列された素子が同時
ONしたりすると異常な大電流がインバータ主回路（22）
に流れるが、この場合においても、保護回路（26）内の
電流検出部（26b）でその大電流を検出しただちに動作
を停止させて保護する。When the above-mentioned inverter operation is performed, the inverter system, that is, the temperature on the board (2) is designed to be below the rated maximum temperature, but the system itself is not operated in an abnormal environment (high temperature, high humidity). If used in the lower) or if heat is not radiated normally, the temperature of the inverter main circuit (22) and its surroundings may rise abnormally, which may damage the system or set. The temperature detector (26a) of (26) detects an abnormal temperature and stops the operation of the inverter to suppress heat generation of the inverter and protect the set or system. Also, a load is connected to the inverter main circuit (22), but a short circuit due to an abnormality in the wiring inside the load, a short circuit in the output terminals (U, V, W),
Or, the EP microcomputer chip (4) malfunctions due to external noise, and the serially connected elements of the inverter main circuit (22) become
If it is turned on, an abnormally large current will be generated.
Even in this case, even in this case, the current detection unit (26b) in the protection circuit (26) detects the large current and immediately stops the operation for protection.
上述した動作を行うことでモータ駆動用インバータの動
作が行われて負荷（モータ）の回転コントロールおよび
外部機器の動作を所定にコントロールして例えば、イン
バータエアコン等の制御を正常に動作させる。By performing the above-described operation, the operation of the motor drive inverter is performed, and the rotation control of the load (motor) and the operation of the external device are controlled in a predetermined manner to normally operate the control of the inverter air conditioner or the like.
第９図は第４図で示したモータ駆動用インバータ回路を
本実施例の基板（２）上に実装した場合を示す平面図で
あり、実装される各回路素子の符号は第４図のブロック
図で示した符号と同一にしてある。尚、複数の各回路素
子を接続する導電路は煩雑となるため矢印にて示すもの
とする。FIG. 9 is a plan view showing a case where the motor drive inverter circuit shown in FIG. 4 is mounted on the substrate (2) of this embodiment, and the reference numerals of the respective circuit elements mounted are the blocks of FIG. It is the same as the reference numeral shown in the figure. Since the conductive path connecting the plurality of circuit elements is complicated, it is indicated by an arrow.
第９図に示す如く、基板（２）の周端部には外部リード
端子（12）が固着される複数の固着用パッド（3a）が設
けられている。固着パッド（3a）から延在される導電路
（３）上の封止空間（14）となる所定位置には複数の回
路素子が、突出基板（2a）上にはEPマイコンチップ
（４）が固着されている。即ち、突出基板（2a）を除く
基板（２）上にはEPマイコンチップ（４）を除く複数の
回路素子（６）が固着されており、（21）は整流回路、
（25）はベースアンプ、（23）はバッファ、（24）は第
１のインターフェイス、（27）は第２のインターフェイ
ス、（28）は出力バッファ、（26）は保護回路である。As shown in FIG. 9, a plurality of fixing pads (3a) to which the external lead terminals (12) are fixed are provided on the peripheral edge of the substrate (2). A plurality of circuit elements are provided at a predetermined position which becomes a sealed space (14) on the conductive path (3) extending from the fixing pad (3a), and an EP microcomputer chip (4) is provided on the protruding substrate (2a). It is fixed. That is, a plurality of circuit elements (6) except the EP microcomputer chip (4) are fixed on the substrate (2) excluding the protruding substrate (2a), and (21) is a rectifying circuit,
(25) is a base amplifier, (23) is a buffer, (24) is a first interface, (27) is a second interface, (28) is an output buffer, and (26) is a protection circuit.
第９図から明らかな如く、EPマイコンチップ（４）と一
番関連深い回路素子の近傍（ここではバッファ、出力バ
ッファ）に隣接する位置に設けられた突出基板（2a）上
にEPマイコンチップ（４）が固着される。As is clear from FIG. 9, the EP microcomputer chip (4a) and the EP microcomputer chip (4a) are provided on the protruding substrate (2a) provided at a position adjacent to the vicinity (here, the buffer and the output buffer) of the circuit element most closely related to the EP microcomputer chip (4a). 4) is fixed.
EPマイコンチップ（４）ともっとも関連する回路素子
（６）をEPマイコンチップ（４）の近傍に配置すること
により、両者を接続させる導電路（３）の引回し線の距
離を最短でしかも最小で配置形成でき、その結果、他の
実装パターンを有効に使用できると共に高密度実装が行
える。また、一点鎖線で囲まれた領域は接着シートでケ
ース材（８）が固着される固着領域であることを示す。By arranging the circuit element (6) that is most related to the EP microcomputer chip (4) in the vicinity of the EP microcomputer chip (4), the distance between the wiring lines of the conductive path (3) connecting them is shortest and smallest. Can be arranged and formed, and as a result, other mounting patterns can be effectively used and high-density mounting can be performed. Further, the area surrounded by the one-dot chain line indicates that the case material (8) is fixed by the adhesive sheet.
第10図は第９図で示した基板（２）上にケース材（８）
を固着したときのインバータ用の混成集積回路装置の完
成品の平面図であり、ケース材（８）の周端辺の突出基
板（2a）上にはEPマイコンチップ（４）が樹脂被覆され
た状態となる。即ち、EPマイコンチップ（４）以外の他
の素子は全てケース材（８）と基板（２）とで形成され
た封止空間（14）内に封止される。FIG. 10 shows a case material (8) on the substrate (2) shown in FIG.
FIG. 9 is a plan view of a finished product of the hybrid integrated circuit device for the inverter when the EP microcomputer chip (4) is resin-coated on the protruding substrate (2a) at the peripheral edge of the case material (8). It becomes a state. That is, all the elements other than the EP microcomputer chip (4) are sealed in the sealing space (14) formed by the case material (8) and the substrate (2).
斯る本発明に依れば、基板（２）の所望位置に突出基板
（2a）を設け、その突出基板（2a）上の導電路（３）に
EPマイコンチップ（４）を接続し、基板（２）とケース
材（８）とで形成された封止空間（14）に他の回路素子
（６）を固着することにより、混成集積回路とEPマイコ
ンチップ（４）の一体化した装置が極めて小型化に提供
することができる。According to the present invention, the protruding substrate (2a) is provided at a desired position on the substrate (2), and the conductive path (3) is provided on the protruding substrate (2a).
By connecting the EP microcomputer chip (4) and fixing another circuit element (6) in the sealed space (14) formed by the substrate (2) and the case material (8), the hybrid integrated circuit and the EP are integrated. The device in which the microcomputer chip (4) is integrated can be provided in an extremely small size.
（ト）発明の効果 以上に詳述した如く、本発明に依れば、第１に基板
（２）の任意の周端辺に突出基板（2a）を設け、その突
出基板（2a）上の導電路（３）にEPマイコンチップ
（４）を接続しているので、EPマイコンチップ（４）の
載置位置の周辺の任意に選定できる利点を有する。この
ため内蔵するもっとも関連深い回路素子との電気的接続
を考慮して、効率良くEPマイコンチップ（４）ともっと
も関連深い回路素子（６）とを接続できデータ線の引回
しを不要にできる。更に詳述すると、EPマイコンチップ
（４）の隣接する位置にもっとも関連の深い回路素子
（６）を配置でき、その結果EPマイコンチップ（４）と
回路素子（６）間のデータのやりとりを行うデータ線を
最短距離あるいはもっとも設計容易なレイアウトで実現
でき、データ線の引回しによる実装密度のロスを最小限
に抑制できる。(G) Effect of the Invention As described above in detail, according to the present invention, first, the protruding substrate (2a) is provided on an arbitrary peripheral edge of the substrate (2), and the protruding substrate (2a) is provided on the protruding substrate (2a). Since the EP microcomputer chip (4) is connected to the conductive path (3), there is an advantage that the EP microcomputer chip (4) can be arbitrarily selected around the mounting position. Therefore, the EP microcomputer chip (4) and the most closely related circuit element (6) can be efficiently connected in consideration of the electrical connection with the most closely related circuit element contained therein, and the routing of the data line can be eliminated. More specifically, the circuit element (6) most closely related to the EP microcomputer chip (4) can be arranged at a position adjacent to the EP microcomputer chip (4), and as a result, data is exchanged between the EP microcomputer chip (4) and the circuit element (6). The data lines can be realized with the shortest distance or the layout that is the easiest to design, and the loss of mounting density due to the routing of the data lines can be minimized.
第２に基板（２）の周端部に設けた突出基板（2a）にEP
マイコンチップ（４）を配置しているので、一体化した
小型の混成集積回路装置として取り扱える利点を有す
る。更に集積回路基板（２）上の組み込むその周辺回路
素子の実装密度を向上することにより、従来必要とされ
たプリント基板を廃止することができる。Secondly, EP on the protruding substrate (2a) provided on the peripheral edge of the substrate (2).
Since the microcomputer chip (4) is arranged, there is an advantage that it can be handled as an integrated small hybrid integrated circuit device. Further, by improving the mounting density of the peripheral circuit elements incorporated on the integrated circuit board (2), the conventionally required printed board can be eliminated.
第３に両集積回路基板（２）として金属基板を用いるこ
とにより、その放熱効果をプリント基板に比べて大幅に
向上でき、より実装密度の向上に寄与できる。また導電
路（３）として銅箔（11）を用いることにより、導電路
（３）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。Thirdly, by using a metal substrate as both integrated circuit boards (2), the heat radiation effect thereof can be greatly improved as compared with the printed circuit board, and it is possible to further contribute to the improvement of mounting density. Further, by using the copper foil (11) as the conductive path (3), the resistance value of the conductive path (3) can be significantly reduced as compared with the conductive paste, and the mounted circuit can be expanded to a level equal to or larger than that of the printed circuit board.
第４にEPマイコンチップ（４）と接続されるその周辺回
路素子（６）はケース材（８）と集積回路基板（２）と
で形成される封止空間（14）にダイ形状あるいはチップ
形状で組み込まれるので、従来のプリント基板の様に樹
脂モールドしたものに比較して極めて占有面積が小さく
なり、実装密度の大幅に向上できる利点を有する。Fourthly, the peripheral circuit element (6) connected to the EP microcomputer chip (4) is die-shaped or chip-shaped in the sealing space (14) formed by the case material (8) and the integrated circuit board (2). Since it is built in, the occupying area is extremely smaller than that of the conventional resin-molded printed circuit board, and there is an advantage that the mounting density can be greatly improved.
第５にケース材（８）と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２）のほ
ぼ全面を封止空間（14）として利用でき、実装密度の向
上と相まって極めてコンパクトな混成集積回路装置を実
現できる。Fifth, by substantially matching the peripheral edges of the case material (8) and the integrated circuit board (2), almost the entire surface of the integrated circuit board (2) can be used as the sealing space (14), and the packaging density Combined with the improvement, an extremely compact hybrid integrated circuit device can be realized.
第６に突出基板（2a）上にEPマイコンチップ（４）を設
けることにより、EPマイコンチップ（４）の着脱を自在
に行なえ、EPマイコンチップ（４）の交換や消去および
再書き込みを自由に行える利点を有する。Sixth, by providing the EP microcomputer chip (4) on the protruding substrate (2a), the EP microcomputer chip (4) can be freely attached and detached, and the EP microcomputer chip (4) can be freely replaced, erased and rewritten. There is an advantage that can be done.
第７に集積回路基板（２）の一辺あるいは相対向する辺
から外部リード（12）を導出でき、極めて多ピンの混成
集積回路装置を実現できる利点を有する。Seventh, the external leads (12) can be led out from one side of the integrated circuit board (2) or the opposite sides, which has an advantage that an extremely multi-pin hybrid integrated circuit device can be realized.
第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いる基板の断面図、第
４図は本実施例で用いたモータ駆動用インバータを示す
ブロック図、第５図は第４図で示したインバータの主回
路を示す回路図、第６図は第４図で示したインバータの
マイコンを示すブロック図、第７図は第４図で示したイ
ンバータのベースアンプを示す回路図、第８図は第４図
で示したインバータの保護回路を示すブロック図、第９
図は第４図で示したブロック図を基板上に実装したとき
の平面図、第10図は第９図に示した基板上にケース材を
固着したときの平面図、第11図および第12図は従来のマ
イコン実装構造を示す斜視図である。 （１）…混成集積回路装置、（２）…集積回路基板、
（2a）…突出基板、（３）…導電路、（４）…EPマイコ
ンチップ、（５）…マイクロコンピュータ、（６）…回
路素子、（８）…ケース材、（21a）…紫外線透過性樹
脂、（21b）…紫外線不透過性樹脂。FIG. 1 is a perspective view showing this embodiment, and FIG. 2 is I- in FIG.
I sectional view, FIG. 3 is a sectional view of a substrate used in this embodiment, FIG. 4 is a block diagram showing an inverter for driving a motor used in this embodiment, and FIG. 5 is a main view of the inverter shown in FIG. 6 is a block diagram showing a microcomputer of the inverter shown in FIG. 4, FIG. 7 is a circuit diagram showing a base amplifier of the inverter shown in FIG. 4, and FIG. 8 is FIG. 9 is a block diagram showing a protection circuit for the inverter shown in FIG.
FIG. 10 is a plan view of the block diagram shown in FIG. 4 mounted on a substrate, FIG. 10 is a plan view of the case member fixed to the substrate shown in FIG. 9, FIG. 11 and FIG. FIG. 1 is a perspective view showing a conventional microcomputer mounting structure. (1) ... Hybrid integrated circuit device, (2) ... Integrated circuit substrate,
(2a) ... protruding substrate, (3) ... conductive path, (4) ... EP microcomputer chip, (5) ... microcomputer, (6) ... circuit element, (8) ... case material, (21a) ... UV transmissive Resin, (21b) ... UV impermeable resin.
Claims (6)
と 前記導電路に接続され且つ所望のプログラム・データを
内蔵したEPROM内蔵マイクロコンピュータチップと 前記EPROM内蔵マイクロコンピュータチップの前記デー
タが供給され且つ前記基板上の導電路と接続されたその
周辺回路素子と 前記基板に一体化されたケース材とを具備し、 前記ケース材より突出した前記基板上の前記導電路に前
記マイクロコンピュータチップを固着し、前記EPROM内
蔵マイクロコンピュータチップの電極と所望の前記導電
路をボンディングワイヤで接続し前記EPROM内蔵マイク
ロコンピュータチップおよび前記ボンディングワイヤを
樹脂で封止し、前記基板と前記ケースで形成された封止
空間に前記周辺回路素子を配置したことを特徴とする混
成集積回路装置。1. An integrated circuit substrate, a conductive path having a desired pattern formed on the substrate, an EPROM built-in microcomputer chip connected to the conductive path and containing desired program data, and the EPROM built-in microcomputer. The peripheral circuit element, to which the data of the chip is supplied and connected to the conductive path on the substrate, and a case member integrated with the substrate are provided, and the conductive path on the substrate protruding from the case member. The microcomputer chip is fixed to, the electrode of the EPROM built-in microcomputer chip and the desired conductive path are connected by a bonding wire, the EPROM built-in microcomputer chip and the bonding wire are sealed with a resin, and the substrate and the The peripheral circuit element is arranged in a sealed space formed by a case, Hybrid integrated circuit device.
属基板を用いたことを特徴とする請求項１記載の混成集
積回路装置。2. The hybrid integrated circuit device according to claim 1, wherein a metal substrate whose surface is insulated is used as the integrated circuit substrate.
とする請求項１記載の混成集積回路装置。3. The hybrid integrated circuit device according to claim 1, wherein a copper foil is used as the conductive path.
プコンデンサーを用いていることを特徴とする請求項１
記載の混成集積回路装置。4. A chip resistor and a chip capacitor are used as the peripheral circuit element.
A hybrid integrated circuit device as described.
とほぼ一致させたことを特徴とする請求項１記載の混成
集積回路装置。5. The hybrid integrated circuit device according to claim 1, wherein a peripheral end portion of the case material is substantially aligned with a peripheral end portion of the substrate.
プを被覆樹脂として紫外線を透過する樹脂を用いたこと
を特徴とする請求項１記載の混成集積回路装置。6. The hybrid integrated circuit device according to claim 1, wherein a resin that transmits ultraviolet rays is used as a coating resin for the microcomputer chip incorporating the EPROM.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001890A JPH079964B2 (en) | 1990-02-21 | 1990-02-21 | Hybrid integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001890A JPH079964B2 (en) | 1990-02-21 | 1990-02-21 | Hybrid integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03242964A JPH03242964A (en) | 1991-10-29 |
| JPH079964B2 true JPH079964B2 (en) | 1995-02-01 |
Family
ID=12569169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4001890A Expired - Lifetime JPH079964B2 (en) | 1990-02-21 | 1990-02-21 | Hybrid integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079964B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10333173B2 (en) | 2014-11-14 | 2019-06-25 | Medtronic, Inc. | Composite separator and electrolyte for solid state batteries |
-
1990
- 1990-02-21 JP JP4001890A patent/JPH079964B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03242964A (en) | 1991-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2801810B2 (en) | Resin-sealed semiconductor device | |
| JPH079964B2 (en) | Hybrid integrated circuit device | |
| JPH0748539B2 (en) | Hybrid integrated circuit device | |
| JPH079965B2 (en) | Hybrid integrated circuit device | |
| JPH0748538B2 (en) | Hybrid integrated circuit device | |
| JPH0770681B2 (en) | Hybrid integrated circuit device | |
| JPH079963B2 (en) | Hybrid integrated circuit device | |
| JPH03104153A (en) | Hybrid integrated circuit device | |
| JPH0758755B2 (en) | Hybrid integrated circuit device | |
| JPH03104152A (en) | Hybrid integrated circuit device | |
| JPH0770678B2 (en) | Hybrid integrated circuit device | |
| JPH0397255A (en) | Hybrid integrated circuit device | |
| JPH0770680B2 (en) | Hybrid integrated circuit device | |
| JPH0748540B2 (en) | Hybrid integrated circuit device | |
| JP3172292B2 (en) | Hybrid integrated circuit device | |
| JPH0758756B2 (en) | Hybrid integrated circuit device | |
| JPH0770679B2 (en) | Hybrid integrated circuit device | |
| JPH0748537B2 (en) | Hybrid integrated circuit device | |
| JPH03104154A (en) | Hybrid integrated circuit device | |
| JPH03174756A (en) | Hybrid integrated circuit device | |
| JPH0748541B2 (en) | Hybrid integrated circuit device | |
| JPH0397256A (en) | Hybrid integrated circuit device | |
| JPH0821674B2 (en) | Hybrid integrated circuit device | |
| JPH0371662A (en) | Hybrid integrated circuit device | |
| JPH0371663A (en) | Hybrid integrated circuit device |