JPH0397255A - Hybrid integrated circuit device - Google Patents

Hybrid integrated circuit device

Info

Publication number
JPH0397255A
JPH0397255A JP1235152A JP23515289A JPH0397255A JP H0397255 A JPH0397255 A JP H0397255A JP 1235152 A JP1235152 A JP 1235152A JP 23515289 A JP23515289 A JP 23515289A JP H0397255 A JPH0397255 A JP H0397255A
Authority
JP
Japan
Prior art keywords
integrated circuit
substrate
microcomputer
circuit device
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1235152A
Other languages
Japanese (ja)
Inventor
Katsumi Okawa
克実 大川
Akira Kazami
風見　明
Hisashi Shimizu
清水　永
Osamu Nakamoto
中本　修
Koji Nagahama
長浜　浩二
Yasuhiro Koike
保広 小池
Masao Kaneko
正雄 金子
Seiwa Ueno
上野　聖和
Yasuo Saito
保雄 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1235152A priority Critical patent/JPH0397255A/en
Publication of JPH0397255A publication Critical patent/JPH0397255A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PURPOSE:To eliminate the lead wires of conductive channels by a method wherein, a hole is provided in a specific position of a case member so as to connect an EPROM built-in microcomputer chip to the conductive channels on a substrate exposed in the hole. CONSTITUTION:An EP microcomputer chip 6 is fixedly mounted on conductive channels 5 on a substrate 2 exposed in a hole 3 of a case member 7 using a brazing material such as paste, solder etc., while one side ends of the conductive channels 5 and the EP microcomputer chip 6 are ultrasonics bonding- connected by bonding wires such as Al wires etc. Finally, the other side ends of the conductive channels 5 bonding-connected to the EP microcomputer chip 6 are so efficiently led to the part near a circuit element 8 most closely related to the EP micon 6 and arranged connecting to the chip 6 so as to electrically ultrasonics-connected using an Al bonding wires.

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路基板にチップ型のＥＰＲＯＭ内蔵マイ
クロコンピュータを実装してなるＥＰＲＯＭ内蔵マイク
ロコンピュータ搭載の混成集積回路装置に関する． 〈口〉従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＰ
ＲＯＭ内蔵のマイクロコンピュータ素子は各種電子機器
に好んで用いられている．このＥＰＲＯＭ内蔵マイクロ
コンピュータ碌、制御用あるいは駆動用集積回路と共に
現在、その殆んどがプリント配線板に実装されている．
各種電子機器で小型軽量化が要求される機器は、チップ
・オン・ボードと称される技法によってプリント配線板
に半導体集積回路（ＩＣ）チップが直接搭載され、所要
の配線が施された後この配線部分を含んで前記ＩＣチッ
プが合成樹脂によって被覆され、極めて小型軽量化が達
成されている。DETAILED DESCRIPTION OF THE INVENTION (a) Industrial Application Field The present invention relates to a hybrid integrated circuit device equipped with a chip-type EPROM-embedded microcomputer mounted on an integrated circuit board. <Exposure> Conventional technology An EP with an ultraviolet irradiation window that can erase and rewrite previously written memory information by irradiating it with ultraviolet rays.
Microcomputer elements with built-in ROM are often used in various electronic devices. Currently, most of these microcomputers with built-in EPROMs and integrated circuits for control or driving are mounted on printed wiring boards.
For various electronic devices that require smaller size and lighter weight, a semiconductor integrated circuit (IC) chip is directly mounted on a printed wiring board using a technique called chip-on-board, and after the required wiring is done, this The IC chip, including the wiring portion, is covered with synthetic resin, making it extremely compact and lightweight.

かかる従来のＥＰＲＯＭ内蔵マイクロコンピュータの実
装構造を第１２図に従って説明すると、第１２図番ま従
来のＥＰＲＯＭ内蔵マイクロコンピュータの一部断面を
有する斜視図であって、主表面上に導電性配線パターン
（４１）が形成されたガラス・エボキシ樹脂などから構
成された絶縁性，Ｉ板（４２＞のスルーホール（４３）
にサーディップ型パッケージに組込まれた’ＥＰＲＯＭ
内蔵マイクロコンピュータ（４４）が搭載されている。The mounting structure of such a conventional microcomputer with a built-in EPROM will be explained with reference to FIG. 12. FIG. 41) is made of glass, epoxy resin, etc., and the through hole (43) of the I plate (42>)
'EPROM built into a cerdip type package
It is equipped with a built-in microcomputer (44).

このＥＰＲＯＭ内ｊｌマイクロコンピュータ（４４）は
ヘッダー（４５〉及びキ勺ツブ（４６）を有し、前記ヘ
ッダー（４５）はセラミック基材（４７〉に外部導出リ
ード（４８）か低融点ガラス材で接着されている。又こ
のヘツダー（４５〉はガラスに金粉が多量に混入したい
わゆる金ペーストを焼結した素子搭載部〈５０〉が前記
低融点ガラス材上あるいはセラミック基材（４７〉上に
接着されており、この素子搭載部（５０〉にＥＰＲＯＭ
内蔵マイクロコンピュータチップ〈５１）が装着され、
このチップ（５１）の電極と前記外部導出リード（４８
）とが金属細線（５２〉によって接続されている．この
キ勺ツプ（４６〉は低融点ガラスによってヘッダー（４
５）に配置されたＥＰＲＯＭ内蔵マイクロコンピュータ
チップ（５１）を密封している．この様にＥＰＲＯＭ内
蔵マイクロコンピュータチップ（５１）を密封したＥＰ
ＲＯＭ内蔵マイクロコンピュータ（４４）は、前記絶縁
性基板（４２〉のスルーホール〈４３）に外部導出リー
ド（４８）を挿通させ半田によって固定される．このス
ルーホール（４３）は導電性配線パターン（４１）によ
って所要の配線引回しが施され、前記絶縁性基板の端部
に設けられた雄型コネクタ端子部（５５〉から図示しな
い雌型コネクタへと接続される． さて、かかる従来のＥＰＲＯＭ内蔵マイクロコンピュー
タ素子の実装構造は、Ｅ　Ｐ　Ｒ　ＯＭ内ＪｉＩ７イク
ロコンピュータチップ（５１）に比べパッケージ外形が
極めて大きく、平面占有率もさることながら三次元、つ
まり高さもチップの高さの数倍となり、薄型化に極めて
不利である。更にスルーホール（４３）に外部導出リー
ドを挿通した後、半田などで固定する必要も生ずる．更
に特筆すべき大きな欠点は、絶縁性基板への実装に先立
ってＥＰＲＯＭ内蔵マイクロコンピュータ素子を一旦パ
ッケージに組立てることである． ここではサーディップパッケージタイプのＥＰＲＯＭ内
蔵マイクロコンピュータ素子について述べたが樹脂封止
型パッケージについても上述した問題は発生する． 斯る問題を解決するために第１３図に示した実装構造が
既に使用されている。The microcomputer (44) in this EPROM has a header (45〉) and a socket (46), and the header (45) has a ceramic base material (47〉) with an external lead (48) or a low melting point glass material. This header (45) has an element mounting part (50) made of sintered so-called gold paste, which is glass mixed with a large amount of gold powder, adhered to the low melting point glass material or ceramic base material (47). EPROM is installed in this element mounting section (50).
A built-in microcomputer chip (51) is installed,
The electrode of this chip (51) and the external lead (48)
) are connected by a thin metal wire (52〉).This cap (46〉) is connected to the header (4〉) by a low-melting glass.
5) The microcomputer chip (51) with a built-in EPROM is sealed. In this way, the EPROM-embedded microcomputer chip (51) is sealed.
The ROM built-in microcomputer (44) is fixed by soldering by inserting the external lead (48) into the through hole <43> of the insulating substrate (42>). This through hole (43) is routed as required by a conductive wiring pattern (41), and is connected from a male connector terminal portion (55>) provided at the end of the insulating board to a female connector (not shown). Now, the mounting structure of such a conventional EPROM built-in microcomputer element has an extremely large package external shape compared to the EPROM JiI7 microcomputer chip (51), and has a three-dimensional, In other words, the height is several times the height of the chip, which is extremely disadvantageous for thinning.Furthermore, after inserting the external leads into the through-holes (43), it becomes necessary to fix them with solder, etc.Another major drawback is worth mentioning. The process involves assembling a microcomputer element with a built-in EPROM into a package before mounting it on an insulating substrate.Here, we have described a microcomputer element with a built-in EPROM of the cerdip package type, but the resin-sealed package is also mentioned above. Problems do occur. The implementation structure shown in FIG. 13 has already been used to solve such problems.

以下に第１３図に示したＥＰＲＯＭ内蔵マイクロコンピ
ュータ実装構造について説明する．主表面（６０ａ）に
導電性配線パターン（６０ｂ）が形成されたガラス・エ
ボキシ樹脂板などの絶縁製基板（６０）上には、ＥＰＲ
ＯＭ内蔵マイクロコンピュータチップ（６１）を載置す
るチップ搭載エリア（６０ｃ）を有し、前記配線パター
ン（６０ｂ）は、このエリア近傍から主表面（６０ａ）
上を引回されて図示しない雄型コネクタ端子部に接続さ
れている．前記エリア（６０ｃ）には、ＥＰＲＯＭ内蔵
マイクロコンピュータチップ（６１）が搭載され、この
チップ（６１）の表面電極と前記配線パターン（６０ｂ
）とが金属細線（６２）により接続されている。勿論金
属細線（６２〉の１本は前記チップ（６１）のサブスト
レートと接続する為に、このチップ（６１）が搭載され
た配線パターン（６０ｂ）とワイヤリングされている。The mounting structure of the microcomputer with built-in EPROM shown in Fig. 13 will be explained below. On an insulating substrate (60) such as a glass or epoxy resin plate on which a conductive wiring pattern (60b) is formed on the main surface (60a), an EPR
It has a chip mounting area (60c) for mounting a microcomputer chip (61) with a built-in OM, and the wiring pattern (60b) extends from the vicinity of this area to the main surface (60a).
It is routed around the top and connected to a male connector terminal (not shown). A microcomputer chip (61) with a built-in EPROM is mounted in the area (60c), and the surface electrode of this chip (61) and the wiring pattern (60b)
) are connected by a thin metal wire (62). Of course, one of the thin metal wires (62) is wired with the wiring pattern (60b) on which the chip (61) is mounted, in order to connect it to the substrate of the chip (61).

上述した様にＥＰＲＯＭ内蔵マイクロコンピュータチッ
プを直接基板上に搭載することが既に周知技術として知
られている． （ハ〉発明が解決しようとする課題 第１３図で示したＥＰＲＯＭ内蔵マイクロコンピュータ
実装構造ではＥＰＲＯＭ内蔵マイクロコンビュータのチ
ップをプリント基板上にグイポンディングしているため
、小型化となることはいうまでもない。しかしながら、
ここでいう小型化はあくまでＥＰＲＯＭ内蔵マイクロコ
ンピュータ自体の小型化である．即ち、第１３図からは
明らかにされていないがＥＰＲＯＭ内蔵マイクロコンピ
ュータの周辺に固着されているその周辺回路素子はディ
スクリート等の電子部品で構成されているために、ＥＰ
ＲＯＭ内蔵マイクロコンピュータを搭載したプリント基
板用の集積回路としてのシステム全体を見た場合なんら
小型化とはならず従来通りプリント基板の大型化、即ち
システム全体が大型化になる問題がある。As mentioned above, mounting a microcomputer chip with a built-in EPROM directly onto a substrate is already known as a well-known technology. (c) Problems to be Solved by the Invention In the microcomputer mounting structure with a built-in EPROM shown in FIG. No. However,
The miniaturization here refers only to the miniaturization of the EPROM-embedded microcomputer itself. That is, although it is not clear from FIG. 13, the peripheral circuit elements fixed around the microcomputer with a built-in EPROM are composed of discrete electronic components, so the EPROM
When looking at the entire system as an integrated circuit for a printed circuit board equipped with a microcomputer with a built-in ROM, there is a problem that the printed circuit board becomes larger as before, that is, the entire system becomes larger, rather than being miniaturized at all.

また、第１２図に示した実装構造においても第１３図と
同様にＥＰＲＯＭ内蔵マイクロコンピュータの周辺の回
路、即ちＬＳＩ，ＩＣ等の回路素子がディスクリート等
の電子部品で構成されているため、プリント基板の大型
化、即ちシステム全体が大型化となりユーザが要求され
る軽薄短小のＥＰＲＯＭ内蔵マイクロコンピュータ搭載
の集積回路を提供することができない大きな問題がある
． 更に第１２図および第１３図で示したＥＰＲＯＭ内蔵マ
イクロコンピュータ実装構造では、上述した様にシステ
ム全体が大型化になると共にＥＰ，ＲＯＭ内蔵マイクロ
コンピュータおよびその周辺の回路素子を互いに接続す
る導電パターンが露出されているため信頼性が低下する
問題がある。Furthermore, in the mounting structure shown in FIG. 12, as in FIG. 13, the peripheral circuits of the microcomputer with a built-in EPROM, that is, the circuit elements such as LSI and IC, are composed of discrete electronic components, so the printed circuit board There is a major problem in that it is not possible to provide integrated circuits equipped with microcomputers with a built-in EPROM that are lightweight, thin, short, and small as required by users. Furthermore, in the microcomputer mounting structure with a built-in EPROM shown in FIGS. 12 and 13, the entire system becomes larger as described above, and the conductive patterns that connect the microcomputer with an EP/ROM and its peripheral circuit elements are required. There is a problem that reliability decreases because it is exposed.

更に１２図および第１３図で示したＥＰＲＯＭ内蔵マイ
クロフンビュータ実装構造ではＥＰＲＯＭ内蔵マイクロ
フンビュータと、その周辺のＩＣ，ＬＳＩ等の回路素子
が露出されているため、基板上面に凹凸が生じて取扱い
にくく作業性が低下する問題がある． （二）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板上にチップのＥＰＲＯＭ内蔵マイクロコンピュータを
搭載すると共に、且つ、ケース材と基板によってその周
辺の回路素子全てが密封封止されてＥＰＲＯＭ内蔵マイ
クロコンピュータだけがケース材に設けられた孔によっ
て露出された基板上に搭載された構造を有することを特
徴とする． 従ってＥＰＲＯＭ内蔵マイクロコンピュータを搭載した
混成集積回路を小型化で且つＥＰＲＯＭ内蔵マイクロコ
ンピュータのデータの消去が容易に行えるＥＰＲＯＭ内
蔵マイクロコンピュータ内蔵の混成集積回路装置を提供
することができる。Furthermore, in the EPROM-embedded micro-functor mounting structure shown in Figures 12 and 13, the EPROM-embedded micro-funter and surrounding circuit elements such as ICs and LSIs are exposed, making the top surface of the board uneven and difficult to handle. There is a problem that it is difficult to use and reduces work efficiency. (2) Means for Solving the Problems The present invention has been made in view of the above-mentioned problems, and includes a microcomputer with a built-in chip EPROM mounted on a substrate, and a case material and a substrate to protect the surrounding area. It is characterized by a structure in which all the circuit elements are hermetically sealed and only the microcomputer with a built-in EPROM is mounted on the substrate exposed through a hole provided in the case material. Therefore, it is possible to provide a hybrid integrated circuit device equipped with an EPROM-equipped microcomputer that can reduce the size of the hybrid integrated circuit equipped with the EPROM-equipped microcomputer and easily erase data from the EPROM-equipped microcomputer.

（＊〉作用 この様に本発明に依れば、ケース材の所定位置に孔を設
け孔で露出した基板上の導電路にＥＰＲＯＭ内蔵マイク
ロコンピュータチップを接続し、隣接する導電路とワイ
ヤ線で接続しているのでＥＰＲＯＭ内蔵マイクロコンピ
ュータチップの載置位置を任意に設定できるので、もっ
とも関連深い回路素子との゛電気的接続を考慮して、効
率良くＥＰＲＯＭ内蔵マイクロコンピュータともっとも
関連深い回路素子とを接続することができ、信号線即ち
導電路の引回し線を不要にすることができる．更にＥＰ
ＲＯＭ内蔵マイクロコンピュータの隣接する位置に最も
関連の深い周辺回路素子を配置でき、ＥＰＲＯＭ内蔵マ
イクロコンピュータと周辺回路素子との間のデータのや
りとりを行うデータ線を最短距離あるいは最小距離で実
現でき、データ線の引回しによる実装密度のロスを最小
限に抑制することになり、高密度の実装が行える． 更に本発明でほＥＰＲＯＭ内蔵マイクロコンピュータチ
ップ以外の全ての素子がチップ状でケース材と基板で形
成された封止空間内に収納されるため小型化でしかも取
扱い性の優れた混成集積回路装置を提供することができ
る。(*> Function) As described above, according to the present invention, a hole is formed in a predetermined position of the case material, and a microcomputer chip with a built-in EPROM is connected to the conductive path on the substrate exposed by the hole, and the adjacent conductive path and wire line are connected to each other. Since the microcomputer chip with built-in EPROM is connected, the mounting position of the microcomputer chip with built-in EPROM can be set arbitrarily, so it can be efficiently placed between the microcomputer with built-in EPROM and the circuit element most closely related to it, taking into consideration the electrical connection with the circuit element most closely related to it. can be connected, making it possible to eliminate the need for signal lines, that is, conductive path routing lines.Furthermore, EP
The most closely related peripheral circuit elements can be placed adjacent to the microcomputer with built-in ROM, and the data line for exchanging data between the microcomputer with built-in EPROM and the peripheral circuit elements can be realized at the shortest or minimum distance. This minimizes the loss in packaging density due to wiring, allowing high-density packaging. Furthermore, with the present invention, all elements other than the microcomputer chip with a built-in EPROM are housed in chip form within the sealed space formed by the case material and the substrate, making it possible to create a hybrid integrated circuit device that is compact and easy to handle. can be provided.

（へ〉実施例 以下に第１図乃至第１１図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する． 第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている．この混成集積回路装置
《１）は独立した電子部品として用いられインバータエ
アコン等の幅広いインバータモー夕の分野で機能を独立
して有する集積回路として用いられる． この混成集積回路装置（１）は第１図および第２図に示
す様に、集積回路基板（２）と、集積回路基板（２〉上
に形成された所望形状の導電路（５）と、導電路（５）
と接続されたＥＰＲＯＭ内蔵マ冫クロコンピュータチッ
プ（６〉（以下マイコンチップという）と、マイコンチ
ップ（６）から制御出力信号を供給され且つ基板（２〉
上の導電路（５〉と接続されたその周辺回路素子（６）
と、基板（２）に固着一体化され所定位置に孔（３）が
設けられたケース材（７〉とから構成されている． 集積回路基板（２）はセラミックス、ガラスエボキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る． 金属基板としては例えば０．５〜１．０１１１１厚のア
ルミニウム基板を用いる．その基板（２〉の表面に辻第
３図に示す如く、周知の陽極酸化により酸化アルミニウ
ム膜（９）（アルマイト層）が形成され、その一生面側
に１０〜７０μ厚のエボキシあるいはポリイミド等の絶
縁樹脂層（１０）が貼着される．更に絶縁樹脂層（１０
）上には１０〜７０μ厚の銅箔（１１）が絶縁樹脂層《
１０）と同時にローラーあるい社ホットプレス等の手段
により貼着されている． 基板（２〉の一生面上に設けられた銅箔（１１）表面上
にはスクリーン印刷によって所望形状の導電路を露出し
てレジストでマスクされ、貴金属（金、銀、白金）メッ
キ層が銅箔（１１）表面にメッキされる．然る後、レジ
ストを除去して貴金属メッキ層をマスクとして銅箔（１
ｌ）のエッチングを行い所望の導電路（５〉が形成され
る．ここでスクリーン印刷による導電路（５）の細さは
ｏ．ｓｍｎが限界であるため、極細配線パターンを必要
とするときは周知の写真蝕刻技術に依り約２μまでの極
細導電路（５〉の形成畑可能となる． 基板（２〉上に形成された導電路（５〉は図示されない
が、大信号用のパワー系の太い導電路と小信号用の細い
導電路が形成されている． 導電路（５）の所定位置にはマイコンチップ〈６〉とそ
のマイコンチップからデータを供給される複数の回路素
子（８）が搭載されている．また基板（２）の一側辺あ
るいは対向する側辺周端部に導電路（５）が延在され大
信号用および小信号用の外部リード端子（１２）（１３
）を固着するための複数のパッドが形成されている．こ
のパッドには外部リード端子（１２）（１３）が半田に
よって固着されている。(F) Embodiment The hybrid integrated circuit device of the present invention will be explained in detail based on the embodiment shown in FIGS. 1 to 11 below. An example hybrid integrated circuit device (1) is shown. This hybrid integrated circuit device (1) is an integrated circuit that is used as an independent electronic component and has independent functions in a wide range of inverter motor fields such as inverter air conditioners. It is used as. As shown in FIGS. 1 and 2, this hybrid integrated circuit device (1) includes an integrated circuit board (2), a conductive path (5) of a desired shape formed on the integrated circuit board (2), Conductive path (5)
A microcomputer chip (6) with built-in EPROM (hereinafter referred to as microcomputer chip) connected to
Its peripheral circuit element (6) connected to the upper conductive path (5>)
and a case material (7) that is fixedly integrated with the substrate (2) and has holes (3) at predetermined positions.The integrated circuit board (2) is made of a hard material such as ceramics, glass epoxy, or metal. In this example, a metal substrate with excellent heat dissipation and mechanical strength is used. As the metal substrate, for example, an aluminum substrate with a thickness of 0.5 to 1.01111 mm is used. The substrate (2) As shown in Figure 3, an aluminum oxide film (9) (alumite layer) is formed on the surface of the aluminum oxide film (9) (alumite layer) by well-known anodic oxidation. ) is pasted.Furthermore, an insulating resin layer (10
) is covered with an insulating resin layer (11) having a thickness of 10 to 70μ
10) At the same time, it is attached by means such as a roller or a hot press. On the surface of the copper foil (11) provided on the whole surface of the substrate (2), a conductive path of a desired shape is exposed by screen printing and masked with a resist, and a precious metal (gold, silver, platinum) plating layer is formed on the copper. The surface of the foil (11) is plated.Then, the resist is removed and the copper foil (11) is plated using the precious metal plating layer as a mask.
The desired conductive path (5) is formed by etching l).The thinness of the conductive path (5) by screen printing is limited to o.smn, so when an ultra-fine wiring pattern is required, By using well-known photo-etching technology, it is possible to form ultra-fine conductive paths (5) up to about 2 μm. The conductive paths (5) formed on the substrate (2) are not shown, but they can be used for large signal power systems. A thick conductive path and a thin conductive path for small signals are formed. At predetermined positions on the conductive path (5), a microcomputer chip (6) and a plurality of circuit elements (8) to which data is supplied from the microcomputer chip are installed. Also, a conductive path (5) extends around one side of the board (2) or the opposite side, and external lead terminals (12) (13) for large signals and small signals are installed.
) are formed with multiple pads for fixing them. External lead terminals (12) and (13) are fixed to these pads by solder.

マイコンチップ（６〉は周知の如く、プログラムプロセ
ッサ（ＣＰＵ）を中心にプログラムメモリにＲＡＭ，Ｅ
ＰＲＯＭ，周辺装置に入出力インターフェイスを組合せ
ている素子である．ＥＰマイコンチップ（６）は市販さ
れているものであり、ここではＥＰマイコンチップ（６
）の説明を省略する． 一方、ケース材（７）は絶縁部材としての熱可塑性樹脂
から形成され、基板（２）と固着した際空間部が形成さ
れる様に箱状に形成されている．その箱状のケース材（
７）の周端部は基板（２〉の略周端部に配置されて接着
性を有したシール剤（Ｊシ一ト：商品名）によって基板
（２）と強固に固着一体化される．この結果、基板（２
〉とケース材（７）間に所定の封止空間部（２１）が形
成されることになる。更に本実施例のケース材（７〉の
所定位置には孔（３）が設けられている。その孔（３）
はＥＰマイフンチップ（６）およびＥＰマイコンチップ
＜６）と導電路（５）とを接続するボンディングワイヤ
線を露出する様な大きさで形成されている。即ち、ＥＰ
マイコンチッフ（６）よりも若干大きく形成されている
。As is well known, the microcomputer chip (6) has a program processor (CPU), program memory, RAM, and E.
This is an element that combines PROM and peripheral devices with an input/output interface. The EP microcomputer chip (6) is commercially available, and here we will use the EP microcomputer chip (6).
) will be omitted. On the other hand, the case material (7) is made of thermoplastic resin as an insulating member, and is formed into a box shape so that a space is formed when it is fixed to the substrate (2). The box-shaped case material (
The peripheral edge of 7) is placed approximately at the peripheral edge of the substrate (2) and is firmly fixed and integrated with the substrate (2) using an adhesive sealant (J-sheet: trade name). As a result, the substrate (2
A predetermined sealed space (21) is formed between the case member (7) and the case member (7). Furthermore, a hole (3) is provided at a predetermined position in the case material (7>) of this embodiment.The hole (3)
is formed in such a size as to expose the bonding wire line connecting the EP microcomputer chip (6) and the EP microcomputer chip (6) to the conductive path (5). That is, E.P.
It is formed slightly larger than the microcomputer chip (6).

ケース材（７）の孔（３）で露出した基板（２）上の導
電路（５〉にはＥＰマイコンチップ（６）がＡｇペース
ト、半田等のろう材によって固着搭載され、孔（８）で
露出した基板〈２）にはＥＰマイコンチップ（６）と接
続される複数の導電路（５〉の一端が形成される。その
導電路（５）の一端とＥＰマイコンチップ（６〉とはＡ
ｌワイヤ等のボンディングワイヤ線で超音波ポンディン
グ接続が行われる．ＥＰマイコンチップ（６）とボンデ
ィング接続された導電路（５）の他端はＥＰマイコンチ
ップ（６）に接続して配置されたＥＰマイコンチップ（
６）ともっとも関連する回路素子（８）の近傍に効率よ
く引回しされＡ乏ボンディングワイヤを用いて超音波接
続され電気に接続される． ここでＥＰマイコンチップ（６）とそのチップ（６〉と
もっとも関連深い回路素子（８）との位置関係について
述べる．第１図に示す如く、ＥＰマイコンチップ（６）
ともっとも関連する回路素子（８）とは多数本の導電路
（５）を介して接続されるため、その導電路（５）の引
回しを短くするためにＥＰマイコンチップ（６〉ともっ
とも関連する回路素子（８）以夫々、隣接する位置かあ
るいはできるだけ近傍に位置する様に配置される。従っ
てＥＰマイコンチップ（６）ともっとも関連する回路素
子（８）との導電路（５〉の引回しは最短距離で形成で
き基板上の実装面積を有効に使用することができる．Ｅ
Ｐマイコンチップ（６〉とその近傍あるいは隣接した位
置に配置されたもっとも関連する回路素子（８）は第１
図の如く、回路素子（８）の近傍に延在された導電路（
５）の先端部とＡｊ！ワイヤ線によって超音波ボンディ
ング接続されＥＰマイコンチップ（６〉と電気的に接続
される。The EP microcomputer chip (6) is fixedly mounted on the conductive path (5>) on the substrate (2) exposed through the hole (3) of the case material (7) with a brazing material such as Ag paste or solder, One end of a plurality of conductive paths (5) connected to the EP microcomputer chip (6) is formed on the exposed substrate (2).One end of the conductive path (5) and the EP microcomputer chip (6) are formed. A
Ultrasonic bonding connections are made using bonding wires such as l-wires. The other end of the conductive path (5) bonded to the EP microcomputer chip (6) is connected to the EP microcomputer chip (6).
6) and is efficiently routed near the circuit element (8) most related to it, and is electrically connected by ultrasonic connection using an A-poor bonding wire. Here, we will discuss the positional relationship between the EP microcomputer chip (6) and the circuit element (8) that is most closely related to the chip (6).As shown in Figure 1, the EP microcomputer chip (6)
Since the most related circuit element (8) is connected via a large number of conductive paths (5), in order to shorten the wiring of the conductive paths (5), The circuit elements (8) and subsequent circuit elements (8) that The turn can be formed with the shortest distance, and the mounting area on the board can be used effectively.E
The P microcomputer chip (6) and the most related circuit element (8) placed near or adjacent to it are the first
As shown in the figure, a conductive path (
5) Tip and Aj! It is electrically connected to the EP microcomputer chip (6>) by ultrasonic bonding using a wire line.

ＥＰマイコンチップ〈６〉は第１図及び第２図から明ら
かな如く、ケース材（７）に設けた孔（３）で露出した
基板（２〉上に搭載され、孔（３）を形成する壁体（７
ａ〉によって周囲を囲まれた構造となる。更に詳述する
と壁体（７ａ）によって囲まれるのはＥＰマイコンチッ
プ（６〉とそのＥＰマイコンチップ（６）と近傍の導電
路（５）とボンディング接続するワイヤ線が囲まれるこ
とになる。As is clear from Figures 1 and 2, the EP microcomputer chip <6> is mounted on the substrate (2>) exposed through the hole (3) provided in the case material (7), forming the hole (3). Wall (7
It becomes a structure surrounded by a>. More specifically, what is surrounded by the wall (7a) is the EP microcomputer chip (6>) and the wire line that connects the EP microcomputer chip (6) with the nearby conductive path (5) by bonding.

更に壁体（７ａ）によって囲まれた空間（７ｂ）には１
層以上の樹脂が充填され、ＥＰマイコンチップ（６）お
よびワイヤ線がその樹脂によって完全に樹脂被覆されて
いる。ＥＰマイコンチップ（６〉上に直接被覆される第
１層目の樹脂ほＥＰマイコンチップ《６〉のデータを消
去する場合に紫外線を透過する必要があるため紫外線透
過性樹脂（１５ａ）が用いられる．紫外線透過性樹脂（
１５ａ）は非芳香族系であれば限定されず、例えばメチ
ル系シリコンゴムあるいはシリコンゲルが用いられる。Furthermore, in the space (7b) surrounded by the wall (7a), 1
It is filled with more than one layer of resin, and the EP microcomputer chip (6) and wire lines are completely covered with the resin. The first layer of resin that is directly coated on the EP microcomputer chip (6) is UV-transparent resin (15a) because it is necessary to transmit ultraviolet rays when erasing data on the EP microcomputer chip (6). ．UV-transparent resin (
15a) is not limited as long as it is non-aromatic, and for example, methyl silicone rubber or silicone gel can be used.

本実施例では第１層目の紫外線透過性樹脂〈１５ａ）上
に第２層目の樹脂層（１５ｂ）が充填されている．第２
層目の樹脂層は第１層とは異なりＥＰマイコンチップ（
６）誤消去を防止するために紫外線を遮断する・紫外線
不透過性樹脂（１５ｂ）が用いられる．この紫外線性不
透過性樹脂（１５ｂ）は芳香環（ベンゼン環）を含んだ
樹脂であれば限定されず、例えばエボキシ系あるいはポ
リイミド系の樹脂が用いられ、ケース材（７〉の上面と
略一致するまで充填されている． 従ってＥＰマイコンチップ（６）だけが壁体く７８）に
よって囲まれ且つ樹脂被覆されて、他のその周辺の回路
素子（８）はケース材（７〉と基板（２〉とで形成され
る封止空間（２Ｆ）内に配置されることになる． 上述の如＜ＥＰマイコンチップ（６）と接続されるその
周辺の回路素子（８）は基板（２）とケース材（７）で
形成された封止空間部（２１゜）に配置する様に設定さ
れている．即ち、チップ状の電子部品および印刷抵抗、
メッキ抵抗等の抵抗素子の全ての素子が封止空間部（２
１’）内に設けられている。In this example, the second resin layer (15b) is filled on the first layer of ultraviolet-transparent resin (15a). Second
Unlike the first layer, the second resin layer is made of EP microcomputer chip (
6) Ultraviolet opaque resin (15b) is used to block ultraviolet rays to prevent accidental erasing. This ultraviolet opaque resin (15b) is not limited as long as it contains an aromatic ring (benzene ring), and for example, epoxy or polyimide resin is used, and it is approximately in line with the top surface of the case material (7>). Therefore, only the EP microcomputer chip (6) is surrounded by the wall (78) and coated with resin, and the other peripheral circuit elements (8) are filled with the case material (7) and the board (2). As mentioned above, the peripheral circuit elements (8) connected to the EP microcomputer chip (6) are placed in the sealed space (2F) formed by the board (2) and the case. It is set to be placed in the sealed space (21°) formed by the material (7).In other words, chip-shaped electronic components and printed resistors,
All elements of resistance elements such as plated resistors are located in the sealed space (2
1').

ところで、本実施例では壁体（７ａ）で囲まれた空間（
７ｂ〉に紫外線透過性樹脂（１５ａ）および不透過性樹
脂（１５ｂ）の２層の樹脂構造からなるが、不透過性樹
脂（１５ｂ）の代りに第４図に示す如く、遮光用のシー
ル材（１６〉をケース材（７）の孔（３）上に接着して
も不透過性樹脂（１５ｂ）と同様に紫外線を完全に遮断
することができる。By the way, in this embodiment, the space (
7b> has a two-layer resin structure of an ultraviolet-transparent resin (15a) and an impermeable resin (15b), but instead of the impermeable resin (15b), a light-shielding sealing material is used as shown in Fig. 4. Even if (16) is adhered onto the hole (3) of the case material (7), it can completely block ultraviolet rays in the same way as the impermeable resin (15b).

本実施例でＥＰマイコンチップ（６〉のデータ消去を行
う場合は紫外線不透過性樹脂（１５ｂ）あるいはシール
材（１６〉を剥して紫外線を照射し、再書込みする場合
はＥＰマイコンチップ（６）上の紫外線透過性樹脂（１
５ａ）も剥してボンディングされた近傍の導電路（５）
にブロープ等の端子を当接させ、書込み装置よりデータ
を書込む。紫外線透過性樹脂（１５ａ）を剥す場合、樹
脂（１５ａ）は弱い接着力のためにワイヤ線が切断する
ことはない． 以下に本発明を用いたモータ駆動用のインバータの混成
集積回路装置の具体例を示す．モータ駆動用インバータ
とは、一般的に直流電源から任意の交流電源を作り、例
えば三相モータの回転数を任意にコントロールするもの
である。In this example, when erasing data on the EP microcomputer chip (6), remove the ultraviolet opaque resin (15b) or sealing material (16) and irradiate it with ultraviolet rays, and when rewriting data on the EP microcomputer chip (6) UV-transparent resin (1
5a) is also peeled off and bonded nearby conductive path (5)
A terminal such as a probe is brought into contact with the terminal, and data is written using a writing device. When removing the ultraviolet-transparent resin (15a), the wire will not be cut because the resin (15a) has a weak adhesive force. A specific example of a hybrid integrated circuit device for a motor drive inverter using the present invention is shown below. A motor drive inverter generally generates an arbitrary alternating current power source from a direct current power source, and arbitrarily controls, for example, the rotation speed of a three-phase motor.

即ち、商用交流電源を整流回路を用いて整流した直流電
源を電源として用いる．その入力直流電源をインバータ
主回路と呼び、三相ブリッジ構成されたスイッチ素子を
用いて所定のコントロール信号のもとでチョッピングし
て擬似交流を負荷に出力する．コントロール信号を変化
させることにより出力交流の電圧、周波数を可変にする
ことができモータの回転数やトルクを可変に調整するこ
とができる． 第５図に示したブロック図に基づいてモータ駆動用イン
バータを簡単に説明する。In other words, a DC power source obtained by rectifying a commercial AC power source using a rectifier circuit is used as a power source. The input DC power source is called the inverter main circuit, which chops under a predetermined control signal using switching elements configured as a three-phase bridge and outputs pseudo AC to the load. By changing the control signal, the voltage and frequency of the output AC can be varied, and the motor rotation speed and torque can be variably adjusted. The motor drive inverter will be briefly explained based on the block diagram shown in FIG.

第５図は集積回路基板（２〉上にモータ駆動用インバー
タを搭載したときのブロック図である．モータ駆動用イ
ンバータは、交流電源を入力し直流に変換する整流回路
（２１）と、その整流回路〈２１）から出力された直流
電源を所定の間隔でチョッピングし負荷（モータ）に擬
似交流を供給するインバータ主回路（２２）と、インバ
ータ主回路（２２）を所定間隔でチョッピングさせる出
力信号および他の装置の動作を行わせる出力信号を供給
するＥＰＲＯＭ内蔵マイクロコンピュータ（６）（以下
ＥＰマイコンチップと称する）と、ＥＰマイコンチップ
（６）から出力された出力信号を所望に増幅させるバッ
ファ（２３）と、バッファ（２３）により増幅された信
号を電位の異なるベースアンプ（２５）に伝達する第１
のインターフェイス（２４）と、第１のインタープエイ
ス（２４）から伝達された信号をインバータ主回路（２
２）に増幅して供給するベースアンプ（２５）と、整流
回路（２１）からインバータ主回路（２２〉に供給され
る電流を検出すると共にインバータ主回路（２２〉の発
熱を検出して第１のインターブエイス＜２４）を介して
ＥＰマイコンチップ〈６〉に所定の信号をフィードバッ
クさせてインバータ主回路（２２）および周辺回路を保
護する保護回路（２６）と、マイコン（６）に電位の異
なる信号を入出力する第２のインターフエイス（２７）
と、ＥＰマイコンチップ（６）から出力される出力信号
を外部装置に供給するために増幅させる出力バッファ（
２８）とから構成されている．以下に上述した各構成に
ついてｆＩＪ単に説明する． 先ず整流回路は周知のダイ才一ドのブリッジ回路で構成
され、商用交流を直流に順変換するものである．本実施
例において、整流回路は基板上にチップ部品で構成され
ているが、ｔ流回路のみを外付によって構成する場合も
使用目的によって発生するが本発明には何んら支障はな
い。Figure 5 is a block diagram when a motor drive inverter is mounted on an integrated circuit board (2).The motor drive inverter includes a rectifier circuit (21) that inputs AC power and converts it into DC, An inverter main circuit (22) that chops the DC power output from the circuit (21) at predetermined intervals and supplies pseudo alternating current to the load (motor); and an output signal that chops the inverter main circuit (22) at predetermined intervals; A microcomputer with built-in EPROM (6) (hereinafter referred to as EP microcomputer chip) that supplies output signals for operating other devices, and a buffer (23) that amplifies the output signal output from the EP microcomputer chip (6) as desired. ) and a first base amplifier (25) that transmits the signal amplified by the buffer (23) to a base amplifier (25) having a different potential.
interface (24) and the signal transmitted from the first interface (24) to the inverter main circuit (24).
2) detects the current supplied to the inverter main circuit (22>) from the base amplifier (25) and the rectifier circuit (21) and detects the heat generation of the inverter main circuit (22>). A protection circuit (26) protects the inverter main circuit (22) and peripheral circuits by feeding back a predetermined signal to the EP microcomputer chip (6) via the Interval Ace (24) of the microcomputer (6), and Second interface (27) for inputting and outputting different signals
and an output buffer (which amplifies the output signal output from the EP microcomputer chip (6) in order to supply it to an external device).
28). Each of the above-mentioned configurations will be briefly explained below. First, the rectifier circuit consists of a well-known die-cut bridge circuit, which converts commercial alternating current into direct current. In this embodiment, the rectifier circuit is constructed of chip components on the substrate, but if only the t-current circuit is constructed externally, this may occur depending on the purpose of use, but there is no problem with the present invention.

次にインバータ主回路（２２）は第６図に示す如く、直
列接続された２個のスイッチング素子（２２ａ）（トラ
ンジスタ、ＭＯＳＦＥＴ，ＩＧＢＴ等）を夫々並列接続
（ブリッジ接続）されている。本実施例においてはトラ
ンジスタ素子を用いて説明するものとする．以下に説明
をつづける。主回路（２２）の夫々のトランジスタのコ
レクターエミッタ間にはフライホイル用のダイ才一ドが
接続されると共に夫々の直列接続された各トランジスタ
間と負荷とを結ぶための出力端子（Ｕ，Ｖ，Ｗ）が設け
られている．また、（２２ｂ）は入力用の入力端子であ
る． 次にＥＰマイフンチップ（６〉は例えば、ＬＭ８０　５
　１　Ｆ（三洋製）のＩＣチップ化されたものが用いら
れている． 第７図はマイコンの基本構成を示すブロック図であり、
命令の取出しと実行を行うＣ　Ｐ　Ｕ　（４ａ）と、所
定のプログラムデータが記憶されているメモリ一部（４
ｂ）と外部装置とのデータの入出力を行うためのＩ／Ｏ
ボート部（４ｃ）から構成されている，ＥＰマイコン（
６〉自体には新規なところがないため、ここでは詳細に
説明しないものとする。Next, as shown in FIG. 6, the inverter main circuit (22) has two series-connected switching elements (22a) (transistors, MOSFETs, IGBTs, etc.) connected in parallel (bridge connection). This example will be explained using a transistor element. The explanation continues below. A flywheel die is connected between the collector emitter of each transistor in the main circuit (22), and output terminals (U, V , W) are provided. Further, (22b) is an input terminal for input. Next, EP My Fun Chip (6> is, for example, LM80 5
1F (manufactured by Sanyo) IC chip is used. FIG. 7 is a block diagram showing the basic configuration of the microcomputer.
A CPU (4a) that takes out and executes instructions, and a part of memory (4a) that stores predetermined program data.
b) I/O for inputting and outputting data between and external devices
The EP microcomputer (
6> itself is not new, so it will not be explained in detail here.

このＥＰマイコン（６〉によってインバータ主回路（２
２）および所望の外部装置はフントロールされる． 次にバッファ（２３）はＬＣ４０４９Ｂ（三洋製）等の
ＩＣチップ化されたものが用いられる．このバップア（
２３）はＥＰマイコン（６）からの出力信号を所定に増
幅させるものである． 次に第１のインターブエイス（２４）は複数のフォトカ
ブラから構成され、例えば、ＰＣＢ１７（シ勺−プ製）
等のＩＣチップにより構成されている．第１のインター
フェイ゜ス（２４）は上述した如く、バップア（２３）
から出力された出力信号を光でベースアンプ（２５）に
伝達させるものである。The inverter main circuit (2) is controlled by this EP microcomputer (6).
2) and desired external devices are hunted. Next, as the buffer (23), an IC chip such as LC4049B (manufactured by Sanyo) is used. This backup (
23) amplifies the output signal from the EP microcomputer (6) to a predetermined value. Next, the first intervene ace (24) is composed of a plurality of photocouplers, for example, PCB17 (manufactured by Shipeko).
It is composed of IC chips such as. The first interface (24) is the backup (23) as described above.
The output signal output from the base amplifier (25) is transmitted by light to the base amplifier (25).

次にベースアンブ（２５〉は第８図に示す如く、第１の
インターフェイス（２４）から出力された信号が入力さ
れる信号入力端子（２５ａ）と、入力端子（２５ａ）か
ら入力された信号が供給されＯＮ，ＯＦＦされる第１お
よび第３のトランジスタ（τｒ＋＞（Ｔｒ−）と、第３
のトランジスタ（Ｔｒ，）のコレクタとそのベースが接
続された第１のトランジスタ（ｒｒｔ）とマイナスライ
ン間に接続された第２のトランジスタ（Ｔｒ，）と、電
源ライン間に接続された抵抗およびダイ才一ドと、ダイ
才−ドと並列に接続されたコンデンサーとから構成され
ている。また、第１および第２のトランジスタ間とイン
バータ主回路の各トランジスタのベースとエミッタとを
接続する出力端子（２５ｂ）が設けられている．例えば
、ベースアンブ（２５〉の信号入力端子（２５ａ）にＯ
Ｎ信号が入力されると第１のトランジスタ（Ｔｒｔ＞と
第３のトランジスタ（工ｒｓ）がＯＮＬ、第２のトラン
ジスタ（Ｔｒｙ）がＯＦＦする．すると、電源Ｖｏから
第１のトランジスタ（τｒ１）、制御抵抗Ｒ８を介して
インバータ主回路（２２〉のベースに所望の電流が供給
される．また、信号ＯＦＦ時には第１のトランジスタ〈
ＴｒＩ〉および第３のトランジスタ（τｒａ）がＯＦＦ
し、第２のトランジスタ（τｒｚ）をＯＮさせる．そし
てダイ才一ドとコンデンサーより作られた電源からイン
バータ主回路（２２）の才フを早くさせるものである。Next, the base amplifier (25>) has a signal input terminal (25a) into which the signal output from the first interface (24) is input, and a signal input from the input terminal (25a) as shown in FIG. The first and third transistors (τr+>(Tr-) that are supplied and turned on and off, and the third
A first transistor (rrt) to which the collector and base of the transistor (Tr,) are connected, a second transistor (Tr,) connected between the negative line, and a resistor and diode connected between the power supply line. It consists of a capacitor connected in parallel with the die capacitor. Further, an output terminal (25b) is provided that connects between the first and second transistors and the base and emitter of each transistor of the inverter main circuit. For example, if the signal input terminal (25a) of the base amplifier (25>
When the N signal is input, the first transistor (Trt> and the third transistor (engine rs) are turned on, and the second transistor (Try) is turned off. Then, from the power source Vo, the first transistor (τr1), A desired current is supplied to the base of the inverter main circuit (22) via the control resistor R8. Also, when the signal is OFF, the first transistor
TrI> and the third transistor (τra) are OFF
Then, the second transistor (τrz) is turned on. It also speeds up the power supply of the inverter main circuit (22) from the power supply made from the die capacitor and the capacitor.

次に保護回路（２６〉は第９図に示す如く、インバータ
主回路（２２）の近傍に設けられインバータ主回路（２
２〉の発熱による温度上昇を検出するダイ才−ド等より
構成される温度検出部（２６ａ）と、整流回路（２１）
からインバータ主回路（２２）に供給される電流を検出
する抵抗より構成される電流検出部（２６ｂ）と、内部
基準電圧を形成する基準電圧部（２６Ｃ）と、夫々の検
出部（２６ａ）（２６ｂ）からの出力信号と基準電圧部
（２６ｃ）から出力される信号を比較する電圧比較部（
２６ｄ）と、電圧比較部（２６ｄ）からの信号をＥＰマ
イコン（６）にフィードバックさせる保護、制御信号出
力部（２６ｅ）とから構成されている． 次に第２のインターフェイス〈２７〉は第１のインター
フェイス（２４）と同様に複数個のフォトカプラから構
或され、ＥＰマイコン（６）と入力端子Ｓ．Ｓ，から入
出力される信号をＥＰマイコン（６）に伝達するもので
ある。Next, the protection circuit (26>) is provided near the inverter main circuit (22) as shown in FIG.
2) A temperature detection section (26a) composed of a diode, etc., which detects a temperature rise due to heat generation, and a rectifier circuit (21).
A current detection section (26b) composed of a resistor that detects the current supplied from the inverter main circuit (22) to the inverter main circuit (22), a reference voltage section (26C) that forms an internal reference voltage, and a respective detection section (26a) ( a voltage comparison section (26b) that compares the output signal from the reference voltage section (26c) with the signal output from the reference voltage section (26c);
26d) and a protection and control signal output section (26e) that feeds back the signal from the voltage comparison section (26d) to the EP microcomputer (6). Next, the second interface <27> is composed of a plurality of photocouplers like the first interface (24), and is connected to the EP microcomputer (6) and the input terminal S. It transmits signals input and output from S, to the EP microcomputer (6).

最後に出力バッファ（２８）はバッファ《２３）と同様
にＬＣ４０４９Ｂ（三洋製）等のＩＣチップ化されたも
のが用いられ、ＥＰマイコン（６）からの信号を増幅し
、出力端子ＰＯ．〜ＰＯ，に信号を出力するものである
。Finally, the output buffer (28) is made of an IC chip such as LC4049B (manufactured by Sanyo), like the buffer <23), and amplifies the signal from the EP microcomputer (6) and outputs the signal from the output terminal PO. It outputs a signal to ~PO.

以下にモータ駆動用インバータの動作について簡単に説
明する． 商用交流が端子（２１ａ）から入力されると、上述した
様に整流回路（２１）によって直流に変換される．その
変換された直流電流はインバータ主回路（２２）に供給
される。インバータ主回路（２２〉の出力端子（ｔｙ，
ｖ，ｗ）は負荷（モータ）に接続され負荷に所望の電流
を供給する． 入出力端子Ｓ．，Ｓいデジタル入力端子Ｄゆ〜Ｄ，、ア
ナログ入力端子Ａ０〜Ａ．の各入力端子から所定の制御
あるいは指令信号が入力されるとＥＰマイコン（６）は
その入力信号に基づいて動作する．即ち、入力信号に基
づいて、ＥＰマイコン（６）内に記憶されているメモリ
ー内のプログラム・データに基づいた所定の処理が実行
されるコントロール信号を出力する。そのフントロール
信号はバッファ（２３）により増幅され第１のインター
フェイス（２４）を介してベースアンプ（２５）に供給
される。Below is a brief explanation of the operation of the motor drive inverter. When commercial alternating current is input from the terminal (21a), it is converted to direct current by the rectifier circuit (21) as described above. The converted DC current is supplied to the inverter main circuit (22). Output terminals (ty,
v, w) are connected to the load (motor) and supply the desired current to the load. Input/output terminal S. , S digital input terminals D~D,, analog input terminals A0~A. When a predetermined control or command signal is input from each input terminal of the EP microcomputer (6), it operates based on the input signal. That is, based on the input signal, it outputs a control signal that executes a predetermined process based on program data in the memory stored in the EP microcomputer (6). The mount roll signal is amplified by a buffer (23) and supplied to a base amplifier (25) via a first interface (24).

ベースアンプ（２５）に供給された信号はインバータ主
回路（２２）の各トランジスタ素子のベースに供給され
、インバータ主回路（２２）の各トランジスタ素子をＯ
Ｎ，ＯＦＦさせて直流をチ３ツピングして擬似交流を形
成し、出力端子（Ｕ，Ｖ，Ｗ）を介して負荷へ交流を供
給させて負荷を所定の回転数で回転させる。The signal supplied to the base amplifier (25) is supplied to the base of each transistor element of the inverter main circuit (22), and the signal is supplied to the base of each transistor element of the inverter main circuit (22).
N, OFF, DC is tripped to form pseudo AC, AC is supplied to the load via the output terminals (U, V, W), and the load is rotated at a predetermined rotation speed.

即ち、ＥＰマイコン（６〉内の所定のプログラｌ１・デ
ータに基づいてインバータ主回路（２２〉で直流をチョ
ッピングして交流に変換されている．また、ベースアン
プ（２５）には別電源がＶＤＩ〜Ｖ　Ｄ４端子を介して
常時印加されている。That is, the inverter main circuit (22) chops the DC and converts it into AC based on the predetermined program l1 and data in the EP microcomputer (6).In addition, the base amplifier (25) has a separate power supply connected to the VDI ~V is constantly applied via the D4 terminal.

上述したＥＰマイコン（６）内のプログラム・データを
変換すると、即ち別のマイコンに変換すればそのＥＰマ
イコン内に内蔵されたプログラム・データに応じた回転
にコントロールすることができる． 出力端子ＰＯ．〜ＰＯ，から出力される信号はＥＰマイ
コン（６）に入力される入力指令に基づいてＥＰマイコ
ン（６）が所定の信号処理を行った結果に基づいた信号
を出力する．出力端子Ｐｏ．〜ＰＯ．から出力される出
力信号は外部の機器あるい！ま装置をコントロールする
。例えばインバータエアコンであれば電磁リレー、冷媒
調整する弁等を室内の温度変化に対応して所定にフント
ロールする． 上述したインバータ動作を行っている際にはインバータ
システム、即ち、基板（２）上の温度は定格最大温度以
下になる様に設計されているが、システム自体を異常な
環境下（高温、高湿下）での使用、あるいは放熱が正常
に行われない場合にはインバータ主回路（２２）や周辺
の温度が異常に上昇し、システムあるいはセットを破壊
する恐れはあるが、本実施例では保護回路（２６）の温
度検出部（２６ａ）によって異常温度を検出してインバ
ータの動作を止めてインバータの発熱をおさえてセット
あるいはシスデムを保護するものである。また、インバ
ータ主回路（２２）には負荷が接続されているが、この
負荷内部の配線の異常による短絡、出力端子（Ｕ，Ｖ，
Ｗ）の短絡、あるいは外部ノイズによるＥＰマイコン（
６）の誤動作でインバータ主回路（２２〉の直列された
素子が同時ＯＮＬ，たりすると異常な大電流がインバー
タ主回路（２２〉に流れるう｛、この場合においても、
保護回路（２６〉内の電流寅出部（２６ｂ）でその大電
流を検出しただちに動作１停止させて保護する． 上述した動作を行うことでモータ駆動用インく一夕の動
作が行われて負荷（モータ）の回転フ／トロールおよび
外部機器の動作を所定にコント１−ルして例えば、イン
バータエアコン等の制御を正常に動作させる． 第１０図は第５図で示したモータ駆動用インバータ回路
を本実施例の基板ク２）上に実装した場合を示す平面図
であり、実装される各回路素子の符号は第５図のブロッ
ク図で示した符号と同一にしてある．尚、複数の各回路
素子を接続する導電路は煩雑となるため矢印にて示すも
のとする。By converting the program data in the EP microcomputer (6) mentioned above, that is, by converting it to another microcomputer, it is possible to control the rotation according to the program data built into the EP microcomputer. Output terminal PO. ~PO, outputs a signal based on the result of predetermined signal processing performed by the EP microcomputer (6) based on an input command input to the EP microcomputer (6). Output terminal Po. ~P.O. The output signal output from is an external device or! control the device. For example, in the case of an inverter air conditioner, electromagnetic relays, refrigerant adjustment valves, etc. are controlled to the specified levels in response to changes in indoor temperature. While the inverter is operating as described above, the temperature on the inverter system, that is, the board (2), is designed to be below the rated maximum temperature. If used in (26) The temperature detecting section (26a) detects an abnormal temperature and stops the operation of the inverter to suppress heat generation of the inverter and protect the set or system. In addition, a load is connected to the inverter main circuit (22), but short circuits and output terminals (U, V,
EP microcomputer (W) due to short circuit or external noise
If the series-connected elements of the inverter main circuit (22) turn ON at the same time due to a malfunction in step 6), an abnormally large current will flow to the inverter main circuit (22).
The current output part (26b) in the protection circuit (26) detects the large current and immediately stops the operation to protect it. By performing the above operation, the motor drive input will not operate overnight. The rotational speed/roll of the load (motor) and the operation of external equipment are controlled in a specified manner, so that, for example, an inverter air conditioner can be controlled normally. Figure 10 shows the inverter for driving the motor shown in Figure 5. 5 is a plan view showing a case where a circuit is mounted on the substrate 2) of this embodiment, and the reference numerals of each circuit element to be mounted are the same as those shown in the block diagram of FIG. 5. FIG. Note that since the conductive paths connecting the plurality of circuit elements are complicated, they are shown by arrows.

第１０図に示す如く、基板（２）の対向する周端部には
外部リード端子（１２）（１３）が固着される複数の固
着用バッド（３ａ）が設けられている。固着バッド（３
ａ〉から延在される導電路（５〉上所定位置には複数の
回路素子およびＥＰマイコンチップ（６）が固着されて
いる。即ち、斯る基板（２〉上にはＥＰマイコンチップ
〈６〉および複数の回路素子（８）が固着されており、
（２１）は整流回路、（２２〉はインバータ主回路、（
２５）はベースアンプ、（２３）はバッファ、（２４）
は第１のインターブエイス、（２７〉は第２のインター
フエイス、（２８）は出力バッファ、（２６〉は保護回
路である． 第１０図から明らかな如＜、ＥＰマイコンテッブ（６）
と一番関連深い回路素子の近傍（ここではバッファ、出
力バッファ）に隣接する位置にＥＰマイコンチップ（６
〉が固着される．また、一点鎖線で囲まれた領域は接着
シートでケース材（７〉が固着される固着領域であるこ
とを示す．第１１図は第１０図で示した基板（２〉上に
ケース材（７〉を固着したときのインバータ用の混成集
積回路装置の完成品の平面図であり、ケース材（７）か
らはＥＰマイコンチップ（６）上に被覆された第２の樹
脂層（１５ｂ）の上面のみが露出された状態となる．即
ち、ＥＰマイコンチップ（６）以外の他の素子は全てケ
ース材（７〉と基板（２）とで形成された封止空間（２
Ｆ）内に封止される． 即ち、本実施例では第１０図および第１１図に示す如く
、基板（２〉上にはインバータ制御に必要な全ての周辺
回路だけが形成されていることになる．即ち、基板（２
）上にはインバータ制御に必要な周辺回路のみが形成さ
れていることになり、ケース材（７）に設けられた孔（
３）によってＥＰマイコンチップ（６〉のみがケース材
（７）より露出されていることになる．更に詳述すると
、ＥＰマイコンチップ（６〉を搭載したままの状態でＥ
Ｐマイコンチップ（６）内のプログラム・データの消去
および書込みが可能となり、ユーザ側で専用のプログラ
ム・データを書込みすることができる．斯る本発明に依
れば、ケース材（７〉の所望位置に孔（３）を設け、そ
の孔（３）で露出した基板（２）上の導電路（５）にＥ
Ｐマイコンチップ（６）を接続し隣接する導電路（５〉
とワイヤ線で接続し、基板（２〉とケース材（７〉とで
形成された封止空間（２１）に他の回路素子（８）を固
着することにより、混成集積回路とＥＰマイコンチップ
（６）との一体化した装置が極めて小型化に行える大き
な特徴を有する．（ト〉発明の効果 以上に詳述した如く、本発明に依れば、第１にケース材
（７〉の所望位置に孔（３）を設け、孔（３）で露出し
た基板（２）上の導電路（５）にＥＰマイコンチップ（
６）を接続しているので、ＥＰマイコンチップ（６）の
載置位置を任意に選定できる利点を有する．従ってＥＰ
マイコンチップ（６〉の隣接する位置に最も関連深い回
路素子を配置することがテキ、その結果ＥＰマイコンチ
ップ＜６〉と回路素子とのデータのやりとりを行うデー
タ線を最短距離あるいは最も設計容易なレイアウトで実
現でき、データ線の引回しによる実装密度のロスを最小
限に抑制できる． 第２にケース材（７）の所望位置の孔（３）にＥＰマイ
コンチップ（６〉を配置していると共に、集積回路基板
（２）上の組込むその周辺回路素子の実装密度を向上す
ることにより、従来必要とされたプリント基板を廃止で
き、極めて小型化のＥＰマイコンチップ（６）を内蔵す
る混成集積回路装置を実現できる。As shown in FIG. 10, a plurality of fixing pads (3a) to which external lead terminals (12) and (13) are fixed are provided at opposing peripheral ends of the substrate (2). Sticking pad (3
A plurality of circuit elements and an EP microcomputer chip (6) are fixed at predetermined positions on the conductive path (5) extending from the substrate (2). > and a plurality of circuit elements (8) are fixed,
(21) is the rectifier circuit, (22> is the inverter main circuit, (
25) is the base amplifier, (23) is the buffer, (24)
is the first interface, (27> is the second interface, (28) is the output buffer, and (26> is the protection circuit.) As is clear from Fig. 10, the EP microcontroller (6)
An EP microcomputer chip (6
> is fixed. In addition, the area surrounded by the dashed line is the fixation area where the case material (7) is fixed with the adhesive sheet. Figure 11 shows the case material (7 ] is a plan view of the completed product of the hybrid integrated circuit device for an inverter when fixed, and the top surface of the second resin layer (15b) coated on the EP microcomputer chip (6) can be seen from the case material (7). In other words, all the other elements except the EP microcomputer chip (6) are in the sealed space (2) formed by the case material (7> and the substrate (2)).
F) is sealed within. That is, in this embodiment, as shown in FIGS. 10 and 11, only all the peripheral circuits necessary for inverter control are formed on the substrate (2).
) Only the peripheral circuits necessary for inverter control are formed on the hole ( ) provided in the case material (7).
3) means that only the EP microcomputer chip (6>) is exposed from the case material (7).
It becomes possible to erase and write program data in the P microcomputer chip (6), and the user can write dedicated program data. According to the present invention, the hole (3) is provided at a desired position of the case material (7), and the conductive path (5) on the substrate (2) exposed through the hole (3) is provided with E.
Connecting the P microcomputer chip (6) and adjacent conductive path (5)
The hybrid integrated circuit and the EP microcomputer chip ( 6) has the great feature that it can be extremely miniaturized. (G) Effects of the Invention As detailed above, according to the present invention, firstly, the desired position of the case material (7) can be adjusted. A hole (3) is provided in the hole (3), and an EP microcomputer chip (
6), it has the advantage that the placement position of the EP microcomputer chip (6) can be selected arbitrarily. Therefore, E.P.
It is best to place the most closely related circuit elements adjacent to the microcomputer chip (6), and as a result, the data lines for exchanging data between the EP microcomputer chip (6) and the circuit elements should be connected to the shortest distance or the easiest to design. This can be achieved by layout, and the loss in packaging density due to data line routing can be minimized.Secondly, the EP microcomputer chip (6) is placed in the hole (3) at the desired position of the case material (7). At the same time, by improving the mounting density of the peripheral circuit elements incorporated on the integrated circuit board (2), the conventionally required printed circuit board can be eliminated, and a hybrid integrated circuit incorporating an extremely compact EP microcontroller chip (6) can be achieved. A circuit device can be realized.

第３に集積回路基板（２〉として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる．また導電路
（５〉として銅箔（１１）を用いることにより、導電路
（５〉の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張．できる
． 第４にＥＰマイコンチップ（６）と接続されるその周辺
回路素子（８）はケース材（７）と集積回路基板（２〉
とで形成される封止空間（２１　’　）にダイ形状ある
いはチップ形状で組み込まれるので、従来のプリント基
板の様に樹脂モールドしたものに比較して極めて占有面
積が小さくなり、実装密度の大幅に向上できる利点を有
する。Thirdly, by using a metal substrate as the integrated circuit board (2>), its heat dissipation effect can be greatly improved compared to a printed circuit board, and it can contribute to improving the packaging density.Also, copper foil (5) can be used as the conductive path (5> By using 11), the resistance value of the conductive path (5) can be significantly lowered than that of conductive paste, and the mounted circuit can be expanded to the same level or higher than that of a printed circuit board.Fourth, the connection with the EP microcomputer chip (6) The peripheral circuit elements (8) to be used are the case material (7) and the integrated circuit board (2).
Since it is assembled in the form of a die or chip into the sealed space (21') formed by the It has advantages that can be improved.

第５にケース材（７）と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２）のほ
ぼ全面を封止空間（２Ｆ）として利用でき、実装密度の
向上と相まって極めてコンパクトな混成集積回路装置を
実現できる． 第６にＥＰマイコンチップ（６）上には遮光用の樹脂層
（１５ｂ）が設けられているため、ＥＰマイコンチップ
（６）を保護することができると共に遮光ができ且つＥ
Ｐマイコンチップ〈６〉と孔〈３）のすき間も封止でき
る利点を有する。Fifth, by substantially matching the peripheral edges of the case material (7) and the integrated circuit board (2), almost the entire surface of the integrated circuit board (2) can be used as a sealed space (2F), which reduces the packaging density. Combined with this improvement, an extremely compact hybrid integrated circuit device can be realized. Sixthly, since a light-shielding resin layer (15b) is provided on the EP microcomputer chip (6), it is possible to protect the EP microcomputer chip (6), as well as to block light and
It has the advantage that the gap between the P microcomputer chip <6> and the hole <3) can also be sealed.

第７に集積回路基板（２）の一辺あるいは相対向する辺
から外部リード（１２）（１３）を導出でき、極めて多
ピンの混成集積回路装置を実現できる利点を有する。Seventhly, the external leads (12) and (13) can be led out from one side or opposite sides of the integrated circuit board (2), making it possible to realize a hybrid integrated circuit device with an extremely large number of pins.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いる基板の断面図、第
４図は他の実施例を示す断面図、第５図は本実施例で用
いたモータ駆動用インバータを示すプｌ１ツク図、第６
図は第５図で示したインバータの主回路を示す回路図、
第７図は第５図で示したインバータのマイコンを示すブ
ロック図、第８図は第５図で示したインバータのベース
アンプを示す回路図、第９図は第５図で示したインバー
タの保護回路を示すブロック図、第１０図は第５図で示
したブロック図を基板上に実装したときの平面図、第１
１図は第１０図に示した基板上にケース材を固着したと
きの平面図、第１２図および第１３図は従来のマイコン
実装構造を示す斜視図である。 （１）・・・混成集積回路装置、　（２）・・・集積回
路基板、　（５〉・・・導電路、　（６〉・・・ＥＰマ
イコンチップ、　〈８）・・・回路素子、　（３）・・
・孔、　（７ａ〉・・・壁（７〉・・・ケース材、　（
１５ａ）・・・紫外線透過性樹（１５ｂ）・・・紫外線
不透過性樹脂。Fig. 1 is a perspective view showing this embodiment, and Fig. 2 is an I-
3 is a sectional view of the board used in this embodiment, FIG. 4 is a sectional view showing another embodiment, and FIG. 5 is a sectional view of the motor drive inverter used in this embodiment. Figure, 6th
The figure is a circuit diagram showing the main circuit of the inverter shown in Figure 5.
Figure 7 is a block diagram showing the microcomputer of the inverter shown in Figure 5, Figure 8 is a circuit diagram showing the base amplifier of the inverter shown in Figure 5, and Figure 9 is the protection of the inverter shown in Figure 5. A block diagram showing the circuit, Fig. 10 is a plan view when the block diagram shown in Fig. 5 is mounted on a board,
FIG. 1 is a plan view of a case material fixed onto the board shown in FIG. 10, and FIGS. 12 and 13 are perspective views showing a conventional microcomputer mounting structure. (1)...Hybrid integrated circuit device, (2)...Integrated circuit board, (5>...Conducting path, (6>...EP microcomputer chip, <8)...Circuit element, ( 3)...
・Hole, (7a>...Wall (7>...Case material, (
15a)...UV-transparent tree (15b)...UV-impermeable resin.

Claims (10)

【特許請求の範囲】[Claims] （１）集積回路基板と 前記基板上に形成された所望のパターンを有する導電路
と 前記導電路に接続され且つ所望のプログラム・データを
内蔵したＥＰＲＯＭ内蔵マイクロコンピュータチップと 前記ＥＰＲＯＭ内蔵マイクロコンピュータチップの所定
の制御出力信号が供給され且つ前記基板上の導電路と接
続されたその周辺回路素子と 前記基板に一体化されたケース材とを具備し、前記ケー
ス材の所望位置に孔を設け、前記孔で露出した前記基板
上の前記導電路に前記マイクロコンピュータチップを固
着し、前記ＥＰＲＯＭ内蔵マイクロコンピュータチップ
の電極と所望の前記導電路をボンディングワイヤで接続
し前記基板と前記ケースで形成された封止空間に前記周
辺回路素子を配置したことを特徴とする混成集積回路装
置。(1) An integrated circuit board, a conductive path having a desired pattern formed on the substrate, an EPROM built-in microcomputer chip connected to the conductive path and containing desired program data, and the EPROM built-in microcomputer chip. a peripheral circuit element to which a predetermined control output signal is supplied and connected to a conductive path on the substrate, and a case material integrated with the substrate; a hole is provided at a desired position in the case material; The microcomputer chip is fixed to the conductive path on the substrate exposed through the hole, and the electrodes of the EPROM built-in microcomputer chip and the desired conductive path are connected with bonding wires, and a seal formed by the substrate and the case is bonded. A hybrid integrated circuit device, characterized in that the peripheral circuit element is arranged in a stop space. （２）前記集積回路基板として表面を絶縁した金属基板
を用いたことを特徴とする請求項１記載の混成集積回路
装置。(2) The hybrid integrated circuit device according to claim 1, wherein a metal substrate whose surface is insulated is used as the integrated circuit board. （３）前記導電路として銅箔を用いたことを特徴とする
請求項１記載の混成集積回路装置。(3) The hybrid integrated circuit device according to claim 1, wherein copper foil is used as the conductive path. （４）前記孔に紫外線を透過する樹脂を注入した封止樹
脂層で前記ＥＰＲＯＭ内蔵マイクロコンピュータチップ
を封止することを特徴とする請求項１記載の混成集積回
路装置。(4) The hybrid integrated circuit device according to claim 1, wherein the EPROM built-in microcomputer chip is sealed with a sealing resin layer in which a resin that transmits ultraviolet rays is injected into the hole. （５）前記孔内の封止樹脂層上に紫外線を遮断するシー
ル樹脂層を設けたことを特徴とする請求項４記載の混成
集積回路装置。(5) The hybrid integrated circuit device according to claim 4, characterized in that a sealing resin layer for blocking ultraviolet rays is provided on the sealing resin layer in the hole. （６）前記シール樹脂層の上面と前面ケース材の上面と
を実質的に一致させたことを特徴とする請求項５記載の
混成集積回路装置。(6) The hybrid integrated circuit device according to claim 5, wherein the upper surface of the sealing resin layer and the upper surface of the front case material are substantially aligned. （７）前記周辺回路素子としてチップ抵抗、チップコン
デンサーを用いていることを特徴とする請求項１記載の
混成集積回路装置。(7) The hybrid integrated circuit device according to claim 1, wherein a chip resistor or a chip capacitor is used as the peripheral circuit element. （８）前記ケース材の周端部を前記基板の周端部と実質
的に一致させたことを特徴とする請求項１記載の混成集
積回路装置。(8) The hybrid integrated circuit device according to claim 1, wherein a peripheral edge of the case material substantially coincides with a peripheral edge of the substrate. （９）前記基板の一辺から外部リードを導出することを
特徴とする請求項１記載の混成集積回路装置。(9) The hybrid integrated circuit device according to claim 1, wherein an external lead is led out from one side of the substrate. （１０）前記基板の相対向する辺から外部リードを導出
することを特徴とする請求項１記載の混成集積回路装置
。(10) The hybrid integrated circuit device according to claim 1, wherein external leads are led out from opposite sides of the substrate.
JP1235152A 1989-09-11 1989-09-11 Hybrid integrated circuit device Pending JPH0397255A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1235152A JPH0397255A (en) 1989-09-11 1989-09-11 Hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1235152A JPH0397255A (en) 1989-09-11 1989-09-11 Hybrid integrated circuit device

Publications (1)

Publication Number Publication Date
JPH0397255A true JPH0397255A (en) 1991-04-23

Family

ID=16981822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1235152A Pending JPH0397255A (en) 1989-09-11 1989-09-11 Hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JPH0397255A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198769A (en) * 1985-02-28 1986-09-03 Nec Corp Hybrid integrated circuit
JPS6314492A (en) * 1986-07-04 1988-01-21 富士通株式会社 Method of mounting ic

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198769A (en) * 1985-02-28 1986-09-03 Nec Corp Hybrid integrated circuit
JPS6314492A (en) * 1986-07-04 1988-01-21 富士通株式会社 Method of mounting ic

Similar Documents

Publication Publication Date Title
JPH0397255A (en) Hybrid integrated circuit device
JPH03104153A (en) Hybrid integrated circuit device
JPH03222354A (en) Hybrid integrated circuit device
JPH03104152A (en) Hybrid integrated circuit device
JPH03242964A (en) Hybrid integrated circuit device
JPH03242965A (en) Hybrid integrated circuit device
JPH03218058A (en) Hybrid integrated circuit device
JPH03174762A (en) Hybrid integrated circuit device
JPH03104154A (en) Hybrid integrated circuit device
JPH03222353A (en) Hybrid integrated circuit device
JPH03174756A (en) Hybrid integrated circuit device
KR20090049015A (en) Circuit module
JPH03174746A (en) Hybrid integrated circuit device
JPH03129758A (en) Hybrid integrated circuit device
JPH03174753A (en) Hybrid integrated circuit device
JPH0397256A (en) Hybrid integrated circuit device
JPH03174760A (en) Hybrid integrated circuit device
JPH03174757A (en) Hybrid integrated circuit device
JPH03174761A (en) Hybrid integrated circuit device
JPH03174754A (en) Hybrid integrated circuit device
JPH0391951A (en) Hybrid integrated circuit device
JP3172292B2 (en) Hybrid integrated circuit device
JPH03174759A (en) Hybrid integrated circuit device
JPH03174758A (en) Hybrid integrated circuit device
JPH0371663A (en) Hybrid integrated circuit device