JPH0770679B2 - Hybrid integrated circuit device - Google Patents

Hybrid integrated circuit device

Info

Publication number
JPH0770679B2
JPH0770679B2 JP8251690A JP8251690A JPH0770679B2 JP H0770679 B2 JPH0770679 B2 JP H0770679B2 JP 8251690 A JP8251690 A JP 8251690A JP 8251690 A JP8251690 A JP 8251690A JP H0770679 B2 JPH0770679 B2 JP H0770679B2
Authority
JP
Japan
Prior art keywords
microcomputer
substrate
circuit
wiring board
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8251690A
Other languages
Japanese (ja)
Other versions
JPH03174758A (en
Inventor
秀史 西塔
永 清水
克実 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP8251690A priority Critical patent/JPH0770679B2/en
Publication of JPH03174758A publication Critical patent/JPH03174758A/en
Publication of JPH0770679B2 publication Critical patent/JPH0770679B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards

Landscapes

  • Combinations Of Printed Boards (AREA)

Description

【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は集積回路基板にマイクロコンピュータを接続し
てなる混成集積回路装置に関し、特にEPROM内蔵型マイ
クロコンピュータ搭載の混成集積回路装置に関する。The present invention relates to a hybrid integrated circuit device in which a microcomputer is connected to an integrated circuit board, and more particularly to a hybrid integrated circuit device equipped with an EPROM built-in type microcomputer.

（ロ） 従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M内蔵のマイクロコンピュータ素子は各種電子機器に好
んで用いられている。このEPROM内蔵マイクロコンピュ
ータは、制御用あるいは駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されている。各種電子
機器で小型軽量化が要求される機器は、チップ・オン・
ボードと称される技法によってプリント配線板に半導体
集積回路（IC）チップが直接搭載され、所要の配線が施
された後この配線部分を含んで前記ICチップが合成樹脂
によって被覆され、極めて小型軽量化が達成されてい
る。(B) Conventional technology EPRO that has a UV irradiation window that can erase the memory information that has already been written by irradiating it with ultraviolet light and rewrite it
Microcomputer devices with a built-in M are preferably used in various electronic devices. Most of the EPROM built-in microcomputer is currently mounted on a printed wiring board together with a control or driving integrated circuit. For various electronic devices, which are required to be small and light,
A semiconductor integrated circuit (IC) chip is directly mounted on a printed wiring board by a technique called board, and after the required wiring is made, the IC chip including this wiring part is covered with synthetic resin, which is extremely small and lightweight. Has been achieved.

かかる従来のEPROM内蔵マイクロコンピュータの実装構
造を第12図に従って説明すると、第12図は従来のEPROM
内蔵マイクロコンピュータの一部断面を有する斜視図で
あって、主表面上に導電性配線パターン（41）が形成さ
れたガラス・エポキシ樹脂などから構成された絶縁性基
板（42）のスルーホール（43）にサーディップ型パッケ
ージに組込まれたEPROM内蔵マイクロコンピュータ（4
4）が搭載されている。このEPROM内蔵マイクロコンピュ
ータ（44）はヘッダー（45）及びキャップ（46）を有
し、前記ヘッダー（45）はセラミック基材（47）に外部
導出リード（48）が低融点ガラス材で接着されている。
又このヘッダー（45）はガラスに金粉が多量に混入した
いわゆる金ペーストを焼結した素子搭載部（50）が前記
低融点ガラス材上あるいはセラミック基材（47）上に接
着されており、この素子搭載部（50）にEPROM内蔵マイ
クロコンピュータチップ（51）が装着され、このチップ
（51）の電極と前記外部導出リード（48）とが金属細線
（52）によって接続されている。このキャップ（46）は
低融点ガラスによってヘッダー（45）に配置されたEPRO
M内蔵マイクロコンピュータチップ（51）を密封してい
る。この様にEPROM内蔵マイクロコンピュータチップ（5
1）を密封したEPROM内蔵マイクロコンピュータ（44）
は、前記絶縁性基板（42）のスルーホール（43）に外部
導出リード（48）を挿通させ半田によって固定される。
このスルーホール（43）は導電性配線パターン（41）に
よって所要の配線引回しが施され、前記絶縁性基板の端
部に設けられた雄型コネクタ端子部（55）から図示しな
い雌型コネクタへと接続される。The conventional EPROM built-in microcomputer mounting structure will be described with reference to FIG. 12, which shows a conventional EPROM.
FIG. 1 is a perspective view with a partial cross section of a built-in microcomputer, which shows a through hole (43) of an insulating substrate (42) made of glass epoxy resin or the like having a conductive wiring pattern (41) formed on a main surface. ) Microcomputer with built-in EPROM (4
4) is installed. This EPROM built-in microcomputer (44) has a header (45) and a cap (46), and the header (45) has a ceramic base material (47) and an external lead (48) bonded by a low melting point glass material. There is.
Further, in this header (45), an element mounting portion (50) obtained by sintering a so-called gold paste in which a large amount of gold powder is mixed in glass is adhered onto the low melting point glass material or the ceramic base material (47). An EPROM built-in microcomputer chip (51) is mounted on the element mounting portion (50), and the electrodes of the chip (51) and the external lead-outs (48) are connected by a thin metal wire (52). This cap (46) is EPRO placed on the header (45) by low melting glass
The built-in microcomputer chip (51) is sealed. In this way, a microcomputer chip (5
Microcomputer with built-in EPROM (1) sealed
The external lead-out lead (48) is inserted into the through hole (43) of the insulating substrate (42) and fixed by soldering.
The through hole (43) is routed by the conductive wiring pattern (41) as required, and the male connector terminal portion (55) provided at the end of the insulating substrate is transferred to a female connector (not shown). Connected with.

さて、かかる従来のEPROM内蔵マイクロコンピュータ素
子の実装構造は、EPROM内蔵マイクロコンピュータチッ
プ（51）に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップの高
さの数倍となり、薄型化に極めて不利である。更にスル
ーホール（43）に外部導出リードを挿通した後、半田な
どで固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM内蔵マイクロ
コンピュータ素子を一旦パッケージに組立てることであ
る。Now, in the conventional mounting structure of the microcomputer element with built-in EPROM, the package outer shape is much larger than that of the microcomputer chip (51) with built-in EPROM, and the plane occupancy ratio is also three-dimensional, that is, the height is the number of chips. It is doubled, which is extremely disadvantageous for thinning. Furthermore, it is necessary to fix the lead-out lead through the through-hole (43) with solder or the like. A further major drawback to be noted is that the EPROM-embedded microcomputer device is once assembled in a package prior to mounting on an insulating substrate.

ここではサーディップパッケージタイプのEPROM内蔵マ
イクロコンピュータ素子について述べたが樹脂封止型パ
ッケージについても上述した問題は発生する。Although the cerdip package type microcomputer device with a built-in EPROM has been described here, the above-mentioned problems also occur in the resin-sealed package.

斯る問題を解決するために第13図に示した実装構造が既
に使用されている。In order to solve such a problem, the mounting structure shown in FIG. 13 has already been used.

以下に第13図に示したEPROM内蔵マイクロコンピュータ
実装構造について説明する。The EPROM built-in microcomputer mounting structure shown in FIG. 13 will be described below.

主表面（60a）に導電性配線パターン（60b）が形成され
たガラス・エポキシ樹脂板などの絶縁性基板（60）上に
は、EPROM内蔵マイクロコンピュータチップ（61）を載
置するチップ搭載エリア（60c）を有し、前記配線パタ
ーン（60b）は、このエリア近傍から主表面（60a）上を
引回されて図示しない雄型コネクタ端子部に接続されて
いる。前記エリア（60c）には、EPROM内蔵マイクロコン
ピュータチップ（61）が搭載され、このチップ（61）の
表面電極と前記配線パターン（60b）とが金属細線（6
2）により接続されている。勿論金属細線（62）の１本
は前記チップ（61）のサブストレートと接続する為に、
このチップ（61）が搭載された配線パターン（60b）と
ワイヤリングされている。On the insulating substrate (60) such as a glass / epoxy resin plate with the conductive wiring pattern (60b) formed on the main surface (60a), the chip mounting area () for mounting the EPROM built-in microcomputer chip (61) 60c), and the wiring pattern (60b) is routed from the vicinity of this area on the main surface (60a) and connected to a male connector terminal portion (not shown). A microcomputer chip (61) with a built-in EPROM is mounted in the area (60c), and the surface electrode of the chip (61) and the wiring pattern (60b) are formed by a thin metal wire (6).
Connected by 2). Of course, one of the thin metal wires (62) is connected to the substrate of the chip (61),
The chip (61) is wired with the wiring pattern (60b) mounted thereon.

上述した様にEPROM内蔵マイクロコンピュータチップを
直接基板上に搭載することが既に周知技術として知られ
ている。It is already known as a well-known technique to mount the EPROM-embedded microcomputer chip directly on the substrate as described above.

（ハ） 発明が解決しようとする課題 第13図で示したEPROM内蔵マイクロコンピュータ実装構
造ではEPROM内蔵マイクロコンピュータのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM内蔵マイクロコンピュータ自体
の小型化である。即ち、第13図からは明らかにされてい
ないEPROM内蔵マイクロコンピュータの周辺に固着され
ているその周辺回路素子はディスクリート等の電子部品
で構成されているために、EPROM内蔵マイクロコンピュ
ータを搭載したプリント基板用の集積回路としてのシス
テム全体を見た場合なんら小型化とはならず従来通りプ
リント基板の大型化、即ちシステム全体が大型化になる
問題がある。(C) Problems to be Solved by the Invention It goes without saying that the EPROM-embedded microcomputer mounting structure shown in FIG. 13 is die-bonded because the chip of the EPROM-embedded microcomputer is die-bonded onto the printed circuit board. Absent. However, the miniaturization referred to here is only miniaturization of the EPROM built-in microcomputer itself. That is, since the peripheral circuit elements fixed to the periphery of the EPROM built-in microcomputer, which are not clearly shown in FIG. 13, are composed of electronic components such as discretes, a printed circuit board on which the EPROM built-in microcomputer is mounted is mounted. When the whole system as an integrated circuit for a vehicle is viewed, it cannot be downsized at all, and there is a problem that the printed circuit board is upsized as in the past, that is, the entire system is upsized.

また、第12図に示した実装構造においても第13図と同様
にEPROM内蔵マイクロコンピュータの周辺の回路、即ちL
SI,IC等の回路素子がディスクリート等の電子部品で構
成されているため、プリント基板の大型化、即ちシステ
ム全体が大型化となりユーザが要求される軽薄短小のEP
ROM内蔵マイクロコンピュータ搭載の集積回路を提供す
ることができない大きな問題がある。Also, in the mounting structure shown in FIG. 12, as in FIG. 13, circuits around the EPROM built-in microcomputer, that is, L
Since circuit elements such as SI and IC are composed of electronic components such as discretes, the printed circuit board becomes large, that is, the entire system becomes large, and the light, thin, short, and small EP required by users.
There is a big problem that it is not possible to provide an integrated circuit equipped with a microcomputer with built-in ROM.

更に第12図および第13図で示したEPROM内蔵マイクロコ
ンピュータ実装構造では、上述した様にシステム全体が
大型化になると共にEPROM内蔵マイクロコンピュータお
よびその周辺の回路素子を互いに接続する導電パターン
が露出されているため信頼性が低下する問題がある。Furthermore, in the EPROM built-in microcomputer mounting structure shown in FIGS. 12 and 13, as described above, the entire system becomes large and the conductive patterns for connecting the EPROM built-in microcomputer and its peripheral circuit elements to each other are exposed. Therefore, there is a problem that reliability is lowered.

更に第12図および第13図で示したEPROM内蔵マイクロコ
ンピュータ実装構造ではEPROM内蔵マイクロコンピュー
タと、その周辺のIC,LSI等の回路素子が露出されている
ため、基板上面に凹凸が生じて取扱いにくく作業性が低
下する問題がある。Further, in the EPROM built-in microcomputer mounting structure shown in FIG. 12 and FIG. 13, the EPROM built-in microcomputer and the peripheral circuit elements such as IC and LSI are exposed, so that unevenness is generated on the upper surface of the substrate, which makes it difficult to handle. There is a problem of reduced workability.

更に特質すべき問題点は、従来のEPROM内蔵マイクロコ
ンピュータ実装装置ではプリント基板上のEPROM内蔵マ
イクロコンピュータの挿脱が困難であるという大きな問
題があった。Further, a problem to be characterized is that it is difficult to insert and remove the EPROM-embedded microcomputer on the printed circuit board with the conventional EPROM-embedded microcomputer mounting device.

（ニ） 課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、配
線基板上にマイクロコンピュータのみを搭載し、二枚の
基板の一方の基板の所望位置に孔を設け、その孔によっ
て形成された空間に前記配線基板を収納し、配線基板と
重畳する他方の基板上に複数の回路素子を配置し、二枚
の基板上に搭載された全ての回路素子は二枚の基板とケ
ース材とで形成された封止空間内に封止した構造とする
ことを特徴とする。(D) Means for Solving the Problems The present invention has been made in view of the above-described problems, in which only a microcomputer is mounted on a wiring board and a hole is formed at a desired position on one of the two boards. Is provided, the wiring board is housed in the space formed by the hole, a plurality of circuit elements are arranged on the other board overlapping the wiring board, and all the circuit elements mounted on the two boards are The structure is characterized in that it is sealed in a sealed space formed by two substrates and a case material.

従ってマイクロコンピュータを搭載した混成集積回路装
置を極めて小型で高集積化でき、混成集積回路装置から
マイクロコンピュータを自由自在に着脱することができ
るマイクロコンピュータ搭載の混成集積回路装置を提供
することができる。Therefore, it is possible to provide a hybrid integrated circuit device equipped with a microcomputer in which the hybrid integrated circuit device equipped with the microcomputer can be extremely miniaturized and highly integrated, and the microcomputer can be freely attached to and detached from the hybrid integrated circuit device.

（ホ） 作 用 この様に本発明に依れば、一方の基板の所定位置に設け
た孔によって形成された空間内でマイクロコンピュータ
を搭載した配線基板を他方の基板上の導電路と接続し、
もっとも関連深い回路素子との電気的接続を考慮して、
効率良くマイクロコンピュータともっとも関連深い回路
素子とを接続することができ、信号線即ち導電路の引回
し線を不要にすることができる。更にマイクロコンピュ
ータの隣接する位置に最も関連の深い周辺回路素子を配
置でき、マイクロコンピュータと周辺回路素子との間の
データのやりとりを行うデータ線を最短距離あるいは最
小距離で実現でき、データ線の引回しによる実装密度の
ロスを最小限に抑制することになり、高密度の実装が行
える。(E) Operation As described above, according to the present invention, the wiring board on which the microcomputer is mounted is connected to the conductive paths on the other substrate within the space formed by the holes provided at the predetermined positions of the one substrate. ,
Considering the electrical connection with the most closely related circuit element,
The microcomputer and the circuit element most closely related to each other can be efficiently connected, and the signal line, that is, the wiring line of the conductive path can be eliminated. Further, the peripheral circuit elements most closely related to each other can be arranged in the adjacent positions of the microcomputer, and the data line for exchanging data between the microcomputer and the peripheral circuit element can be realized with the shortest distance or the minimum distance. Loss of mounting density due to turning is suppressed to a minimum, and high-density mounting can be performed.

更に配線基板と重畳する他方の基板上に複数の回路素子
が搭載されるので、その重畳する面積が有効に使用でき
る構造となるので本発明では優れた高集積化が行えるも
のである。Further, since a plurality of circuit elements are mounted on the other substrate that overlaps with the wiring board, the area where the circuit elements overlap can be effectively used, so that the present invention can achieve high integration.

更に本発明では両基板上に搭載された全ての素子がケー
ス材と二枚の基板で形成された封止空間内に収納される
ため超高密度且つ小型化でしかも取扱い性の優れた混成
集積回路装置を提供することができる。Further, according to the present invention, all the elements mounted on both substrates are housed in the sealed space formed by the case material and the two substrates, so that the hybrid integration is ultra-high density and downsized, and is easy to handle. A circuit device can be provided.

更に本発明では上述したようにマイクロコンピュータが
基板上に直接搭載されず配線基板上に搭載される構造で
あるためにマイクロコンピュータの挿脱を容易に行え
る。その結果、基板上に形成される所望の回路機能を共
通化でき、例えばマイクロコンピュータを搭載した配線
基板を異ならしめることにより異種の装置を極めて容易
に提供できる。Further, in the present invention, as described above, since the microcomputer is not directly mounted on the substrate but is mounted on the wiring substrate, the microcomputer can be easily inserted and removed. As a result, desired circuit functions formed on the substrate can be made common, and different types of devices can be provided very easily by, for example, changing the wiring substrate on which the microcomputer is mounted.

（ヘ） 実施例 以下に第１図乃至第11図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。(F) Embodiment Hereinafter, the hybrid integrated circuit device of the present invention will be described in detail based on the embodiment shown in FIGS. 1 to 11.

第１図は本発明を示すための分解斜視図、第２図は第１
図に示した分解斜視図を組立てたときのＩ−Ｉ断面であ
る。FIG. 1 is an exploded perspective view showing the present invention, and FIG.
It is an II cross section when the exploded perspective view shown in the drawing is assembled.

この混成集積回路装置（１）は独立した電子部品として
用いられインバータエアコン等の幅広いインバータモー
タの分野で機能を独立して有する集積回路として用いら
れる。This hybrid integrated circuit device (1) is used as an independent electronic component and is used as an integrated circuit having independent functions in the field of a wide range of inverter motors such as an inverter air conditioner.

この混成集積回路装置（１）は第１図および第２図に示
す様に、所望位置に孔（５）が設けられた一方の集積回
路基板（2A）と、その基板（2A）と対向して配置される
他方の集積回路基板（2B）と、その基板（2A）（2B）上
に形成された所望形状の導電路（３）と、導電路（３）
に接続され夫々の基板（2A）（2B）上に搭載された複数
の回路素子（４）と、夫々の基板（2A）（2B）と固着一
体化され、夫々の基板（2A）（2B）を所定の間隔離間さ
せるケース材（６）と、一方の基板（2A）に設けた孔
（５）によって形成された空間内に収納されたマイクロ
コンピュータ（７）を搭載した配線基板（８）とから構
成される。As shown in FIGS. 1 and 2, this hybrid integrated circuit device (1) is provided with one integrated circuit board (2A) having a hole (5) at a desired position and facing the board (2A). The other integrated circuit board (2B) to be placed as a conductive path, a conductive path (3) of a desired shape formed on the board (2A) (2B), and a conductive path (3)
The plurality of circuit elements (4) connected to and mounted on the respective boards (2A) and (2B) and fixedly integrated with the respective boards (2A) and (2B), and the respective boards (2A) and (2B) A case member (6) for separating the two from each other by a predetermined distance, and a wiring board (8) mounting a microcomputer (7) housed in a space formed by a hole (5) provided in one board (2A) Composed of.

二枚の集積回路基板（2A）（2B）はセラミックス、ガラ
スエポキシあるいは金属等の硬質基板が用いられ、本実
施例では放熱性および機械的強度に優れた金属基板を用
いるものとする。As the two integrated circuit boards (2A) and (2B), hard boards made of ceramics, glass epoxy, metal or the like are used, and in the present embodiment, metal boards excellent in heat dissipation and mechanical strength are used.

金属基板としては例えば0.5〜2.0mm厚のアルミニウム基
板を用いる。その二枚の基板（2A）（2B）表面には第３
図に示す如く、周知の陽極酸化により酸化アルミニウム
膜（９）（アルマイト層）が形成され、その一主面側に
10〜70μ厚のエポキシあるいはポリイミド等の絶縁樹脂
層（10）が貼着される。更に絶縁樹脂層（10）上には10
〜70μ厚の銅箔（11）が前述した絶縁樹脂層（10）と同
時にローラーあるいはホットプレス等の手段により貼着
されている。即ち、銅箔（11）と絶縁樹脂層（10）とは
あらかじめ一体化された状態であるものを使用してい
る。ところで、二枚の基板（2A）（2B）はフレキシブル
性を有する絶縁樹脂層（10）によって所定の間隔離間さ
れて連結された状態となっている。本実施例ではフィル
ムを用いて夫々の基板（2A）（2B）を接続するがフィル
ムを用いらずに夫々の基板（2A）（2B）を独立させてあ
とで金属製リードで接続することも可能である。As the metal substrate, for example, an aluminum substrate having a thickness of 0.5 to 2.0 mm is used. The surface of the two substrates (2A) (2B) has a third
As shown in the figure, an aluminum oxide film (9) (alumite layer) is formed by well-known anodic oxidation, and one main surface side thereof is formed.
An insulating resin layer (10) such as epoxy or polyimide having a thickness of 10 to 70 μm is attached. Furthermore, 10 on the insulating resin layer (10).
A copper foil (11) having a thickness of up to 70 μm is attached at the same time as the insulating resin layer (10) by means such as a roller or a hot press. That is, the copper foil (11) and the insulating resin layer (10) which are previously integrated are used. By the way, the two substrates (2A) and (2B) are connected by a flexible insulating resin layer (10) with a predetermined gap therebetween. In this embodiment, the films are used to connect the respective substrates (2A) and (2B), but it is also possible to separate the respective substrates (2A) and (2B) without using the film and connect them later with the metal leads. It is possible.

二枚の基板（２）の一主面上に設けられた銅箔（11）表
面上にはスクリーン印刷によって所望形状の導電路を露
出してレジストでマスクされ貴金属（金、銀、白金）メ
ッキ層が銅箔（11）表面にメッキされる。然る後、レジ
ストを除去して貴金属メッキ層をマスクとして銅箔（1
1）のエッチングを行い所望の導電路（３）が形成され
る。ここでスクリーン印刷による導電路（３）の細さは
0.5mmが限界であるため、極細配線パターンを必要とす
るときは周知の写真蝕刻技術に依り約２μルールの極細
導電路パターン（３）の形成が可能となる。Noble metal (gold, silver, platinum) plating by exposing the conductive path of a desired shape by screen printing on the surface of a copper foil (11) provided on one main surface of two substrates (2) and masking with a resist A layer is plated on the copper foil (11) surface. After that, the resist is removed and the copper foil (1
The desired conductive path (3) is formed by etching 1). Here, the fineness of the conductive path (3) by screen printing is
Since the limit is 0.5 mm, when a very fine wiring pattern is required, it is possible to form a very fine conductive path pattern (3) of about 2 μ rule by a known photo-etching technique.

二枚の基板（2A）（2B）上に形成された導電路（３）
は、略基板（2A）（2B）の全面にわたって形成され、夫
々の基板（2A）（2B）の相対向する周端辺に延在された
導電路（３）の先端部には外部リード端子（12）を固着
するための複数の外部リード固着パッド（3a）（以下パ
ッドという）が形成される。ここで両基板（2A）（2B）
上に形成される導電路（３）はフレキシブル樹脂層（1
0）上に形成されているので二枚の基板（2A）（2B）を
股がる様にパターニングされ両基板（2A）（2B）の接続
が所望の位置で行え、且つ樹脂層（10）を折曲げたとし
ても導電路（３）の断線という恐れはない。Conductive path (3) formed on two substrates (2A) (2B)
Are formed over substantially the entire surface of the substrates (2A) and (2B), and external lead terminals are provided at the tips of the conductive paths (3) extending to the opposite peripheral edges of the substrates (2A) and (2B). A plurality of external lead fixing pads (3a) (hereinafter referred to as pads) for fixing (12) are formed. Here both boards (2A) (2B)
The conductive path (3) formed on the flexible resin layer (1)
Since it is formed on 0), the two substrates (2A) and (2B) are patterned in a crotch manner so that the two substrates (2A) and (2B) can be connected at desired positions, and the resin layer (10) Even if it is bent, there is no fear of disconnection of the conductive path (3).

また、他方の基板（2B）上にはパッド（3a）以外に一方
の基板（2A）に設けた孔（５）によって露出される領域
上に他の複数の接続用パッド（3b）が形成される。この
接続用パッド（3b）には回路素子は搭載せず後述する配
線基板（８）の電極部分が搭載され、配線基板（８）と
導電路（３）との接続が行われる。一方の基板（2A）に
設けられる孔（５）は後述する配線基板（８）を収納で
きる大きさを考慮して形成される。On the other substrate (2B), other than the pad (3a), a plurality of other connecting pads (3b) are formed on the region exposed by the hole (5) provided in the one substrate (2A). It No circuit element is mounted on the connection pad (3b), but an electrode portion of the wiring board (8) described later is mounted on the connection pad (3b) to connect the wiring board (8) and the conductive path (3). The hole (5) provided in the one substrate (2A) is formed in consideration of a size capable of accommodating a wiring substrate (8) described later.

配線基板（８）と接続される接続用パッド（3b）から延
在される導電路（３）の一部は外部リード固着パッド
（3a）と連続する様に所望のパターンで引回して形成さ
れる。A part of the conductive path (3) extending from the connection pad (3b) connected to the wiring board (8) is formed in a desired pattern so as to be continuous with the external lead fixing pad (3a). It

ところで、夫々の基板（2A）（2B）上に形成された導電
路（３）上にはパワートランジスタ、小信号用トランジ
スタ、IC、チップ抵抗、チップコンデンサ等の複数の回
路素子（４）とアルミ電解コンデンサ等の大型の（背の
高い）の電子部品（13）が所望のろう材によって固着接
続される。孔（５）が設けられた一方の基板（2A）上に
は小信号用トランジスタ、チップ抵抗、チップコンデン
サ等の比較的発熱を有さない回路素子（４）が搭載さ
れ、他方の基板（2B）上にはパワートランジスタ等のパ
ワー系の発熱を有する回路素子（４）が積極的に搭載さ
れている。By the way, a plurality of circuit elements (4) such as a power transistor, a small signal transistor, an IC, a chip resistor and a chip capacitor, and an aluminum plate are provided on a conductive path (3) formed on each substrate (2A) (2B). A large (tall) electronic component (13) such as an electrolytic capacitor is firmly connected by a desired brazing material. Circuit elements (4) that do not generate heat relatively, such as small signal transistors, chip resistors, and chip capacitors, are mounted on one board (2A) provided with holes (5), and the other board (2B). ), A circuit element (4) having power system heat generation such as a power transistor is positively mounted thereon.

パワートランジスタ、トランジスタ、IC等の素子は近傍
の導電路（３）あるいは近傍の回路素子（４）とAlワイ
ヤ線等の金属細線を用いて例えば超音波ボンディング接
続が行われている。超音波ボンディングが行われる導電
路（３）上にはAlワイヤ線と導電路（３）とのボンディ
ング強度を高めるためにNiメッキ等のメッキ処理が施さ
れている。Elements such as a power transistor, a transistor, and an IC are connected to a nearby conductive path (3) or a nearby circuit element (4) using a metal thin wire such as an Al wire wire, for example, by ultrasonic bonding. On the conductive path (3) on which ultrasonic bonding is performed, a plating process such as Ni plating is applied to increase the bonding strength between the Al wire wire and the conductive path (3).

斯る二枚の基板（2A）（2B）は後述するケース材（６）
によって所定間隔離間して配置される。また、本実施例
で用いる基板（2A）（2B）の大きさは実質的に同じ大き
さのものを使用しているが、これをあえて選択的に異な
らしめて使用することも可能である。The two substrates (2A) and (2B) are case materials (6) described later.
Are spaced apart by a predetermined distance. Further, although the substrates (2A) and (2B) used in this embodiment have substantially the same size, it is possible to use them by selectively making them different.

ケース材（６）は絶縁部材の熱可塑性樹脂から形成さ
れ、第１図に示す如く、二枚の基板（2A）（2B）を所定
間隔離間して封止空間を形成するために枠状に形成され
ている。ケース材（６）には一方の基板（2A）の所定位
置（ここでは略中央部）に設けた孔（５）の周囲とその
孔（５）によって露出された他方の基板（2B）表面の周
囲と当接される一定の厚みを有した補助枠（6a）が設け
られている。この補助枠（6a）はケース材（６）と連結
バー（6B）によって一体化形成されている。また、ケー
ス材（６）の一側辺は両基板（2A）（2B）を配置したと
きにフィルム樹脂層（10）が容易に折曲げされる様に円
弧状に形成されている。The case member (6) is made of a thermoplastic resin as an insulating member, and as shown in FIG. 1, is formed into a frame shape so as to form a sealed space by separating two substrates (2A) and (2B) by a predetermined distance. Has been formed. In the case member (6), the periphery of the hole (5) provided at a predetermined position (here, approximately the central portion) of one substrate (2A) and the surface of the other substrate (2B) exposed by the hole (5) An auxiliary frame (6a) having a constant thickness is provided so as to come into contact with the surroundings. The auxiliary frame (6a) is integrally formed with the case member (6) and the connecting bar (6B). Further, one side of the case member (6) is formed in an arc shape so that the film resin layer (10) can be easily bent when both substrates (2A) and (2B) are arranged.

ケース材（６）と二枚の基板（2A）（2B）との固着は接
着シートによって行われ、フィルム樹脂層（10）によっ
て連結された両基板（2A）（2B）でケース材（６）を挾
む様に且つ搭載された回路素子（４）を対向させる様に
して固着される。このとき、両基板（2A）（2B）を連結
するフィルム樹脂層（10）は上述したケース材（６）に
設けられた円弧状部と当接されて折曲げされるため折曲
げ部分の導電路（３）が折曲時に切断する恐れはない。
ケース材（６）と両基板（2A）（2B）とを一体化したの
ち、連結部の樹脂層（10）が露出されるため、本実施例
では蓋体（6A）で露出した連結部分を完全に封止するも
のとする。尚、蓋体（6A）はケース材（６）と同一材料
で形成され、その接着は上述した接着シート等の所定の
手段によって行われている。この結果、二枚の基板（2
A）（2B）とケース材（６）との間に所望の封止空間（1
4）が形成されることになる。The case material (6) and the two substrates (2A) and (2B) are fixed to each other by an adhesive sheet, and the case material (6) is formed by the two substrates (2A) and (2B) connected by the film resin layer (10). And the mounted circuit element (4) are fixed so as to face each other. At this time, since the film resin layer (10) connecting the two substrates (2A) and (2B) is abutted against the arcuate portion provided on the case member (6) and bent, the conductivity of the bent portion is reduced. There is no risk of the road (3) being cut when it is bent.
After the case material (6) and both substrates (2A) and (2B) are integrated, the resin layer (10) of the connecting portion is exposed. Therefore, in this embodiment, the exposed connecting portion of the lid body (6A) is removed. It shall be completely sealed. The lid body (6A) is made of the same material as the case material (6), and the bonding is performed by a predetermined means such as the above-mentioned adhesive sheet. As a result, two boards (2
Between the (A) (2B) and the case material (6), the desired sealed space (1
4) will be formed.

一方の基板（2A）に設けた孔（５）と対応するケース材
（６）の補助枠（6a）内にはケース材（６）と一体形成
され且つ後述する配線基板（８）と他方の基板（2B）と
の接触を防止するために他の基板（2B）から所定間隔離
間するところに仕切台（6b）が設けられている。この仕
切台（6b）は略全面がフラット面で形成され、その両端
部はテーパ面を有し、補助枠（6a）とテーパ状の先端部
の仕切台（6b）とで他方の基板（2B）表面を出するスリ
ット（6c）が形成される。即ち、補助枠（6a）内で他方
の基板（2B）を露出するスリット（6c）が相対して形成
されることになる。In the auxiliary frame (6a) of the case member (6) corresponding to the hole (5) provided in the one substrate (2A), the case member (6) is formed integrally with the wiring substrate (8) described later and the other. A partition table (6b) is provided at a predetermined distance from the other substrate (2B) to prevent contact with the substrate (2B). This partition (6b) is formed almost entirely on a flat surface, and both end portions thereof have tapered surfaces, and the auxiliary frame (6a) and the tapered tip partition (6b) form the other substrate (2B). ) A slit (6c) is formed so as to project from the surface. That is, the slits (6c) exposing the other substrate (2B) are formed in the auxiliary frame (6a) so as to face each other.

ケース材（６）の補助枠（6a）内に形成された他方の基
板（2B）表面を露出するスリット（6c）は他方の基板
（2B）上に形成された導電路（３）、即ち、配線基板
（８）と接続される複数の接続用パッド（3b）のみを露
出する。The slit (6c) that exposes the surface of the other substrate (2B) formed in the auxiliary frame (6a) of the case material (6) is a conductive path (3) formed on the other substrate (2B), that is, Only a plurality of connection pads (3b) connected to the wiring board (8) are exposed.

更に詳述すると本発明において、ケース材（６）と二枚
の基板（2A）（2B）とを固着一体化すると、一方の基板
（2A）に設けた孔（５）、即ち、ケース材（６）の補助
枠（6a）内のスリット（6c）から配線基板（８）と接続
するための複数の接続用パッド（3b）のみが露出された
構造となる。なお、スリット（6c）を形成する補助枠
（6a）、テーパ先端部の仕切台（6b）との夫々の他方の
基板（2B）間には上述した接着性シートが配置され強固
に固着されている。More specifically, in the present invention, when the case material (6) and the two substrates (2A) and (2B) are fixedly integrated, the hole (5) provided in one substrate (2A), that is, the case material ( In the structure, only a plurality of connection pads (3b) for connecting to the wiring board (8) are exposed from the slits (6c) in the auxiliary frame (6a) of 6). In addition, the above-mentioned adhesive sheet is arranged between the auxiliary frame (6a) forming the slit (6c) and the other substrate (2B) of the partition table (6b) of the taper tip portion and firmly fixed. There is.

一方、補助枠（6a）の側面には凹部（6d）が形成されて
おり、この凹部（6d）は後述する加圧手段の加圧板（1
6）の一部と係止されるために設けられている。加圧板
（16）については後で説明する。On the other hand, a concave portion (6d) is formed on the side surface of the auxiliary frame (6a), and this concave portion (6d) is formed by a pressing plate (1
It is provided to be locked with part of 6). The pressure plate (16) will be described later.

二枚の基板（2A）（2B）とケース材（６）とを一体化
し、一方の基板（2A）に設けた孔（５）、即ち、ケース
材（６）の補助枠（6a）で形成された空間にマイクロコ
ンピュータ（７）が搭載された配線基板（８）を収納し
配線基板（８）の接続電極と接続パッド（3b）とを接続
する。The two substrates (2A) and (2B) and the case member (6) are integrated and formed by the hole (5) provided in one substrate (2A), that is, the auxiliary frame (6a) of the case member (6). The wiring board (8) on which the microcomputer (7) is mounted is housed in the created space and the connection electrodes of the wiring board (8) and the connection pads (3b) are connected.

配線基板（８）としては、第４図A,Bに示すフレキシブ
ル性を有したポリイミド樹脂からなる樹脂基板と、第５
図A,Bに示す金属をベースとした金属基板を用いること
が可能である。As the wiring board (8), a resin board made of polyimide resin having flexibility as shown in FIGS.
It is possible to use a metal substrate based on the metal shown in FIGS.

樹脂基板としては上述した様にポリイミド樹脂等のフィ
ルム性のものを使用し、その上面には第４図A,Bに示す
様に銅回路（8a）が形成され、その銅回路（8a）にはマ
イクロコンピュータ（７）が搭載されている。銅回路
（8a）としては周知の銅ペースト印刷あるいは銅箔のエ
ッチングにより所望形状に形成される。配線基板（８）
の周端辺には接続用電極（8b）が形成され前述した様に
基板（２）上の接続用パッド（3b）と接続される。ま
た、配線基板（８）上にはマイクロコンピュータ（７）
と接続される銅回路（8a）の他にループ用のパターン
（8c）も配線基板（８）上に形成することも可能であ
る。As the resin substrate, a film type material such as polyimide resin is used as described above, and a copper circuit (8a) is formed on the upper surface thereof as shown in FIGS. 4A and 4B, and the copper circuit (8a) is formed. Is equipped with a microcomputer (7). The copper circuit (8a) is formed into a desired shape by well-known copper paste printing or copper foil etching. Wiring board (8)
A connection electrode (8b) is formed on the peripheral edge of the substrate and is connected to the connection pad (3b) on the substrate (2) as described above. Further, a microcomputer (7) is provided on the wiring board (8).
It is also possible to form a pattern (8c) for a loop on the wiring board (8) in addition to the copper circuit (8a) connected to the.

配線基板（８）上に搭載されるマイクロコンピュータ
（７）としてはデータを内蔵したEPROM内蔵型マイクロ
コンピュータ、ROM内蔵マイクロコンピュータあるいは
データを内蔵しないマイクロコンピュータが用いられ、
本実施例ではEPROM内蔵マイクロコンピュータ（以下マ
イコンという）を用いた場合についての説明をする。As the microcomputer (7) mounted on the wiring board (8), a microcomputer with built-in data, EPROM built-in type, a microcomputer with built-in ROM or a microcomputer without built-in data is used.
In this embodiment, a case where an EPROM built-in microcomputer (hereinafter referred to as a microcomputer) is used will be described.

マイコン（７）は周知の如く、プログラムプロセッサ
（CPU）を中心にプログラムメモリにRAM,EPROM、周辺装
置に入出力インターフェイスを組合せている素子であ
る。マイコン（７）は市販されているものであり、ここ
ではマイコン（７）の説明を省略する。As is well known, the microcomputer (7) is an element in which a program processor (CPU) is central to a program memory, a RAM, an EPROM, and peripheral devices are combined with an input / output interface. Since the microcomputer (7) is commercially available, the description of the microcomputer (7) is omitted here.

マイコン（７）はPLCC型、QFP型等の樹脂モールド型、
チップ型のものが用いられる。本実施例ではチップ型の
ものを用いるものとする。The microcomputer (7) is a resin mold type such as PLCC type, QFP type,
A chip type is used. In this embodiment, a chip type is used.

配線基板（８）は例えばTAB方式によって供給され第４
図の如く折り曲げ加工が施されている。The wiring board (8) is supplied by, for example, the TAB method and the fourth
It is bent as shown.

金属基板をベースとした配線基板（８）は第５図A,Bに
示す如く、金属基板（8A）上にポリイミド樹脂（8B）が
貼着されており、その上面に銅回路（8c）が形成されて
いる。この配線基板（８）も上述した樹脂ベースの基板
（８）と同様に折り曲げ加工が施されている。その折り
曲げ部分となる領域の金属基板（8A）上にはスリット孔
（8D）が設けられていて折り曲げが容易に行える様に設
計されている。更にスリット孔（8D）の両端部では金属
基板（8A）が連続して残されており、基板（２）を折り
曲げたときにその連続部（8A′）で折り曲げの角度が固
定される。この金属基板をベースとする配線基板（８）
ではフィルムが金属基板（8A）によって支持されるため
に接続用電極（8E）部分が上述した樹脂性の配線基板
（８）よりも均一的にフラット面に形成することがで
き、接続用パッド（3b）との接触をより高めることにな
る。また、マイコン（７）も金属基板（8A）上に搭載さ
れるのでマイコン（７）から発せられるわずかな熱も瞬
時に放散することができる。従って本実施例では金属基
板（8A）を用いた配線基板（８）を用いるものとして、
以下の説明をつづける。As shown in FIGS. 5A and 5B, the wiring board (8) based on the metal board has the polyimide resin (8B) adhered on the metal board (8A) and the copper circuit (8c) on the upper surface thereof. Has been formed. This wiring board (8) is also bent similarly to the resin-based board (8) described above. A slit hole (8D) is provided on the metal substrate (8A) in the region to be the bent portion, and it is designed to be easily bent. Further, the metal substrate (8A) is left continuously at both ends of the slit hole (8D), and when the substrate (2) is bent, the bending angle is fixed at the continuous portion (8A '). Wiring board based on this metal board (8)
Since the film is supported by the metal substrate (8A), the connection electrode (8E) can be formed on the flat surface more uniformly than the resinous wiring substrate (8) described above, and the connection pad (8 3b) will be more in contact with. Further, since the microcomputer (7) is also mounted on the metal substrate (8A), even a small amount of heat generated by the microcomputer (7) can be instantly dissipated. Therefore, in this embodiment, the wiring substrate (8) using the metal substrate (8A) is used,
The following explanation will be continued.

ところで、配線基板（８）の接続用電極（8E）は導電性
シート（15）を介して他方の基板（2B）上の接続用パッ
ド（3b）と接続されている。By the way, the connection electrode (8E) of the wiring board (8) is connected to the connection pad (3b) on the other board (2B) through the conductive sheet (15).

導電性シート（15）はゴム又は合成樹脂等から成る絶縁
状シートの垂直方向に複数の線状導体（15a）が埋め込
みされている。この線状導体（15a）の先端部はシート
（15）の表面から若干突出されており、且つ、隣接する
線状導体（15a）とは絶縁されている。The conductive sheet (15) has a plurality of linear conductors (15a) embedded vertically in an insulating sheet made of rubber or synthetic resin. The tip of the linear conductor (15a) is slightly projected from the surface of the sheet (15) and is insulated from the adjacent linear conductor (15a).

斯る導電性シートは特開昭62−29714号公報、特開昭59
−58709号公報に記載されている。Such conductive sheets are disclosed in JP-A-62-29714 and JP-A-59.
-58709.

この導電性シート（15）を他方の基板（2B）の接続用パ
ッド（3b）上に配置すると、導電性シート（15）はケー
ス材（６）の補助枠（6a）と仕切台（6b）とによって位
置決めされ、確実に接続用パッド（3b）上に導電性シー
ト（15）が配置されることになる。When this conductive sheet (15) is arranged on the connection pad (3b) of the other substrate (2B), the conductive sheet (15) is attached to the auxiliary frame (6a) of the case material (6) and the partition (6b). And the conductive sheet (15) is surely placed on the connection pad (3b).

配線基板（８）と接続用パッド（3b）との接続は前述し
た導電性シート（15）を介してその部分、即ち、配線基
板（８）の接続用電極（8E）部分を加圧することによっ
て行われる。The connection between the wiring board (8) and the connection pad (3b) is performed by pressing the portion through the conductive sheet (15), that is, the connection electrode (8E) portion of the wiring board (8). Done.

加圧手段としては、金属あるいはゴム性の加圧板（16）
を用いて上述した様に配線基板（８）の接続用電極（8
E）上を加圧することによって配線基板（８）と接続用
パッド（3b）との接続が行われる。本実施例においては
金属性の加圧板（16）を用いるものとする。As the pressing means, a metal or rubber pressing plate (16)
As described above using the connection electrode (8)
E) By pressing the top, the wiring board (8) and the connection pad (3b) are connected. In this embodiment, a metallic pressure plate (16) is used.

金属性の加圧板（16）は第１図および第２図に示す如
く、配線基板（８）の接続用電極（8E）部分を加圧する
先端部は折り曲げ加工が施されている。金属性加圧板
（16）はステンレスばね鋼（SUS304）等のばね性を有し
た厚さ0.1〜1mmの鋼板を使用する。その鋼板の先端部分
は湾曲状（弓状）となる様に加工が施されている。As shown in FIGS. 1 and 2, the metallic pressure plate (16) is bent at its tip for pressing the connection electrode (8E) portion of the wiring board (8). As the metallic pressure plate (16), a spring steel plate having a thickness of 0.1 to 1 mm such as stainless spring steel (SUS304) is used. The tip portion of the steel plate is processed to have a curved shape (bow shape).

この加圧板（16）で配線基板（８）の接続用電極（8E）
部を加圧する場合には加圧板（16）の先端部、即ち、湾
曲状に形成されたその先端部がケース材（６）の壁体
（6a）に形成された凹部（6d）に係止されることで加圧
接続が行われている。このとき、加圧板（16）の湾曲状
に形成されたその湾曲面（配線基板（８）との接地面）
には約6kg/cm2以上の圧力が加圧されることが確認され
た。配線基板（８）と導電路（３）の接続用パッド（3
b）との間に配置された導電性シート（15）は2.5kg/cm2
以上の圧力で導通が保証されていることから配線基板
（８）と接続用パッド（8b）とは十分に接続が行える。
前述したようにこの加圧板（16）を用いた構造にすれば
配線基板（８）と接続用パッド（3b）との接続は十分に
保証できるが更にその接続効果を期待する場合には、接
続用パッド（3b）上にあらかじめ半田ペーストを付着さ
せておき、導電性シート（15）と接続用パッド（3b）と
をあらかじめ一体化させておけば更にその接続力は増加
する。With this pressure plate (16), the connection electrode (8E) of the wiring board (8)
When pressing the portion, the tip of the pressure plate (16), that is, the curved tip is locked in the recess (6d) formed in the wall (6a) of the case material (6). By doing so, pressure connection is performed. At this time, the curved surface of the pressure plate (16) formed in a curved shape (ground plane with the wiring board (8))
It was confirmed that a pressure of about 6 kg / cm 2 or more was applied to the. Pads (3) for connecting the wiring board (8) and the conductive paths (3)
The conductive sheet (15) placed between b) and 2.5 kg / cm 2
Since the conduction is guaranteed by the above pressure, the wiring board (8) and the connection pad (8b) can be sufficiently connected.
As described above, if the structure using the pressure plate (16) is used, the connection between the wiring board (8) and the connection pad (3b) can be sufficiently guaranteed, but if further connection effect is expected, the connection can be made. If a solder paste is attached to the pad (3b) in advance and the conductive sheet (15) and the connecting pad (3b) are integrated in advance, the connecting force is further increased.

また、この加圧板（16）の構造では湾曲状に形成された
部分のみで加圧状態が形成されるために配線基板（８）
上に搭載したマイコン（７）を加圧し、マイコン（７）
を破損させる様な恐れはない。Further, in the structure of the pressing plate (16), the pressing state is formed only in the curved portion, so that the wiring board (8)
Press the microcomputer (7) mounted on the top, and press the microcomputer (7)
There is no fear of damaging the.

斯る金属性の加圧板（16）の他にゴム性の加圧板（16）
を用いることも可能である。ゴム性の加圧板（16）を用
いる場合にはシリコンゴム等の所定の厚みを有したゴム
を用いて配線基板（８）の接続用電極（8E）上に配置し
（図示しない）、後述する蓋体（17）を用いて接続用電
極（8E）部分を加圧して配線基板（８）と接続用パッド
（3b）との接続を行うことも可能である。In addition to the metallic pressure plate (16), a rubber pressure plate (16)
It is also possible to use. When a rubber pressure plate (16) is used, it is placed on the connection electrode (8E) of the wiring board (8) (not shown) using a rubber having a predetermined thickness such as silicon rubber, which will be described later. It is also possible to press the connection electrode (8E) portion using the lid (17) to connect the wiring substrate (8) and the connection pad (3b).

ところで、一方の基板（2A）に設けた孔（５）は蓋体
（17）によって密接されて、その空間部が完全に密封さ
れる。蓋体（17）はエポキシ樹脂等の絶縁性樹脂で板状
に形成され、孔（５）の周端辺に嵌合によってケース材
（６）と一体化される。一方、上述したゴム性の加圧板
（図示しない）を用いる場合には、蓋体（17）裏面の両
端側辺にはゴム性の加圧板（図示しない）と当接する凸
部（図示しない）を設け、蓋体をケース材（６）に嵌合
際に凸部（図示しない）によってゴム性の加圧板が加圧
されて蓋体の係止と同時に配線基板と接続用パッドとの
接続が行われる。By the way, the hole (5) provided in the one substrate (2A) is brought into close contact with the lid (17), and the space thereof is completely sealed. The lid body (17) is made of an insulating resin such as an epoxy resin and has a plate shape, and is integrated with the case member (6) by being fitted to the peripheral edge of the hole (5). On the other hand, when the above-mentioned rubber pressure plate (not shown) is used, a convex portion (not shown) which comes into contact with the rubber pressure plate (not shown) is provided on each side of the back surface of the lid (17). When the lid is fitted to the case member (6), the convex portion (not shown) presses the rubber pressure plate to lock the lid and simultaneously connect the wiring board and the connection pad. Be seen.

ところで、本発明の混成集積回路装置では、二枚の基板
（2A）（2B）上に搭載される複数の回路素子（４）およ
び電子部品（13）の搭載位置は所定設計に考慮されてい
る。By the way, in the hybrid integrated circuit device of the present invention, the mounting positions of the plurality of circuit elements (4) and the electronic components (13) mounted on the two substrates (2A) and (2B) are taken into consideration in the predetermined design. .

即ち、配線基板（８）と他方の重畳する基板（2B）上に
は複数の回路素子、ここでは発熱を有するパワー素子の
回路素子（４）が主に搭載され、比較的高さを有しない
IC、トランジスタ、チップ抵抗、チップコンデンサ等の
複数の回路素子（４）は一方あるいは他方の基板（2A）
（2B）の全領域にわたって搭載されている。しかし、本
発明の混成集積回路装置の一方の基板（2A）には孔
（５）が形成され、配線基板（８）が一方の基板（2A）
に設けた孔（５）、即ち、ケース材（６）の補助枠（6
a）内に収納される構造となり、二枚の基板（2A）（2
B）間で高さの異なる部分が発生する。そのために高さ
を有した、例えばアルミ電解コンデンサ等の高さを有し
た電子部品（13）は夫々の基板（2A）（2B）の周端部に
搭載され、両基板（2A）（2B）とケース材（６）とを一
体化したときに形成される封止空間（14）を有効に利用
することができる。That is, a plurality of circuit elements, here, a circuit element (4) of a power element that generates heat is mainly mounted on the wiring board (8) and the other overlapping substrate (2B), and it does not have a relatively high height.
A plurality of circuit elements (4) such as ICs, transistors, chip resistors, and chip capacitors are on one or the other substrate (2A)
It is installed in all areas of (2B). However, the hole (5) is formed in one substrate (2A) of the hybrid integrated circuit device of the present invention, and the wiring substrate (8) is provided on one substrate (2A).
Hole (5) provided in the inner wall, that is, the auxiliary frame (6) of the case material (6)
It is housed inside a), and it has two boards (2A) (2
There are different heights between B). Therefore, the electronic parts (13) having a height, such as an aluminum electrolytic capacitor, are mounted on the peripheral end portions of the respective boards (2A) (2B), and both boards (2A) (2B) are mounted. The sealed space (14) formed when the and the case member (6) are integrated can be effectively used.

また、配線基板（８）と重畳する他方の基板（2B）上に
はケース材（６）の仕切台（6b）によって仕切台（6b）
と基板（２）との間には所望の空間が形成される様にな
っているので上述したように高さの低い回路素子（４）
を搭載する。この構造によれば配線基板（８）と重畳す
る他方の基板（２）上の領域を有効に使用できるため高
集積度の混成集積回路装置が実現できる。In addition, the partition board (6b) is formed by the partition board (6b) of the case material (6) on the other board (2B) overlapping the wiring board (8).
Since a desired space is formed between the substrate and the substrate (2), the circuit element (4) having a low height as described above.
Equipped with. According to this structure, the region on the other substrate (2) overlapping with the wiring substrate (8) can be effectively used, so that a hybrid integrated circuit device having a high degree of integration can be realized.

また、マイコン（７）が搭載された配線基板（８）と接
続される接続用パッド（3b）の近傍にはマイコン（７）
ともっとも関連深い回路素子（４）が配置する様に設計
されている。即ち、この構造にすることによって、マイ
コン（７）とそのもっとも関連する回路素子（４）との
接続配線用の引回し線を最少限にできるメリットを有す
る。Further, the microcomputer (7) is provided near the connection pad (3b) connected to the wiring board (8) on which the microcomputer (7) is mounted.
It is designed so that the circuit element (4) most closely related to is arranged. That is, this structure has an advantage that the number of wiring lines for connecting wiring between the microcomputer (7) and its most related circuit element (4) can be minimized.

夫々の基板（2A）（2B）上に搭載された複数の回路素子
（４）および電子部品（13）はケース材（６）と二枚の
基板（2A）（2B）とで形成された封止空間（14）内に密
封封止され、マイコン（７）を搭載した配線基板（８）
のみがケース材（６）と蓋体（17）と密封封止される構
造となる。A plurality of circuit elements (4) and electronic components (13) mounted on the respective substrates (2A) (2B) are formed by a case material (6) and two substrates (2A) (2B). Wiring board (8) hermetically sealed in the stop space (14) and equipped with the microcomputer (7)
Only the case material (6) and the lid (17) are hermetically sealed.

本発明の混成集積回路装置でマイコン（７）のデータ消
去をする場合には、一方の基板（2A）に設けた孔
（５）、即ち、ケース材（６）の補助枠（6a）内に収納
配置された配線基板（８）を取り出して、紫外線を照射
して行い、データの再書込みを行う場合には、マイコン
（７）と接続されている配線基板（８）上の導電路（8
C）（8E）にプローブ等の書込み用端子を当接させ、一
般的な書込み装置よりデータを書込む。When erasing the data of the microcomputer (7) in the hybrid integrated circuit device of the present invention, the holes (5) provided in one substrate (2A), that is, the auxiliary frame (6a) of the case material (6) When the stored wiring board (8) is taken out and irradiated with ultraviolet rays to rewrite data, the conductive path (8) on the wiring board (8) connected to the microcomputer (7) is used.
C) Put the writing terminal such as a probe in contact with (8E) and write the data using a general writing device.

ケース材（６）の補助枠（6a）に収納された配線基板
（８）を取り出す際にはケース材（６）の補助枠（6a）
の凹部（6d）と係止された加圧板（16）を取りはずせば
極めて容易にその作業が行える。When taking out the wiring board (8) housed in the auxiliary frame (6a) of the case material (6), the auxiliary frame (6a) of the case material (6)
The work can be performed very easily by removing the pressure plate (16) locked to the recess (6d).

以下に本発明を用いたモータ駆動用のインバータの混成
集積回路装置の具体例を示す。A specific example of a hybrid integrated circuit device for an inverter for driving a motor according to the present invention will be shown below.

モータ駆動用インバータとは、一般的に直流電源から任
意の交流電源を作り、例えば三相モータの回転数を任意
にコントロールするものである。即ち、商用交流電源を
整流回路を用いて整流した直流電源を電源として用い
る。その入力直流電源をインバータ主回路と呼び、三相
ブリッジ構成されたスイッチ素子を用いて所定のコント
ロール信号のもとでチョッピングして擬似交流を負荷に
出力する。コントロール信号を変化させることにより出
力交流の電圧、周波数を可変にすることができモータの
回転数やトルクを可変に調整することができる。An inverter for driving a motor generally makes an arbitrary AC power supply from a DC power supply and arbitrarily controls the rotation speed of a three-phase motor, for example. That is, a DC power supply obtained by rectifying a commercial AC power supply using a rectifier circuit is used as a power supply. The input DC power source is called an inverter main circuit, and chopping is performed under a predetermined control signal using a switch element having a three-phase bridge structure to output a pseudo AC to a load. By changing the control signal, the output AC voltage and frequency can be made variable, and the rotation speed and torque of the motor can be adjusted variably.

第６図に示したブロック図に基づいてモータ駆動用イン
バータを簡単に説明する。The motor driving inverter will be briefly described based on the block diagram shown in FIG.

第６図は集積回路基板（２）上にモータ駆動用インバー
タを搭載したときのブロック図である。FIG. 6 is a block diagram when a motor driving inverter is mounted on the integrated circuit board (2).

モータ駆動用インバータは、交流電源を入力し直流に変
換する整流回路（21）と、その整流回路（21）から出力
された直流電源を所定の間隔でチョッピングし負荷（モ
ータ）に擬似交流を供給するインバータ主回路（22）
と、インバータ主回路（22）を所定間隔でチョッピング
させる出力信号および他の装置の動作を行わせる出力信
号を供給するEPROM内蔵マイクロコンピュータ（７）
（以下マイコンと称する）と、マイコン（７）から出力
された出力信号を所望に増幅させるバッファ（23）と、
バッファ（23）により増幅された信号を電位の異なるベ
ースアンプ（25）に伝達する第１のインターフェイス
（24）と、第１のインターフェイス（24）から伝達され
た信号をインバータ主回路（22）に増幅して供給するベ
ースアンプ（25）と、整流回路（21）からインバータ主
回路（22）に供給される電流を検出すると共にインバー
タ主回路（22）の発熱を検出して第１のインターフェイ
ス（24）を介してマイコン（７）に所定の信号をフィー
ドバックさせてインバータ主回路（22）および周辺回路
を保護する保護回路（26）と、マイコン（７）に電位の
異なる信号を入出力する第２のインターフェイス（27）
と、マイコン（７）から出力される出力信号を外部装置
に供給するために増幅させる出力バッファ（28）とから
構成されている。以下に上述した各構成について簡単に
説明する。The motor drive inverter chops the rectifier circuit (21) that inputs AC power and converts it to DC, and the DC power output from the rectifier circuit (21) at specified intervals to supply pseudo AC to the load (motor). Inverter main circuit (22)
And an EPROM built-in microcomputer (7) for supplying an output signal for chopping the inverter main circuit (22) at predetermined intervals and an output signal for operating the other device.
(Hereinafter referred to as a microcomputer), a buffer (23) for amplifying an output signal output from the microcomputer (7) as desired,
The first interface (24) for transmitting the signal amplified by the buffer (23) to the base amplifier (25) having a different potential, and the signal transmitted from the first interface (24) for the inverter main circuit (22). The base amplifier (25) which is amplified and supplied, and the current supplied from the rectifier circuit (21) to the inverter main circuit (22) are detected, and the heat generation of the inverter main circuit (22) is detected to detect the first interface ( A protection circuit (26) for feeding back a predetermined signal to the microcomputer (7) via the (24) to protect the inverter main circuit (22) and peripheral circuits; Two interfaces (27)
And an output buffer (28) that amplifies the output signal output from the microcomputer (7) to supply it to an external device. The respective configurations described above will be briefly described below.

先ず整流回路は周知のダイオードのブリッジ回路で構成
され、商用交流を直流に順変換するものである。本実施
例において、整流回路は基板上にチップ部品で構成され
ているが、整流回路のみを外付によって構成する場合も
使用目的によって発生するが本発明には何んら支障はな
い。First, the rectifier circuit is composed of a well-known diode bridge circuit, and is for converting commercial alternating current into direct current. In this embodiment, the rectifier circuit is composed of chip parts on the substrate, but when the rectifier circuit is externally attached, it may occur depending on the purpose of use, but the present invention does not cause any problems.

次にインバータ主回路（22）は第７図に示す如く、直列
接続された２個のスイッチング素子（22a）（トランジ
スタ、MOSFET、IGBT等）を夫々並列接続（ブリッジ接
続）されている。本実施例においてはトランジスタ素子
を用いて説明するものとする。以下に説明をつづける。
主回路（22）の夫々のトランジスタのコレクタ−エミッ
タ間にはフライホイル用のダイオードが接続されると共
に夫々の直列接続された各トランジスタ間と負荷とを結
ぶための出力端子（U,V,W）が設けられている。また、
（22b）は入力用の入力端子である。Next, in the inverter main circuit (22), as shown in FIG. 7, two switching elements (22a) (transistor, MOSFET, IGBT, etc.) connected in series are connected in parallel (bridge connection). In this embodiment, a transistor element will be used for description. The explanation is continued below.
A flywheel diode is connected between the collector and emitter of each transistor of the main circuit (22), and output terminals (U, V, W) for connecting each series-connected transistor and a load. ) Is provided. Also,
(22b) is an input terminal for input.

次にマイコン（７）は例えば、LM8051P（三洋製）のIC
チップ化されたものが用いられている。Next, the microcomputer (7) is, for example, the LM8051P (made by Sanyo) IC
A chip is used.

第８図はマイコンの基本構成を示すブロック図であり、
命令の取り出しと実行を行うCPU（4a）と、所定のプロ
グラムデータが記憶されているメモリー部（4b）と外部
装置とのデータの入出力を行うためのI/Oポート部（4
c）から構成されている。マイコン（７）自体には新規
なところがないため、ここでは詳細に説明しないものと
する。このマイコン（７）によってインバータ主回路
（22）および所望の外部装置はコントロールされる。FIG. 8 is a block diagram showing the basic configuration of the microcomputer,
A CPU (4a) that fetches and executes instructions, a memory unit (4b) that stores predetermined program data, and an I / O port unit (4) that inputs and outputs data to and from external devices.
It is composed of c). Since the microcomputer (7) itself has nothing new, it will not be described in detail here. The inverter main circuit (22) and desired external devices are controlled by the microcomputer (7).

次にバッファ（23）はLC4049B（三洋製）等のICチップ
化されたものが用いられる。このバッファ（23）はマイ
コン（７）からの出力信号を所定に増幅させるものであ
る。Next, as the buffer (23), an IC chip such as LC4049B (manufactured by Sanyo) is used. The buffer (23) amplifies an output signal from the microcomputer (7) in a predetermined manner.

次に第１のインターフェイス（24）は複数のフォトカプ
ラから構成され、例えば、PC817（シャープ製）等のIC
チップにより構成されている。第１のインターフェイス
（24）は上述した如く、バッファ（23）から出力された
出力信号を光でベースアンプ（25）に伝達させるもので
ある。Next, the first interface (24) is composed of multiple photocouplers, for example, an IC such as PC817 (made by Sharp).
It is composed of chips. As described above, the first interface (24) optically transmits the output signal output from the buffer (23) to the base amplifier (25).

次にベースアンプ（25）は第９図に示す如く、第１のイ
ンターフェイス（24）から出力された信号が入力される
信号入力端子（25a）と、入力端子（25a）から入力され
た信号が供給されON,OFFされる第１および第３のトラン
ジスタ（Tr1）（Tr3）と、第３のトランジスタ（Tr3）
のコレクタとそのベースが接続された第１のトランジス
タ（Tr1）とマイナスライン間に接続された第２のトラ
ンジスタ（Tr2）と、電源ライン間に接続された抵抗お
よびダイオードと、ダイオードと並列に接続されたコン
デンサとから構成されている。また、第１および第２の
トランジスタ間とインバータ主回路の各トランジスタの
ベースとエミッタとを接続する出力端子（25b）が設け
られている。例えば、ベースアンプ（25）の信号入力端
子（25a）にON信号が入力されると第１のトランジスタ
（Tr1）と第３のトランジスタ（Tr3）がONし、第２のト
ランジスタ（Tr2）がOFFする。すると、電源VDから第１
のトランジスタ（Tr1）、制御抵抗R1を介してインバー
タ主回路（22）のベースに所望の電流が供給される。ま
た、信号OFF時には第１のトランジスタ（Tr1）および第
３のトランジスタ（Tr3）がOFFし、第２のトランジスタ
（Tr2）をONさせる。そしてダイオードとコンデンサよ
り作られた電源からインバータ主回路（22）のオフを早
くさせるものである。Next, as shown in FIG. 9, the base amplifier (25) receives a signal input terminal (25a) to which the signal output from the first interface (24) is input and a signal input from the input terminal (25a). First and third transistors (Tr 1 ) (Tr 3 ) that are supplied and turned on and off, and a third transistor (Tr 3 )
The first transistor (Tr 1 ) to which the collector and the base of the are connected, and the second transistor (Tr 2 ) connected between the minus line, the resistor and the diode connected between the power supply lines, and the diode in parallel. And a capacitor connected to. Further, an output terminal (25b) for connecting the first and second transistors and the base and emitter of each transistor of the inverter main circuit is provided. For example, when an ON signal is input to the signal input terminal (25a) of the base amplifier (25), the first transistor (Tr 1 ) and the third transistor (Tr 3 ) are turned on, and the second transistor (Tr 2) ) Turns off. Then, from the power supply V D
A desired current is supplied to the base of the inverter main circuit (22) through the transistor (Tr 1 ) and the control resistor R 1 . Further, when the signal is OFF, the first transistor (Tr 1 ) and the third transistor (Tr 3 ) are OFF, and the second transistor (Tr 2 ) is ON. The power supply made up of the diode and capacitor accelerates the turning off of the inverter main circuit (22).

次に保護回路（26）は第10図に示す如く、インバータ主
回路（22）の近傍に設けられインバータ主回路（22）の
発熱による温度上昇を検出するダイオード等より構成さ
れる温度検出部（26a）と、整流回路（21）からインバ
ータ主回路（22）に供給される電流を検出する抵抗より
構成される電流検出部（26b）と、内部基準電圧を形成
する基準電圧部（26c）と、夫々の検出部（26a）（26
b）からの出力信号と基準電圧部（26c）から出力される
信号を比較する電圧比較部（26d）と、電圧比較部（26
d）からの信号をマイコン（７）にフィードバックさせ
る保護、制御信号出力部（26e）とから構成されてい
る。Next, as shown in FIG. 10, the protection circuit (26) is provided in the vicinity of the inverter main circuit (22) and is composed of a diode or the like for detecting a temperature rise due to heat generation of the inverter main circuit (22) ( 26a), a current detection section (26b) composed of a resistor for detecting a current supplied from the rectification circuit (21) to the inverter main circuit (22), and a reference voltage section (26c) forming an internal reference voltage. , The respective detectors (26a) (26
a voltage comparison unit (26d) that compares the output signal from b) with the signal output from the reference voltage unit (26c);
The control signal output unit (26e) is provided to feed back the signal from d) to the microcomputer (7).

次に第２のインターフェイス（27）は第１のインターフ
ェイス（24）と同様に複数個のフォトカプラから構成さ
れ、マイコン（７）と入力端子S0,S1から入出力される
信号をEPマイコン（６）に伝達するものである。Next, the second interface (27) is composed of a plurality of photocouplers like the first interface (24), and outputs signals input / output from the microcomputer (7) and the input terminals S 0 and S 1 to the EP microcomputer. It is transmitted to (6).

最後に出力バッファ（28）はバッファ（23）と同様にLC
4049B（三洋製）等のICチップ化されたものが用いら
れ、マイコン（７）からの信号を増幅し、出力端子PO0
〜PO9に信号を出力するものである。Finally the output buffer (28) is LC as well as the buffer (23).
An IC chip such as 4049B (manufactured by Sanyo) is used to amplify the signal from the microcomputer (7) and output terminal PO 0
~ It outputs a signal to PO 9 .

以下にモータ駆動用インバータの動作について簡単に説
明する。The operation of the motor drive inverter will be briefly described below.

商用交流が端子（21a）から入力されると、上述した様
に整流回路（21）によって直流に変換される。その変換
された直流電流はインバータ主回路（22）に供給され
る。インバータ主回路（22）の出力端子（U,V,W）は負
荷（モータ）に接続され負荷に所望の電流を供給する。When commercial AC is input from the terminal (21a), it is converted to DC by the rectifier circuit (21) as described above. The converted direct current is supplied to the inverter main circuit (22). The output terminals (U, V, W) of the inverter main circuit (22) are connected to a load (motor) and supply a desired current to the load.

入出力端子S0,S1、デジタル入出力端子D0〜D5、アナロ
グ入力端子A0〜A8の各入力端子から所定の制御あるいは
指令信号が入力されるとマイコン（７）はその入力信号
に基づいて動作する。即ち、入力信号に基づいて、マイ
コン（７）内に記憶されているメモリー内のプログラム
・データに基づいた所定の処理が実行されるコントロー
ル信号を出力する。そのコントロール信号はバッファ
（23）により増幅され第１のインターフェイス（24）を
介してベースアンプ（25）に供給される。When a predetermined control or command signal is input from the input / output terminals S 0 and S 1 , the digital input / output terminals D 0 to D 5 , and the analog input terminals A 0 to A 8 , the microcomputer (7) inputs the signals. Operates on signal. That is, a control signal for outputting a predetermined process based on the program data in the memory stored in the microcomputer (7) is output based on the input signal. The control signal is amplified by the buffer (23) and supplied to the base amplifier (25) via the first interface (24).

ベースアンプ（25）に供給された信号はインバータ主回
路（22）の各トランジスタ素子のベースに供給され、イ
ンバータ主回路（22）の各トランジスタ素子をON,OFFさ
せて直流をチョッピングして擬似交流を形成し、出力端
子（U,V,W）を介して負荷へ交流を供給させて負荷を所
定の回転数で回転させる。The signal supplied to the base amplifier (25) is supplied to the base of each transistor element of the inverter main circuit (22), and each transistor element of the inverter main circuit (22) is turned on and off to chop the direct current to generate a pseudo alternating current. Is formed and AC is supplied to the load through the output terminals (U, V, W) to rotate the load at a predetermined rotation speed.

即ち、マイコン（７）内の所定のプログラム・データに
基づいてインバータ主回路（22）で直流をチョッピング
して交流に変換されている。また、ベースアンプ（25）
には別電源がVD1〜VD4端子を介して常時印加されてい
る。That is, DC is chopped by the inverter main circuit (22) based on predetermined program data in the microcomputer (7) and converted into AC. Also, bass amplifier (25)
A separate power supply is always applied to the V D1 to V D4 terminals.

上述したマイコン（７）内のプログラム・データを変換
すると、即ち別のマイコンに変換すればそのEPマイコン
内に内蔵されたプログラム・データに応じた回転にコン
トロールすることができる。If the program data in the above-mentioned microcomputer (7) is converted, that is, if it is converted into another microcomputer, the rotation can be controlled according to the program data contained in the EP microcomputer.

出力端子PO0〜PO9から出力される信号はマイコン（７）
に入力される入力指令に基づいてマイコン（７）が所定
の信号処理を行った結果に基づいた信号を出力する。出
力端子PO0〜PO9から出力される出力信号は外部の機器あ
るいは装置をコントロールする。例えばインバータエア
コンであれば電磁リレー、冷媒調整する弁等を室内の温
度変化に対応して所定にコントロールする。The signals output from the output terminals PO 0 to PO 9 are microcomputer (7)
The microcomputer (7) outputs a signal based on the result of predetermined signal processing based on the input command input to the. The output signals output from the output terminals PO 0 to PO 9 control external equipment or devices. For example, in the case of an inverter air conditioner, an electromagnetic relay, a valve for adjusting the refrigerant, etc. are controlled in a predetermined manner in response to a temperature change in the room.

上述したインバータ動作を行っている際にはインバータ
システム、即ち、他方の基板（2B）上の温度は定格最大
温度以下になる様に設計されているが、システム自体を
異常な環境下（高温、高湿下）での使用、あるいは放熱
が正常に行われない場合にはインバータ主回路（22）や
周辺の温度が異常に上昇し、システムあるいはセットを
破壊する恐れはあるが、本実施例では保護回路（26）の
温度検出部（26a）によって異常温度を検出してインバ
ータの動作を止めてインバータの発熱をおさえてセット
あるいはシステムを保護するものである。また、インバ
ータ主回路（22）には負荷が接続されているが、この負
荷内部の配線の異常による短絡、出力端子（U,V,W）の
短絡、あるいは外部ノイズによるマイコン（７）の誤動
作でインバータ主回路（22）の直列された素子が同時に
ONしたりすると異常な大電流がインバータ回路（22）に
流れるが、この場合においても、保護回路（26）内の電
流検出部（26b）でその大電流を検出しただちに動作を
停止させて保護する。When performing the above-mentioned inverter operation, the inverter system, that is, the temperature on the other board (2B) is designed to be less than the rated maximum temperature, but the system itself is set in an abnormal environment (high temperature, If used in high humidity) or if heat is not radiated normally, the temperature of the inverter main circuit (22) and surroundings may rise abnormally, which may damage the system or set. The temperature detector (26a) of the protection circuit (26) detects an abnormal temperature to stop the operation of the inverter and suppress the heat generation of the inverter to protect the set or system. A load is connected to the inverter main circuit (22), but a short circuit due to an abnormality in the wiring inside the load, a short circuit in the output terminals (U, V, W), or a malfunction of the microcomputer (7) due to external noise In the inverter main circuit (22), the connected elements are
An abnormal large current flows to the inverter circuit (22) when it is turned on, but even in this case, the current detection unit (26b) in the protection circuit (26) detects the large current and immediately stops the operation for protection. To do.

上述した動作を行うことでモータ駆動用インバータの動
作が行われて負荷（モータ）の回転コントロールおよび
外部機器の動作を所定にコントロールして例えば、イン
バータエアコン等の制御を正常に動作させる。By performing the above-described operation, the operation of the motor drive inverter is performed, and the rotation control of the load (motor) and the operation of the external device are controlled in a predetermined manner to normally operate the control of the inverter air conditioner or the like.

第11図は第６図で示したモータ駆動用インバータ回路を
本実施例の他方の基板（2B）上に実装した場合を示す平
面図であり、実装される各回路素子の符号は第６図のブ
ロック図で示した符号と同一にしてある。尚、複数の各
回路素子を接続する導電路は煩雑となるため矢印にて示
すものとする。FIG. 11 is a plan view showing a case where the motor drive inverter circuit shown in FIG. 6 is mounted on the other substrate (2B) of this embodiment, and the reference numerals of the respective circuit elements mounted are those shown in FIG. The same reference numerals as those shown in the block diagram of FIG. Since the conductive path connecting the plurality of circuit elements is complicated, it is indicated by an arrow.

第11図に示す如く、他方の基板（2B）の対向する一周端
部には外部リード端子が固着される複数の固着用パッド
が設けられている。また、基板（２）の略中央部分には
配線基板（８）を固着するため接続用パッド（3b）が形
成されている。固着パッドから延在される導電路上所定
位置には複数の回路素子が固着されている。即ち、斯る
他方の基板（2B）上には複数の回路素子が固着されてお
り、（21）は整流回路、（22）はインバータ主回路、
（25）はベースアンプ、（23）はバッファ、（24）は第
１のインターフェイス、（27）は第２のインターフェイ
ス、（28）は出力バッファ、（26）は保護回路である。As shown in FIG. 11, a plurality of fixing pads to which the external lead terminals are fixed are provided at the opposite peripheral ends of the other substrate (2B). In addition, a connection pad (3b) for fixing the wiring substrate (8) is formed in a substantially central portion of the substrate (2). A plurality of circuit elements are fixed at predetermined positions on the conductive path extending from the fixing pad. That is, a plurality of circuit elements are fixed on the other substrate (2B), (21) is a rectifier circuit, (22) is an inverter main circuit,
(25) is a base amplifier, (23) is a buffer, (24) is a first interface, (27) is a second interface, (28) is an output buffer, and (26) is a protection circuit.

第11図から明らかな如く、配線基板（８）と接続される
接続用パッド（3b）の近傍、即ち、マイコン（７）と一
番関連深い回路素子（ここではバッファ、出力バッフ
ァ）が固着される。また、一点鎖線で囲まれた領域は接
着シートでケース材（６）が固着される固着領域である
ことを示す。なお、一方の基板（2A）にはポイミイド等
のフィルム樹脂層（10）を介して他方の基板（2B）より
複数の導電路（３）が延在されており、一方の基板（2
A）上にインバータ主回路（22）等のインバータに必要
な一部の回路あるいはオプション用回路が配置されてい
る。As is clear from FIG. 11, the circuit elements (here, buffer and output buffer) most closely related to the connection pad (3b) connected to the wiring board (8), that is, the microcomputer (7) are fixed. It Further, the area surrounded by the one-dot chain line indicates that the case material (6) is fixed by the adhesive sheet. In addition, a plurality of conductive paths (3) extend from one substrate (2A) from the other substrate (2B) through a film resin layer (10) such as a poimide.
Above A), some circuits necessary for the inverter such as the inverter main circuit (22) or optional circuits are arranged.

本実施例では基板（２）上にインバータ制御に必要な全
ての周辺回路だけが形成されていることになる。即ち、
両基板（2A）（2B）上にはインバータ制御に必要な周辺
回路のみが形成されていることになり、一方の基板（2
A）に設けられた孔（５）に収納されたマイコン（７）
を搭載した配線基板（８）のみが自由自在に挿脱が可能
となる。更に詳述すると、マイコン（７）のプログラム
・データの消去および書込みが可能となり、ユーザ側で
専用のプログラム・データを書込みすることができる。In this embodiment, all the peripheral circuits necessary for controlling the inverter are formed on the substrate (2). That is,
Only the peripheral circuits necessary for inverter control are formed on both boards (2A) and (2B).
Microcomputer (7) housed in hole (5) provided in A)
Only the wiring board (8) on which is mounted can be freely inserted and removed. More specifically, the program data of the microcomputer (7) can be erased and written, and the user can write the dedicated program data.

斯る本発明に依れば、一方の基板（2A）の所望位置に孔
（５）を設け、その孔（５）によって形成された空間内
にマイコン（７）が搭載された配線基板（８）を収納
し、夫々の基板（2A）（2B）とケース材（６）とで形成
された封止空間に他の回路素子を固着することによりマ
イコン（７）を自由自在に挿脱できる混成集積回路とマ
イコン（７）の一体化した装置が小型化に行える大きな
特徴を有する。According to the present invention, the wiring board (8) in which the hole (5) is provided at a desired position of the one board (2A) and the microcomputer (7) is mounted in the space formed by the hole (5). ) Is housed, and the microcomputer (7) can be freely inserted and removed by fixing other circuit elements to the sealed space formed by the respective substrates (2A) and (2B) and the case material (6). The device in which the integrated circuit and the microcomputer (7) are integrated has a great feature that it can be miniaturized.

以上に詳述した実施例では配線基板（８）上にマイコン
（７）を搭載したが、マイコン（７）以外のものとして
は、例えばEPROM、EEPROM等の不揮発性メモリを搭載す
ることも可能である。この場合においても本発明と同様
の効果が期待できることは説明するまでもない。In the embodiment described in detail above, the microcomputer (7) is mounted on the wiring board (8), but other than the microcomputer (7), it is also possible to mount a non-volatile memory such as EPROM or EEPROM. is there. It goes without saying that even in this case, the same effect as the present invention can be expected.

（ト） 発明の効果 以上に詳述した如く、本発明に依れば、第１に一方の基
板（２）の所望位置に孔（５）を設け、その孔（５）に
よって形成された空間内にマイコン（７）を搭載した配
線基板（８）を収納配置して他方の基板（2A）上の導電
路（３）と接続することにより、両基板（2A）（2B）上
に搭載した回路素子（４）をケース材（６）と基板（2
A）（2B）とで密封封止した状態で所望の制御機能を有
したマイコン（７）の挿脱が自由自在に行うことができ
る。その結果、マイコン（７）以外の両基板（2A）（2
B）上の回路機能を共通化できる大きなメリットを有す
る。(G) Effect of the Invention As described in detail above, according to the present invention, first, the hole (5) is provided at a desired position of the one substrate (2), and the space formed by the hole (5). A wiring board (8) equipped with a microcomputer (7) is housed inside and connected to a conductive path (3) on the other board (2A) to mount it on both boards (2A) (2B). Circuit element (4) and case material (6) and substrate (2
The microcomputer (7) having a desired control function can be freely inserted and removed while hermetically sealing it with (A) and (2B). As a result, both boards (2A) (2
B) It has a great merit that the above circuit functions can be shared.

第２に本発明では１つの混成集積回路装置で二枚の主基
板（集積回路基板）（2A）（2B）と副基板（配線基板）
（８）とがケース材（６）内に完全に収納される構造と
なり且つ配線基板（８）と重畳する基板（２）上に複数
の回路素子（４）が搭載されているので高集積化で且つ
小型化のマイコン（７）を搭載した高密度実装の混成集
積回路装置を提供が可能となる。Secondly, in the present invention, one hybrid integrated circuit device has two main boards (integrated circuit boards) (2A) and (2B) and sub boards (wiring boards).
(8) and the case member (6) are completely housed in the structure, and a plurality of circuit elements (4) are mounted on the substrate (2) which overlaps the wiring substrate (8), so that high integration is achieved. In addition, it is possible to provide a high-density packaging hybrid integrated circuit device equipped with a miniaturized microcomputer (7).

第３に所望のROM領域を有したマイコン（７）が配線基
板（８）に搭載されるため、マイコン（７）の着脱を容
易に行える。その結果、基板（２）上に形成した回路機
能を変更することなく、マイコン（７）自体の変更ある
いはマイコン（７）のROMの変更を行うことで１つの混
成集積回路装置で異種の装置の提供が可能となる。Thirdly, since the microcomputer (7) having a desired ROM area is mounted on the wiring board (8), the microcomputer (7) can be easily attached and detached. As a result, by changing the microcomputer (7) itself or the ROM of the microcomputer (7) without changing the circuit function formed on the substrate (2), one hybrid integrated circuit device can be used for different types of devices. It becomes possible to provide.

第４に一方の基板（2A）の所望位置の孔（５）で形成さ
れた空間内にマイコン（７）を搭載した配線基板（８）
を配置していると共に、両集積回路基板（2A）（2B）上
の組込むその周辺回路素子の実装密度を向上することに
より、従来必要とされたプリント基板を廃止でき、極め
て小型化のマイコン（７）を内蔵する混成集積回路装置
を実現できる。Fourthly, a wiring board (8) having a microcomputer (7) mounted in a space formed by a hole (5) at a desired position on one board (2A)
By arranging the above, and by improving the mounting density of the peripheral circuit elements to be incorporated on both integrated circuit boards (2A) and (2B), the conventionally required printed circuit board can be abolished, and an extremely compact microcomputer ( A hybrid integrated circuit device incorporating 7) can be realized.

第５に両集積回路基板（2A）（2B）として金属基板を用
いることにより、その放熱効果をプリント基板に比べて
大幅に向上でき、より実装密度の向上に寄与できる。ま
た導電路（３）として銅箔（11）を用いることにより、
銅電路（３）の抵抗値を導電ペーストより大幅に低減で
き、実装される回路をプリント基板と同等以上に拡張で
きる。Fifth, by using a metal substrate as both the integrated circuit boards (2A) and (2B), the heat radiation effect can be greatly improved compared to the printed circuit board, which can contribute to further improvement in mounting density. By using the copper foil (11) as the conductive path (3),
The resistance value of the copper circuit (3) can be greatly reduced as compared with the conductive paste, and the mounted circuit can be expanded to the same level or more than the printed circuit board.

第６にマイコン（７）と接続されるその周辺回路素子
（４）はケース材（６）と両集積回路基板（2A）（2B）
とで形成される封止空間（14）にダイ形状あるいはチッ
プ形状で組込まれるので、従来のプリント基板の様に樹
脂モールドしたものに比較して極めて占有面積が小さく
なり、実装密度の大幅に向上できる利点を有する。Sixth, the peripheral circuit element (4) connected to the microcomputer (7) is a case material (6) and both integrated circuit boards (2A) (2B).
Since it is incorporated in the sealing space (14) formed by and in a die shape or a chip shape, it occupies a much smaller area than a resin-molded one like a conventional printed circuit board, greatly improving the mounting density. It has the advantage that it can.

第７にケース材（６）と両集積回路基板（2A）（2B）の
周端を実質的に一致させることにより、集積回路基板
（２）のほぼ全面を封止空間（14）として利用でき、実
装密度の向上と相まって極めてコンパクトな混成集積回
路装置を実現できる。Seventh, by making the peripheral edges of the case material (6) and both integrated circuit boards (2A) and (2B) substantially coincide with each other, almost the entire surface of the integrated circuit board (2) can be used as a sealing space (14). An extremely compact hybrid integrated circuit device can be realized in combination with an improvement in packaging density.

第８に両集積回路基板（2A）（2B）の一辺あるいは相対
向する辺から外部リード（12）を導出でき、極めて多ピ
ンの混成集積回路装置を実現できる利点を有する。Eighthly, the external leads (12) can be led out from one side of the two integrated circuit boards (2A) and (2B) or the opposite sides, which has an advantage that an extremely multi-pin hybrid integrated circuit device can be realized.

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明の実施例を示す斜視分解図、第２図は第
１図を組立てたときのＩ−Ｉ断面図、第３図は本実施例
で用いる基板の断面図、第４図A,B、第５図A,Bは配線基
板を示す側面図、裏面図、第６図は本実施例で用いたモ
ータ駆動用インバータを示すブロック図、第７図は第６
図で示したインバータの主回路を示す回路図、第８図は
第６図で示したインバータのマイコンを示すブロック
図、第９図は第６図で示したインバータのベースアンプ
を示す回路図、第10図は第６図で示したインバータの保
護回路を示すブロック図、第11図は第６図で示したブロ
ック図を基板上に実装したときの平面図、第12図および
第13図は従来のマイコン実装構造を示す斜視図である。 （１）は混成集積回路装置、（2A）（2B）は集積回路基
板、（３）は導電路、（４）は回路素子、（５）は孔、
（６）はケース材、（７）はマイコン、（８）は配線基
板、（12）は外部リード端子、（13）は電子部品、（1
4）は封止空間、（15）は導電性シート、（16）は加圧
板、（17）は蓋体である。1 is a perspective exploded view showing an embodiment of the present invention, FIG. 2 is a sectional view taken along the line I-I when FIG. 1 is assembled, FIG. 3 is a sectional view of a substrate used in this embodiment, and FIG. 5A and 5B are side views showing a wiring board, a back view, FIG. 6 is a block diagram showing a motor drive inverter used in this embodiment, and FIG.
FIG. 8 is a circuit diagram showing a main circuit of the inverter shown in FIG. 8, FIG. 8 is a block diagram showing a microcomputer of the inverter shown in FIG. 6, and FIG. 9 is a circuit diagram showing a base amplifier of the inverter shown in FIG. FIG. 10 is a block diagram showing a protection circuit for the inverter shown in FIG. 6, FIG. 11 is a plan view of the block diagram shown in FIG. 6 mounted on a substrate, and FIGS. It is a perspective view which shows the conventional microcomputer mounting structure. (1) is a hybrid integrated circuit device, (2A) and (2B) are integrated circuit boards, (3) is a conductive path, (4) is a circuit element, (5) is a hole,
(6) Case material, (7) Microcomputer, (8) Wiring board, (12) External lead terminal, (13) Electronic component, (1)
4) is a sealed space, (15) is a conductive sheet, (16) is a pressure plate, and (17) is a lid.

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】相対向して配置された二枚の集積回路基板
と 前記基板の対向する主面に形成された所望形状の導電路
と 前記導電路に接続され所望の制御機能を有したマイクロ
コンピュータと 前記マイクロコンピュータから所定の制御出力信号が供
給され且つ前記基板上の導電路と接続されたその周辺回
路素子と 前記両基板間に一体化されたケース材とを具備し、 前記一方の基板の所望位置に孔を設け、前記孔によって
形成された空間内に前記マイクロコンピュータを搭載し
た配線基板を収納し、前記配線基板と重畳する前記他方
の基板上に前記回路素子を搭載したことを特徴とする混
成集積回路装置。1. A pair of integrated circuit substrates arranged to face each other, a conductive path of a desired shape formed on the main surfaces of the substrate facing each other, and a micro-circuit connected to the conductive path and having a desired control function. A computer and a peripheral circuit element to which a predetermined control output signal is supplied from the microcomputer and which is connected to a conductive path on the substrate; and a case member integrated between the two substrates, the one substrate A hole is provided at a desired position of the wiring board, a wiring board on which the microcomputer is mounted is housed in a space formed by the hole, and the circuit element is mounted on the other board that overlaps the wiring board. And a hybrid integrated circuit device. 【請求項２】前記ケース材は前記集積回路基板の周端部
と略一致させた一定の厚みを有した枠体であることを特
徴とする請求項１記載の混成集積回路装置。2. The hybrid integrated circuit device according to claim 1, wherein the case member is a frame body having a constant thickness which is substantially matched with a peripheral end portion of the integrated circuit board.
JP8251690A 1990-03-29 1990-03-29 Hybrid integrated circuit device Expired - Fee Related JPH0770679B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8251690A JPH0770679B2 (en) 1990-03-29 1990-03-29 Hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8251690A JPH0770679B2 (en) 1990-03-29 1990-03-29 Hybrid integrated circuit device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP20615089A Division JPH0821674B2 (en) 1989-08-09 1989-08-09 Hybrid integrated circuit device

Publications (2)

Publication Number Publication Date
JPH03174758A JPH03174758A (en) 1991-07-29
JPH0770679B2 true JPH0770679B2 (en) 1995-07-31

Family

ID=13776699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8251690A Expired - Fee Related JPH0770679B2 (en) 1990-03-29 1990-03-29 Hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JPH0770679B2 (en)

Also Published As

Publication number Publication date
JPH03174758A (en) 1991-07-29

Similar Documents

Publication Publication Date Title
EP1143514A2 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
JPH0770681B2 (en) Hybrid integrated circuit device
JPH0770678B2 (en) Hybrid integrated circuit device
JPH0770680B2 (en) Hybrid integrated circuit device
JPH0748540B2 (en) Hybrid integrated circuit device
JPH0770679B2 (en) Hybrid integrated circuit device
JPH0748541B2 (en) Hybrid integrated circuit device
JPH0748539B2 (en) Hybrid integrated circuit device
JPH03174756A (en) Hybrid integrated circuit device
JPH079965B2 (en) Hybrid integrated circuit device
JPH079964B2 (en) Hybrid integrated circuit device
JPH079963B2 (en) Hybrid integrated circuit device
JPH03174760A (en) Hybrid integrated circuit device
JPH0748538B2 (en) Hybrid integrated circuit device
JPH0758755B2 (en) Hybrid integrated circuit device
JPH03104153A (en) Hybrid integrated circuit device
JPH03174754A (en) Hybrid integrated circuit device
JPH03174753A (en) Hybrid integrated circuit device
JPH03174752A (en) Hybrid integrated circuit device
JPH03104152A (en) Hybrid integrated circuit device
JPH0748537B2 (en) Hybrid integrated circuit device
JPH03104154A (en) Hybrid integrated circuit device
JPH03174755A (en) Hybrid integrated circuit device
JPH0821674B2 (en) Hybrid integrated circuit device
JPH0397256A (en) Hybrid integrated circuit device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees