JPH079919B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH079919B2 JPH079919B2 JP20940785A JP20940785A JPH079919B2 JP H079919 B2 JPH079919 B2 JP H079919B2 JP 20940785 A JP20940785 A JP 20940785A JP 20940785 A JP20940785 A JP 20940785A JP H079919 B2 JPH079919 B2 JP H079919B2
- Authority
- JP
- Japan
- Prior art keywords
- positive electrode
- electrode
- semiconductor device
- reinforcing plate
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 230000003014 reinforcing effect Effects 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 238000005275 alloying Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、大電力用として用いられる圧接構造方式の
半導体装置に関するものである。
半導体装置に関するものである。
一般に、大電流を制御することの要求される大電力用の
半導体装置においては、大電流通電時の熱疲労等の問題
から電極取り出し方法としては、半田付やワイヤボンデ
ィング方式は用いられず、圧接構造方式が用いられる。
半導体装置においては、大電流通電時の熱疲労等の問題
から電極取り出し方法としては、半田付やワイヤボンデ
ィング方式は用いられず、圧接構造方式が用いられる。
第４図は圧接構造方式の従来のサイリスタの断面図で、
１はｎ形ベース層、２はｐ形ベース層、３はｎ形エミッ
タ層、４はｐ形エミッタ層、５は陽電極、６は陰電極、
７はゲート電極を示し、陽電極５は圧接時の機械的補強
の面から通常、モリブデン板やタングステン板等のシリ
コンと熱膨張率の近い金属で、半導体チップと接着層を
介して合金化が行われている。８は前記陰電極６に装着
されモリブデン板またはタングステン板等からなる電極
接続板、9,10はそれぞれパッケージに連結された陽電極
側および陰電極側の電極ブロックで、一般に矢印に示す
方向に圧接されている。また11はポリイミドワニス，シ
リコンゴム等の有機物質等からなる表面被覆材、J1，J2
はそれぞれ主耐圧を制御する接合である。
１はｎ形ベース層、２はｐ形ベース層、３はｎ形エミッ
タ層、４はｐ形エミッタ層、５は陽電極、６は陰電極、
７はゲート電極を示し、陽電極５は圧接時の機械的補強
の面から通常、モリブデン板やタングステン板等のシリ
コンと熱膨張率の近い金属で、半導体チップと接着層を
介して合金化が行われている。８は前記陰電極６に装着
されモリブデン板またはタングステン板等からなる電極
接続板、9,10はそれぞれパッケージに連結された陽電極
側および陰電極側の電極ブロックで、一般に矢印に示す
方向に圧接されている。また11はポリイミドワニス，シ
リコンゴム等の有機物質等からなる表面被覆材、J1，J2
はそれぞれ主耐圧を制御する接合である。
通常の圧接構造方式の半導体装置では、これらの接合
J1,J2の終端が側面に結ぶメサ構造が用いられている。
圧接構造方式の半導体装置でメサ構造が用いられる理由
としては、陽電極５を形成するための合金化時に、プレ
ーナ構造の場合にはプレーナ接合を被覆する絶縁膜が汚
染されて素子の耐圧特性が劣化することがあるか、メサ
構造では合金後に接合の表面処理が可能なとがあげられ
る。
J1,J2の終端が側面に結ぶメサ構造が用いられている。
圧接構造方式の半導体装置でメサ構造が用いられる理由
としては、陽電極５を形成するための合金化時に、プレ
ーナ構造の場合にはプレーナ接合を被覆する絶縁膜が汚
染されて素子の耐圧特性が劣化することがあるか、メサ
構造では合金後に接合の表面処理が可能なとがあげられ
る。
上記のような従来の圧接構造方式の半導体装置において
は、プレーナ構造の半導体チップの場合、陽電極の合金
化の際にプレーナ接合を被覆する絶縁膜の汚染により耐
圧特性が劣化し、またメサ構造の半導体チップの場合、
ポリイミドワニス，シリコンゴム等の有機物質が表面被
覆材11として用いられるため、素子の品質が安定し難
く、さらにはモリブデン板やタングステン板の電極接続
板が取付けられた状態で表面処理を実施するため、工程
が複雑になるとともに、作業性が非常に悪くなるという
問題点があつた。
は、プレーナ構造の半導体チップの場合、陽電極の合金
化の際にプレーナ接合を被覆する絶縁膜の汚染により耐
圧特性が劣化し、またメサ構造の半導体チップの場合、
ポリイミドワニス，シリコンゴム等の有機物質が表面被
覆材11として用いられるため、素子の品質が安定し難
く、さらにはモリブデン板やタングステン板の電極接続
板が取付けられた状態で表面処理を実施するため、工程
が複雑になるとともに、作業性が非常に悪くなるという
問題点があつた。
この発明は、かかる問題点を解決するためになされたも
ので、素子の品質を安定させることができ、かつ製造工
程が簡単で作業性のよい圧接構造方式の半導体装置を得
ることを目的とする。
ので、素子の品質を安定させることができ、かつ製造工
程が簡単で作業性のよい圧接構造方式の半導体装置を得
ることを目的とする。
この発明に係る半導体装置は、プレーナ構造の半導体チ
ップの陽電極と陽電極側の電極ブロック間に陽電極と別
体に分離された陽電極補強板を介在させ、陰電極側の電
極ブロックと陽電極側の電極ブロックとで押圧し、陽電
極補強板を半導体チップに圧接させたものである。
ップの陽電極と陽電極側の電極ブロック間に陽電極と別
体に分離された陽電極補強板を介在させ、陰電極側の電
極ブロックと陽電極側の電極ブロックとで押圧し、陽電
極補強板を半導体チップに圧接させたものである。
この発明においては、高温熱処理による半導体チップの
陽電極の合金化が不要となり、パッシベーション処理に
よるウエハ表面の酸化膜が金属で汚染されることがな
く、耐圧特性の劣化を防止できる。
陽電極の合金化が不要となり、パッシベーション処理に
よるウエハ表面の酸化膜が金属で汚染されることがな
く、耐圧特性の劣化を防止できる。
第１図はこの発明の半導体装置の一実施例を示すゲート
ターンオフサイリスタ（以下GTOという）の断面図で、2
1はｎ形ベース層、22はｐ形ベース層、23はｎ形エミッ
タ層、24はｐ形エミッタ層、25はガードリング領域、2
6,27,28はそれぞれA1等の金属からなる陽電極，ゲート
電極，陰電極であり、これらでプレーナ構造の半導体チ
ップ20が構成されている。29,30はそれぞれ陽電極側お
よび陰電極側の電極ブロック、31は前記陰電極28上に載
置したモリブデンまたはタングステン等からなる電極接
続板、32は前記陽電極26と陽電極側の電極ブロック29間
に介在させたモリブデンまたはタングステン等からなる
陽電極補強板である。
ターンオフサイリスタ（以下GTOという）の断面図で、2
1はｎ形ベース層、22はｐ形ベース層、23はｎ形エミッ
タ層、24はｐ形エミッタ層、25はガードリング領域、2
6,27,28はそれぞれA1等の金属からなる陽電極，ゲート
電極，陰電極であり、これらでプレーナ構造の半導体チ
ップ20が構成されている。29,30はそれぞれ陽電極側お
よび陰電極側の電極ブロック、31は前記陰電極28上に載
置したモリブデンまたはタングステン等からなる電極接
続板、32は前記陽電極26と陽電極側の電極ブロック29間
に介在させたモリブデンまたはタングステン等からなる
陽電極補強板である。
このGTOでは、陽電極26と陽電極側の電極ブロック29間
に陽電極補強板32を介在させることにより、圧接時の機
械的ストレスを緩衝することができ、従来のように陽電
極の合金化を行う必要がなくなる。特に、半導体チップ
20をプレーナ構造とすることができることにより、ウエ
ハ状態でのパッシベーションを行うことが可能となり、
従来のメサ構造の半導体装置のように陽電極の合金化後
に有機物質を用いて接合部の表面処理を行う必要がなく
なる。このため、素子の品質の安定化が図れるうえ作業
が容易となり、１枚のウエハから多数のエレメントを切
り出すマルチチップ構造の場合には特に作業が容易とな
る。
に陽電極補強板32を介在させることにより、圧接時の機
械的ストレスを緩衝することができ、従来のように陽電
極の合金化を行う必要がなくなる。特に、半導体チップ
20をプレーナ構造とすることができることにより、ウエ
ハ状態でのパッシベーションを行うことが可能となり、
従来のメサ構造の半導体装置のように陽電極の合金化後
に有機物質を用いて接合部の表面処理を行う必要がなく
なる。このため、素子の品質の安定化が図れるうえ作業
が容易となり、１枚のウエハから多数のエレメントを切
り出すマルチチップ構造の場合には特に作業が容易とな
る。
なお、このGTOは、ガードリング領域25を設けて接合の
屈曲部Ａにおける電界集中を緩和し、プレーナ構造でメ
サ構造に近い耐圧を得ている。
屈曲部Ａにおける電界集中を緩和し、プレーナ構造でメ
サ構造に近い耐圧を得ている。
またｐ形エミッタ層24とｎ形ベース層21とを陽電極26に
よつて短絡したアノード−エミッタ短絡構造とすること
により、ｎ形ベース層21内の蓄積キャリアを消滅しやす
くし、動作の高速化を図っている。
よつて短絡したアノード−エミッタ短絡構造とすること
により、ｎ形ベース層21内の蓄積キャリアを消滅しやす
くし、動作の高速化を図っている。
第２図は順方向耐圧の向上以外に逆方向耐圧の向上を図
ったこの発明の半導体装置の実施例を示す断面図で、こ
の実施例ではガードリング領域25をアノード側のｐ形エ
ミッタ層24の両側に隣接するｎ形ベース層21内に設けた
構造としている。
ったこの発明の半導体装置の実施例を示す断面図で、こ
の実施例ではガードリング領域25をアノード側のｐ形エ
ミッタ層24の両側に隣接するｎ形ベース層21内に設けた
構造としている。
また第３図も順方向耐圧の向上以外に逆方向耐圧の向上
を図ったこの発明の半導体装置のさらに他の実施例を示
す断面図で、この実施例では上記第２図に示した実施例
のようにアノード側にガードリング領域25を設けるかわ
りに、ｐ形エミッタ層24の両側をカソード側の表面へ伸
ばした構造としている。
を図ったこの発明の半導体装置のさらに他の実施例を示
す断面図で、この実施例では上記第２図に示した実施例
のようにアノード側にガードリング領域25を設けるかわ
りに、ｐ形エミッタ層24の両側をカソード側の表面へ伸
ばした構造としている。
なお、上記各実施例でGTOを用いて説明したが、この発
明はこれに限定されるものでなく、通常のサイリスタ，
トランジスタあるいはダイオード等に応用してもよい。
明はこれに限定されるものでなく、通常のサイリスタ，
トランジスタあるいはダイオード等に応用してもよい。
この発明は以上説明したとおり、プレーナ構造の半導体
チップの陽電極と陰電極の電極ブロック間に、陽電極と
別体に分離された陽電極補強板を介在させ、陰電極側の
電極ブロックと陽電極側の電極ブロックとで押圧し、陽
電極補強板を半導体チップに圧接させたので、高温熱処
理による陽電極の合金化が不要となり、パッシベーショ
ン処理によるウエハ表面の酸化膜が汚染されることがな
く耐圧特性の劣化を防止でき、またメサ構造の半導体チ
ップのように有機物質を用いて接合部の表面処理を行う
必要がないので、素子の安定化が図れるうえ、製造工程
が簡単で作業性がよくなるという効果がある。
チップの陽電極と陰電極の電極ブロック間に、陽電極と
別体に分離された陽電極補強板を介在させ、陰電極側の
電極ブロックと陽電極側の電極ブロックとで押圧し、陽
電極補強板を半導体チップに圧接させたので、高温熱処
理による陽電極の合金化が不要となり、パッシベーショ
ン処理によるウエハ表面の酸化膜が汚染されることがな
く耐圧特性の劣化を防止でき、またメサ構造の半導体チ
ップのように有機物質を用いて接合部の表面処理を行う
必要がないので、素子の安定化が図れるうえ、製造工程
が簡単で作業性がよくなるという効果がある。
第１図はこの発明の半導体装置の一実施例であるGTOの
断面図、第２図はこの発明の半導体装置の他の実施例を
示す断面図、第３図はこの発明の半導体装置のさらに他
の実施例を示す断面図、第４図は圧接構造方式の従来の
サイリスタの断面図である。 図において、20はプレーナ構造の半導体チップ、26は陽
電極、28は陰電極、29は陽電極側の電極ブロック、30は
陰電極側の電極ブロック、32は陽電極補強板である。 なお、各図中の同一符号は同一または相当部分を示す。
断面図、第２図はこの発明の半導体装置の他の実施例を
示す断面図、第３図はこの発明の半導体装置のさらに他
の実施例を示す断面図、第４図は圧接構造方式の従来の
サイリスタの断面図である。 図において、20はプレーナ構造の半導体チップ、26は陽
電極、28は陰電極、29は陽電極側の電極ブロック、30は
陰電極側の電極ブロック、32は陽電極補強板である。 なお、各図中の同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−153767（ＪＰ，Ａ) 特開 昭57−78178（ＪＰ，Ａ) 特開 昭59−218774（ＪＰ，Ａ) 特開 昭58−101433（ＪＰ，Ａ) 特開 昭56−124238（ＪＰ，Ａ) 特開 昭57−181131（ＪＰ，Ａ) 特開 昭58−176954（ＪＰ，Ａ) 特開 昭55−121654（ＪＰ，Ａ)
Claims (1)
- 【請求項１】第１及び第２の主面を有し、それぞれの主
面上に陽電極及び陰電極が配設された、プレーナ構造の
半導体チップと、 上記陽電極と分離された別体であって、上記陽電極と接
触して配設された陽電極補強板と、 この陽電極補強板を介して上記陽電極と対向し、また陰
電極と対向してそれぞれの側に配設されるとともにそれ
ぞれの側から押圧し上記陽電極補強板を上記半導体チッ
プに圧接する電極ブロックと、 を備えた半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20940785A JPH079919B2 (ja) | 1985-09-20 | 1985-09-20 | 半導体装置 |
| PCT/JP1986/000145 WO1987001866A1 (en) | 1985-09-20 | 1986-03-27 | Semiconductor device |
| EP86902027A EP0238665A1 (en) | 1985-09-20 | 1986-03-27 | Semiconductor device |
| IT2165586A IT1213490B (it) | 1985-09-20 | 1986-09-09 | Dispositivo a semiconduttori avente una struttura di contatti apressione per l'impiego in applicazioni di alta potenza. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20940785A JPH079919B2 (ja) | 1985-09-20 | 1985-09-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6269522A JPS6269522A (ja) | 1987-03-30 |
| JPH079919B2 true JPH079919B2 (ja) | 1995-02-01 |
Family
ID=16572372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20940785A Expired - Lifetime JPH079919B2 (ja) | 1985-09-20 | 1985-09-20 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0238665A1 (ja) |
| JP (1) | JPH079919B2 (ja) |
| IT (1) | IT1213490B (ja) |
| WO (1) | WO1987001866A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5040051A (en) * | 1988-12-05 | 1991-08-13 | Sundstrand Corporation | Hydrostatic clamp and method for compression type power semiconductors |
| DE58905844D1 (de) * | 1989-02-02 | 1993-11-11 | Asea Brown Boveri | Druckkontaktiertes Halbleiterbauelement. |
| US5210601A (en) * | 1989-10-31 | 1993-05-11 | Kabushiki Kaisha Toshiba | Compression contacted semiconductor device and method for making of the same |
| JPH0744264B2 (ja) * | 1989-10-31 | 1995-05-15 | 株式会社東芝 | 圧接型半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4099201A (en) * | 1977-04-11 | 1978-07-04 | General Electric Company | Semiconductor rectifier assembly having an insulating material therein that evolves gases when exposed to an arc |
| JPS56153767A (en) * | 1980-04-28 | 1981-11-27 | Mitsubishi Electric Corp | Manufacture of planar type thyristor |
| JPS5778178A (en) * | 1980-11-04 | 1982-05-15 | Toshiba Corp | Input protective circuit |
| FR2517471B1 (fr) * | 1981-12-02 | 1985-08-02 | Silicium Semiconducteur Ssc | Montage en boitier presse de composants de puissance a structure d'electrodes ramifiee |
| JPS59218774A (ja) * | 1983-05-26 | 1984-12-10 | Nec Corp | サイリスタ |
-
1985
- 1985-09-20 JP JP20940785A patent/JPH079919B2/ja not_active Expired - Lifetime
-
1986
- 1986-03-27 WO PCT/JP1986/000145 patent/WO1987001866A1/en not_active Application Discontinuation
- 1986-03-27 EP EP86902027A patent/EP0238665A1/en not_active Withdrawn
- 1986-09-09 IT IT2165586A patent/IT1213490B/it active
Also Published As
| Publication number | Publication date |
|---|---|
| WO1987001866A1 (en) | 1987-03-26 |
| IT8621655A0 (it) | 1986-09-09 |
| EP0238665A1 (en) | 1987-09-30 |
| JPS6269522A (ja) | 1987-03-30 |
| IT1213490B (it) | 1989-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6803667B2 (en) | Semiconductor device having a protective film | |
| US4996586A (en) | Crimp-type semiconductor device having non-alloy structure | |
| JPH06318708A (ja) | 高出力ｍｏｓｆｅｔ | |
| JPH0671062B2 (ja) | 樹脂封止型半導体装置 | |
| JP2003332576A (ja) | 半導体装置 | |
| US7663220B2 (en) | Semiconductor device module structure | |
| JP4073876B2 (ja) | 半導体装置 | |
| JPWO2017183580A1 (ja) | 半導体装置、パワーモジュール及びその製造方法 | |
| EP1041643A1 (en) | Semiconductor device, a method of manufacturing the same, and a semiconductor device protective circuit | |
| US5210601A (en) | Compression contacted semiconductor device and method for making of the same | |
| JPH079919B2 (ja) | 半導体装置 | |
| JPH1154747A (ja) | 半導体装置と半導体モジュール | |
| JP3207559B2 (ja) | Ｍｏｓ駆動型半導体装置 | |
| WO2021235020A1 (ja) | パワー半導体素子 | |
| US10727228B2 (en) | Stacked integrated circuit | |
| CN112786550A (zh) | 半导体装置 | |
| JPH05275688A (ja) | プレーナ型電力用半導体素子 | |
| JPS63166273A (ja) | 縦形半導体装置 | |
| US20230074352A1 (en) | Semiconductor device | |
| JPH08125181A (ja) | 半導体装置 | |
| JPH0533546U (ja) | 絶縁ゲート型半導体素子 | |
| JPS59163865A (ja) | ゲ−トタ−ンオフサイリスタ | |
| WO2024084899A1 (ja) | 半導体装置 | |
| JPH03105977A (ja) | 半導体装置 | |
| JP7415413B2 (ja) | 半導体装置 |