JPH0797806B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0797806B2 JPH0797806B2 JP60141547A JP14154785A JPH0797806B2 JP H0797806 B2 JPH0797806 B2 JP H0797806B2 JP 60141547 A JP60141547 A JP 60141547A JP 14154785 A JP14154785 A JP 14154785A JP H0797806 B2 JPH0797806 B2 JP H0797806B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- signal
- image data
- unit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Facsimiles In General (AREA)
- Facsimile Image Signal Circuits (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Combination Of More Than One Step In Electrophotography (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は画像処理装置に関するものである。
第10図は従来の画像形成装置の制御ブロック図であり、
51はリーダで、例えばCCDで構成される撮像素子51a,撮
像素子51aの出力を保持するバッファメモリ51b,画像処
理部51c,画像同期メモリ51d,制御部51e等から構成され
ている。
51はリーダで、例えばCCDで構成される撮像素子51a,撮
像素子51aの出力を保持するバッファメモリ51b,画像処
理部51c,画像同期メモリ51d,制御部51e等から構成され
ている。
52はプリンタ部で、画像同期メモリ51dより出力される
画像信号を変調する変調回路52a,変調回路52aから送出
される変調信号を図示しないレーザの駆動信号、すなわ
ち、オン，オフ信号に変換するレーザ変調部52b,制御部
52c等から構成されている。
画像信号を変調する変調回路52a,変調回路52aから送出
される変調信号を図示しないレーザの駆動信号、すなわ
ち、オン，オフ信号に変換するレーザ変調部52b,制御部
52c等から構成されている。
光学像を密着型のCCD等の撮像素子51aで読み取り、制御
部51eの指示で、この読み取り画像データをシリアルに
取り込むメモリ、すなわちバッファメモリ51bに一時格
納し、さらに、プリンタの走査駆動系に同期させて読み
取り画像を送出するための画像同期メモリ51dにバッフ
ァメモリ51bより順次読み出し、プリンタ部52の変調回
路52aを介してレーザ変調部52bに画像信号を送出し、記
録媒体、例えば記録紙に画像を出力するのが通例であ
る。
部51eの指示で、この読み取り画像データをシリアルに
取り込むメモリ、すなわちバッファメモリ51bに一時格
納し、さらに、プリンタの走査駆動系に同期させて読み
取り画像を送出するための画像同期メモリ51dにバッフ
ァメモリ51bより順次読み出し、プリンタ部52の変調回
路52aを介してレーザ変調部52bに画像信号を送出し、記
録媒体、例えば記録紙に画像を出力するのが通例であ
る。
この場合、16dot/mm程度の分解能で画像を読み取り、１
分間に20枚のスループットを実現しようとすると、1dot
当りの画素の転送時間は、概算で60nsec前後になる。こ
のような転送速度を有する画像信号が各ユニットを経由
して、プリンタの走査駆動系に順次送出されて行く。
分間に20枚のスループットを実現しようとすると、1dot
当りの画素の転送時間は、概算で60nsec前後になる。こ
のような転送速度を有する画像信号が各ユニットを経由
して、プリンタの走査駆動系に順次送出されて行く。
上記のように構成された装置においては、画像信号の通
信状態をチェックする必要性が生じる。何故ならば、画
像信号転送中に、特に、バッファメモリ51bにてパラレ
ルデータをシリアルデータに変換する際に、例えば外的
要因によりノイズが重畳すると、読み取り画像とは異な
る画像信号がプリンタの走査駆動系に転送され、効果的
にノイズの影響を受けた不鮮明な画像が出力されてしま
う等の問題が起こる。このため、上述したような症状が
画像に現れた場合は、計測機器を、例えばオシロスコー
プ等を装置本体に接続し、画像信号の入出力を監視し
て、各ユニットの診断を実行していたが、前述したよう
に、画像信号のうち、1dot当りの転送時間は約60nsec程
度であり、かつ、画像信号は不確定であるので、各ユニ
ットの正確な診断を行うことができない等の問題点があ
った。以上の点を鑑み、この発明はパラレルに入力され
る画像データをシリアルな画像データに変換する上で、
画像データに伝送エラー検出用のテスト信号を合成し、
画像信号の伝送エラーを検出する機能を有する画像処理
装置であって、前記テスト信号の一部を除去することで
テスト信号による画像信号の伝送効率の低下を最小限に
おさえた画像処理装置を提供することを目的とする。
信状態をチェックする必要性が生じる。何故ならば、画
像信号転送中に、特に、バッファメモリ51bにてパラレ
ルデータをシリアルデータに変換する際に、例えば外的
要因によりノイズが重畳すると、読み取り画像とは異な
る画像信号がプリンタの走査駆動系に転送され、効果的
にノイズの影響を受けた不鮮明な画像が出力されてしま
う等の問題が起こる。このため、上述したような症状が
画像に現れた場合は、計測機器を、例えばオシロスコー
プ等を装置本体に接続し、画像信号の入出力を監視し
て、各ユニットの診断を実行していたが、前述したよう
に、画像信号のうち、1dot当りの転送時間は約60nsec程
度であり、かつ、画像信号は不確定であるので、各ユニ
ットの正確な診断を行うことができない等の問題点があ
った。以上の点を鑑み、この発明はパラレルに入力され
る画像データをシリアルな画像データに変換する上で、
画像データに伝送エラー検出用のテスト信号を合成し、
画像信号の伝送エラーを検出する機能を有する画像処理
装置であって、前記テスト信号の一部を除去することで
テスト信号による画像信号の伝送効率の低下を最小限に
おさえた画像処理装置を提供することを目的とする。
この発明の画像処理装置は、１画面を構成する画像デー
タを分離しそれぞれ複数チャンネルを介してパラレルに
入力する入力手段（第１図密着型光電素子１に相当）、 前記入力手段により複数チャネルを介して入力された画
像データのそれぞれに所定の伝送エラー検出用のテスト
信号を合成する複数の合成手段（第２図ゲート回路25に
相当）、 前記複数チャネルを介してパラレルに入力され、それぞ
れ複数の合成手段によって前記テスト信号が合成された
画像データに変換する手段であって、前記テスト信号の
少なくとも一部を除去して前記テスト信号を含むシリア
ルな画像データに変換する変換手段（第２図ゲート回路
26およびオアゲート40に相当）とを有することを特徴と
する画像処理装置を提供することを目的とする。
タを分離しそれぞれ複数チャンネルを介してパラレルに
入力する入力手段（第１図密着型光電素子１に相当）、 前記入力手段により複数チャネルを介して入力された画
像データのそれぞれに所定の伝送エラー検出用のテスト
信号を合成する複数の合成手段（第２図ゲート回路25に
相当）、 前記複数チャネルを介してパラレルに入力され、それぞ
れ複数の合成手段によって前記テスト信号が合成された
画像データに変換する手段であって、前記テスト信号の
少なくとも一部を除去して前記テスト信号を含むシリア
ルな画像データに変換する変換手段（第２図ゲート回路
26およびオアゲート40に相当）とを有することを特徴と
する画像処理装置を提供することを目的とする。
〔実施例〕 第１図はこの発明の一実施例を示す画像形成装置の構成
ブロック図であり、１は密着型光電素子で、チャンネル
1a〜1eから出力されるアナログ信号V1〜V5を信号処理部
２に送出する。信号処理部２はアナログ信号V1〜V5をサ
ンプルホールドして、通信ケーブル３を介して５チャン
ネル分のアナログ信号V1〜V5を画像読み取り制御部４の
A/D変換器4aに転送する。4bはバッファとなるつなぎメ
モリで、A/D変換された画像信号を整列化する。4cは画
像処理ユニット（IPU）で、画像信号を多値化して中間
調を表現する信号に変換し、また、カラー画像信号の処
理、例えばガンマ変換等の画像信号処理を行う。4dは同
期メモリで、IPU4cからの画像信号をプリンタ５に送出
する。4eは同期制御回路で、制御部4hからの指令に応じ
て信号処理部２とつなぎメモリ4bとのI/Oを制御する。4
fは同期制御回路で、つなぎメモリ4bから読み出す画像
信号のIPU4cへの書き込みを制御する。4gは同期制御回
路で、IPU4cから読み出す画像信号の同期メモリ4dへの
書き込みを制御する。なお、１〜４を総称する場合はリ
ーダと呼ぶ。
ブロック図であり、１は密着型光電素子で、チャンネル
1a〜1eから出力されるアナログ信号V1〜V5を信号処理部
２に送出する。信号処理部２はアナログ信号V1〜V5をサ
ンプルホールドして、通信ケーブル３を介して５チャン
ネル分のアナログ信号V1〜V5を画像読み取り制御部４の
A/D変換器4aに転送する。4bはバッファとなるつなぎメ
モリで、A/D変換された画像信号を整列化する。4cは画
像処理ユニット（IPU）で、画像信号を多値化して中間
調を表現する信号に変換し、また、カラー画像信号の処
理、例えばガンマ変換等の画像信号処理を行う。4dは同
期メモリで、IPU4cからの画像信号をプリンタ５に送出
する。4eは同期制御回路で、制御部4hからの指令に応じ
て信号処理部２とつなぎメモリ4bとのI/Oを制御する。4
fは同期制御回路で、つなぎメモリ4bから読み出す画像
信号のIPU4cへの書き込みを制御する。4gは同期制御回
路で、IPU4cから読み出す画像信号の同期メモリ4dへの
書き込みを制御する。なお、１〜４を総称する場合はリ
ーダと呼ぶ。
プリンタ５は、同期メモリ4dから送出される画像信号を
変調する変調回路5a,変調回路5aから送出される変調信
号を図示しないレーザの駆動信号、すなわち点滅信号に
変換するレーザ変調部5b,レーザの走査開始位置を検知
するBDセンサ5c,同期制御回路5d,制御部5e等から構成さ
れている。６はI/Oポートで、リーダの制御部4hに接続
されている。７はI/Oポートであり、プリンタ５の制御
部5eに接続されている。
変調する変調回路5a,変調回路5aから送出される変調信
号を図示しないレーザの駆動信号、すなわち点滅信号に
変換するレーザ変調部5b,レーザの走査開始位置を検知
するBDセンサ5c,同期制御回路5d,制御部5e等から構成さ
れている。６はI/Oポートで、リーダの制御部4hに接続
されている。７はI/Oポートであり、プリンタ５の制御
部5eに接続されている。
第２図は第１図に示すつなぎメモリ4bの詳細を示す構成
ブロック図であり、11,12はバス切換ICで、バス切換IC1
1,12の間にインバータ13が接続されている。14,15はバ
ッファメモリで、インバータ16,マルチプレクサ17,18が
画像信号のリードライトアドレスを切換える。19はマル
チプレクサで、バッファメモリ14,15のチャンネルセレ
クト端子CSを切換える。20はゲート回路で、出力データ
のテストパターン部のみを抽出する。21はゲート回路
で、基準パターンのみを抽出する。22はコンパレータ
で、バッファメモリ14,15より出力されるテストパター
ンと基準パターンとを比較し、一致しない信号、すなわ
ち、エラー部分を抽出する。23はエラーカウンタで、コ
ンパレータ22より出力されるエラー部分をカウントす
る。24はラッチ回路で、エラーカウンタ23のカウント値
をVSYNC信号（後述する）の立ち下りで保持する。25は
ゲート回路で、テストパターンを付加する。26はゲート
回路で、テストパターンを除去する。27はインバータ回
路、28はROMで、整列化されていないランダムデータ、
例えば『01011』，『01100』を複数個有するテストパタ
ーンが小容量書き込まれている。29はROMで、基準パタ
ーンがテストパターンと同様に書き込まれている。な
お、ROM28,29に書き込まれたランダムデータは同一のも
のである。30はこの発明のテストパターン送出手段をな
すタイミング回路で、ROM28に書き込まれたランダムデ
ータの送出を制御し、水平同期信号（BD信号）に同期し
て画像信号区間以外の区間に挿入する。31はカウンタ
で、VSYNC信号に同期してテストパターンの副走査方向
アドレスをカウントする。32,33はタイミング回路で、
画像有効領域を制御する。34はライトカウンタで、バス
37を介してバッファメモリ14,15の書き込みアドレスを
カウントする。36はリードカウンタで、バス35を介して
バッファメモリ14,15の読み出しアドレスをカウントす
る。38はアクセスコントローラで、バッファメモリ14,1
5のアクセスを制御する。39はこの発明の信号判定手段
をなす主制御部で、I/Oポート６を介して入力されるカ
ウント値より、伝送エラーの状態をあらかじめ設定され
るエラー生起回数から判断し、テストパターンの再送を
指令するとともに、図示しない操作部の表示手段に伝送
良否を表示させる。また、伝送エラーの状態をあらかじ
め設定されるエラー生起回数から判断し、再起可能性を
判断して画像信号の送出を抑止するとともに、その旨を
表示手段に表示させる。40はオアゲート回路で、つなぎ
メモリ4bに入力される５チャンネル分の画像信号をプリ
ンタ５に送出する。なお、つなぎメモリ4bは各チャンネ
ル分同様に構成されているが説明上チャンネル1aのみに
ついて示してある。
ブロック図であり、11,12はバス切換ICで、バス切換IC1
1,12の間にインバータ13が接続されている。14,15はバ
ッファメモリで、インバータ16,マルチプレクサ17,18が
画像信号のリードライトアドレスを切換える。19はマル
チプレクサで、バッファメモリ14,15のチャンネルセレ
クト端子CSを切換える。20はゲート回路で、出力データ
のテストパターン部のみを抽出する。21はゲート回路
で、基準パターンのみを抽出する。22はコンパレータ
で、バッファメモリ14,15より出力されるテストパター
ンと基準パターンとを比較し、一致しない信号、すなわ
ち、エラー部分を抽出する。23はエラーカウンタで、コ
ンパレータ22より出力されるエラー部分をカウントす
る。24はラッチ回路で、エラーカウンタ23のカウント値
をVSYNC信号（後述する）の立ち下りで保持する。25は
ゲート回路で、テストパターンを付加する。26はゲート
回路で、テストパターンを除去する。27はインバータ回
路、28はROMで、整列化されていないランダムデータ、
例えば『01011』，『01100』を複数個有するテストパタ
ーンが小容量書き込まれている。29はROMで、基準パタ
ーンがテストパターンと同様に書き込まれている。な
お、ROM28,29に書き込まれたランダムデータは同一のも
のである。30はこの発明のテストパターン送出手段をな
すタイミング回路で、ROM28に書き込まれたランダムデ
ータの送出を制御し、水平同期信号（BD信号）に同期し
て画像信号区間以外の区間に挿入する。31はカウンタ
で、VSYNC信号に同期してテストパターンの副走査方向
アドレスをカウントする。32,33はタイミング回路で、
画像有効領域を制御する。34はライトカウンタで、バス
37を介してバッファメモリ14,15の書き込みアドレスを
カウントする。36はリードカウンタで、バス35を介して
バッファメモリ14,15の読み出しアドレスをカウントす
る。38はアクセスコントローラで、バッファメモリ14,1
5のアクセスを制御する。39はこの発明の信号判定手段
をなす主制御部で、I/Oポート６を介して入力されるカ
ウント値より、伝送エラーの状態をあらかじめ設定され
るエラー生起回数から判断し、テストパターンの再送を
指令するとともに、図示しない操作部の表示手段に伝送
良否を表示させる。また、伝送エラーの状態をあらかじ
め設定されるエラー生起回数から判断し、再起可能性を
判断して画像信号の送出を抑止するとともに、その旨を
表示手段に表示させる。40はオアゲート回路で、つなぎ
メモリ4bに入力される５チャンネル分の画像信号をプリ
ンタ５に送出する。なお、つなぎメモリ4bは各チャンネ
ル分同様に構成されているが説明上チャンネル1aのみに
ついて示してある。
このように構成された画像形成装置において、タイミン
グ回路30が発生させたテストパターンを画像信号に同期
させてバッファメモリ14,15に書き込まれて転送される
際に、主制御部39がバッファメモリ14,15から読み出さ
れるテストパターンの伝送エラーを後述するフローチャ
ートの手順に従って判定することにより、転送速度の速
い画像データの伝送状態を迅速、かつ正確に判定する。
グ回路30が発生させたテストパターンを画像信号に同期
させてバッファメモリ14,15に書き込まれて転送される
際に、主制御部39がバッファメモリ14,15から読み出さ
れるテストパターンの伝送エラーを後述するフローチャ
ートの手順に従って判定することにより、転送速度の速
い画像データの伝送状態を迅速、かつ正確に判定する。
次に第３図（ａ）〜（ｃ）、第４図（ａ）〜（ｈ）を参
照しながら第２図の動作について説明する。
照しながら第２図の動作について説明する。
第３図（ａ）〜（ｃ）は第２図に示すバッファメモリ1
4,15に書き込まれる画像信号とテストパターンの関係を
示すタイムチャートである。
4,15に書き込まれる画像信号とテストパターンの関係を
示すタイムチャートである。
第３図（ａ）において、BDはBDセンサ5cより送出される
水平同期信号を示し、同図（ｂ）において、VIDEOは５
チャンネル分の画像信号を示し、同図（ｃ）において、
TPはテストパターンで、ROM28に書き込まれた１ライン
目のテストパターンを示している。
水平同期信号を示し、同図（ｂ）において、VIDEOは５
チャンネル分の画像信号を示し、同図（ｃ）において、
TPはテストパターンで、ROM28に書き込まれた１ライン
目のテストパターンを示している。
第４図（ａ）〜（ｈ）は第２図に示すバッファメモリ1
4,15より読み出される画像信号とテストパターンとの関
係を示すタイムチャートである。
4,15より読み出される画像信号とテストパターンとの関
係を示すタイムチャートである。
同図（ａ）において、CKは読み出しクロックで、リード
カウンタ36に入力される。同図（ｂ）において、CH1は
読み出しデータで、アナログ信号V1の両側にテストパタ
ーンTPが付加されている。同図（ｂ）〜（ｆ）におい
て、CH2,CH5は読み出しデータで、各アナログ信号V2〜V
5の両側にテストパターンTPがそれぞれ付加されてい
る。同図（ｇ）において、RVは抽出画像データで、IPU4
cに送出される。抽出画像データRVは両側にテストパタ
ーンが付加されている。同図（ｈ）において、MVは有効
画像データで、同期メモリ4dに送出される。
カウンタ36に入力される。同図（ｂ）において、CH1は
読み出しデータで、アナログ信号V1の両側にテストパタ
ーンTPが付加されている。同図（ｂ）〜（ｆ）におい
て、CH2,CH5は読み出しデータで、各アナログ信号V2〜V
5の両側にテストパターンTPがそれぞれ付加されてい
る。同図（ｇ）において、RVは抽出画像データで、IPU4
cに送出される。抽出画像データRVは両側にテストパタ
ーンが付加されている。同図（ｈ）において、MVは有効
画像データで、同期メモリ4dに送出される。
第３図（ａ）に示す水平同期信号BDが同期制御回路4eに
入力されると、この水平同期信号BDに同期して密着型光
電素子１のチャンネル1a〜1eから出力されるアナログ信
号V1〜V5の区間の両側にROM28に書き込まれたテストパ
ターンの内、１ライン目のランダムデータが付加され、
バッファメモリ14,15にパラレルに格納される。この操
作を水平同期信号BDに同期して、入力される画像信号に
ついて行う。このとき、テストパターンTPはROM28から
順次異なるランダムデータが対応する画像信号に付加さ
れてバッファメモリ14,15に格納されて行く。
入力されると、この水平同期信号BDに同期して密着型光
電素子１のチャンネル1a〜1eから出力されるアナログ信
号V1〜V5の区間の両側にROM28に書き込まれたテストパ
ターンの内、１ライン目のランダムデータが付加され、
バッファメモリ14,15にパラレルに格納される。この操
作を水平同期信号BDに同期して、入力される画像信号に
ついて行う。このとき、テストパターンTPはROM28から
順次異なるランダムデータが対応する画像信号に付加さ
れてバッファメモリ14,15に格納されて行く。
次いで、リードカウンタ36に入力される読み出しクロッ
クCK（第４図（ａ）参照）に同期して、バッファメモリ
14,15から読み出され、各チャンネル1a〜1eに対応する
読み出しデータCH1CH5（第４図（ｂ）〜（ｆ）参照）が
バス切換IC12,ゲート回路20を介して、コンパレータ22
に入力される。一方、コンパレータ22には同時にROM29
より読み出される基準パターンがゲート回路26を介して
コンパレータ22に入力される。この基準パターンの読み
出しはタイミング回路32に制御されており、同一のラン
ダムデータであるところのテストパターンTPをコンパレ
ータ22が比較することになる。この比較により、テスト
パターンが一致しない場合は、所定のパルス信号がコン
パレータ22より出力される。このパルス信号をエラーカ
ウンタ23がカウントして行き、副走査方向の画像終了を
示すVSYNC信号（第５図参照）に同期して、エラーカウ
ンタ23のカウント値がラッチ回路24に保持される。この
ラッチ出力がI/Oポート６を介して、主制御部39にて判
断され、１画像中の伝送エラーがあらかじめ定めた設定
値よりも大きい場合は、再度同じ画像データの送出をつ
なぎメモリ4bに指令する。ここで同様の伝送エラーが所
定回数繰り返されると、伝送エラー回復不能と判断し、
図示しない操作部の表示手段にその旨表示して、操作者
に警告するとともに、システムを停止させる。なお、伝
送エラーが許容範囲内に収まる場合は、画像データの送
出を継続する。これは、出力される画像上問題がない程
度の伝送エラーではシステムを停止することなく画像形
成を実行させ、運転効率を低下しないようにするもので
ある。
クCK（第４図（ａ）参照）に同期して、バッファメモリ
14,15から読み出され、各チャンネル1a〜1eに対応する
読み出しデータCH1CH5（第４図（ｂ）〜（ｆ）参照）が
バス切換IC12,ゲート回路20を介して、コンパレータ22
に入力される。一方、コンパレータ22には同時にROM29
より読み出される基準パターンがゲート回路26を介して
コンパレータ22に入力される。この基準パターンの読み
出しはタイミング回路32に制御されており、同一のラン
ダムデータであるところのテストパターンTPをコンパレ
ータ22が比較することになる。この比較により、テスト
パターンが一致しない場合は、所定のパルス信号がコン
パレータ22より出力される。このパルス信号をエラーカ
ウンタ23がカウントして行き、副走査方向の画像終了を
示すVSYNC信号（第５図参照）に同期して、エラーカウ
ンタ23のカウント値がラッチ回路24に保持される。この
ラッチ出力がI/Oポート６を介して、主制御部39にて判
断され、１画像中の伝送エラーがあらかじめ定めた設定
値よりも大きい場合は、再度同じ画像データの送出をつ
なぎメモリ4bに指令する。ここで同様の伝送エラーが所
定回数繰り返されると、伝送エラー回復不能と判断し、
図示しない操作部の表示手段にその旨表示して、操作者
に警告するとともに、システムを停止させる。なお、伝
送エラーが許容範囲内に収まる場合は、画像データの送
出を継続する。これは、出力される画像上問題がない程
度の伝送エラーではシステムを停止することなく画像形
成を実行させ、運転効率を低下しないようにするもので
ある。
なお、伝送エラーの監視は、第６図に示される画像有効
領域（斜線で示す）に限り、必要のない領域については
エラーカウントを実行しないように構成されている。ま
た、第６図において、V1は有効画像領域の副走査範囲を
示し、V2は最大副走査範囲を示し、H1は有効画像領域の
主走査範囲を示し、H2は最大主走査範囲を示している。
領域（斜線で示す）に限り、必要のない領域については
エラーカウントを実行しないように構成されている。ま
た、第６図において、V1は有効画像領域の副走査範囲を
示し、V2は最大副走査範囲を示し、H1は有効画像領域の
主走査範囲を示し、H2は最大主走査範囲を示している。
次に第７図を参照しながらこの発明のシステム診断制御
動作について説明する。
動作について説明する。
第７図はこの発明の一実施例を示す画像形成装置のシス
テム診断制御動作を説明するフローチャートである。な
お、（１）〜（９）は各ステップを示す。
テム診断制御動作を説明するフローチャートである。な
お、（１）〜（９）は各ステップを示す。
まず、コピーオンの判別ルーチンの終了を待機し
（１）、ROM28に書き込まれたテストパターンをアナロ
グ信号V1〜V5の区間の両側に付加してバッファメモリ1
4,15に書き込むテストパターン送出ルーチンを本画像形
成動作に先立って実行し（２）、読み出しクロックCKに
同期して、バッファメモリ14,15よりテストパターンTP
を読み出して、エラーカウンタ23がROM29に書き込まれ
た基準パターンとを比較し、伝送エラーを計数する。次
いで、所定時間経過後、主制御部39がラッチ回路24に保
持される伝送エラー回数を読み出し（３）、その伝送経
路上の伝送エラーがあらかじめ設定される許容範囲内に
収まっているかどうかを判断し（４）、YESならば通常
のコピー動作を実行する（５）。この際、バッファ14,1
5には読み出しデータCH1〜CH5の両側にテストパターンT
Pが付加された状態で格納されている。次いで、読み出
しデータCH1〜CH5の同期メモリ4dへの書き込みに並行し
て、前述同様の伝送エラーがあらかじめ設定される許容
範囲内に収まっているかどうかを判断する（６）。この
判断で、YESならばステップ（１）に戻り、NOならば、
伝送エラーがあらかじめ設定される回数以上生起したか
どうかを判断し（７）、NOならばステップ（５）に戻
り、YESならばステップ（９）に進む。
（１）、ROM28に書き込まれたテストパターンをアナロ
グ信号V1〜V5の区間の両側に付加してバッファメモリ1
4,15に書き込むテストパターン送出ルーチンを本画像形
成動作に先立って実行し（２）、読み出しクロックCKに
同期して、バッファメモリ14,15よりテストパターンTP
を読み出して、エラーカウンタ23がROM29に書き込まれ
た基準パターンとを比較し、伝送エラーを計数する。次
いで、所定時間経過後、主制御部39がラッチ回路24に保
持される伝送エラー回数を読み出し（３）、その伝送経
路上の伝送エラーがあらかじめ設定される許容範囲内に
収まっているかどうかを判断し（４）、YESならば通常
のコピー動作を実行する（５）。この際、バッファ14,1
5には読み出しデータCH1〜CH5の両側にテストパターンT
Pが付加された状態で格納されている。次いで、読み出
しデータCH1〜CH5の同期メモリ4dへの書き込みに並行し
て、前述同様の伝送エラーがあらかじめ設定される許容
範囲内に収まっているかどうかを判断する（６）。この
判断で、YESならばステップ（１）に戻り、NOならば、
伝送エラーがあらかじめ設定される回数以上生起したか
どうかを判断し（７）、NOならばステップ（５）に戻
り、YESならばステップ（９）に進む。
一方、ステップ（４）の判断で、伝送エラーがあらかじ
め設定される回数以上生起したかどうかを判断し
（８）、NOならばステップ（２）に戻り、YESならば表
示手段（図示しない）に伝送エラー回復見込み無しと判
断し、主制御部39が警告表示するとともに、システムを
停止させる（９）。
め設定される回数以上生起したかどうかを判断し
（８）、NOならばステップ（２）に戻り、YESならば表
示手段（図示しない）に伝送エラー回復見込み無しと判
断し、主制御部39が警告表示するとともに、システムを
停止させる（９）。
次に第８図を参照しながら第１図に示すリーダ部とプリ
ンタ５の相互動作について説明する。
ンタ５の相互動作について説明する。
第８図は第１図に示すリーダ部とプリンタ５の相互動作
を説明するフローチャートである。なお、（１）〜
（８）は各ステップを示す。
を説明するフローチャートである。なお、（１）〜
（８）は各ステップを示す。
プリンタ５は、まずリーダ部から画像データを通信する
通信ルーチンを実行し（１）、プリント信号がリーダ部
から送出されたかどうかを判断し（２）、NOならば図示
しないRAMに画像データをストアし、YESならば画像デー
タの転送を開始する転送ルーチンを行う（３）。次い
で、画像データの伝送エラーがあらかじめ設定される許
容範囲内に収まっているかどうかを判断し（４）、YES
ならば通常のコピー動作を実行しステップ（１）に戻り
（５）、NOならば伝送エラーがあらかじめ設定される回
数以上生起したかどうかを判断し（６）、YESならばリ
ーダ通信ルーチンが故障と判断して、表示手段にその旨
警告表示するとともに、システムを停止する故障シーケ
ースを行い、制御を終了する（７）。一方、ステップ
（６）の判断で、伝送エラーがあらかじめ設定される回
数以下の場合は、伝送エラーカウントをアップして
（８）、再度画像データをリーダ部より転送する要求を
行いステップ（２）に戻り、伝送エラーチェックを行
う。
通信ルーチンを実行し（１）、プリント信号がリーダ部
から送出されたかどうかを判断し（２）、NOならば図示
しないRAMに画像データをストアし、YESならば画像デー
タの転送を開始する転送ルーチンを行う（３）。次い
で、画像データの伝送エラーがあらかじめ設定される許
容範囲内に収まっているかどうかを判断し（４）、YES
ならば通常のコピー動作を実行しステップ（１）に戻り
（５）、NOならば伝送エラーがあらかじめ設定される回
数以上生起したかどうかを判断し（６）、YESならばリ
ーダ通信ルーチンが故障と判断して、表示手段にその旨
警告表示するとともに、システムを停止する故障シーケ
ースを行い、制御を終了する（７）。一方、ステップ
（６）の判断で、伝送エラーがあらかじめ設定される回
数以下の場合は、伝送エラーカウントをアップして
（８）、再度画像データをリーダ部より転送する要求を
行いステップ（２）に戻り、伝送エラーチェックを行
う。
なお、上記実施例ではカラー画像信号の場合について詳
細に説明していないが、密着型光電素子１に色分解フィ
ルタを設け、RGB信号に変換すれば同様に伝送エラーを
チェックできる。
細に説明していないが、密着型光電素子１に色分解フィ
ルタを設け、RGB信号に変換すれば同様に伝送エラーを
チェックできる。
第９図はこの発明による画像形成装置の一実施例を示す
断面図であり、41は原稿であり、42はリーダ部であり、
原稿41を載置するプラテンガラス42a,原稿41を照らす光
源42b,光源42bの光を集光するための反射鏡42c,光源42b
から原稿41を集光するための光収束性レンズ42d,集光し
た光像を電気信号に変換する密着型光電変換素子42e,密
着型光電変換素子42eより出力される信号を波形整形す
る信号処理回路42f,信号処理回路42fから出力される信
号を送出する伝送ケーブル42g,信号処理回路42fより出
力される信号を処理し、かつ各部のコントロールを行う
画像読み取り制御部42hより構成されており、ワイヤ44
に接続された走査台43がプーリー45の回転に応じて矢印
方向に往復動する。46はモータで、プーリー45を駆動す
る。
断面図であり、41は原稿であり、42はリーダ部であり、
原稿41を載置するプラテンガラス42a,原稿41を照らす光
源42b,光源42bの光を集光するための反射鏡42c,光源42b
から原稿41を集光するための光収束性レンズ42d,集光し
た光像を電気信号に変換する密着型光電変換素子42e,密
着型光電変換素子42eより出力される信号を波形整形す
る信号処理回路42f,信号処理回路42fから出力される信
号を送出する伝送ケーブル42g,信号処理回路42fより出
力される信号を処理し、かつ各部のコントロールを行う
画像読み取り制御部42hより構成されており、ワイヤ44
に接続された走査台43がプーリー45の回転に応じて矢印
方向に往復動する。46はモータで、プーリー45を駆動す
る。
47はプリンタ部であり、リーダ部42より出力される信号
を通信するインタフェース回路47a,インタフェース回路
47aより出力される信号をレーザ光に変換するレーザ変
調部47b,レーザを走査するスキャナ部47c,走査されたレ
ーザ光の方向を変えるポリゴンミラー47d,レーザ光によ
り潜像を形成する感光ドラム47e,感光ドラム47eに電荷
を帯電させる帯電器47f,感光ドラム47e上の潜像を現像
する現像器47g,現像器47gにトナー（現像材）を補給す
るトナーホッパ47h,記録紙を収容するカセット47i,給紙
ローラ47j,画先合せを行うレジストローラ47k,記録紙に
トナー像を転写する転写帯電器47l,トナーが転写された
記録紙を搬送する搬送ユニット47m,転写されたトナー像
と記録紙を定着させる定着ユニット47n,定着された記録
紙を載置する排紙トレイ47o,BDセンサ47p等から構成さ
れる。
を通信するインタフェース回路47a,インタフェース回路
47aより出力される信号をレーザ光に変換するレーザ変
調部47b,レーザを走査するスキャナ部47c,走査されたレ
ーザ光の方向を変えるポリゴンミラー47d,レーザ光によ
り潜像を形成する感光ドラム47e,感光ドラム47eに電荷
を帯電させる帯電器47f,感光ドラム47e上の潜像を現像
する現像器47g,現像器47gにトナー（現像材）を補給す
るトナーホッパ47h,記録紙を収容するカセット47i,給紙
ローラ47j,画先合せを行うレジストローラ47k,記録紙に
トナー像を転写する転写帯電器47l,トナーが転写された
記録紙を搬送する搬送ユニット47m,転写されたトナー像
と記録紙を定着させる定着ユニット47n,定着された記録
紙を載置する排紙トレイ47o,BDセンサ47p等から構成さ
れる。
なお、画像形成動作は公知の電子写真方式に準ずるので
詳細な説明は省略する。
詳細な説明は省略する。
以上説明しようにこの発明によれば、転送速度の早い画
像データの伝送エラーの検出がそれぞれのチャンネルで
可能となり、さらに伝送エラーの検出用に画像データに
合成されるテスト信号の少なくとも一部が除去されるの
で、テスト信号による画像信号の伝送効率の低下を最小
限に抑えることが可能になるという効果を奏する。
像データの伝送エラーの検出がそれぞれのチャンネルで
可能となり、さらに伝送エラーの検出用に画像データに
合成されるテスト信号の少なくとも一部が除去されるの
で、テスト信号による画像信号の伝送効率の低下を最小
限に抑えることが可能になるという効果を奏する。
第１図はこの発明の一実施例を示す画像形成装置の構成
ブロック図、第２図は第１図に示すつなぎメモリの詳細
を示す構成ブロック図、第３図（ａ）〜（ｃ）は第２図
に示すつなぎメモリに書き込まれる画像信号とテストパ
ターンの関係を示すタイムチャート、第４図（ａ）〜
（ｈ）は第２図に示すつなぎメモリより読み出される画
像信号とテストパターンとの関係を示すタイムチャー
ト、第５図は有効画像領域を決定するVSYNC信号を説明
するタイムチャート、第６図は有効画像領域を説明する
模式図、第７図はこの発明の一実施例を示す画像形成装
置のシステム診断制御動作を説明するフローチャート、
第８図は第１図に示すリーダ部とプリンタの相互動作を
説明するフローチャート、第９図はこの発明による画像
形成装置の一実施例を示す断面図、第10図は従来の画像
形成装置の制御ブロック図である。 図中、１は密着型光電素子、２は信号処理部、３は通信
ケーブル、４は画像読み取り制御部、4aはA/D変換器、4
bはつなぎメモリ、4cは画像処理ユニット、4dは同期メ
モリ、4e〜4gは同期制御回路、4hは制御部、５はプリン
タ、5aは変調回路、5bはレーザ変調部、5cはBDセンサ、
5dは同期制御回路、5eは制御部、11,12はバス切換IC、1
3はインバータ、14,15はバッファメモリ、16はインバー
タ、17〜19はマルチプレクサ、20,21はゲート回路、22
はコンパレータ、23はエラーカウンタ、24はラッチ回
路、28,29はROM、30はタイミング回路、39は主制御部で
ある。
ブロック図、第２図は第１図に示すつなぎメモリの詳細
を示す構成ブロック図、第３図（ａ）〜（ｃ）は第２図
に示すつなぎメモリに書き込まれる画像信号とテストパ
ターンの関係を示すタイムチャート、第４図（ａ）〜
（ｈ）は第２図に示すつなぎメモリより読み出される画
像信号とテストパターンとの関係を示すタイムチャー
ト、第５図は有効画像領域を決定するVSYNC信号を説明
するタイムチャート、第６図は有効画像領域を説明する
模式図、第７図はこの発明の一実施例を示す画像形成装
置のシステム診断制御動作を説明するフローチャート、
第８図は第１図に示すリーダ部とプリンタの相互動作を
説明するフローチャート、第９図はこの発明による画像
形成装置の一実施例を示す断面図、第10図は従来の画像
形成装置の制御ブロック図である。 図中、１は密着型光電素子、２は信号処理部、３は通信
ケーブル、４は画像読み取り制御部、4aはA/D変換器、4
bはつなぎメモリ、4cは画像処理ユニット、4dは同期メ
モリ、4e〜4gは同期制御回路、4hは制御部、５はプリン
タ、5aは変調回路、5bはレーザ変調部、5cはBDセンサ、
5dは同期制御回路、5eは制御部、11,12はバス切換IC、1
3はインバータ、14,15はバッファメモリ、16はインバー
タ、17〜19はマルチプレクサ、20,21はゲート回路、22
はコンパレータ、23はエラーカウンタ、24はラッチ回
路、28,29はROM、30はタイミング回路、39は主制御部で
ある。
Claims (1)
- 【請求項１】１画面を構成する画像データを分割し、そ
れぞれ複数チャンネルを介してパラレルに入力する入力
手段と、 前記入力手段により複数のチャネルを介して入力された
画像データのそれぞれに所定の伝送エラー検出用のテス
ト信号を合成する複数の合成手段、 前記複数のチャネルを介してパラレルに入力され、それ
ぞれ複数の合成手段によって前記テスト信号が合成され
たそれぞれの画像データをつなぎ合わせてシリアルな画
像データに変換する手段であって、前記テスト信号の少
なくとも一部を除去して前記テスト信号を含むシリアル
な画像データに変換する変換手段とを有することを特徴
とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141547A JPH0797806B2 (ja) | 1985-06-29 | 1985-06-29 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141547A JPH0797806B2 (ja) | 1985-06-29 | 1985-06-29 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS623560A JPS623560A (ja) | 1987-01-09 |
| JPH0797806B2 true JPH0797806B2 (ja) | 1995-10-18 |
Family
ID=15294503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60141547A Expired - Fee Related JPH0797806B2 (ja) | 1985-06-29 | 1985-06-29 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797806B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100677147B1 (ko) * | 2004-11-02 | 2007-02-02 | 삼성전자주식회사 | 팩시밀리 전송속도 설정방법 및 장치 |
| JP4925992B2 (ja) * | 2007-10-03 | 2012-05-09 | ナブテスコ株式会社 | 偏心差動型減速機および該偏心差動型減速機を用いた旋回部構造 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114031A (en) * | 1978-02-24 | 1979-09-05 | Matsushita Graphic Communic | Facsimile transceiver selfftester |
-
1985
- 1985-06-29 JP JP60141547A patent/JPH0797806B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS623560A (ja) | 1987-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5040031A (en) | Image processing apparatus which can control output to multiple devices to accommodate differing operating timing of those devices | |
| JPH11177744A (ja) | ディジタル連結複写システム | |
| US5790165A (en) | Image processing apparatus and providing controlling addition of predetermined data in a border portion | |
| US4686577A (en) | Original reading apparatus with positioning check | |
| JP3372748B2 (ja) | 画像処理装置 | |
| US4905079A (en) | Color image processing apparatus for processing separated color signals | |
| JP3431686B2 (ja) | 画像データ変換装置 | |
| JPH10191027A (ja) | 画像処理装置及び該装置における画像処理方法 | |
| JPH0797806B2 (ja) | 画像処理装置 | |
| JPS623561A (ja) | 画像形成装置 | |
| JPS63281844A (ja) | デジタルカラ−複写機 | |
| JPS623562A (ja) | 画像形成装置 | |
| US5070367A (en) | Color image forming apparatus with an automatic color selection mode | |
| US6473195B1 (en) | Image forming apparatus and video data transmitting method therefor | |
| US5563711A (en) | Image processing system capable of processing different types of information | |
| JPS63146567A (ja) | デジタル複写機 | |
| JP3652097B2 (ja) | 画像処理装置 | |
| JPH0595492A (ja) | 画像出力装置 | |
| JP3534148B2 (ja) | 画像処理システム | |
| JPH0319877A (ja) | 画像データチェック回路 | |
| JPS63202181A (ja) | ライン画信号除去方式 | |
| JPH09307751A (ja) | 画像形成装置 | |
| JPH0683333B2 (ja) | 画像処理装置 | |
| JP2001103224A (ja) | 画像処理回路と画像形成装置 | |
| JPH03229282A (ja) | レーザ走査装置のレーザ異常検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |