JPH0795659A

JPH0795659A - 自動車用総合制御ユニット

Info

Publication number: JPH0795659A
Application number: JP5239824A
Authority: JP
Inventors: Kenichiro Kurata; 謙一郎倉田; Toshimichi Minowa; 利通箕輪; Junichi Ishii; 潤市石井; Shigeki Morinaga; 茂樹森永
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-09-27
Filing date: 1993-09-27
Publication date: 1995-04-07

Abstract

(57)【要約】【目的】多様化する自動車制御システムへの対応を柔
軟かつ容易に行うことができ、しかも、制御装置の部品
点数の増大を抑制して全体を安価に構成することができ
るとともに、各部を合理的に配置できる自動車用総合制
御ユニットを提供すること。【構成】制御内容に基づいて演算を行う演算ユニット
１と、複数の入出力信号の処理を実行する入出力ユニッ
ト３と、前記２つのユニット１、３を結合するインター
フェイス手段２とから構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、自動車用総合制御ユニ
ットに係り、特に、複数のシステムを複数の形態で構
成、または再構成するのに好適な自動車用総合制御ユニ
ットに関する。

【０００２】

【従来の技術】自動車制御にマイコンが使用されるよう
になってからエンジン制御、Ａ／Ｔ制御、サスペンショ
ン制御など数多くのシステムが電子化され、各システム
毎に飛躍的な進歩を遂げてきた。近年、より付加価値の
高い自動車を得るために、いっそう高度な制御や自己診
断機能の充実などが求められるようになってきており、
その手段の一つとして、異なったシステム間において自
由にデータ通信が行えるようなシステムが現れている。

【０００３】従来この種のシステムは、例えば、特開昭
６１−１９５４５３号公報記載のように、以前は独立し
て機能していた各システムを、ＬＡＮ等の通信手段を用
いて結合することによってシステム間のデータ通信を可
能にしていた。また、例えば特開平３−２８３８４３号
公報にみられるように、多重伝送路にコントローラーの
ための通信ノードと、センサー、アクチュエーターのた
めの通信ノードをそれぞれ独立して設け、各々を接続す
る構成でデータの自由な送受信を可能としていた。

【０００４】

【発明が解決しようとする課題】前記従来技術のうち、
前者のように、既存の独立した各システムを通信手段に
よって結合する構成とした場合には、各ユニットへの入
出力はそのシステムに必要なセンサー、アクチュエータ
ーから行われる。そのため、センサー、アクチュエータ
ーの設置位置が車内の各所に分散しているような場合に
は、前記ユニットとセンサー、アクチュエーターとの配
線によるワイヤー・ハーネスの肥大化が避けられないと
いう問題点があった。

【０００５】また、この様な手法においては、一つのシ
ステムを、基本的に一つのユニットで構成する必要があ
る。従って、複数システムの構成、再構成を容易に行う
ためには、多システムに共通使用可能なユニットをあら
ゆるシステムが構築できるよう、余裕を持って設計する
必要があり、小さなシステムにおいて大きな無駄が生じ
ることは避けられないという問題点もあった。

【０００６】一方、後者のように、それぞれに通信手段
を備えた、センサー、アクチュエーターと演算ユニット
とを通信手段で結合する構成とした場合には、前記ユニ
ットやセンサー、アクチュエーター等を用いて、柔軟に
システムを構成することが可能である。しかし、全ての
未加工データを通信手段を通して送信する必要があるの
で通信手段にかかる負担が大きく、しかも、超高速度の
通信手段が必要なうえに、万一、通信手段が故障した場
合にはシステムが全面的にダウンしてしまう可能性が高
いという問題点があった。のみならず、各センサー、ア
クチュエーターの信号を、全て通信手段を介して伝送さ
せるため、全てのセンサー、アクチュエーターにそれぞ
れ送信手段、信号処理手段を設ける必要があり、システ
ムの構成部品点数を著しく増大させてしまうといった欠
点を有していた。

【０００７】本発明の目的は、多様化する自動車制御シ
ステムへの対応を柔軟かつ容易に行うことができ、しか
も、制御装置の部品点数の増大を抑制して全体を安価に
構成することができるとともに、各部を合理的に配置で
きる、自動車用総合制御ユニットを提供することにあ
る。

【０００８】

【課題を解決するための手段】前記目的を達成すべく、
本発明に係わる自動車用総合制御ユニットは、基本的に
は、自動車制御システムを複数の入出力信号を処理する
ことのできる入出力処理手段と、該入出力処理手段で処
理された信号を用いて各種自動車制御の演算を行うため
の演算ユニットと、これら二つのユニットを結合するた
めのインターフェイス手段とから構成したことを特徴と
している。

【０００９】そして、より具体的な例として、前記入出
力処理手段を、複数の入力信号の処理を実行する入力ユ
ニットと、複数の出力信号の処理を実行する出力ユニッ
トとに分けたものや、前記インターフェイス手段として
多重通信手段を用いたものが挙げられる。

【００１０】

【作用】このように構成された本発明によれば、入出力
処理手段と演算手段を独立して設けたことから、多様な
システムにおける入出力信号処理、演算処理をそれぞれ
１つまたは複数個の入出力処理手段、演算手段を用いて
効率よく実現することができる。また、インターフェイ
ス手段を入出力処理手段、演算手段とは独立して設けた
ことから、構成するシステムに適したインターフェイス
手段を用いることが可能で、このことから共通のユニッ
トを用いて多様なシステムを効率よく実現できる。

【００１１】さらに、標準化された入出力処理手段を、
複数の入出力処理を処理できるような構造としたことか
ら、多数の入出力処理を要するシステムを構成する場合
に、部品点数を過大に増加させること無く、物理配置的
に近い信号をまとめて入力または出力することが可能と
なり、効率よくワイヤー・ハーネスの削減が可能とな
る。

【００１２】

【実施例】以下、本発明の実施例を図面に基づき詳細に
説明する。図１は本発明に係わる第１実施例である。図
１において、本発明による自動車用総合制御ユニット
は、複数の入出力信号を処理することのできる入出力処
理手段である入出力ユニット３と、この入出力ユニット
３で処理された信号を用いて自動車制御の演算を行うた
めの演算手段である演算ユニット１と、これら二つのユ
ニット１、３を結合するインターフェース手段２とから
なる。演算ユニット１は演算手段４を備えるとともに、
制御内容に基づいて入出力ユニット３からの入力値を用
いて出力値を計算する。入出力ユニット３は、入出力信
号を処理するための演算手段５と、センサー６からの入
力信号を取り込み前記演算ユニットに出力する手段（図
示せず）とを備えるとともに、演算ユニット１から出力
された制御値に基づいてアクチュエーター７を駆動する
手段（図示せず）を備える。前記２つのユニットはイン
ターフェイス手段２で結合されており、互いに信号の授
受ができるような構造となっている。

【００１３】図２は本発明に係わる第２実施例であり、
インターフェイスにＬＡＮ等の多重通信を用いた場合の
システム構成図の一例を示したもので、演算ユニット２
０１と入出力ユニット２０２が通信手段２０３を介して
接続されている。図３は、図２の演算ユニット、入出力
ユニット、および通信手段を用いたユニット間インター
フェイスによるシステムの一構成例を示したものであ
る。図３において、演算ユニット３０１はユニット管理
や各種の演算を行うためのＣＰＵ３０６を、入出力ユニ
ット３０２はユニット管理やデータ処理を行うためのＣ
ＰＵ３０７をそれぞれ有し、ユニット間でのデータの送
受信の際には、これらのＣＰＵ３０６、３０７がアドレ
スバスおよびデータバス３１０、３１０を介して当該通
信コネクター３０８、３０８に出力するようになってい
る。各通信コネクター３０８、３０８は通信回路３０
９、３０９を有し、この通信回路３０９、３０９は通信
に関する処理および当該ユニットの診断機能を備えてお
り、各ＣＰＵ３０６、３０７からの送信データおよび各
ユニット３０１、３０２の診断結果を、通信線３０３を
通じて他方のユニットに送るほか、通信線３０３に流れ
てくる各種の情報を当該ユニットのＣＰＵに送る働きを
する。このように、本図示例においては、ユニット３０
１、３０２の外部にある通信コネクタ３０８、３０８に
通信回路３０９、３０９を設けるとともに、ＣＰＵ３０
６、３０７との間をアドレスバス及びデータバス３１０
で連結することにより、通信コネクタ３０８、３０８よ
り先の自由度を高めることができる。

【００１４】本発明と従来技術との構成上の対比を行う
ために、図４に従来の自動車制御システムの実際の一構
成例を示す。図４には、エンジン制御、Ａ／Ｔ制御、ア
クティブサスペンション制御、トラクションコントロー
ル制御（ＴＣＳ）に関するコントロールユニット、一部
のセンサーおよびアクチュエーター等の各制御システム
が配置されるとともに、その配線が前記各制御システム
毎に行われている様子が示されている。なお、図４にお
いて、各センサーから各コントロールユニットへの入力
信号線４０５を一点鎖線で、各コントロールユニットか
ら各アクチュエーターへの出力信号４０６を点線で示し
てあり、特に複数の信号線が束ねて配線された箇所につ
いては太線で示した。

【００１５】図５は、図３に示した演算ユニット、入出
力ユニット、および通信を用いたインターフェイスによ
り構成された本発明の第２実施例を、図４で示した制御
システムに適用することにより、具体的に実現したもの
である。なお、図５においては、通信および電源線５０
０を実線で、センサーからコントロールユニットへの入
力信号線５１４は一点鎖線で、コントロールユニットか
らアクチュエーターへの出力信号線５１５を点線で示し
てある。

【００１６】図５において、車内全体には通信および電
源線５００が設けられ、これに各制御用の演算ユニット
５０１，５０２，５０３，５０４、および物理的配置に
おいて近い位置にあるセンサーおよびアクチュエーター
との接続が可能となるよう各所に配置された入出力ユニ
ット（図中ではＩＯ／Ｕと表記）５０７，５０８，５０
９，５１０，５１１，５１２が接続されている。図５か
らもわかるように、入出力ユニット５０７〜５１２に
は、これらが配された位置の近傍にセンサー、アクチュ
エーターが適当な数だけ接続されており、このため、セ
ンサー、アクチュエーターからユニットへの配線は図４
の従来技術の構成における配線に比べて短く、かつ整序
された合理的な配置となっている。なお、図５に示した
演算ユニット５０１〜５０４に関して、本図示例の構成
においては制御システム毎にそれぞれユニットを設ける
必要はなく、また、演算量とユニットの持つ演算能力や
環境条件等を考慮して、その数、および配置位置を自由
に決めることが可能である。さらに、入出力ユニット５
０７〜５１２についても、図示された形に限定されるこ
となく、入力信号または出力信号の数や種類に応じてそ
の数および配置位置を自由に決めてよいことは勿論であ
る。

【００１７】また、図５に示した実施例では、ユニット
間のインターフェイスとして多重通信を利用したものを
使用しており、かつ通信線には電源線５００が併設され
ている。この電源線５００から、各演算ユニット５０１
〜５０４や入出力ユニット５０７〜５１２、並びに、車
内に設けられた電装品等が電力の供給を受けられるよう
な構成となっており、図示例のものでは、この電源線５
００はエンジンルームに設けられた電源制御ユニット５
０５またはフェイルセーフユニット（ＦＳ／Ｕ）５０６
を介してバッテリー５１３に接続されている。電源制御
ユニット５０５は、長時間の駐車時に各ユニットへの電
源供給を停止してバッテリー上がりを防ぐなど、電源線
への電力の供給を制御する機能を有している。また、フ
ェイルセーフユニット５０６は、電源制御ユニット５０
５の故障時に各所への電源供給が停止するのを防ぐ目的
で電源制御ユニット５０５の代替機能を有しており、ま
た通信線等を通して車内のユニット等の故障状態を把握
し、故障発生時にはドライバーへの警告を行い、必要な
情報を記録するための機能が設けられている。

【００１８】図６は本発明の第３実施例を示すものであ
り、図２で示した入出力ユニットの機能を、複数のセン
サー信号６０４を入力・処理することのできる入力ユニ
ット６０２と、制御値に基づいて複数アクチュエーター
６０５を駆動することができる出力ユニット６０３の二
つのユニットに分けてシステムを構成したものである。
入力ユニット６０２及び出力ユニット６０３は、演算ユ
ニット６０１と共に多重通信手段６０６を介して接続さ
れている。本図示例の構成によれば、アクチュエーター
６０５駆動のための回路と入力信号処理の回路とを同一
のユニット内に設ける必要がなくなるため、ノイズ対策
が容易となる。

【００１９】本発明の第３実施例に、図２で示した入出
力ユニットを構成要素として組み合わせ、例えば演算ユ
ニットと入出力ユニットと入力ユニット、演算ユニット
と入出力ユニットと出力ユニットの３種類のユニットを
用いて制御システムを構成する方法や、演算ユニットと
入出力ユニットと入力ユニットと出力ユニットの４種の
ユニットを用いてシステムを構成する方法のほか、前記
の様々なシステム構成に、さらに従来技術であるスマー
トセンサー（演算機能を備え、データを、その後の演算
での使用に適した形に変換して出力する機能を備えたセ
ンサー）やスマートアクチュエーター（演算機能を備
え、与えられた制御値に基づいた動作が可能なアクチュ
エーター）を組み合わせる方法など多くの実現方法が考
えられる。

【００２０】図７は、図６で示した演算ユニット、入力
ユニット、出力ユニット、および通信手段を用いたユニ
ット間インターフェイスによるシステムの一構成例であ
る本発明の第３実施例を具体的に示したものである。図
７において、演算ユニット７０３は、ユニット管理や各
種の演算を行うためのＣＰＵ７０７を、入力ユニット７
０４はユニット管理やデータ処理を行うためのＣＰＵ７
０８を、出力ユニット７０５はユニット管理やデータ出
力処理を行うためのＣＰＵ７０９をそれぞれ備えるとと
もに、ユニット間でのデータの送受信の際には、これら
のＣＰＵ７０７、７０８、７０９がアドレスバスおよび
データバス７１０、７１０、７１０を介して当該通信コ
ネクター７０２、７０２、７０２に出力するようになっ
ている。各通信コネクター７０２、７０２、７０２は通
信回路７０６、７０６、７０６を備え、この通信回路７
０６、７０６、７０６は通信に関する処理および当該ユ
ニットの診断機能を備えており、各ＣＰＵ７０７、７０
８、７０９からの送信データおよびユニットの診断結果
を、通信線７０１を通じて他のユニットに送るほか、通
信線７０１に流れてくる各種の情報を当該ユニットのＣ
ＰＵに送る働きをする。

【００２１】このほか、特に図示しなかったが、図３や
図７に示したユニットインターフェイス手段を用いて、
前述のように演算ユニット、入出力ユニット、入力ユニ
ット、出力ユニット等を自由に組み合わせ、システムを
構成することが考えられる。さらに、図３や図７に示し
たように、通信回路をユニットの外に設け、バスを介し
てユニット間の入出力を行うような構成とした場合、Ｃ
ＰＵ間のデータの送受信が可能であるような、前記通信
を用いたものとは異った、例えば後述する図９や図１０
に示すようなユニット間インターフェイスを用いてユニ
ットを接続し、システムを構成することが可能である。
このことにより、規模、形態とも多様化し、自動車によ
って大きく異なってしまう制御システムの構成を、共通
のいくつかのユニットを用いて効率よく実現することが
可能となり、また、自動車制御用部品点数の削減につな
がる。

【００２２】図８は、本発明の第２実施例を、図４で示
した制御システムに適用することにより、具体的に実現
した自動車用制御システムの配置図の一例である。図８
において、車内全体には通信線および電源線８００が設
けられ、これに各制御用の演算ユニット８０１，８０
２，８０３，８０４、物理的配置において近い位置にあ
るセンサー、アクチュエーターとの接続が可能となるよ
う各所に配置された入力ユニット（図中ではＳ／Ｕと表
記）８０９，８１０，８１１、出力ユニット（図中では
Ｄ／Ｕと表記）８０７，８０８が接続されている。前記
のように、入力ユニット８０９〜８１１、出力ユニット
８０７、８０８には配置位置的に近いセンサー、アクチ
ュエーターが適当な数だけ接続されている。そのため、
センサーおよびアクチュエーターから各ユニットへの配
線は、図４に示した従来技術の構成における配線に比べ
て短く、しかも整序された合理的配置となっている。な
お、図８に示した演算ユニット８０１〜８０４に関し
て、本システムにおいては制御システムの構成にこだわ
ることなく、演算量とユニットの持つ演算能力や環境条
件等を考慮して、その数、および配置位置を自由に決め
てよい。また、入力ユニットや出力ユニットについても
示された形にこだわることなく入力信号や出力信号の数
や種類に応じてその数および配置位置を自由に決めてよ
いことは勿論である。

【００２３】また、図８において、ユニット間インター
フェイスには、図５の場合と同様に、多重通信が用いら
れており、その通信線８００には電源線が併設されてい
る。各演算ユニット８０１〜８０４、入力ユニット８０
９〜８１１、出力ユニット８０７、８０８、並びに車内
に設けられた電装品等は、電源線８００から電力の供給
を受けることが可能であるが、本図示例では、この電源
線８００はエンジンムールに設けられた電源制御ユニッ
ト８０５またはフェイルセーフユニット（ＦＳ／Ｕ）８
０６を介してバッテリー８１３に接続されている。ま
た、電源制御ユニット８０５、およびフェイルセーフユ
ニット８０６については、図５の説明において述べた電
源制御ユニット５０５、およびフェイルセーフユニット
５０６と同様の作用を有するものであり、ここでは重複
する説明は省略する。

【００２４】なお、前述した図５や図８で示した実施例
において、度々自動車制御システムに関する考察がなさ
れていたが、本発明において取り扱う信号は、自動車で
使用されるすべての信号であって、制御信号のほかに搭
乗者によって操作されるスイッチ等からの信号、車外か
ら取り込んだ信号、外因により変化する環境からの信号
など様々なものが含まれるものである。

【００２５】図９は、図２で示した本発明の第２実施例
のシステム構成における演算ユニット及び入出力ユニッ
トと同一構成のものを用いるとともに、異種のインター
フェイスを用いて構成した第４実施例のシステム構成の
一例を示したものである。図９において、演算ユニット
９０１と入出力ユニット９０２は、図２で用いたものと
は異なったインターフェイス９０３によって結合されて
おり、このインターフェイス９０３内に設けられたデュ
アルポートＲＡＭ（図中にはＤＰＲＡＭと表記）９０５
にはそれぞれのユニット内部のアドレスバス及びデータ
バス９０７，９０８が接続されている。本図示例の構成
においては、各ユニット９０１、９０２間でのデータの
送受信はこのＤＰＲＡＭ９０５を通して行われる。この
ような構成により、従来の入出力を備えたユニットと同
等な機能を備えるとともに全体を安価に構成することが
でき、また、小型のチップにより高速演算可能なシステ
ムが得られる。

【００２６】図１０は、図６で示した本発明の第３実施
例のシステム構成における演算ユニット、入力ユニッ
ト、及び出力ユニットと同一構成のものを用いるととも
に、異種のインターフェイスを用いて構成した第５実施
例のシステム構成の一例を示したものである。図１０に
おいて、演算ユニット１００１と、入力ユニット１００
２、並びに出力ユニット１００３とは、図９で示したも
のと同様なインターフェイス１００４によって結合され
ており、インターフェイス１００４内に設けられたデュ
アルポートＲＡＭ（図中にはＤＰＲＡＭと表記）１００
５には各ユニット内部のアドレスバス及びデータバス１
００８，１００９が接続されている。本構成において、
ユニット間でのデータの送受信はこのＤＰＲＡＭを通し
て行われる。

【００２７】図１０に示した実施例では、入力ユニット
１００２、出力ユニット１００３とＤＰＲＡＭ１００５
の接続を共通のバス１００９で行ったが、この場合には
ＤＰＲＡＭ１００５のアドレス領域をそれぞれのユニッ
トに振り分けて使用されている。あるいは、特に図示し
なかったが、インターフェイス１００５に、それぞれ入
力ユニット１００２、出力ユニット１００３のバスに接
続された２つのＤＰＲＡＭを設け、演算ユニット１００
１のバスを前記２つのＤＰＲＡＭに接続してデータのや
りとりを行うように構成することも可能である。

【００２８】次に、多種多様な制御システムに広範に適
用可能である共通化ユニットの具体例について説明す
る。前記共通化ユニットは、異なった複数のインターフ
ェイスによって相互に結合されることが可能なもので、
例えば、演算ユニット、入出力ユニット、入力ユニッ
ト、出力ユニットについて、以下の図１１〜１４により
詳述する。

【００２９】図１１は演算ユニットの構成図の一例であ
る。図１１において、制御内容や、システムの各状態を
示すデータテーブル等を記憶するためのＲＯＭ１１０３
及びフラッシュメモリ１１０５、当該ユニットに入力さ
れた信号の記憶や演算の補助等に用いるＲＡＭ１１０
４、記憶された制御内容に基づいて実際に演算を行うＣ
ＰＵ１１０６、ＣＰＵ１１０６の異常を監視するウォッ
チドッグタイマー１１０７が設けられており、これらは
データバス及びアドレスバス１１０９によって接続され
ている。ここで、ＲＯＭ１１０３とフラッシュメモリ１
１０５については、少なくともどちらか一方のみを設け
ても充分な機能を果たすことができる。両方を設けた場
合には、例えば、あらゆるシステムにおいて共通に使用
できる内容についてはＲＯＭ１１０３に、接続機器のデ
ータテーブルのようにシステムにより変化する内容につ
いてはフラッシュメモリ１１０５に書き込むようにする
ことも可能である。また、ＣＰＵ１１０６の異常動作を
監視するウォッチドッグタイマー１１０７はＣＰＵ１１
０６の異常を検出すると通信回路１１０２に信号を出す
ようになっており、通信回路１１０２は通信線１１１０
を通して他のユニットに当該演算ユニットの異常を知ら
せるようになっている。

【００３０】さらに、演算ユニット内にはＣＰＵ１１０
６を用いてフラッシュメモリ１１０５の消去、書換を行
うための電源を供給するＤＣ−ＤＣコンバーター１１０
８が設けられており、その電源はユニットへの電源供給
と共に前記通信線１１１０に併設された電源線からの通
信コネクタ１１０１を通して供給される。但し、前記フ
ラッシュメモリ１１０５のない場合にはＤＣ−ＤＣコン
バーター１１０８は不要となる。

【００３１】図１２は任意の入出力信号の処理が可能な
入出力ユニットの構成図の一例である。本図示例による
入出力ユニットは、基本的には、後述する図１３及び１
４で示される入力ユニット及び出力ユニットのものと、
同一の構成もしくは同一の機能を有する構成部品を用い
て構成されている。図１２において、入出力ユニットに
は、ＲＯＭ１２０３、ＲＡＭ１２０４、フラッシュメモ
リ１２０５、ＣＰＵ１２０６、ウォッチドッグタイマー
１２０７、Ａ／Ｄ変換器１２１５、Ｄ／Ａ変換器１２１
６、フリーランタイマー１２１７、シリアルコミュニケ
ーションインターフェイス１２１８、Ｉ／Ｏインターフ
ェイス１２１９、１２１９、１２１９、１２１９が設け
られ、これらはデータバス及びアドレスバス１２２０を
介して互いに接続されている。

【００３２】ＲＯＭ１２０３及びフラッシュメモリ１２
０５には、入出力ユニットに接続されたセンサー１２２
１やアクチュエーター１２２２に関する情報や、各入出
力信号の処理に関するデータ、入出力割当ポート、及び
それらを実際に処理するための手順等が記憶されている
が、必要に応じてＲＯＭ１２０３およびフラッシュメモ
リ１２０５の両方、あるいは少なくとも何れか一方によ
る構成としても良い。また、フラッシュメモリ１２０５
の消去、書換に用いるためのＤＣ−ＤＣコンバーター１
２２３やユニットへの電源供給方式、ＣＰＵの異常を監
視するウォッチドッグタイマー１２０７については、前
述した演算ユニットの場合と同様である。ＲＡＭ１２０
４はデータ処理時に補助的に用いるなど様々な用途に用
いることが出来るが、不要であればなくても良い。

【００３３】ＣＰＵ１２０６は、入出力信号に対して、
後述する入力ユニット及び出力ユニットにおける両方の
ＣＰＵによる処理が可能な機能を備えるとともに、必要
な処理を行う。Ａ／Ｄ変換器１２１５は後述する図１３
の入力ユニットに用いられるＡ／Ｄ変換器と同様の機能
を、また、Ｄ／Ａ変換器１２１６は後述する図１４の出
力ユニットに用いられるＤ／Ａ変換器と同様の機能を有
する。

【００３４】また、フリーランタイマー１２１７及びシ
リアルコミュニケーションインターフェイス１２１８
は、後述する図１３及び図１４の図示例で用いられる、
フリーランタイマー及びシリアルコミュニケーションイ
ンターフェイスによる入力処理と出力処理の両機能を併
有するとともに、アドレスバスおよびデータバス１２２
５を介してＩ／Ｏインターフェイス１２１９、１２１
９、…に接続されている。

【００３５】さらに、Ｉ／Ｏインターフェイス１２１
９、１２１９、…は、入力および出力のポートとして、
後述する図１３及び１４の入力ユニット及び出力ユニッ
トに用いられるおけるＩ／Ｏインターフェイスの両方の
機能を持っており、後段には入力線、およびパワー回路
１２２６、１２２６、１２２６、故障検出回路１２２
７、１２２７、１２２７が後述する図１３及び１４の図
示例と同様に接続されている。

【００３６】図１３は入力ユニットの構成図の一例であ
る。図１３において、入力ユニットには、ＲＯＭ１３０
３、ＲＡＭ１３０４、フラッシュメモリ１３０５、ＣＰ
Ｕ１３０６、ウォッチドッグタイマー１３０７、Ａ／Ｄ
変換器１３１５、フリーランタイマー１３１７、シリコ
ンコミュニケーションインターフェイス１３１８、Ｉ／
Ｏインターフェイス１３１９、１３１９、１３１９が設
けられ、これらはデータバス及びアドレスバス１３２５
を介して互いに接続されている。

【００３７】ＲＯＭ１３０３及びフラッシュメモリ１３
０５には、入力ユニットに接続されたセンサー１３２
１、１３２１、１３２１に関する情報や各入力信号の処
理に関するデータ、及びそれらを実際に処理するための
手順等が記憶されており、ＣＰＵ１３０６はこれらに基
づいて必要な処理を行い、インターフェイスを介して演
算ユニットにデータを送信できるようになっている。た
だし、ＲＯＭ１３０３及びフラッシュメモリ１３０５に
ついては、どちらか一方を用いても良いし、両方を設け
て使い分けても良い。またフラッシュメモリ１３０５の
消去、書換に用いるためのＤＣ−ＤＣコンバーター１３
２３やユニットへの電源供給方式、ＣＰＵ１３０６の異
常を監視するウォッチドッグタイマー１３０７について
は、前述した演算ユニットの場合と同様である。

【００３８】ＲＡＭ１３２３はデータ処理時に補助的に
用いるなど様々な用途に用いることが出来るが、不要で
あればなくても良い。Ａ／Ｄ変換器１３１５はアナログ
入力信号を、フリーランタイマー１３１７はＰＷＭ入力
信号を、シリアルコミュニケーションインターフェイス
１３１８はシリアル入力信号をそれぞれデジタル信号に
変換し、バス１３２５を介してＣＰＵ１３０６に送る。
図中には、一般に自動車用として必要十分な精度を持つ
ものとされる１６ビットのフリーランタイマー１３１７
を示したが、システムの内容をよく考慮して１０ビッド
のものや２０ビットのものなど必要なものを使用するこ
とができる。

【００３９】また、Ｉ／Ｏインターフェイス１３１９、
１３１９、１３１９には、Ａ／Ｄ変換器１３１５、フリ
ーランタイマー１３１７、シリアルコミュニケーション
インターフェイス１３１８及びバス１３２５のぞれぞれ
が接続され、内部の切り替え回路（図示せず）により各
種センサー１３２１の信号の入力ポートまたはバスの入
力ポートとして使い分けることが出来る様な構成となっ
ている。従って、本図示例の入力ユニットによれば、様
々なシステムにおいて任意に選ばれ、接続されたセンサ
ー信号を入力し、演算ユニットに送ることが可能であ
る。

【００４０】図１４は出力ユニットの構成図の一例であ
る。本図示例の出力ユニットには、ＲＯＭ１４０３、Ｒ
ＡＭ１４０４、フラッシュメモリ１４０５、ＣＰＵ１４
０６、ウォッチドッグタイマー１４０７、Ｄ／Ａ変換器
１４１６、フリーランタイマー１４１７、シリアルコミ
ュニケーションインターフェイス１４１８、Ｉ／Ｏイン
ターフェイス１４１９、１４１９、１４１９が設けら
れ、これらはデータバス及びアドレスバス１４２５を介
して互いに接続されている。ここで、ＲＯＭ１４０３及
びフラッシュメモリ１４０５には当ユニットに接続され
たアクチュエーター１４２２、１４２２、１４２２に関
する情報や各出力信号の処理に関するデータ、出力割当
ポート、及びそれらを実際に処理するための手順等が記
憶されているが、前述した入力ユニットの場合と同様、
必要に応じてＲＯＭ１４０３およびフラッシュメモリ１
４０５の両方またはどちらか一方による構成としても良
い。またフラッシュメモリ１４０５の消去、書換に用い
るためのＤＣ−ＤＣコンバーター１４２３やユニットへ
の電源供給方式、ＣＰＵ１４０６の異常を監視するウォ
ッチドッグタイマー１４０７については前記演算ユニッ
トの場合と同様である。

【００４１】ＲＡＭ１４０４はデータ処理時に補助的に
用いるなど様々な用途に用いることが出来るが、不要で
あればなくても良い。ＣＰＵ１４０６は、インターフェ
イスを介して図１の演算ユニット１から送られてきたデ
ータに対して、ＲＯＭ１４０３やフラッシュメモリ１４
０５に記憶された手順に基づいて処理を行い、その結果
をＤ／Ａ変換器１４１６、フリーランタイマー１４１
７、またはシリアルコミュニケーションインターフェイ
ス１４１８に出力する。

【００４２】Ｄ／Ａ変換器１４１６、フリーランタイマ
ー１４１７、シリアルコミュニケーションインターフェ
イス１４１８では、ＣＰＵ１４０６からのデータをそれ
ぞれアナログ信号、ＰＷＭ信号、シリアル信号に変換
し、Ｉ／Ｏインターフェイス１４１９、…に出力する。
但し図中には、自動車用として一般的に必要十分な精度
を持つ１６ビットのフリーランタイマーを示したが、シ
ステムの内容をよく考慮して１０ビットのものや２０ビ
ットのものなど必要なものを使用することができる。

【００４３】Ｉ／Ｏインターフェイス１４１９、…に
は、Ｄ／Ａ変換器１４１６、フリーランタイマー１４１
７、シリアルコミュニケーションインターフェイス１４
１８及びバス１４２５のそれぞれが接続され、内部の切
り替え回路（マルチプレクサ等）により各種アクチュエ
ーター１４２２、…への信号の出力ポートまたはバスの
出力ポートとして使い分けることが出来る様な構成とな
っている。従って、当ユニットによれば、様々なシステ
ムにおいて任意に選ばれ、接続されたアクチュエーター
１４２２、…へ信号を出力し、駆動できるような構造に
なっている。

【００４４】Ｉ／Ｏインターフェイス１４１９、…の出
力ポートにはそれぞれ任意のアクチュエーター１４２
２、…が接続されているため、アクチュエーターによっ
ては駆動に大きな電力を必要とするものもある。このた
めＩ／Ｏインターフェイス１４２２、…の出力端には増
幅用のパワー回路１４２６、１４２６、１４２６を設け
ることができるようになっている。さらに、アクチュエ
ーター１４２２、…の故障対策として駆動部の最後段に
アクチュエーターの故障検出回路１４２７、１４２７、
…を設けることが可能な構成になっている。この故障検
出回路１４２７、…の出力端子は当該ユニットのＣＰＵ
１４０６に接続されており、アクチュエーター等の故障
が検出された場合には、必要な処理ができるようになっ
ている。

【００４５】図１５は入出力切り替え手段を有したＩ／
Ｏインターフェイスの構成図の一例を示したものであ
る。図１５において、Ａ／Ｄ変換器１５０１、Ｄ／Ａ変
換器１５０２の出力端子、及びフリーランタイマー１５
０３、シリアルコミュニケーションインターフェイス１
５０４、アドレスバス及びデータバス１５０５の入出力
端子のうち、それぞれ２つずつが例として示されてい
る。また、４つの入出力ポート１５０６、１５０６…の
端子のうちそれぞれ２つずつの端子が例として示されて
いる。図１５からもわかるように、これらの端子はスイ
ッチ１５０７、…を通して互いに任意に接続することが
可能な構成になっており、切り替え手段はＣＰＵからの
指示に応じて端子間の接続を行う。この切り替え手段に
は例えばマクチプレクサのような回路を用いればよい。

【００４６】また、図に示したように、各切り替え手段
にはユニット内のデータバス及びアドレスバス１５０５
が接続されており、切り替えに関する指令はこのバス１
５０５を通してユニットのＣＰＵから与えられる。この
方式によれば、同一の入出力ポートに接続された機器に
対して、入力、出力をソフトウェアーによって切り替え
て使用することも可能である。

【００４７】図１６は前述した図１２及び１４における
アクチュエーターの故障検出回路の構成図の一例であ
る。図１６において、負荷１６００の駆動電流は、ユニ
ット内に取り込まれた電源線１６１０から、駆動回路の
抵抗Ｒ₀１６０１およびスイッチング素子１６０２を経
て、負荷１６００を通り、アース側に流れる。スイッチ
ング素子１６０２はユニット内のＣＰＵ１６０３から出
された制御信号１６０４によってＯＮ，ＯＦＦされる。

【００４８】ここで、実際の検出法について説明する。
駆動電流の電流路上において、前記スイッチング素子１
６０２と前記負荷１６００の間に電流測定抵抗Ｒ₁１６
０５を設けると、負荷電流の電流値に比例してＲ₁１６
０５の両端には電位差が発生する。本検出器では、この
電位差をオペアンプ１６０７を用いて対０電位の値Ｖ ₃
として増幅し、これを比較電位発生部１６０８から発生
された上限電圧Ｖ₅、下限基準電圧Ｖ₆と共に比較器１
６０９に入力する。比較器１６０９ではＶ₆≦Ｖ₃かつ
Ｖ₃≦Ｖ₅の正常条件が成立しているか否かをＣＰＵ１
６０３に出力し、ＣＰＵ１６０３は制御信号１６０４が
ＯＮでかつ正常条件が成立しないときには異常と判断
し、処理を行う。

【００４９】次に、オペアンプ１６０７、比較電位発生
部１６０８の詳細について説明する。図１６において、
電流測定抵抗Ｒ₁１６０５の負荷側端電圧をＶ₁、電源
側端電圧をＶ₂、オペアンプの入力側抵抗、出力側抵抗
を図のようにそれぞれＲ₁，Ｒ₂とするとオペアンプ１
６０７からの出力電圧Ｖ₅はアース端からの電位としてと表すことができる。また、図１６の比較電位発生部１
６０８において、抵抗Ｒ ₅，Ｒ₆は可変抵抗で、それぞ
れ固定抵抗Ｒ₃，Ｒ₄と直接に接続されている。電位Ｖ
₅はアースに対する電源の電位をＲ₅／（Ｒ₃＋Ｒ₅）
倍したものに、電位Ｖ₆はアースに対する電源の電位を
Ｒ₆／Ｒ₄＋Ｒ₆）倍したものになっている。

【００５０】ユニット内にこの種の検出回路を持つこと
で、断線あるいは短絡のようなアクチュエーターの異常
を検出することができ、システムに付加される自己診断
機能の一部として利用し、整備、修理の一助となると共
にアクチュエーターの故障をいち早くドライバーに伝え
ることによって安全性をよりいっそう高めることができ
る。

【００５１】次に、本発明の実施例に供される多重通信
手段について説明する。ＬＡＮなどの多重通信手段を用
いて多種多様の情報を一括して伝える場合には、一部の
高速な信号においてその伝達の時間的遅れが問題となる
ため、リアルタイム性が高く、かつフェイルセーフ性の
高い通信技術がその実効性を高めるためには必要不可欠
なものといえる。

【００５２】図１７は多重通信の概略を示す構成図の一
例である。本図示例においては、優先割り込みを実現す
るための通信制御線Ａ′１７０１を備えた優先度付き分
散制御ＬＡＮ（通信線Ａ１７０２）と分散制御ＬＡＮ
（通信線Ｂ１７０３）の二重系の通信システムとなっ
ている。この優先度付き分散制御ＬＡＮ１７０２は、デ
ータを後述の優先レベルに応じて優先的に送信できるよ
うな仕組みになっており、高速のデータは少ない待ち時
間で送信される。また、通信線Ａ１７０２で使用中であ
っても通信線Ｂ１７０３より別のデータを送信すること
が可能であるので、極めて待ちの少ないデータ通信が期
待できる。さらに二重系のＬＡＮであることから、どち
らか一方のＬＡＮが断線等により通信不能になった場合
でも、もう一方のＬＡＮを使用すれば必要最低限の通信
を確保することができるため、本システムは非常にフェ
イルセーフ性の高い通信システムである。

【００５３】図１７において、通信インターフェイス１
７０４には、通信制御線Ａ′１７０１及び通信線Ａ１７
０２の接続された通信回路Ａ１７０５と、通信線Ｂ１７
０３の接続された通信回路Ｂ１７０６の２つの通信回路
が設けられ、これらは主にユニット１７０６内のアドレ
スバス及びデータバス１７０７に接続されている。ユニ
ット１７０６においてデータの送信要求が生じると、ユ
ニット１７０６内のＣＰＵ１７０８は通信線Ａ、または
Ｂを利用して送信を行うが、その手順は以下に述べる図
１８及び図１９に示す通りである。

【００５４】図１８はデータの送信優先処理手順を表す
フローチャート、また、図１９は前記通信システムの、
通信線における信号の流れの一実施例を示した説明図で
ある。図１８において、あるユニットＸにおいて任意の
データのＬの送信要求が発生したとする（１８０１）。
ここで、データＬには優先レベルと呼ばれる通信線Ａの
使用優先度が与えられており、これらは例えばユニット
内のフラッシュメモリーに記憶されている。この優先レ
ベルは、例えばパワーウィンドーの操作スイッチのよう
に比較的時間に余裕のあるデータについては低く、例え
ばエンジンの回転数信号のようにリアルタイムな情報が
必要となるような高速のデータについては高い優先レベ
ルを持つように設定されており、数段階のレベルが設定
されている。データの送信にあたっては、この優先レベ
ルに基づいてふるい分けが行われ、送信経路はその時の
通信線の使用状態及び優先レベルに応じて決定される。
なお優先レベルのデータ長については可変長、固定長の
両方が考えられるが、固定長にした場合にはデータの送
信終了が容易に検出できるので、本通信システムにおい
ては後述の処理開始信号、通信線強制解放信号と共に優
先レベルを固定長とする。

【００５５】まず、データの優先レベルが低いもの、す
なわち低速のデータについては通信線Ａの混雑を避ける
ために予めふるい落とされ（１８０２）、通信線Ｂより
送信される（１８０９）。ただし、このとき通信線Ｂが
使用中であった場合にはＢが空くまで待つものとする
（１８１２）。次に、それ以上の優先レベルのデータに
ついては、通信線Ａが空きであれば（１８０３）通信線
Ａから送信することにする。このときの手順は図１９に
示したように、まずユニットＸが通信制御線Ａ′から処
理開始信号１９０１を送信する。これは、他のユニット
に対して通信制御線Ａ′への送信を禁止する意味を持っ
ており、他のユニットはこの後に続いて送信される優先
レベル信号１９０２を解読し、ユニットＸによるデータ
Ｌの送信が終了するまでその値を記憶している。優先レ
ベルの送信が終了した時点で、通信制御線Ａ′への送信
禁止は解除される。続いて、ユニットＸは通信線Ａより
実際のデータＬを送信し、データＬの末尾には送信終了
信号が付加される（１８０７、１９０３、１９０６）。
他のユニットはこの送信終了信号を解読すると、通信線
Ａの空きを知り、優先レベルをクリアーし、次の通信に
備える。

【００５６】図１８の通信線Ａの空き判定１８０３にお
いて、通信線Ａが他のデータ通信に使用され、空いてい
ない場合には、通信線Ｂの空き判定１８０８に入る。こ
こで通信線Ｂが空きであればデータＬは通信線Ｂを通し
て送信される（１８０９）。通信線Ｂの空き判定１８０
８において、通信線Ｂが使用中である場合には、再び通
信線Ａについて検討が行われる。すなわち、通信線Ａに
使用して現在送信されているデータ、これを仮にＭとす
る、の優先レベルに対して送信待ちをしているデータＬ
の優先レベルが低いか、同レベルか、または高いかの判
定が行われ（１８０５）、データＬの優先レベルが低い
かまたは同レベルの場合にはデータＭの送信が終了する
までデータＬの通信線Ａからの送信は行わず、通信線Ａ
の空き、通信線Ｂの空きを繰り返し調べ、どちらかの通
信線は空きが出るまで待って、空いた通信線より送信を
行う。これに対し、データＬの優先レベルが高い場合に
は、ユニットＸは通信制御線Ａ′より図１９にも示した
通信線Ａの強制解放信号１９０４を送信し（１８１
１）、続けて図１９にも示された優先レベル信号１９０
５を送信する（１８０５）。その後の処理は通信線Ａを
用いた場合の通常の送信法と同様である。ここで、送信
を中断されたデータＭは送信待ちデータとして新たに初
期処理１８０１からスタートするものとする。ただし、
ユニットの通信処理能力が十分に大きければ通信待ちデ
ータの為の特有の処理を行ってもよい。

【００５７】また、優先割り込みの判定法には様々な方
法があり、例えばデータＭの優先レベルの値に対してデ
ータＬの優先レベルの値が複数大きいことを基準とする
方法、値が１以上大きいことを基準とする方法等優先レ
ベルの決め方に応じて様々な基準の決め方が存在する。
なお、ユニットにおいて実際にこれらの通信処理を行う
のは、前記の通信回路Ａまたは通信回路Ｂであってもよ
いし、その一部の処理をユニット内のＣＰＵが行っても
よいし、または外部にその処理を行うための回路を設け
てもよい。

【００５８】以上の説明から明かなように、本発明によ
れば、演算の為のユニットと複数の入出力の処理を行う
ユニットを分けて設け、それらをインターフェイスによ
って接続する構成としたために、信号の入出力処理を任
意のユニットで行うことができるので、物理的配置位置
の近いユニットに信号を取り込むことが可能となり、た
とえシステムが複雑になった場合でも、信号の入出力の
為のワイヤー・ハーネスが肥大することが無く、システ
ムの変更などに柔軟に、しかも容易に対応することがで
きる。

【００５９】また、入出力ユニットに複数の入出力信号
を処理する機能を設けたために、信号処理手段やインタ
ーフェイスの利用率を高くすることができ、入出力信号
が増大した場合でもシステム全体の構成部品点数を極端
に増大すること無く、システムを構成できる。さらに、
入出力のためのユニットを、任意の入出力信号を取り扱
えるような構成としたので、複数のシステムを、共通の
ユニットを利用して構成することができ、多様な自動車
制御システムを共通部品を用いて容易に構成できる。

【００６０】そのうえ、多重通信などのユニット間のイ
ンターフェイスをユニットと独立して設けたために、共
通のユニットを、多様なインターフェイスによって接続
することが可能となり、規模の異なるシステムを共通の
ユニットを用いて容易に実現できる。

【００６１】

【発明の効果】以上の説明から理解されるように、本発
明によれば、多様化する自動車制御システムへの対応を
柔軟かつ容易に行うことができ、しかも、制御装置の部
品点数の増大を抑制して全体を安価に構成することがで
きるとともに、各部を合理的に配置することができる。

【図面の簡単な説明】

【図１】本発明による演算、入出力分離型ユニットを用
いたシステム構成の一実施例を示す構成図。

【図２】本発明による演算、入出力分離型ユニット、多
重通信を用いたインターフェイスによるシステム構成の
一実施例を示す構成図。

【図３】本発明による演算、入出力分離型ユニット、イ
ンターフェイスによるシステム構成の一実施例を示す構
成図。

【図４】従来システムにおける信号線の一例を示した配
線図。

【図５】本発明によるシステムを用いた場合の信号線、
および電源線の一例を示した配線図。

【図６】本発明による演算、入力、出力分離型ユニッ
ト、多重通信を用いたインターフェイスによるシステム
構成の一実施例を示す構成図。

【図７】本発明による演算、入力、出力分離型ユニッ
ト、インターフェイスによるシステム構成の一実施例を
示す構成図。

【図８】本発明によるシステムを用いた場合の信号線、
および電源線の一例を示した配線図。

【図９】本発明による演算、入出力分離型ユニット、Ｄ
ＰＲＡＭを用いたインターフェイスによるシステム構成
の一実施例を示す構成図。

【図１０】本発明による演算、入力、出力分離型ユニッ
ト、ＤＰＲＡＭを用いたインターフェイスによるシステ
ム構成の一実施例を示す構成図。

【図１１】本発明による複数種のインターフェイスによ
って接続され、システムを構成することが可能な演算ユ
ニットの一実施例を示す構成図。

【図１２】本発明による複数種のインターフェイスによ
って接続され、システムを構成することが可能な入出力
ユニットの一実施例を示す構成図。

【図１３】本発明による複数種のインターフェイスによ
って接続され、システムを構成することが可能な入力ユ
ニットの一実施例を示す構成図。

【図１４】本発明による複数種のインターフェイスによ
って接続され、システムを構成することが可能な出力ユ
ニットの一実施例を示す構成図。

【図１５】本発明による出力処理が可能なユニットにお
ける、入出力の切り替え手段を有してＩ／Ｏインターフ
ェイス部の一実施例を示す構成図。

【図１６】故障検出回路の一実施例を示す回路図。

【図１７】本発明によるデータの優先処理機能を具備す
る二重系通信を用いたユニット間インターフェイスの一
実施例を示す構成図。

【図１８】図１７のデータの送信優先処理手順を表すフ
ローチャート。

【図１９】図１７の通信システムの通信線における信号
の流れの一実施例を示した説明図。

【符号の説明】

１演算ユニット２インターフェース手段３入出力ユニット４演算手段５演算手段６センサ７アクチュエータ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｌ 12/40 (72)発明者森永茂樹茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】制御内容に基づいて演算を行う演算手段
と、複数の入出力信号の処理を実行する入出力処理手段
と、前記演算手段と前記入出力処理手段とを結合するイ
ンターフェイス手段とから構成されたことを特徴とする
自動車用総合制御ユニット。
【請求項２】前記入出力処理手段を、複数の入力信号
の処理を実行する入力ユニットと、複数の出力信号の処
理を実行する出力ユニットとに分割したことを特徴とす
る請求項１記載の自動車用総合制御ユニット。
【請求項３】前記インターフェイス手段として多重通
信手段を用いたことを特徴とする請求項１記載の自動車
用総合制御ユニット。
【請求項４】前記インターフェイス手段はデュアルポ
ートＲＡＭを備えるとともに、前記インターフェイス手
段と前記演算手段間、並びに前記インターフェース手段
と前記入出力ユニット間の接続手段として、データバス
またはアドレスバスのうち少なくとも一方を用いたこと
を特徴とする請求項１記載の自動車用総合制御ユニッ
ト。
【請求項５】前記演算手段及び前記入出力処理手段は
それぞれ通信回路とＣＰＵとを備えたものであって、前
記各手段における前記通信回路と前記ＣＰＵとはそれぞ
れ分離して設けられるとともに、前記通信回路と前記Ｃ
ＰＵ間はそれぞれデータバスまたはアドレスバスのうち
少なくとも一方を用いて接続されたことを特徴とする請
求項１記載の自動車用総合制御ユニット。
【請求項６】前記演算手段、前記入力ユニット、及
び、前記出力ユニットはそれぞれ通信回路とＣＰＵとを
備えたものであって、前記各手段及びユニットにおける
前記通信回路と前記ＣＰＵとはそれぞれ分離して設けら
れるとともに、前記通信回路と前記ＣＰＵ間はそれぞれ
データバスまたはアドレスバスのうち少なくとも一方を
用いて接続されたことを特徴とする請求項２記載の自動
車用総合制御ユニット。
【請求項７】前記入出力処理手段または前記入力ユニ
ット、前記出力ユニットの一つに対して、複数個の車内
電装機器を物理的に近く配置するとともに、前記各手段
またはユニット間に通信手段を設けたことを特徴とする
請求項１または２記載の自動車用総合制御ユニット。
【請求項８】前記多重通信手段に用いられる通信線
に、前記演算手段への電源の供給が可能な電源線を併設
するとともに、車内の電装機器はこれと物理的近傍に配
置された制御ユニットにより駆動されるように配された
ことを特徴とする請求項３記載の自動車用総合制御ユニ
ット。
【請求項９】複数の制御ユニット間において送信する
データに優先順位を設けるとともに、複数のデータの伝
送要求が同時に生じた場合には前記優先順位に基づいて
データを送信する手段を備えたことを特徴とする自動車
用総合制御ユニット。