JPH0795632A

JPH0795632A - 時分割多重空間スイッチ

Info

Publication number: JPH0795632A
Application number: JP23819293A
Authority: JP
Inventors: Hitoshi Obara; 仁小原; Yoshiyuki Hamazumi; 義之浜住
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1993-09-24
Filing date: 1993-09-24
Publication date: 1995-04-07

Abstract

(57)【要約】【目的】複数の入力ポートと複数の出力ポートとの接
続パターンをタイムスロットごとに変化させてそのタイ
ムスロットに収容される信号フレームを入力ポートから
宛先の出力ポートに転送する時分割多重空間スイッチに
おいて、接続パターンによる信号フレームの位相変動を
補償する。【構成】各入力ポートで、入力された信号フレームの
宛先ごとに、その宛先の出力ポートにおいて各入力ポー
トからの信号フレームの位相が一致するようにフレーム
位相を調節する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数の入力ポートと複数
の出力ポートとの間の接続をタイムスロットごとに切り
替える時分割多重空間スイッチに関する。特に、送受信
信号フレームが個々のスロットにガード時間を付加され
て収容され、スイッチの接続パターンが変わることによ
り受信信号フレームの位相が変動する場合に、その同期
を合わせるための構成に関する。

【０００２】

【従来の技術】図１１は従来例の時分割多重空間スイッ
チ回路を示すブロック構成図であり、図１２はその動作
を示す図である。

【０００３】この時分割多重空間スイッチ回路は、複数
の入力ポート２１〜２３と複数の出力ポート６１〜６３
との間をタイムスロットごとに切り替えて接続する空間
スイッチ回路５０と、外部からの信号をこの空間スイッ
チ回路５０で処理可能な信号フレームに変換してタイム
スロットごとに入力ポート２１〜２３に出力する送信回
路１１〜１３と、出力ポート６１〜６３からの信号フレ
ームを受信して外部に出力する受信回路７１〜７３と、
送信回路１１〜１３および受信回路７１〜７３を同期的
に動作させるためのタイミング回路１２０とを備える。

【０００４】入力ポート２１〜２３と出力ポート６１〜
６３との間は複数の回線のデータで時分割多重され、そ
の接続関係は一定のタイムスロットごとに変化する。空
間スイッチ回路５０はたとえば光の空間スイッチであ
り、入力ポートと出力ポート上の信号が光の信号であっ
て、これらの信号の経路を変えるがトランスペアレント
に接続するものとする。送信回路１１〜１３と受信回路
７１〜７３と共通のタイミング回路１２０よりクロック
信号とフレーム同期信号とを受信し、同期的に動作す
る。したがって、この時分割多重空間スイッチ回路は、
マクロ的には同期的に動作する。しかし、このような時
分割多重空間スイッチ回路の動作をミクロスコピックに
見た場合、ある出力ポートに注目すると、それに接続さ
れる入力ポートが変わるとそれらの入出力ポート間の経
路長が変わるため、受信回路７１〜７３における受信デ
ータのビット位相が変わってしまう。これを図１２を参
照して説明する。

【０００５】異なる入力ポートからひとつの出力ポート
に転送された信号フレームは、それぞれがタイムスロッ
トに収容されるが、それらの入出力ポート間の経路長の
差に対応した遅延時間の変動を受ける。この遅延時間の
変動により信号フレームが重ならないように、信号フレ
ーム間にガード時間が設けられる。この結果、受信回路
では、タイムスロットごとに信号フレームの位相を検出
する必要がある。従来、スロットごとに位相の異なる信
号フレームを受信する方法として、信号フレームの先頭
にクロック同期のためのプリアンブルと同期パターンと
を付加し、その後にデータを送信するものが知られてい
る。

【０００６】

【発明が解決しようとする課題】しかし、このようなプ
リアンブルおよび同期パターンを付加すると、オーバヘ
ッドが大きくなるためデータ転送効率が低下してしま
う。また、受信回路にクロック抽出回路が必要になるた
め、受信回路規模が大きくなってしまう。信号フレーム
と並行してクロック信号を送出する同期方法も従来から
知られているが、この方法では、データ信号の他にクロ
ック信号についても同時にスイッチングする必要がある
ため、スイッチ回路の規模が大きくなる欠点があった。

【０００７】本発明は、このような課題を解決し、送受
信回路やスイッチ回路規模の増大を最小にして時分割さ
れた信号フレームを同期させることのできる時分割多重
空間スイッチを提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明の第一の観点によ
ると、複数の入力ポートにそれぞれ、入力された信号フ
レームの宛先ごとに、その宛先の出力ポートにおいて各
入力ポートからの信号フレームの位相が一致するように
フレーム位相を調節する手段を備えたことを特徴とする
時分割多重空間スイッチが提供される。

【０００９】本発明の第二の観点によると、複数の入力
ポートにそれぞれ、各信号フレームにフレーム同期のた
めの同期パターンを付加する手段と、入力された信号フ
レームの宛先ごとに、その宛先の出力ポートにおいて各
入力ポートからのビット位相が一致するようにビット位
相を調節する手段とを備え、複数の出力ポートにそれぞ
れ、前記同期パターンを検出する手段を備えたことを特
徴とする時分割多重空間スイッチが提供される。同期パ
ターンとして符号バイオレーションが与えられた符号を
用いることがよい。この場合、同期パターンを付加する
手段は、信号フレームをブロック符号化する手段と、ブ
ロック符号化された符号に同期パターンがユニークとな
るような符号バイオレーションを与える手段とを含むこ
とがよい。

【００１０】

【作用】本発明の第一の観点では、空間スイッチ回路の
入力側において信号フレームの位相を調整し、その信号
フレームの宛先の出力ポートにおいて信号フレーム位相
が揃うように制御する。入力ポートと出力ポートとの個
々の間の伝送遅延は設計段階である程度予想でき、それ
をさらに実測すれば、正確な個々の伝送遅延をあらかじ
め求めておくことができる。この伝送遅延を補償するよ
うに、各入力ポートで各宛先への遅延を設定する。この
ようにすると、受信側で信号フレーム位相を調整する必
要がなく、そのための信号を受信側へ送る必要もないの
で、送受信回路やスイッチ回路規模を大きくすることな
く信号フレームを受信側で同期させることができる。

【００１１】第二の観点では、送信側で信号フレーム位
相を調節することにより受信側でのビット位相を合わ
せ、受信側では信号フレームに付加された同期パターン
により信号フレーム位相を検出する。従来のように受信
側でビット同期とフレーム同期との双方の処理を行う必
要はない。この場合に、送信側で符号化を行うととも
に、その符号に故意に符号バイオレーションを与えてお
き、受信側ではその符号バイオレーションを検出するこ
とで同期位置を検出することができる。このようにする
と、その符号バイオレーションを検出することで瞬時に
同期位置が検出できる。特に、信号フレームを従来知ら
れている符号則によりブロック符号化し、信号フレーム
の同期パターン位置において、その符号則に故意に擾乱
（符号則バイオレーション）を与えることがよい。

【００１２】

【実施例】図１は本発明第一実施例の時分割多重空間ス
イッチを示すブロック構成図である。この実施例は、あ
らかじめ定められた時間間隔のタイムスロットごとに信
号フレームが入力される複数の入力ポート２１〜２３
と、宛先ごとの信号フレームを出力する複数の出力ポー
ト６１〜６３と、入力ポート２１〜２３と複数の出力ポ
ート６１〜６３との間をタイムスロットごとに接続パタ
ーンを変化させながら接続する空間スイッチ回路５０と
を備える。ここで本実施例の特徴とするところは、入力
ポート２１〜２３にそれぞれ、入力された信号フレーム
の宛先ごとに、その宛先の出力ポートにおいて各入力ポ
ートからの信号フレームの位相が一致するようにフレー
ム位相を調節する手段として、遅延回路３１〜３３およ
び遅延データ蓄積回路４１〜４３を備えたことにある。

【００１３】送信回路１１〜１３からそれぞれ入力ポー
ト２１〜２３に入力された信号フレームは、宛先の出力
ポートへの到着位相がある一定の値となるように、遅延
回路３１〜３３で所定の遅延時間が与えられて空間スイ
ッチ回路５０に入力される。一般に信号フレームに与え
られる遅延時間は宛先の出力ポートごとに異なるため、
その遅延時間データを遅延データ蓄積回路４１〜４３に
あらかじめ蓄積しておき、送信回路１１から供給される
信号フレームの宛先情報にしたがって、その対応する遅
延時間データを遅延回路３１に与える。遅延データ蓄積
回路４１〜４３はたとえばメモリ回路により実現でき、
宛先情報をアドレス信号とし、そのアドレスに対応する
データを制御信号として出力する。

【００１４】図２は遅延回路３１〜３３として用いられ
る回路の構成例を示す。この遅延回路は、送信回路から
入力される送信信号フレームを遅延データ蓄積回路から
入力される遅延時間データによって振り分けるマルチプ
レクサ３０１と、遅延時間が異なり共通の出力リンクに
接続された複数の遅延線３０２〜３０５とを備える。信
号フレームはマルチプレクサ３０１により所定の遅延時
間に対応する遅延線に接続され、空間スイッチ回路５０
に送出される。

【００１５】図３は遅延回路の別の構成例を示す。単位
遅延時間を「１」として遅延時間がそれぞれ「１」、
「２」、「４」の遅延素子３１２、３１５、３１８と、
遅延時間「０」とみなすことのできる直通リンク３１
３、３１６、３１９と、１ビットの制御信号によって接
続が変わる２×２スイッチ回路３１１、３１４、３１７
とを備える。この構成では、遅延回路の入力から出力ま
での遅延時間が、２×２スイッチ回路３１１、３１４、
３１７により選択された各段の遅延素子の遅延時間の和
として与えられる。入力された信号フレームは、所要の
遅延時間データを表す制御信号によって駆動される２×
２スイッチ回路３１１、３１４、３１７の定めるルート
に従って転送され、対応する遅延を受けた後に出力され
る。

【００１６】図４は遅延回路のさらに別の構成例を示
す。この構成では、信号フレームを一時蓄積するバッフ
ァ回路３２１と、所要の遅延時間後にバッファの読み出
しクロックを発生するクロック発生回路３２２とを備え
る。

【００１７】図５はクロック発生回路３２２の詳しい構
成例を示す。このクロック発生回路３２２は、単位ゲー
ト回路３３１〜３３４と、アンドゲート３３５と、遅延
発生回路３３６とを備える。単位ゲート回路（アンプ）
３３１〜３３４はアンドゲート３３５を介してループに
接続され、リング型増幅器を構成する。すなわち、アン
ドゲート３３５がイネーブル状態のとき、この構成によ
って定まる所定の周波数で発振する。この発振出力が読
み出しクロック信号としてバッファ回路３２１に出力さ
れる。アンドゲート３３５は遅延発生回路３３６の発生
するイネーブル信号によってオン・オフ制御され、信号
フレーム長に相当する時間だけオンにされる。遅延発生
回路３３６は、送信回路からの信号フレームの送出か
ら、その信号フレームと同時に与えられる遅延時間デー
タにより表される遅延時間だけ遅れて、信号フレーム長
に相当する読み出しクロック信号を発生する。

【００１８】図６は遅延発生回路３３６の回路構成例を
示す。この遅延発生回路３３６は、遅延時間データに対
応するレベルのステップ信号を発生するＤ／Ａ変換回路
３４１と、このステップ信号を積分してランプ波として
出力する抵抗３４２およびコンデンサ３４３と、ランプ
波の信号レベルがある一定値に達すると出力パルスを発
生するコンパレータ３４４と、バッファ回路３２１へ出
力されると同じ読み出しクロック信号を計数して信号フ
レーム長に相当する時間を計測するカウンタ３４５と、
コンパレータ３４４の出力とカウンタ３４５の出力との
論理積を出力するアンドゲート３４６とを備える。この
構成により、遅延時間データに対応する遅延時間が経過
した後に、信号フレーム長に相当する時間にわたりイネ
ーブル信号を出力する。このイネーブル信号が図５に示
したアンドゲート３３５に入力され、これをトリガとし
てクロック発振が開始する。信号フレーム長に当する時
間が経過すると、カウンタ３４５の動作によりイネーブ
ル信号が途絶え、クロック発振が停止する。

【００１９】このように、図２、図３にそれぞれ示した
遅延回路は信号フレームのデータを直接遅延させるのに
対し、図４ないし図６に示した遅延回路では、読み出し
クロック信号を遅延させることで信号フレームのデータ
を間接的に遅延させる。

【００２０】以上の実施例では、どの入力ポートからの
信号フレームも出力ポートでの到着位相が一致するよう
に、送信側で遅延時間を調整している。しかし、遅延時
間の範囲が大きくなると、遅延回路規模が大きくなるこ
とや、大きな遅延素子にも最小の遅延素子の遅延時間以
下の精度が要求される。このような場合に適した実施例
について以下に説明する。

【００２１】図７は本発明第二実施例の時分割多重空間
スイッチを示すブロック構成図である。この実施例は、
複数の入力ポート２１〜２３にそれぞれ、各信号フレー
ムにフレーム同期のための同期パターンを付加する手段
として同期パターン付加回路８１〜８３を備え、入力さ
れた信号フレームの宛先ごとに、その宛先の出力ポート
において各入力ポートからのビット位相が一致するよう
にビット位相を調節する手段として遅延回路９１〜９３
を備え、出力ポート６１〜６３にそれぞれ、同期パター
ンを検出する手段としてフレーム位相検出回路１０１〜
１０３を備えたことにある。

【００２２】同期パターン付加回路８１〜８３はそれぞ
れ、入力ポート２１〜２３に入力された信号フレームを
符号化し、同期パターンを付加する。遅延回路９１〜９
３は送信信号フレームの宛先の出力ポートに対応する遅
延を発生する回路であり、原理的には第一実施例に示し
た遅延回路３１〜３３と同等である。ただし、第一実施
例における遅延回路３１〜３３は出力ポートでの信号フ
レーム位相を揃えるためのものであったが、本実施例の
遅延回路９１〜９３は、出力ポートでの信号フレームの
ビッオ位相のみを合わせるものであり、信号フレームに
印加する遅延時間は高々１ビット程度と小さくてよい。
フレーム位相検出回路１０１〜１０３は、ビット位相は
合っているもののフレーム位相が合っていない受信信号
フレーム位相を検出する。

【００２３】フレーム位相検出回路１０１〜１０３にお
ける受信フレーム位相検出方法は信号フレームの符号化
方式に依存するが、原理的には、同期パターン付加回路
８１〜８３において信号フレームの符号化則に故意に擾
乱（符号バイオレーション）を与えることにより実現す
る。たとえば、従来から知られているＡＭＩ（Alternat
e Mark Invversion ）符号、すなわち送信データの
「１」に対して交互に「＋１」と「−１」を割り当てる
符号を用いる場合には、フレーム同期位置では「＋１」
あるいは「−１」を連続させることにより、同期位置で
あることを示すことが可能である。ＡＭＩ符号は「＋
１」、「０」、「−１」の３値符号であるが、伝送速度
が２倍で「＋１」と「−１」との２値符号であるＣＭＩ
（Coded Mark Inversion）符号の場合にも同様である。
すなわち、本来は送信データの「１」に対して交互に
「＋１」と「−１」を割り当てるのに対し、故意に符号
バイオレーションを与え、引き続いて送信する「１」に
対して「＋１」／「＋１」または「−１」／「−１」を
割り当てることが可能である。なお、これらの符号で符
号バイオレーションを印加するには、そのビットが
「１」である必要があり、最低１ビットの同期パターン
を付加する必要がある。これらの符号の例では、符号の
振幅レベル数あるいは伝送速度が増大する。２値の符号
で伝送速度の増大を最小とするため、一般的にはブロッ
ク符号が適している。これについてさらに説明する。

【００２４】図８はブロック符号を用いる場合のフレー
ム位相検出回路の一例を示す。この回路は、シフトレジ
スタ１１１とパターン検出回路１１２とにより構成され
る。シフトレジスタ１１１にはビット位相の揃った信号
フレームが入力され、その一部が順次蓄積される。パタ
ーン検出回路１１２は、シフトレジスタ１１１に蓄積さ
れた一部の受信信号フレームのデータを監視し、特定の
パターンを検出した場合に検出パルスを出力する。具体
的には、同期パターン付加回路８１〜８３により信号フ
レームの先頭に同期パターンを付加し、パターン検出回
路１１２ではそのパターンを検出することによって、信
号フレーム位相を検出する。

【００２５】図９はブロック符号化を行った信号フレー
ムの構成例を示す。送信回路からの信号フレームをいく
つかのブロックＢＬＫ１〜ＢＬＫ５に分割し、各ブロッ
クに符号ビットｂ１〜ｂ５を付加する。また、同期パタ
ーンＳＹＮＣを信号フレームの先頭に付加し、これにも
符号ビットｂ６を付加する。ここで、同期パターンＳＹ
ＮＣとそれに付加される符号ビットｂ６がユニークなパ
ターンとなるように、信号フレームのデータに付加する
符号ビットが符号則に反するパターンとなることを許容
する。

【００２６】図１０は図９の具体的な符号例を示す。こ
こでは、ｍＢｎＣ符号を用いた場合について説明する。
簡単のため、ｍ＝３、ｎ＝１とする。もとの伝送情報
が、０１１０１１１００１１１１１１であるとする。これに３ビットの同期パターンを付加
し、１１１０１１０１１１００１１１１１１とする。この情報を３ビットのブロックに分割し、１ビ
ットの符号化情報を付加する。３Ｂ１Ｃ符号の場合、符
号化ビットは３ビットのブロックの最後のビットの相補
パターンとなるため、本来は、１１１００１１００１１０１００１１１１０１１１０と符号化される。ここで、同期ビットの符号ビット、す
なわち４ビット目の「０」については、符号バイオレー
ションにより「１」に変換し、１１１１０１１００１１０１００１１１１０１１１０とする。この結果、ブロック内で送信データの「１」が
４個連続するのは同期パターンに限定される。なぜな
ら、情報信号のブロックにおいて、同期パターンと同じ
く「１」が３個連続している場合には符号ビットが
「０」となるからである。しかし、ブロック間にまたが
ってみると、１６ないし１９ビット目のように、同期パ
ターンと同じパターンが生じる可能性がある。このよう
なパターンには、必ず符号ビットが含まれている。なぜ
ならば、符号ビットを含む同期パターン長が〔ブロック
長＋１〕ビットであり、ブロック長より長いからであ
る。そこで、その符号ビットを強制的に「０」（符号バ
イオレーション）とし、１１１１０１１００１１０１００１１１００１１１０を得る。このようにすると、同期パターンと一致するパ
ターンは発生しない。この処理のためには、符号ビット
を付加する場合に、次の情報ブロックが同期パターンに
一致するかどうかを参照し、その結果により、正常に符
号化するか、符号バイオレーションとするかを決定す
る。なお、信号フレーム間には少なくとも１ビットのガ
ード時間があり、同期パターンの前の信号は「０」とな
る。

【００２７】このようにして、信号フレーム内での同期
パターンのユニーク性が保証され、特定パターンを検出
することにより信号フレームを容易に検出することがで
きる。ここではｍＢｎＣ符号の例を示したが、パリティ
符号、ハミング符号などの他のブロック符号でも同様に
実施できる。

【００２８】

【発明の効果】以上説明したように、本発明の時分割多
重空間スイッチは、空間スイッチ回路内の接続パターン
が変化しても、その出力には位相のそろった信号フレー
ムが得られる。空間スイッチ回路の入力側すなわち送信
側で信号フレーム位相を調整する場合には、受信側で信
号フレーム位相を調整する必要がなく、そのための信号
を受信側へ送る必要もない。また、送信側ではビット位
相だけを調整し、受信側でフレーム位相を検出する場合
には、送信側における遅延回路の規模が小さく、それで
いて、信号フレームに付加する同期ビット長も小さくて
よい。

【００２９】このように本発明は、タイムスロットごと
に信号フレーム位相の変動する空間スイッチ回路を用い
て、回路規模の増大を最小限度に保ちながら、伝送効率
をそれほど低下させることなしに、経済的な構成で位相
の揃った信号フレームを出力させることができる。

【図面の簡単な説明】

【図１】本発明第一実施例の時分割多重空間スイッチを
示すブロック構成図。

【図２】遅延回路の構成例を示す図。

【図３】遅延回路の別の構成例を示す図。

【図４】遅延回路のさらに別の構成例を示す図。

【図５】クロック発生回路の詳しい構成例を示す図。

【図６】遅延発生回路の構成例を示す図。

【図７】本発明第二実施例の時分割多重空間スイッチを
示すブロック構成図。

【図８】ブロック符号を用いる場合のフレーム位相検出
回路の一例を示す図。

【図９】ブロック符号化を行った信号フレームの構成例
を示す図。

【図１０】図９の具体的な符号例を示す図。

【図１１】従来例の時分割多重空間スイッチ回路を示す
ブロック構成図。

【図１２】従来例の動作を説明する図。

【符号の説明】

１１〜１３送信回路２１〜２３入力ポート３１〜３３、９１〜９３遅延回路４１〜４３遅延データ蓄積回路５０空間スイッチ回路６１〜６３出力ポート７１〜７３受信回路８１〜８３同期パターン付加回路１０１〜１０３フレーム位相検出回路１１１シフトレジスタ１１２パターン検出回路１２０タイミング回路３０１マルチプレクサ３０２〜２０５遅延線３１１、３１４、３１７２×２スイッチ回路３１２、３１５、３１８遅延素子３１３、３１６、３１９直通リンク３２１バッファ回路３２２クロック発生回路３３１〜３３４単位ゲート回路３３５、３４６アンドゲート３３６遅延発生回路３４１Ｄ／Ａ変換回路３４２抵抗３４３コンデンサ３４４コンパレータ３４５カウンタ

Claims

【特許請求の範囲】

【請求項１】あらかじめ定められた時間間隔のタイム
スロットごとに信号フレームが入力される複数の入力ポ
ートと、宛先ごとの信号フレームを出力する複数の出力ポート
と、前記複数の入力ポートと前記複数の出力ポートとの間を
前記タイムスロットごとに接続パターンを変化させなが
ら接続する空間スイッチ回路とを備えた時分割多重空間
スイッチにおいて、前記複数の入力ポートにそれぞれ、入力された信号フレ
ームの宛先ごとに、その宛先の出力ポートにおいて各入
力ポートからの信号フレームの位相が一致するようにフ
レーム位相を調節する手段を備えたことを特徴とする時
分割多重空間スイッチ。
【請求項２】あらかじめ定められた時間間隔のタイム
スロットごとに信号フレームが入力される複数の入力ポ
ートと、宛先ごとに信号フレームが出力される複数の出力ポート
と、前記複数の入力ポートと前記複数の出力ポートとの間を
前記タイムスロットごとに接続パターンを変化させなが
ら接続する空間スイッチ回路とを備えた時分割多重空間
スイッチにおいて、前記複数の入力ポートにそれぞれ、各信号フレームにフ
レーム同期のための同期パターンを付加する手段と、入
力された信号フレームの宛先ごとに、その宛先の出力ポ
ートにおいて各入力ポートからのビット位相が一致する
ようにビット位相を調節する手段とを備え、前記複数の出力ポートにそれぞれ、前記同期パターンを
検出する手段を備えたことを特徴とする時分割多重空間
スイッチ。
【請求項３】前記同期パターンは符号バイオレーショ
ンが与えられた符号である請求項２記載の時分割多重空
間スイッチ。
【請求項４】前記同期パターンを付加する手段は、信
号フレームをブロック符号化する手段と、ブロック符号
化された符号に同期パターンがユニークとなるような符
号バイオレーションを与える手段とを含む請求項３記載
の時分割多重空間スイッチ。