JPH0795082A - Ｄ／ａ変換装置 - Google Patents
Ｄ／ａ変換装置Info
- Publication number
- JPH0795082A JPH0795082A JP25473893A JP25473893A JPH0795082A JP H0795082 A JPH0795082 A JP H0795082A JP 25473893 A JP25473893 A JP 25473893A JP 25473893 A JP25473893 A JP 25473893A JP H0795082 A JPH0795082 A JP H0795082A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage means
- output
- converter
- fifo memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 Ｄ／Ａ変換動作中におけるＣＰＵの稼働率を
向上させる。 【構成】 データおよびアドレスを出力する中央演算処
理装置１と、この中央演算処理装置１にデータバスを介
して接続された第１の記憶手段３および第２の記憶手段
４と、第１および第２の記憶手段のいずれかを選択する
アドレス設定手段２と、第１および第２の記憶手段３，
４に読み出し信号を与えるパルス発生手段６と、パルス
発生手段６によりラッチ信号が与えられるラッチ回路５
と、デジタルデータをアナログ信号に変換するＤ／Ａ変
換器７を備え、第１および第２の記憶手段３，４にＤ／
Ａ変換動作に必要なデータを全て格納する。
向上させる。 【構成】 データおよびアドレスを出力する中央演算処
理装置１と、この中央演算処理装置１にデータバスを介
して接続された第１の記憶手段３および第２の記憶手段
４と、第１および第２の記憶手段のいずれかを選択する
アドレス設定手段２と、第１および第２の記憶手段３，
４に読み出し信号を与えるパルス発生手段６と、パルス
発生手段６によりラッチ信号が与えられるラッチ回路５
と、デジタルデータをアナログ信号に変換するＤ／Ａ変
換器７を備え、第１および第２の記憶手段３，４にＤ／
Ａ変換動作に必要なデータを全て格納する。
Description
【０００１】
【産業上の利用分野】本発明は、Ｄ／Ａ変換装置、特に
中央演算処理装置で処理されたデジタルデータをアナロ
グ信号に変換するために使用されるＤ／Ａ変換装置に関
する。
中央演算処理装置で処理されたデジタルデータをアナロ
グ信号に変換するために使用されるＤ／Ａ変換装置に関
する。
【０００２】
【従来の技術】中央演算処理装置（ＣＰＵ）の処理能力
を低下させずに、Ｄ／Ａ変換する方法として、従来は特
開平２−１３００２７号公報に記載されているようなＤ
／Ａ変換装置が提案されている。図５はこの装置のブロ
ック図を示し、５１は電圧データやアドレスデータを出
力するＣＰＵ、６２は入力専用と出力専用の２つのポー
トを有しメモリに格納された順序で出力が読み出され、
入力動作と出力動作とが非同期に行えるファーストイン
ファーストアウトメモリ（以下ＦＩＦＯメモリと記す
る）である。６１はＣＰＵ５１より出力されるアドレス
バスであり、このアドレスバス６１を介してアドレスデ
コーダ５２からＦＩＦＯメモリ６２に書込み信号を与え
る。５６はパルス発生回路であり、ＦＩＦＯメモリ６２
に読み出し信号を出力し、更にラッチ回路５５に対して
もラッチ信号を出力する信号発生回路となっている。ラ
ッチ回路５５から出力されたデジタルデータはアナログ
信号に変換するＤ／Ａ変換器５７を通してアナログ信号
に変換され、その出力が最終的に出力増幅器５８で増幅
される。
を低下させずに、Ｄ／Ａ変換する方法として、従来は特
開平２−１３００２７号公報に記載されているようなＤ
／Ａ変換装置が提案されている。図５はこの装置のブロ
ック図を示し、５１は電圧データやアドレスデータを出
力するＣＰＵ、６２は入力専用と出力専用の２つのポー
トを有しメモリに格納された順序で出力が読み出され、
入力動作と出力動作とが非同期に行えるファーストイン
ファーストアウトメモリ（以下ＦＩＦＯメモリと記す
る）である。６１はＣＰＵ５１より出力されるアドレス
バスであり、このアドレスバス６１を介してアドレスデ
コーダ５２からＦＩＦＯメモリ６２に書込み信号を与え
る。５６はパルス発生回路であり、ＦＩＦＯメモリ６２
に読み出し信号を出力し、更にラッチ回路５５に対して
もラッチ信号を出力する信号発生回路となっている。ラ
ッチ回路５５から出力されたデジタルデータはアナログ
信号に変換するＤ／Ａ変換器５７を通してアナログ信号
に変換され、その出力が最終的に出力増幅器５８で増幅
される。
【０００３】このような構成の装置では、ＣＰＵ５１よ
り出力されるデジタルデータはデータバス６０を介して
ＦＩＦＯメモリ６２に与えられ、アドレス信号はアドレ
スバス６１からアドレスデコーダ５２に与えられる。
り出力されるデジタルデータはデータバス６０を介して
ＦＩＦＯメモリ６２に与えられ、アドレス信号はアドレ
スバス６１からアドレスデコーダ５２に与えられる。
【０００４】アドレスバス６１に出力されたアドレスが
ＦＩＦＯメモリ６２をアクセスすべきアドレスと一致す
ると、アドレスデコーダ５２からＦＩＦＯメモリ６２に
書込み信号が送られてＦＩＦＯメモリ６２はその時点の
データバス６０上の電圧データをＦＩＦＯメモリ６２に
格納する。一方、パルス発生回路５６はＦＩＦＯメモリ
６２に対して読み出し信号を出力すると同時にＦＩＦＯ
メモリ６２から出力された電圧データをラッチ回路５５
でラッチさせるための信号を出力される。このようにし
て、ラッチ回路５５から出力されたデジタルデータがＤ
／Ａ変換器５７でアナログ信号に変換され、出力増幅器
５８がデジタルデータに比例した電圧をアナログ信号と
して出力する。
ＦＩＦＯメモリ６２をアクセスすべきアドレスと一致す
ると、アドレスデコーダ５２からＦＩＦＯメモリ６２に
書込み信号が送られてＦＩＦＯメモリ６２はその時点の
データバス６０上の電圧データをＦＩＦＯメモリ６２に
格納する。一方、パルス発生回路５６はＦＩＦＯメモリ
６２に対して読み出し信号を出力すると同時にＦＩＦＯ
メモリ６２から出力された電圧データをラッチ回路５５
でラッチさせるための信号を出力される。このようにし
て、ラッチ回路５５から出力されたデジタルデータがＤ
／Ａ変換器５７でアナログ信号に変換され、出力増幅器
５８がデジタルデータに比例した電圧をアナログ信号と
して出力する。
【０００５】
【発明が解決しようとする課題】上述した従来のＤ／Ａ
変換装置は、ある一定周期でＤ／Ａ変換する場合につい
ては有効であるが、任意の周期でＤ／Ａ変換する場合
は、Ｄ／Ａ変換したいタイミングでパルス発生回路５６
から、ＦＩＦＯメモリ６２の読み出し信号とラッチ信号
を出力させる必要がある。そのため、ＣＰＵ５１からパ
ルス発生回路５６を操作する信号をＤ／Ａ変換したいタ
イミング毎に出力しなければならないので、ＣＰＵ５１
の動作を拘束してしまうという問題があった。
変換装置は、ある一定周期でＤ／Ａ変換する場合につい
ては有効であるが、任意の周期でＤ／Ａ変換する場合
は、Ｄ／Ａ変換したいタイミングでパルス発生回路５６
から、ＦＩＦＯメモリ６２の読み出し信号とラッチ信号
を出力させる必要がある。そのため、ＣＰＵ５１からパ
ルス発生回路５６を操作する信号をＤ／Ａ変換したいタ
イミング毎に出力しなければならないので、ＣＰＵ５１
の動作を拘束してしまうという問題があった。
【０００６】本発明は、かかる問題点を考慮してなされ
たものであり、ＣＰＵのメインの処理能力を低下させる
ことなく、一定周期及び任意の周期でデジタルデータを
アナログ信号に変換することが可能なＤ／Ａ変換装置を
提供することを目的とする。
たものであり、ＣＰＵのメインの処理能力を低下させる
ことなく、一定周期及び任意の周期でデジタルデータを
アナログ信号に変換することが可能なＤ／Ａ変換装置を
提供することを目的とする。
【０００７】
【課題を解決するための手段及び作用】上記目的を達成
するため、本発明は、データおよびアドレスを出力する
中央演算処理装置と、この中央演算処理装置にデータバ
スを介して接続された第１の記憶手段および第２の記憶
手段と、これらの第１および第２の記憶手段のいずれか
を選択するアドレス設定手段と、前記第１および第２の
記憶手段に読み出し信号を出力するパルス発生手段と、
このパルス発生手段によりラッチ信号が与えられるラッ
チ回路と、デジタルデータをアナログ信号に変換するＤ
／Ａ変換器を備えていることを特徴とする。
するため、本発明は、データおよびアドレスを出力する
中央演算処理装置と、この中央演算処理装置にデータバ
スを介して接続された第１の記憶手段および第２の記憶
手段と、これらの第１および第２の記憶手段のいずれか
を選択するアドレス設定手段と、前記第１および第２の
記憶手段に読み出し信号を出力するパルス発生手段と、
このパルス発生手段によりラッチ信号が与えられるラッ
チ回路と、デジタルデータをアナログ信号に変換するＤ
／Ａ変換器を備えていることを特徴とする。
【０００８】図１は本発明の基本構成を示し、同図にお
いて、１はデータやアドレスデータを出力する中央演算
処理装置であり、この中央演算処理装置１より出力され
たデータはデータバス１０を介して第１の記憶手段３お
よび第２の記憶手段４に記憶される。２は中央演算処理
装置１から与えられたデータ又はアドレスデータにより
アクセス番地を選択し、書込み信号を出力するアドレス
設定手段であり、第２の記憶手段４に周期的に周期デー
タを出力する読み出し信号を与える。また第２の記憶手
段４の周期データ値により第１の記憶手段３に読み出し
信号を、ラッチ回路５にラッチ信号を出力する。ラッチ
回路５は第１の記憶手段３から出力されたデジタルデー
タをラッチすると同時に、デジタルデータをアナログ信
号に変換するＤ／Ａ変換器７にデジタルデータを出力す
る。
いて、１はデータやアドレスデータを出力する中央演算
処理装置であり、この中央演算処理装置１より出力され
たデータはデータバス１０を介して第１の記憶手段３お
よび第２の記憶手段４に記憶される。２は中央演算処理
装置１から与えられたデータ又はアドレスデータにより
アクセス番地を選択し、書込み信号を出力するアドレス
設定手段であり、第２の記憶手段４に周期的に周期デー
タを出力する読み出し信号を与える。また第２の記憶手
段４の周期データ値により第１の記憶手段３に読み出し
信号を、ラッチ回路５にラッチ信号を出力する。ラッチ
回路５は第１の記憶手段３から出力されたデジタルデー
タをラッチすると同時に、デジタルデータをアナログ信
号に変換するＤ／Ａ変換器７にデジタルデータを出力す
る。
【０００９】上記構成において、中央演算処理装置１は
アドレス設定手段２により第１の記憶手段３または第２
の記憶手段４のどちらかを選択する。そして、第１の記
憶手段３が選択されたときは、データバス１０を介して
電圧値のデジタルデータを、第２の記憶手段４が選択さ
れたときは電圧値の周期データを書込む。中央演算処理
装置１がパルス発生手段６をＯＮすると、パルス発生手
段６は第２の記憶手段４にコントロール線６ａを介して
周期データを出力する読み出し信号を与える。第２の記
憶手段４は周期データ出力線３ａを介して周期データを
パルス発生手段６に出力する。パルス発生手段６は前述
した周期データ値により第１の記憶手段３にコントロー
ル線６ｂを介して読み出し信号を与える。これと同時
に、多少遅れてラッチ回路５にラッチ信号線６ｃを介し
てラッチ信号を与える。ラッチ回路５は第１の記憶手段
３から出力された電圧値のデジタルデータをラッチする
と共に、Ｄ／Ａ変換器７に出力する。Ｄ／Ａ変換器７は
デジタルデータをアナログ信号に変換し、必要に応じた
電圧を出力する。ここで、Ｄ／Ａ変換器７は第２の記憶
手段４に記憶されている周期期間の間、出力を続行す
る。以上により、第２の記憶手段４の周期データを同一
データにすることで一定周期で、また、任意のデータの
ときは任意の周期でＤ／Ａ変換が可能となる。
アドレス設定手段２により第１の記憶手段３または第２
の記憶手段４のどちらかを選択する。そして、第１の記
憶手段３が選択されたときは、データバス１０を介して
電圧値のデジタルデータを、第２の記憶手段４が選択さ
れたときは電圧値の周期データを書込む。中央演算処理
装置１がパルス発生手段６をＯＮすると、パルス発生手
段６は第２の記憶手段４にコントロール線６ａを介して
周期データを出力する読み出し信号を与える。第２の記
憶手段４は周期データ出力線３ａを介して周期データを
パルス発生手段６に出力する。パルス発生手段６は前述
した周期データ値により第１の記憶手段３にコントロー
ル線６ｂを介して読み出し信号を与える。これと同時
に、多少遅れてラッチ回路５にラッチ信号線６ｃを介し
てラッチ信号を与える。ラッチ回路５は第１の記憶手段
３から出力された電圧値のデジタルデータをラッチする
と共に、Ｄ／Ａ変換器７に出力する。Ｄ／Ａ変換器７は
デジタルデータをアナログ信号に変換し、必要に応じた
電圧を出力する。ここで、Ｄ／Ａ変換器７は第２の記憶
手段４に記憶されている周期期間の間、出力を続行す
る。以上により、第２の記憶手段４の周期データを同一
データにすることで一定周期で、また、任意のデータの
ときは任意の周期でＤ／Ａ変換が可能となる。
【００１０】
【実施例１】図３は本発明の実施例１を示し、同図にお
いて、１は電圧値のデジタルデータやアドレスデータを
出力する中央演算処理装置としてのＣＰＵであり、この
ＣＰＵ１より出力されたデータを第１の記憶手段である
第１のＦＩＦＯメモリ３と第２の記憶手段である第２の
ＦＩＦＯメモリ４が記憶する。２はＣＰＵ１より出力さ
れたアドレスデータから第１のＦＩＦＯメモリ３か第２
のＦＩＦＯメモリ４かを選択するアドレス設定手段とし
てのアドレスデコーダであり、書込み信号を出力する。
６はパルス発生手段としてのパルス発生回路であり、第
２のＦＩＦＯメモリ４に読み出し信号を与えると共に、
第２のＦＩＦＯメモリ４からの周期データを受け取り、
周期データ値によって第１のＦＩＦＯメモリ３に読み出
し信号を、ラッチ回路５にラッチ信号を出力する。ラッ
チ回路５はラッチした電圧値のデジタルデータをアナロ
グ信号に変換するＤ／Ａコンバータ７に出力する。Ｄ／
Ａコンバータ７としては、例えば商品名ＡＤ７２２５Ｊ
Ｎ（アナログデバイゼス（社）製）が使用され、電圧値
のデジタルデータをアナログ信号に変換する。８は電流
増幅器であり、Ｄ／Ａコンバータから出力されたアナロ
グ信号に必要量の出力電流を持たせるように作用する。
１３はカウンタであり、第２のＦＩＦＯメモリ４から出
力された周期データをカウントし、ＣＰＵ１より入力さ
れたデータ数と出力されたデータ数が等しくなった場
合、ＣＰＵ１の割り込み端子を用いて全てのデータの出
力が終了したことを知らせる。
いて、１は電圧値のデジタルデータやアドレスデータを
出力する中央演算処理装置としてのＣＰＵであり、この
ＣＰＵ１より出力されたデータを第１の記憶手段である
第１のＦＩＦＯメモリ３と第２の記憶手段である第２の
ＦＩＦＯメモリ４が記憶する。２はＣＰＵ１より出力さ
れたアドレスデータから第１のＦＩＦＯメモリ３か第２
のＦＩＦＯメモリ４かを選択するアドレス設定手段とし
てのアドレスデコーダであり、書込み信号を出力する。
６はパルス発生手段としてのパルス発生回路であり、第
２のＦＩＦＯメモリ４に読み出し信号を与えると共に、
第２のＦＩＦＯメモリ４からの周期データを受け取り、
周期データ値によって第１のＦＩＦＯメモリ３に読み出
し信号を、ラッチ回路５にラッチ信号を出力する。ラッ
チ回路５はラッチした電圧値のデジタルデータをアナロ
グ信号に変換するＤ／Ａコンバータ７に出力する。Ｄ／
Ａコンバータ７としては、例えば商品名ＡＤ７２２５Ｊ
Ｎ（アナログデバイゼス（社）製）が使用され、電圧値
のデジタルデータをアナログ信号に変換する。８は電流
増幅器であり、Ｄ／Ａコンバータから出力されたアナロ
グ信号に必要量の出力電流を持たせるように作用する。
１３はカウンタであり、第２のＦＩＦＯメモリ４から出
力された周期データをカウントし、ＣＰＵ１より入力さ
れたデータ数と出力されたデータ数が等しくなった場
合、ＣＰＵ１の割り込み端子を用いて全てのデータの出
力が終了したことを知らせる。
【００１１】上記構成において、ＣＰＵ１から出力され
るアドレスデータによりアドレスデコーダ２は第１のＦ
ＩＦＰＯメモリ３または第２のＦＩＦＯメモリ４のどち
らかを選択する。第１のＦＩＦＯメモリ３が選択された
ときは、データバス１０を介して電圧値のデジタルデー
タを書込み、第２のＦＩＦＯメモリ４が選択されたとき
は、電圧値の周期である周期データを書込む。ＣＰＵ１
がパルス発生回路６をＯＮすると、パルス発生回路６は
第２のＦＩＦＯメモリ４にコントロール線６ａを介して
周期データを出力するための読み出し信号を与える。こ
れにより第２のＦＩＦＯメモリ４は周期データ出力線３
ａを介して最初の周期データをパルス発生回路６に出力
する。パルス発生回路６はこの最初の周期データ値によ
り第１のＦＩＦＯメモリ３にコントロール線６ｂを介し
て読み出し信号を与える。これと同時に、多少遅れてラ
ッチ回路５にラッチ信号線６ｃを介してラッチ信号を与
える。パルス発生回路６は最初の周期データに対する処
理を終了するよりも幾分、前に第２のＦＩＦＯメモリ４
に周期データを出力するための読み出し信号を与え、次
の周期データを得る。ここで、カウンタ１３は第２のＦ
ＩＦＯメモリ４から出力されたデータ数をカウントす
る。そして予め、カウンタ１３に第２のＦＩＦＯメモリ
４の入力されたデータ数をセットしておき、第２のＦＩ
ＦＯメモリ４から出力されたデータ数と入力されたデー
タ数が等しくなった時、全てのデータが出力し終わった
ことをＣＰＵ１の割り込み端子を用いて知らせる。ラッ
チ回路５は第１のＦＩＦＯメモリ３から出力された電圧
値のデジタルデータをラッチすると共に、Ｄ／Ａコンバ
ータ７に出力する。Ｄ／Ａコンバータ７はこの電圧値の
デジタルデータをアナログ信号に変換する。そして、こ
の信号を電流増幅器８が必要に応じた出力電流に増幅す
る。
るアドレスデータによりアドレスデコーダ２は第１のＦ
ＩＦＰＯメモリ３または第２のＦＩＦＯメモリ４のどち
らかを選択する。第１のＦＩＦＯメモリ３が選択された
ときは、データバス１０を介して電圧値のデジタルデー
タを書込み、第２のＦＩＦＯメモリ４が選択されたとき
は、電圧値の周期である周期データを書込む。ＣＰＵ１
がパルス発生回路６をＯＮすると、パルス発生回路６は
第２のＦＩＦＯメモリ４にコントロール線６ａを介して
周期データを出力するための読み出し信号を与える。こ
れにより第２のＦＩＦＯメモリ４は周期データ出力線３
ａを介して最初の周期データをパルス発生回路６に出力
する。パルス発生回路６はこの最初の周期データ値によ
り第１のＦＩＦＯメモリ３にコントロール線６ｂを介し
て読み出し信号を与える。これと同時に、多少遅れてラ
ッチ回路５にラッチ信号線６ｃを介してラッチ信号を与
える。パルス発生回路６は最初の周期データに対する処
理を終了するよりも幾分、前に第２のＦＩＦＯメモリ４
に周期データを出力するための読み出し信号を与え、次
の周期データを得る。ここで、カウンタ１３は第２のＦ
ＩＦＯメモリ４から出力されたデータ数をカウントす
る。そして予め、カウンタ１３に第２のＦＩＦＯメモリ
４の入力されたデータ数をセットしておき、第２のＦＩ
ＦＯメモリ４から出力されたデータ数と入力されたデー
タ数が等しくなった時、全てのデータが出力し終わった
ことをＣＰＵ１の割り込み端子を用いて知らせる。ラッ
チ回路５は第１のＦＩＦＯメモリ３から出力された電圧
値のデジタルデータをラッチすると共に、Ｄ／Ａコンバ
ータ７に出力する。Ｄ／Ａコンバータ７はこの電圧値の
デジタルデータをアナログ信号に変換する。そして、こ
の信号を電流増幅器８が必要に応じた出力電流に増幅す
る。
【００１２】以上のような本実施例では、ある周期の間
で一定電圧を出力させる場合、第１のＦＩＦＯメモリ３
及び第２のＦＩＦＯメモリ４の使用メモリ量は１Ｂｙｔ
ｅで実現できるので、メモリ量の低減ができる。また本
実施例によってモータ駆動させる場合、モータの回転速
度はモータに印加する電圧値の変化する速度に比例する
ので、任意の周期によってＤ／Ａ変換することで、電圧
値の変化する速度を自在に変えることができる。このた
めモータの回転速度を低速から高速に、高速から低速に
変えることができる。これにより図３に示すように、モ
ータの台形駆動をするための指示電圧出力が可能とな
る。
で一定電圧を出力させる場合、第１のＦＩＦＯメモリ３
及び第２のＦＩＦＯメモリ４の使用メモリ量は１Ｂｙｔ
ｅで実現できるので、メモリ量の低減ができる。また本
実施例によってモータ駆動させる場合、モータの回転速
度はモータに印加する電圧値の変化する速度に比例する
ので、任意の周期によってＤ／Ａ変換することで、電圧
値の変化する速度を自在に変えることができる。このた
めモータの回転速度を低速から高速に、高速から低速に
変えることができる。これにより図３に示すように、モ
ータの台形駆動をするための指示電圧出力が可能とな
る。
【００１３】
【実施例２】図４は本発明の実施例２を示す。この実施
例２においてはＣＰＵとしてワンチップマイコン１４を
用いている。このワンチップマイコン１４は通常のマイ
コンと比べ、直接にパラレルＩ／Ｏ出力できる機能を有
している。図４において第１のＦＩＦＯメモリ２または
第２のＦＩＦＯメモリ３のアドレス番地を選択するアド
レス設定手段２としてのＩ／Ｏポートは、１ビット分の
コントロール線２ａを用い、ソフトにより「０」か
「１」で第１のＦＩＦＯメモリ３か第２のＦＩＦＯメモ
リ４かの選択を行う。その他の構成については実施例１
と同様であり、同一符号を付して、その説明を省略す
る。
例２においてはＣＰＵとしてワンチップマイコン１４を
用いている。このワンチップマイコン１４は通常のマイ
コンと比べ、直接にパラレルＩ／Ｏ出力できる機能を有
している。図４において第１のＦＩＦＯメモリ２または
第２のＦＩＦＯメモリ３のアドレス番地を選択するアド
レス設定手段２としてのＩ／Ｏポートは、１ビット分の
コントロール線２ａを用い、ソフトにより「０」か
「１」で第１のＦＩＦＯメモリ３か第２のＦＩＦＯメモ
リ４かの選択を行う。その他の構成については実施例１
と同様であり、同一符号を付して、その説明を省略す
る。
【００１４】本実施例においては、第１のＦＩＦＯメモ
リ３と第２のＦＩＦＯメモリ４に接続されているコント
ロール線２ａがソフトにより「０」の時は第１のＦＩＦ
Ｏメモリ３を選択し、「１」の時は第２のＦＩＦＯメモ
リ４を選択する。その他の作用は実施例１と同様であ
る。この実施例では、ワンチップマイコンのＩ／Ｏポー
トを直接使用するので、アドレスデコーダ回路が除去で
き、回路が簡素化および小型化できる。
リ３と第２のＦＩＦＯメモリ４に接続されているコント
ロール線２ａがソフトにより「０」の時は第１のＦＩＦ
Ｏメモリ３を選択し、「１」の時は第２のＦＩＦＯメモ
リ４を選択する。その他の作用は実施例１と同様であ
る。この実施例では、ワンチップマイコンのＩ／Ｏポー
トを直接使用するので、アドレスデコーダ回路が除去で
き、回路が簡素化および小型化できる。
【００１５】
【発明の効果】本発明は以上説明したように、Ｄ／Ａ変
換動作に必要な全てのデータが第１および第２の記憶手
段に格納されているので、Ｄ／Ａ変換動作中はＣＰＵは
全く関与する必要がない。このため割り込みが発生する
までの間、ＣＰＵは独立して他のジョブを実行でき、こ
れによりＣＰＵの処理能力を向上させることができる。
換動作に必要な全てのデータが第１および第２の記憶手
段に格納されているので、Ｄ／Ａ変換動作中はＣＰＵは
全く関与する必要がない。このため割り込みが発生する
までの間、ＣＰＵは独立して他のジョブを実行でき、こ
れによりＣＰＵの処理能力を向上させることができる。
【図１】本発明の基本構成を示すブロック図。
【図２】本発明の実施例１を示すブロック図。
【図３】モータの台形駆動を行う電圧特性図。
【図４】本発明の実施例２を示すブロック図。
【図５】従来装置のブロック図。
１ ＣＰＵ ２ アドレス設定手段 ３ 第１の記憶手段 ４ 第２の記憶手段 ５ ラッチ回路 ６ パルス発生回路 ７ Ｄ／Ａ変換器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒井 研一 東京都渋谷区幡ヶ谷２丁目43番２号 オリ ンパス光学工業株式会社内
Claims (1)
- 【請求項１】 データおよびアドレスを出力する中央演
算処理装置と、この中央演算処理装置にデータバスを介
して接続された第１の記憶手段および第２の記憶手段
と、これらの第１および第２の記憶手段のいずれかを選
択するアドレス設定手段と、前記第１および第２の記憶
手段に読み出し信号を出力するパルス発生手段と、この
パルス発生手段によりラッチ信号が与えられるラッチ回
路と、デジタルデータをアナログ信号に変換するＤ／Ａ
変換器とを備えていることを特徴とするＤ／Ａ変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25473893A JPH0795082A (ja) | 1993-09-17 | 1993-09-17 | Ｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25473893A JPH0795082A (ja) | 1993-09-17 | 1993-09-17 | Ｄ／ａ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0795082A true JPH0795082A (ja) | 1995-04-07 |
Family
ID=17269179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25473893A Withdrawn JPH0795082A (ja) | 1993-09-17 | 1993-09-17 | Ｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795082A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006517075A (ja) * | 2003-01-29 | 2006-07-13 | アナログ ディヴァイスィズ インク | 方形波出力信号を発生させる集積回路信号発生器 |
-
1993
- 1993-09-17 JP JP25473893A patent/JPH0795082A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006517075A (ja) * | 2003-01-29 | 2006-07-13 | アナログ ディヴァイスィズ インク | 方形波出力信号を発生させる集積回路信号発生器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0795082A (ja) | Ｄ／ａ変換装置 | |
| US4888685A (en) | Data conflict prevention for processor with input/output device | |
| KR0127236B1 (ko) | 메모리 칩의 정보 이용 회로 | |
| JPS5843934B2 (ja) | シンゴウヘンカンソウチ | |
| JPH0554667A (ja) | 直列データ・並列データ相互変換機能付きメモリ素子 | |
| JP2775744B2 (ja) | デジタル可聴音発生装置 | |
| JPH04360425A (ja) | 半導体記憶装置 | |
| JP3479847B2 (ja) | 入力装置、出力装置、及び入出力装置 | |
| JP2867449B2 (ja) | アドレス変換機能を有したマイクロプロセッサ | |
| JP3251237B2 (ja) | Ｓｄｒａｍにおける再プログラミング方法 | |
| JP2626112B2 (ja) | マイクロプロセッサ | |
| JPH0750876B2 (ja) | フレーム変換回路 | |
| JP2642087B2 (ja) | 主記憶装置間データ転送処理機構 | |
| KR910009100B1 (ko) | 그래픽 처리장치의 이미지 변환장치 | |
| JPH0281567A (ja) | 復号化装置 | |
| JPH08308238A (ja) | Ｐｗｍ信号出力装置、及び方法 | |
| JPH02189627A (ja) | データメモリのアクセス回路 | |
| JP2000105737A (ja) | マイクロコンピュータ | |
| JPH0830434A (ja) | メモリアクセス制御装置 | |
| JPH05191369A (ja) | アドレス発生回路 | |
| JPH0769956B2 (ja) | 画像入力装置 | |
| JPH05334179A (ja) | メモリ集積回路 | |
| JPH0477948A (ja) | メモリアクセス制御方式およびそれを用いた情報処理装置 | |
| JPH0554658A (ja) | 記憶装置 | |
| JPS63113646A (ja) | メモリ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |