JPH10163401A - リードフレーム、半導体パッケージ及び半導体パッケージの製造方法 - Google Patents

リードフレーム、半導体パッケージ及び半導体パッケージの製造方法

Info

Publication number
JPH10163401A
JPH10163401A JP8323678A JP32367896A JPH10163401A JP H10163401 A JPH10163401 A JP H10163401A JP 8323678 A JP8323678 A JP 8323678A JP 32367896 A JP32367896 A JP 32367896A JP H10163401 A JPH10163401 A JP H10163401A
Authority
JP
Japan
Prior art keywords
die pad
die
lead frame
package
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8323678A
Other languages
English (en)
Inventor
Toshihiro Murayama
敏宏 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8323678A priority Critical patent/JPH10163401A/ja
Publication of JPH10163401A publication Critical patent/JPH10163401A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 生産性を低下させずに、耐パッケージクラッ
ク性を向上させる。 【解決手段】 半導体素子を搭載するためのダイパッド
1と、このダイパッド1の周囲に配列されたインナーリ
ード2とを備えたリードフレームに対し、ダイパッド1
の表裏面に粗面処理によって微小な凹凸1aを形成し、
これを用いた半導体パッケージにて、ダイパッド1と素
子固定用のダイボンド材との接着力を高めるとともに、
ダイパッド1と樹脂封止用のモールド樹脂との接着力を
高めた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、リードフレームと
これを用いた樹脂封止型の半導体パッケージ、及びその
半導体パッケージの製造方法に関するものである。
【0002】
【従来の技術】一般に、樹脂封止型の半導体パッケージ
では、パッケージの小型・薄型化による高密度実装の必
要性から、それまでの挿入実装タイプから表面実装タイ
プへと移行している。ところが、表面実装の導入に伴
い、リフロー中の熱応力に起因したパッケージクラック
の発生が大きな問題となっている。このパッケージクラ
ックの発生メカニズムを図5を用いて説明する。先ず、
図5に例示したパッケージ構造では、半導体素子51を
リードフレームのダイパッド52上に搭載し、その周囲
に複数のインナーリード53を配列している。また、ダ
イパッド52に対してはダイボンド材54を用いて半導
体素子51を固定している。そして、これら全体をモー
ルド樹脂55により一体的に封止している。
【0003】こうしたパッケージ構造では、パッケージ
表面からパッケージ内部へと水分が入り込み、これがパ
ッケージ全体に拡散していく。一方、パッケージを構成
している半導体素子51、ダイパッド52、モールド樹
脂55等の部品はそれぞれ異なった熱膨張係数を有し、
しかもこれらの部品が互いに貼り合わされているため、
半田リフロー時の熱で互いの界面に応力が生じととも
に、パッケージ中に吸湿した水分が急激に気化する。そ
うすると、パッケージ内部で接着力の最も低い界面(一
般的にはダイパッド/モールド樹脂の界面)が剥離し、
その剥離面への水蒸気圧の印加でパッケージが膨張し、
遂にはモールド樹脂55にクラック56が発生する。ち
なみに、ダイパッド/モールド樹脂の界面に次いで接着
力の低い界面は、半導体素子/ダイパッドの界面といわ
れている。
【0004】また、一連のパッケージ製造に際しては、
さまざまな熱履歴を受けるため、これによってリードフ
レーム材料が酸化し、フレーム表面状態に大きなバラツ
キが生じる。特に、リードフレーム材料として銅合金系
を用いると酸化しやすくなるため、どうしてもフレーム
表面の酸化膜が厚くなり、モールド樹脂55との接着性
が低下してしまう。さらに、ダイボンド材54について
も、その硬化時に発生する有機物の付着等によってリー
ドフレーム(ダイパッド52)の裏面(素子搭載面と反
対側の面)が汚染され、リードフレームとモールド樹脂
55との接着力の低下を招く。
【0005】そこで従来においては、パッケージクラッ
クの防止策として以下のような二つの提案がなされてい
る。一つは、図6に示すようにダイパッド52の裏面に
ディンプル57(又は溝)を形成しておき、図7に示す
最終パッケージ形態でディンプル57にモールド樹脂5
5が埋め込まれることで、ダイパッド52とモールド樹
脂55との接着力を高めたものである。もう一つは、図
8に示すようにリードフレームのダイパッド52に貫通
孔58を形成しておき、図9に示す最終パッケージ形態
でダイパッド52の貫通孔58にモールド樹脂55が埋
め込まれることで、ダイパッド52とモールド樹脂55
との接着力を高めたものである。
【0006】
【発明が解決しようとする課題】しかしながら上記従来
のクラック防止策には以下のような問題があった。すな
わち、前者の場合は、ダイパッド52の裏面にディンプ
ル57を形成するにあたってハーフエッチング加工が必
要となるため、ディンプル57の形状、特に深さの制御
が難しいという問題があった。また、ディンプル75の
加工対象面がダイパッド52の片面に限定されることか
ら、半導体素子51とダイパッド52との界面剥離によ
るクラック発生までは防止することができなかった。さ
らに、リードフレームの形状加工がエッチング法に限定
されるため、生産性が低下するという問題もあった。
【0007】一方、後者の場合は、ダイパッド52に貫
通孔58を形成したことで、半導体素子51の裏面の一
部が直にモールド樹脂55に接するようになるため、貫
通孔58を通して図10に示すように半導体素子51/
ダイパッド52間のダイボンド材54に水分が浸透して
接着力が低下し、半導体素子52とダイパッド52の界
面を起点とするパッケージクラック56が発生するとい
う問題があった。
【0008】
【課題を解決するための手段】本発明に係るリードフレ
ームは、半導体素子を搭載するためのダイパッドと、こ
のダイパッドの周囲に配列されたインナーリードとを備
えたもので、ダイパッド及びインナーリードのうち、少
なくともダイパッドの表裏面に微小な凹凸を形成した構
成となっている。
【0009】このリードフレームにおいては、ダイパッ
ド及びインナーリードのうち、少なくともダイパッドの
表裏面に微小な凹凸を形成しているので、これに伴う接
着面積の拡大やアンカー効果により、ダイパッドの表面
にダイボンド材を介して半導体素子を搭載するにあたっ
ては、ダイパッドとダイボンド材との間に高い接着力が
得られ、樹脂封止に際してはダイパッドとモールド樹脂
との間に高い接着力が得られる。
【0010】本発明に係る半導体パッケージは、ダイパ
ッド上に搭載された半導体素子と、この半導体素子に電
気的に接続されたインナーリードと、これらのダイパッ
ド、インナーリード及び半導体素子を一体的に封止する
モールド樹脂とを備えたもので、ダイパッド及びインナ
ーリードのうち、少なくともダイパッドの表裏面に微小
な凹凸を形成した構成となっている。
【0011】この半導体パッケージにおいては、モール
ド樹脂によって封止されたダイパッド及びインナーリー
ドのうち、少なくともダイパッドの表裏面に微小な凹凸
を形成しているので、これに伴う接着面積の拡大やアン
カー効果により、ダイパッドと素子固定用のダイボンド
材との間に高い接着力が得られ、さらにダイパッドとモ
ールド樹脂との間にも高い接着力が得られる。
【0012】本発明に係る半導体パッケージの製造方法
は、リードフレームの形状加工によって形成されたダイ
パッド及びインナーリードのうち、少なくともダイパッ
ドに粗面処理を施し、その後、ダイパッドに半導体素子
を搭載するとともに、これらのダイパッド、インナーリ
ード及び半導体素子をモールド樹脂にて一体的に封止す
るようにしたものである。
【0013】この半導体パッケージの製造方法において
は、リードフレームの形状加工によりダイパッド及びイ
ンナーリードを形成したうえで、少なくとダイパッドに
粗面処理を施すことから、リードフレームの形状加工が
エッチング法、プレス法のいずれかに限定されることが
なくなる。また、上述のように粗面処理を施すことでダ
イパッドの表裏面に微小な凹凸が形成されるため、これ
に伴う接着面積の拡大やアンカー効果により、ダイパッ
ドにダイボンド材を介して半導体素子を搭載した際に
は、ダイパッドとダイボンド材との間に高い接着力が得
られ、さらにダイパッド、インナーリード及び半導体素
子をモールド樹脂で一体的に封止した際には、ダイパッ
ドとモールド樹脂との間に高い接着力が得られる。
【0014】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。図1は本発明に係
るリードフレームの一実施形態を説明する図であり、図
中(a)はその要部平面図、(b)はその一部を拡大し
た断面図である。図示したリードフレームは、半導体素
子を搭載するためのダイパッド1と、このダイパッド1
の周囲に配列された複数のインナーリード2と、これら
のインナーリード2を連結するタイバー3と、各々のイ
ンナーリード2から一体に延出したアウターリード4と
を備えている。ダイパッド1は平面視四角形をなすもの
で、その四隅からはそれぞれ吊りリード5が延出してい
る。各々の吊りリード5の延出端はいずれもフレーム本
体につながっており、これによってダイパッド1が吊り
リード5を介してフレーム本体に支持されている。
【0015】ここで本実施形態のリードフレームでは、
タイバー3よりも内側の領域を樹脂封止領域としてい
る。そして、樹脂封止領域の中央に位置するダイパッド
1の表裏面に図1(b)に示すように微小な凹凸1aを
形成し、これによってダイパッド1の表裏面を微視的に
ザラザラの状態にしてある。具体的には、ダイパッド1
の表裏面を中心線平均粗さでRa=0.1〜0.6μm
程度としている。
【0016】このリードフレームを含めた一連のパッケ
ージ製造にあたっては、ベースとなる長尺状の金属フレ
ームにエッチング法又はプレス法によって形状加工を施
し、これによって上述のダイパッド1、インナーリード
2、タイバー3、アウターリード4、吊りリード5等を
形成する。その後、フレーム表面のメッキ処理に先立っ
て、又はメッキ処理後に、リードフレームの所定領域を
マスクし、これによってダイパッド1の部分だけを外部
に露出させる。そして、この状態の下で、物理的な処理
(例えば、液体ホーニング法等)又は化学的な処理(例
えば、電解析出法等)によりダイパッド1の表裏面に粗
面処理を施し、これによってダイパッド1の表裏面に微
小な凹凸を形成する。この粗面処理にあたっては、上記
マスクの開口径をダイパッド1の外形寸法よりも若干大
きめに設定することで、ダイパッド1の表裏面だけでな
く、ダイパッド1の側面にも微小な凹凸を形成すること
ができる。
【0017】こうしてダイパッド1の表裏面を粗くした
リードフレームを作製したら、その後のダイボンディン
グ工程では、ダイパッド1の表面にダイボンド材7(図
3参照)を塗布し、その上から図2に示すように半導体
素子6を載せて、ダイパッド1上に半導体素子6を固定
する。このとき、ダイパッド1の表面には上述の粗面処
理によって微小な凹凸が形成されていることから、ダイ
パッド1とダイボンド材7(図3)との接着面積の拡大
や微小凹凸によるアンカ効果により、ダイパッド1とダ
イボンド材7との間に強い接着力が得られる。
【0018】次に、ダイパッド1上の半導体素子6と、
その周囲に配列されたインナーリード2とを図示せぬワ
イヤで電気的に接続し、これによって得られたワイヤボ
ンディング済のリードフレームを樹脂封止工程に送る。
この樹脂封止工程では、トランスファモールド等の封止
技術を用いて、図3に示すように、ダイパッド1、イン
ナーリード2及び半導体素子6をモールド樹脂8によっ
て一体的に封止する。このとき、ダイパッド1の裏面に
上述の粗面処理によって微小な凹凸が形成されているこ
とから、上記同様の理由、すなわちダイパッド1とモー
ルド樹脂8との接着面積の拡大や微小凹凸によるアンカ
効果により、ダイパッド1とモールド樹脂8との間に強
い接着力が得られる。
【0019】このようにして得られた半導体パッケージ
においては、ダイパッド1の表裏面に対してダイボンド
材7及びモールド樹脂8が強固に接着されているため、
それぞれの界面での剥離強度が格段に向上したものとな
る。したがって、表面実装時の半田リフローにおいて
も、ダイパッド1の表裏面における界面剥離やこれに伴
うパッケージクラックを効果的に防止することができ
る。また、上述のようにダイパッド1の側面にも粗面処
理による微小な凹凸を形成することで、より効果的にパ
ッケージクラックを防止することができる。さらに、一
連のパッケージ製造にあたっては、リードフレームの形
状加工がエッチング法に限定されず、量産性に優れたプ
レス法を採用できるようになるため、従来にように生産
性の低下を招くことなく、パッケージクラックの発生を
抑えることが可能となる。
【0020】なお、上記実施形態においては、半導体素
子6が搭載されるダイパッド1だけを対象に粗面処理を
施して微小な凹凸を形成するようにしたが、これ以外に
も図4(a)に示すように、ダイパッド1の表裏面に加
えて、その周囲に配列されるインナーリード2の表裏面
に微小な凹凸を形成するようにしてもよい。この場合、
ダイパッド1の表面に半導体素子6を搭載し、さらに図
4(b)に示すようにダイパッド1、インナーリード2
及び半導体素子6をモールド樹脂8で一体的に封止する
ことで、インナーリード2とモールド樹脂8との接着力
を高めることができる。これにより、インナーリード2
とモールド樹脂8の界面剥離についても効果的に防止す
ることが可能となる。
【0021】また、この場合のパッケージ製造にあたっ
ては、リードフレームの形状加工後にダイパッド1とイ
ンナーリード2を除くフレーム部分をマスクし、この状
態で粗面処理を施すことにより、ダイパッド1及びイン
ナーリード2の表裏面に同時に微小凹凸を形成すること
ができる。その際、リードフレームをマスクせずその全
面に粗面処理を施すことも可能であるが、そうした場合
は組立上の不具合、例えば樹脂封止工程で成型金型によ
るモールディング後にリードフレームとランナーの接着
力が高くなり、ランナーを取り除く際にリードフレーム
を変形させてしまったり、モールディング装置の稼働を
停止させてしまうなどの不具合を招く。したがって、こ
うした不具合を回避するためにも、粗面処理を施す範囲
をタイバー3よりも内側の樹脂封止領域内に限定するこ
とが必要となる。
【0022】さらに近年においては、半導体素子6の小
型化に伴ってインナーリード2が微細化の傾向にあるた
め、上述の粗面処理によってインナーリード2の寸法安
定性が損なわれるような場合には、先述の実施形態のよ
うにダイパッド1の表裏面にのみ粗面処理を施すことが
有効となる。
【0023】
【発明の効果】以上説明したように本発明に係るリード
フレームによれば、ダイパッド及びインナーリードのう
ち、少なくともダイパッドの表裏面に微小な凹凸を形成
した構成となっているので、ダイパッドの表面にダイボ
ンド材を介して半導体素子を搭載するにあたっては、ダ
イパッドとダイボンド材との間に高い接着力を得ること
が可能となり、また樹脂封止に際してはダイパッドとモ
ールド樹脂との間に高い接着力を得ることが可能とな
る。
【0024】また本発明に係る半導体パッケージによれ
ば、モールド樹脂によって封止されたダイパッド及びイ
ンナーリードのうち、少なくともダイパッドの表裏面に
微小な凹凸を形成した構成となっているので、ダイパッ
ドと素子固定用のダイボンド材との間に高い接着力を得
ることができ、さらにダイパッドとモールド樹脂との間
にも高い接着力を得ることができる。これにより、ダイ
パッドの表裏面にわたって熱応力による界面剥離やこれ
に伴うパッケージクラックを効果的に防止することが可
能となるため、表面実装タイプの樹脂封止型半導体パッ
ケージの信頼性を向上させることができる。
【0025】さらに本発明に係る半導体パッケージの製
造方法によれば、リードフレームの形状加工によりダイ
パッド及びインナーリードを形成したうえで粗面処理を
施すことから、リードフレームの形状加工として量産性
に優れたプレス法を採用することができる。また、少な
くともダイパッドの表裏面に粗面処理を施し、これによ
ってダイパッドの表裏面に微小な凹凸を形成すること
で、上記同様にダイパッドとダイボンド材との間に高い
接着力を得ることができ、さらにダイパッドとモールド
樹脂との間にも高い接着力を得ることができる。これに
より、一連のパッケージ製造において、生産性を低下さ
せることなく、半導体パッケージの耐クラック性を向上
させることができる。
【図面の簡単な説明】
【図1】本発明に係るリードフレームの一実施形態を説
明する図である。
【図2】実施形態におけるパッケージ製造方法を説明す
る図である。
【図3】実施形態におけるパッケージ構造を説明する図
である。
【図4】本発明の他の実施形態を説明する図である。
【図5】パッケージクラックの発生メカニズムを説明す
るための図である。
【図6】従来のリードフレーム構造の一例を説明する図
である。
【図7】従来のパッケージ構造の一例を説明する図であ
る。
【図8】従来のリードフレーム構造の他の例を説明する
図である。
【図9】従来のパッケージ構造の他の例を説明する図で
ある。
【図10】従来の課題を説明する図である。
【符号の説明】
1 ダイパッド 1a 凹凸 2 インナーリード
6 半導体素子 7 ダイボンド材 8 モールド樹脂

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子を搭載するためのダイパッド
    と、このダイパッドの周囲に配列されたインナーリード
    とを備えたリードフレームにおいて、 前記ダイパッド及び前記インナーリードのうち、少なく
    とも前記ダイパッドの表裏面に微小な凹凸を形成してな
    ることを特徴とするリードフレーム。
  2. 【請求項2】 ダイパッド上に搭載された半導体素子
    と、この半導体素子に電気的に接続されたインナーリー
    ドと、前記ダイパッド、前記インナーリード及び前記半
    導体素子を一体的に封止するモールド樹脂とを備えた半
    導体パッケージにおいて、 前記ダイパッド及び前記インナーリードのうち、少なく
    とも前記ダイパッドの表裏面に微小な凹凸を形成してな
    ることを特徴とする半導体パッケージ。
  3. 【請求項3】 リードフレームの形状加工によって形成
    されたダイパッド及びインナーリードのうち、少なくと
    も前記ダイパッドに粗面処理を施し、 その後、前記ダイパッドに半導体素子を搭載するととも
    に、前記ダイパッド、前記インナーリード及び前記半導
    体素子をモールド樹脂にて一体的に封止することを特徴
    とする半導体パッケージの製造方法。
JP8323678A 1996-12-04 1996-12-04 リードフレーム、半導体パッケージ及び半導体パッケージの製造方法 Pending JPH10163401A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8323678A JPH10163401A (ja) 1996-12-04 1996-12-04 リードフレーム、半導体パッケージ及び半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8323678A JPH10163401A (ja) 1996-12-04 1996-12-04 リードフレーム、半導体パッケージ及び半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JPH10163401A true JPH10163401A (ja) 1998-06-19

Family

ID=18157391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8323678A Pending JPH10163401A (ja) 1996-12-04 1996-12-04 リードフレーム、半導体パッケージ及び半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JPH10163401A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083917A (ja) * 2000-06-28 2002-03-22 Noge Denki Kogyo:Kk 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
US6630728B2 (en) 1998-06-24 2003-10-07 Amkor Technology, Inc. Plastic integrated circuit package and leadframe for making the package
US8691632B1 (en) 2002-11-08 2014-04-08 Amkor Technology, Inc. Wafer level package and fabrication method
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
JP2016076730A (ja) * 2016-01-05 2016-05-12 ルネサスエレクトロニクス株式会社 半導体装置
US9362210B2 (en) 2000-04-27 2016-06-07 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9717146B2 (en) 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same
JP2019016724A (ja) * 2017-07-10 2019-01-31 パナソニックIpマネジメント株式会社 電子機器モジュール

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224676B1 (en) 1998-06-24 2015-12-29 Amkor Technology, Inc. Integrated circuit package and method of making the same
US8853836B1 (en) 1998-06-24 2014-10-07 Amkor Technology, Inc. Integrated circuit package and method of making the same
US8963301B1 (en) 1998-06-24 2015-02-24 Amkor Technology, Inc. Integrated circuit package and method of making the same
US6630728B2 (en) 1998-06-24 2003-10-07 Amkor Technology, Inc. Plastic integrated circuit package and leadframe for making the package
US9362210B2 (en) 2000-04-27 2016-06-07 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP2002083917A (ja) * 2000-06-28 2002-03-22 Noge Denki Kogyo:Kk 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
US8691632B1 (en) 2002-11-08 2014-04-08 Amkor Technology, Inc. Wafer level package and fabrication method
US9406645B1 (en) 2002-11-08 2016-08-02 Amkor Technology, Inc. Wafer level package and fabrication method
US8952522B1 (en) 2002-11-08 2015-02-10 Amkor Technology, Inc. Wafer level package and fabrication method
US10665567B1 (en) 2002-11-08 2020-05-26 Amkor Technology, Inc. Wafer level package and fabrication method
US9054117B1 (en) 2002-11-08 2015-06-09 Amkor Technology, Inc. Wafer level package and fabrication method
US9871015B1 (en) 2002-11-08 2018-01-16 Amkor Technology, Inc. Wafer level package and fabrication method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US10546833B2 (en) 2009-12-07 2020-01-28 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9431323B1 (en) 2011-11-29 2016-08-30 Amkor Technology, Inc. Conductive pad on protruding through electrode
US11043458B2 (en) 2011-11-29 2021-06-22 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing an electronic device comprising a conductive pad on a protruding-through electrode
US9947623B1 (en) 2011-11-29 2018-04-17 Amkor Technology, Inc. Semiconductor device comprising a conductive pad on a protruding-through electrode
US10410967B1 (en) 2011-11-29 2019-09-10 Amkor Technology, Inc. Electronic device comprising a conductive pad on a protruding-through electrode
US10014240B1 (en) 2012-03-29 2018-07-03 Amkor Technology, Inc. Embedded component package and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9717146B2 (en) 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same
US10582617B2 (en) 2012-05-22 2020-03-03 Intersil Americas LLC Method of fabricating a circuit module
JP2016076730A (ja) * 2016-01-05 2016-05-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2019016724A (ja) * 2017-07-10 2019-01-31 パナソニックIpマネジメント株式会社 電子機器モジュール

Similar Documents

Publication Publication Date Title
US4942452A (en) Lead frame and semiconductor device
JP3681008B2 (ja) フラグレス半導体装置およびその製造方法
JPH10163401A (ja) リードフレーム、半導体パッケージ及び半導体パッケージの製造方法
JPH11260985A (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
JPH1084057A (ja) メタルキャリヤフレームを用いたbga半導体パッケージの製造方法及びそのbga半導体パッケージ
JP3744927B2 (ja) カプセル化電子部品、特に集積回路の製造方法
JP2000003988A (ja) リードフレームおよび半導体装置
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JP2000114426A (ja) 片面樹脂封止型半導体装置
JPH02246359A (ja) 半導体装置
JP2002368165A (ja) 樹脂封止型半導体装置
JP3682468B2 (ja) 半導体集積回路装置
JPS60120543A (ja) 半導体装置およびそれに用いるリ−ドフレ−ム
JPH05144865A (ja) 半導体装置の製造方法と製造装置
JP3976311B2 (ja) リードフレームの製造方法
JPH09172126A (ja) 樹脂封止型半導体装置およびその製造方法
JP3229816B2 (ja) 樹脂封止型半導体装置の製造方法
JPH10284648A (ja) 半導体装置
JP2002134654A (ja) 樹脂封止型半導体装置及びその製造方法
JP3642545B2 (ja) 樹脂封止型半導体装置
JP3918303B2 (ja) 半導体パッケージ
JP2582682B2 (ja) リードフレームおよびその製造方法
JP3007891B1 (ja) 半導体中空パッケ―ジ及びその製造方法
JP2675077B2 (ja) 半導体装置用リードフレーム
JPH10289973A (ja) リードフレームの表面処理方法