JPH0787456B2 - 自己ル−チング交換機 - Google Patents
自己ル−チング交換機Info
- Publication number
- JPH0787456B2 JPH0787456B2 JP13234987A JP13234987A JPH0787456B2 JP H0787456 B2 JPH0787456 B2 JP H0787456B2 JP 13234987 A JP13234987 A JP 13234987A JP 13234987 A JP13234987 A JP 13234987A JP H0787456 B2 JPH0787456 B2 JP H0787456B2
- Authority
- JP
- Japan
- Prior art keywords
- routing
- information
- self
- test data
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔概要〕 本願は、入力情報に付加された制御情報に基づき多段構
成の各自己ルーチン（Self Routing）モジュールで自律
的に入力情報をスイッチングしてそのルーチング制御情
報により指示された出側端子へ送出する自己ルーチング
交換機において、試験要求に従い試験データを発生し入
力情報に通話路の試験データを挿入して通話路を通過さ
せ、試験データを回収することによって障害識別を容易
に行うようにしたものである。
成の各自己ルーチン（Self Routing）モジュールで自律
的に入力情報をスイッチングしてそのルーチング制御情
報により指示された出側端子へ送出する自己ルーチング
交換機において、試験要求に従い試験データを発生し入
力情報に通話路の試験データを挿入して通話路を通過さ
せ、試験データを回収することによって障害識別を容易
に行うようにしたものである。
本発明は、自己ルーチング交換機に関し、特に高速パケ
ットの交換に好適な自己ルーチング交換機の試験に関す
るものである。
ットの交換に好適な自己ルーチング交換機の試験に関す
るものである。
電話交換（回線交換）では、一旦通話路が設定される
と、その呼の通話終了までその通話路は保持される。
と、その呼の通話終了までその通話路は保持される。
多重伝送の場合は各呼（チャネル）が高速で切り替えら
れるが、各呼のフレーム上の位置は一定であるから、単
純な逐次切り替えでよい。
れるが、各呼のフレーム上の位置は一定であるから、単
純な逐次切り替えでよい。
これに対してパケット交換では各パケットはそれぞれ行
き先を持っており、時系列で見た各パケットの行き先は
バラバラであるから、上記の両方式は採用できず、一旦
プロセッサがそのメモリに取り込み、出線へ分配すると
いう方式（メモリ蓄積交換）が採られている。
き先を持っており、時系列で見た各パケットの行き先は
バラバラであるから、上記の両方式は採用できず、一旦
プロセッサがそのメモリに取り込み、出線へ分配すると
いう方式（メモリ蓄積交換）が採られている。
しかし、このメモリ蓄積交換方式は時間を要するので高
速交換が要求される場合は適当でない。
速交換が要求される場合は適当でない。
自己ルーチング交換機は、特に高速パケット交換のよう
に、パケット毎に異なる出線へ高速にスイッチングする
場合に、そして通話路を外部から集中的にソフトフェア
で制御することが望ましくない場合に適している。自己
ルーチング交換機では、識別番号としての各呼のバーチ
ャルコール番号（VCN）とその出線の番号の対応表を作
り、そのバーチャルコール番号の呼が到着すると、その
対応表を参照して出線番号を知り、その呼を出線へ送り
出すという方法でパケット交換を行うものである。
に、パケット毎に異なる出線へ高速にスイッチングする
場合に、そして通話路を外部から集中的にソフトフェア
で制御することが望ましくない場合に適している。自己
ルーチング交換機では、識別番号としての各呼のバーチ
ャルコール番号（VCN）とその出線の番号の対応表を作
り、そのバーチャルコール番号の呼が到着すると、その
対応表を参照して出線番号を知り、その呼を出線へ送り
出すという方法でパケット交換を行うものである。
このような自己ルーチング交換機では、入力情報が正確
に通話路を伝わって行くかどうかを試験できる必要があ
る。
に通話路を伝わって行くかどうかを試験できる必要があ
る。
第７図は上述した従来の自己ルーチング交換機の一例を
示すもので、これはルーチング情報により該当する出方
路側へ接続されるｎ×ｍ（１段目）、ｋ×ｙ（２段
目）、ｚ×ｇ（３段目）単位の自己ルーチングモジュー
ルSRMijを図示の如く結線して構成している。このモジ
ュールSRMはパケットスイッチとして機能するものであ
る。
示すもので、これはルーチング情報により該当する出方
路側へ接続されるｎ×ｍ（１段目）、ｋ×ｙ（２段
目）、ｚ×ｇ（３段目）単位の自己ルーチングモジュー
ルSRMijを図示の如く結線して構成している。このモジ
ュールSRMはパケットスイッチとして機能するものであ
る。
データ転送に先立ち端末装置（図示せず）から呼が生起
し、呼設定を行う場合、その呼設定のための制御パケッ
トをシグナリングチャネルを介して信号制御部SGCが受
信し、その制御チャネルに割り付けられたバーチャルコ
ール番号（VCN）を基に交換機の出側の新しいバーチャ
ルコール番号を割り付けるとともに通話路内のルーチン
グ情報を割り付ける。そして、プロセッサCPUは、これ
らの情報を当該端末装置に接続されたコンバータCNV内
の変換テーブルに設定する。
し、呼設定を行う場合、その呼設定のための制御パケッ
トをシグナリングチャネルを介して信号制御部SGCが受
信し、その制御チャネルに割り付けられたバーチャルコ
ール番号（VCN）を基に交換機の出側の新しいバーチャ
ルコール番号を割り付けるとともに通話路内のルーチン
グ情報を割り付ける。そして、プロセッサCPUは、これ
らの情報を当該端末装置に接続されたコンバータCNV内
の変換テーブルに設定する。
コンバータCNVでは、データチャネルからの入力データ
のヘッダ情報（VCN）を基に、第８図に示すように、入
側のデータパケット情報のヘッダＡから変換テーブルを
検索し、新しい出側ヘッダＢ及びルーチング情報「5,3,
7」をパケット情報の前に付加して送出する。
のヘッダ情報（VCN）を基に、第８図に示すように、入
側のデータパケット情報のヘッダＡから変換テーブルを
検索し、新しい出側ヘッダＢ及びルーチング情報「5,3,
7」をパケット情報の前に付加して送出する。
交換機全体としては第９図に示すように、その情報を受
けて、まず１段目の自己ルーチングモジュールSRMでは
情報「５」に基づき出線「５」を選択して出力する。２
段目では情報「３」に基づき出線「３」を選択し、３段
目では情報「７」に基づき出線「７」を選択して出力す
る。この間、ルーチング情報は自己ルーチングモジュー
ルSRMを通過する毎に１つづつ落とされて行く。
けて、まず１段目の自己ルーチングモジュールSRMでは
情報「５」に基づき出線「５」を選択して出力する。２
段目では情報「３」に基づき出線「３」を選択し、３段
目では情報「７」に基づき出線「７」を選択して出力す
る。この間、ルーチング情報は自己ルーチングモジュー
ルSRMを通過する毎に１つづつ落とされて行く。
自己ルーチングモジュールSRMの各々の具体的な構成は
第10図に示されており、ROTはルーチングヘッド情報に
より該当するキュー（Queue）バッファとしてのFIFOメ
モリＭ（これはモジュールの出線に対応して設けられて
いる）のいずれかを選択してデータを格納するためのセ
レクタであり、FIFOメモリＭはデータが格納されると制
御器CTLに対して転送要求信号を送る。制御器CTLはこの
転送要求を判定してセレクタSELに選択されているいず
れかのFIFOメモリＭを選択する。
第10図に示されており、ROTはルーチングヘッド情報に
より該当するキュー（Queue）バッファとしてのFIFOメ
モリＭ（これはモジュールの出線に対応して設けられて
いる）のいずれかを選択してデータを格納するためのセ
レクタであり、FIFOメモリＭはデータが格納されると制
御器CTLに対して転送要求信号を送る。制御器CTLはこの
転送要求を判定してセレクタSELに選択されているいず
れかのFIFOメモリＭを選択する。
制御器CTLの一例が第11図に示されており、FIFOメモリ
Ｍからの転送要求（＊１、＊２、…＊ｎ−１、＊ｎ）を
一つづつずらして各セレクタ（SEL）10に入力し、カウ
ンタ11からの指令値に基づいて固定優先回路12及びエン
コーダ13を介して加算器（ADD）14に送る。加算器14で
は、カウンタ11の先の指令値とエンコーダ13の出力が示
す転送要求番号（＊１、＊２、…＊ｎ−１、＊ｎ）を加
算して当該FIFOメモリの番号を発生し第８図のセレクタ
SELに送る。このセレクタSELへの指令値はコントローラ
（CNT）15へ戻されて当該転送要求のあったFIFOメモリ
Ｍに対して転送OK信号を出力する。そして、転送が終了
した信号をそのFIFOメモリＭから受けると、今度はカウ
ンタ11のカウント値をアップするための信号をカウンタ
11へ送る。
Ｍからの転送要求（＊１、＊２、…＊ｎ−１、＊ｎ）を
一つづつずらして各セレクタ（SEL）10に入力し、カウ
ンタ11からの指令値に基づいて固定優先回路12及びエン
コーダ13を介して加算器（ADD）14に送る。加算器14で
は、カウンタ11の先の指令値とエンコーダ13の出力が示
す転送要求番号（＊１、＊２、…＊ｎ−１、＊ｎ）を加
算して当該FIFOメモリの番号を発生し第８図のセレクタ
SELに送る。このセレクタSELへの指令値はコントローラ
（CNT）15へ戻されて当該転送要求のあったFIFOメモリ
Ｍに対して転送OK信号を出力する。そして、転送が終了
した信号をそのFIFOメモリＭから受けると、今度はカウ
ンタ11のカウント値をアップするための信号をカウンタ
11へ送る。
これにより、セレクタ10の選択信号は例えば“1"だけア
ップされる。
ップされる。
この場合、２つ以上の転送要求が重なったときには、固
定優先回路12が所定の優先順位（例えば図示の上から
順）で転送要求信号をエンコーダ13へ送る。
定優先回路12が所定の優先順位（例えば図示の上から
順）で転送要求信号をエンコーダ13へ送る。
このようにして、複数の自己ルーチングモジュールSRM
は自律的にスイッチングしてデータパケットを流す。
は自律的にスイッチングしてデータパケットを流す。
上記の従来の自己ルーチング交換機では、自己ルーチン
グモジュールSRM及び通話路を試験する必要が生じた
時、通常のデータ転送を邪魔せずに、試験される通話路
を設定することができないという問題点があった。
グモジュールSRM及び通話路を試験する必要が生じた
時、通常のデータ転送を邪魔せずに、試験される通話路
を設定することができないという問題点があった。
従って、本発明の目的は、通常のデータ転送を邪魔せず
に、必要に応じて通話路の試験が容易にできる自己ルー
チング交換機を実現することにある。
に、必要に応じて通話路の試験が容易にできる自己ルー
チング交換機を実現することにある。
〔問題点を解決するための手段〕 第１図は上記の目的を達成するための本発明に係る自己
ルーチング交換機の概念図を示し、１は制御手段、CNV
は制御手段１への呼制御情報に基づき入力情報にルーチ
ング情報を付加するコンバータ、SRM1I〜SRM3jはコンバ
ータCNVからの入力情報及びルーチング情報を入力する
多段構成の自己ルーチングモジュールであり、このモジ
ュールSRM1I〜SRM3jで自律的にスイッチングしてルーチ
ング情報により指示された出側端子へ入力情報を送出し
ている。
ルーチング交換機の概念図を示し、１は制御手段、CNV
は制御手段１への呼制御情報に基づき入力情報にルーチ
ング情報を付加するコンバータ、SRM1I〜SRM3jはコンバ
ータCNVからの入力情報及びルーチング情報を入力する
多段構成の自己ルーチングモジュールであり、このモジ
ュールSRM1I〜SRM3jで自律的にスイッチングしてルーチ
ング情報により指示された出側端子へ入力情報を送出し
ている。
そして、本発明の場合、制御手段１への試験要求信号に
基づきルーチング情報と初段の自己ルーチングモジュー
ル情報を含む固定通話路情報とから成り該入力情報と同
じブロック長の試験データを発生する試験モジュール２
を設け、コンバータCNVがその入力情報の空き時にその
試験データを転送させるとともに、最終段の自己ルーチ
ングモジュールからの試験データを制御手段１に戻すよ
うに構成している。
基づきルーチング情報と初段の自己ルーチングモジュー
ル情報を含む固定通話路情報とから成り該入力情報と同
じブロック長の試験データを発生する試験モジュール２
を設け、コンバータCNVがその入力情報の空き時にその
試験データを転送させるとともに、最終段の自己ルーチ
ングモジュールからの試験データを制御手段１に戻すよ
うに構成している。
第１図に示した本発明の自己ルーチング交換機では、制
御手段１に呼制御情報が端末装置から与えられ制御手段
１はこれに基づきコンバータCNVにおいて交換機への入
力情報にルーチング情報を付加して自己ルーチングモジ
ュールSRM1I〜SRM3jへ送る。各自己ルーチングモジュー
ルは入力されたルーチング情報により各出線を選択しル
ーチング情報を削除しながらデータ転送を行う。
御手段１に呼制御情報が端末装置から与えられ制御手段
１はこれに基づきコンバータCNVにおいて交換機への入
力情報にルーチング情報を付加して自己ルーチングモジ
ュールSRM1I〜SRM3jへ送る。各自己ルーチングモジュー
ルは入力されたルーチング情報により各出線を選択しル
ーチング情報を削除しながらデータ転送を行う。
一方、制御手段１は試験要求信号を受けると、試験モジ
ュール２へ試験データの生成を指示する。制御手段１
は、出線情報としてのルーチング情報と初段の自己ルー
チングモジュール情報を含む固定通話路情報から成る試
験データを試験モジュール２から受け取ると、初段の自
己ルーチングモジュール情報から該当するコンバータCN
Vへ試験データを転送する。コンバータCNVは入力情報の
転送の邪魔にならないように入力情報が空きの時に同じ
ブロック長の試験データを挿入する。この後はルーチン
グ情報に従って各段の自己ルーチングモジュールが選択
され、最終段の自己ルーチングモジュールが試験データ
を検出して制御手段１に試験データを戻す。制御手段１
に戻る試験データはルーチング情報が落とされて固定の
通話路情報だけが残るので、この通話路情報を幾つか組
み合わせることにより通話路の障害識別を行うことがで
きる。
ュール２へ試験データの生成を指示する。制御手段１
は、出線情報としてのルーチング情報と初段の自己ルー
チングモジュール情報を含む固定通話路情報から成る試
験データを試験モジュール２から受け取ると、初段の自
己ルーチングモジュール情報から該当するコンバータCN
Vへ試験データを転送する。コンバータCNVは入力情報の
転送の邪魔にならないように入力情報が空きの時に同じ
ブロック長の試験データを挿入する。この後はルーチン
グ情報に従って各段の自己ルーチングモジュールが選択
され、最終段の自己ルーチングモジュールが試験データ
を検出して制御手段１に試験データを戻す。制御手段１
に戻る試験データはルーチング情報が落とされて固定の
通話路情報だけが残るので、この通話路情報を幾つか組
み合わせることにより通話路の障害識別を行うことがで
きる。
以下、本願発明に係る自己ルーチング交換機の実施例を
説明する。
説明する。
第２図は第１図に示した本発明の自己ルーチング交換機
の一実施例を示しており、この実施例では、初段と最終
段の自己ルーチングモジュールSRMが二重化されてお
り、初段の二重化に合わせてコンバータCVNも二重化さ
れている。これらの二重化された自己ルーチングモジュ
ールは制御手段としてのプロセッサCPUによっていずれ
か一方が能動的になるように選択される。
の一実施例を示しており、この実施例では、初段と最終
段の自己ルーチングモジュールSRMが二重化されてお
り、初段の二重化に合わせてコンバータCVNも二重化さ
れている。これらの二重化された自己ルーチングモジュ
ールは制御手段としてのプロセッサCPUによっていずれ
か一方が能動的になるように選択される。
第３図には、試験要求によって制御手段１が試験モジュ
ール２から得る試験データの一例が示されており、この
試験データはルーチング情報〜と通話路情報、
、、とで構成されており、ルーチング情報は１
段目の自己ルーチングモジュールSRMの出線番号１〜
ｍ、ルーチング情報は２段目の自己ルーチングモジュ
ールSRMの出線番号１〜ｙをそれぞれ示し、これらのル
ーチング情報、は通常のルーチング情報である。ま
た、ルーチング情報は試験データであることを示す識
別子（例えば全ビットが“1"の情報）で構成されてい
る。
ール２から得る試験データの一例が示されており、この
試験データはルーチング情報〜と通話路情報、
、、とで構成されており、ルーチング情報は１
段目の自己ルーチングモジュールSRMの出線番号１〜
ｍ、ルーチング情報は２段目の自己ルーチングモジュ
ールSRMの出線番号１〜ｙをそれぞれ示し、これらのル
ーチング情報、は通常のルーチング情報である。ま
た、ルーチング情報は試験データであることを示す識
別子（例えば全ビットが“1"の情報）で構成されてい
る。
通話路情報は情報内容が変わらない固定のものであり、
ルーチング情報と同じ情報、の他に１段目の自己ル
ーチングモジュールSRMの入線番号を示すルーチング情
報と、１段目の自己ルーチングモジュールSRM自体の
番号を示すルーチング情報と、で構成されている。
尚、ルーチング情報は二重化された全ての１段目の自
己ルーチングモジュールSRMについて番号が付与されて
おり、１つのモジュールSRMを選択できるようになって
いる。
ルーチング情報と同じ情報、の他に１段目の自己ル
ーチングモジュールSRMの入線番号を示すルーチング情
報と、１段目の自己ルーチングモジュールSRM自体の
番号を示すルーチング情報と、で構成されている。
尚、ルーチング情報は二重化された全ての１段目の自
己ルーチングモジュールSRMについて番号が付与されて
おり、１つのモジュールSRMを選択できるようになって
いる。
次に、この実施例の動作を第４図に示したデータの流れ
図を参照して説明する。
図を参照して説明する。
まず、プロセッサCPUは通常の呼制御情報とは別に試験
要求信号を例えば保守コンソール（図示せず）から受け
ると、これを試験モジュール２に伝える。試験モジュー
ル２には試験データを生成するためのプログラムが格納
されており、この試験要求信号がどの通話路に対するも
のであるかに依って試験モジュール２は対応した試験デ
ータを生成する。
要求信号を例えば保守コンソール（図示せず）から受け
ると、これを試験モジュール２に伝える。試験モジュー
ル２には試験データを生成するためのプログラムが格納
されており、この試験要求信号がどの通話路に対するも
のであるかに依って試験モジュール２は対応した試験デ
ータを生成する。
第４図の例では、試験データは「８」「１」「Ｆ」
「８」「１」「１」「１」となっており、この試験デー
タはコンバータCNVで通常の入力データと競合制御され
る。
「８」「１」「１」「１」となっており、この試験デー
タはコンバータCNVで通常の入力データと競合制御され
る。
データが固定長の場合の競合制御の様子が第５図に示さ
れており、通常データはブロック（固定長）単位で転送
されており、転送データがない場合には該ブロックのヘ
ッダに空き表示ｘが表示されている。コンバータCNVで
は試験データを受信すると、空きデータブロックの位置
に試験データを挿入する。従って、通常データのブロッ
ク長と試験データのブロック長とが同じである必要があ
る。
れており、通常データはブロック（固定長）単位で転送
されており、転送データがない場合には該ブロックのヘ
ッダに空き表示ｘが表示されている。コンバータCNVで
は試験データを受信すると、空きデータブロックの位置
に試験データを挿入する。従って、通常データのブロッ
ク長と試験データのブロック長とが同じである必要があ
る。
このようにして競合制御を受けて通常データに挿入され
た試験データは、１段目の自己ルーチングモジュールSR
Mのうち１番目のモジュールSRMの入線番号「１」から入
力され、出線番号「８」から出力される。従って、２段
目の自己ルーチングモジュールSRMは「８」番目のモジ
ュールSRMの入線番号「１」が選択される。この２段目
のモジュールSRMに入力される時は、通常のルーチング
情報と同様にルーチング情報の「８」が落とされる。
そして、この２段目のモジュールSRMからはルーチング
情報により出線番号「１」を経て３段目、即ち最終段
のモジュールSRMにルーチング情報及びが落とされ
た形で１番目のモジュールSRMの入線番号「８」に入力
される。
た試験データは、１段目の自己ルーチングモジュールSR
Mのうち１番目のモジュールSRMの入線番号「１」から入
力され、出線番号「８」から出力される。従って、２段
目の自己ルーチングモジュールSRMは「８」番目のモジ
ュールSRMの入線番号「１」が選択される。この２段目
のモジュールSRMに入力される時は、通常のルーチング
情報と同様にルーチング情報の「８」が落とされる。
そして、この２段目のモジュールSRMからはルーチング
情報により出線番号「１」を経て３段目、即ち最終段
のモジュールSRMにルーチング情報及びが落とされ
た形で１番目のモジュールSRMの入線番号「８」に入力
される。
一方、通常のデータは図示のようにルーチング情報がコ
ンバータCNVで付加されて最終段の１番目のモジュールS
RMの出線番号「８」から出力される。
ンバータCNVで付加されて最終段の１番目のモジュールS
RMの出線番号「８」から出力される。
この最終段のモジュールSRMの構成が第６図に示されて
おり、この図と第10図に示したモジュールSRM（これは
第２図及び第４図では１段目及び２段目のモジュールSR
Mに使用される）との違いは、セレクタROTに所定の符号
が入力されたときには、そのデータをプロセッサCPUに
戻すようになっている点であり、この例では、全ビット
が“1"の試験データ識別子を入力したときセレクタROT
がこれを検出して残りの通話路情報「８」「１」「１」
「１」のみをプロセッサCPUに戻している。
おり、この図と第10図に示したモジュールSRM（これは
第２図及び第４図では１段目及び２段目のモジュールSR
Mに使用される）との違いは、セレクタROTに所定の符号
が入力されたときには、そのデータをプロセッサCPUに
戻すようになっている点であり、この例では、全ビット
が“1"の試験データ識別子を入力したときセレクタROT
がこれを検出して残りの通話路情報「８」「１」「１」
「１」のみをプロセッサCPUに戻している。
プロセッサCPUは戻って来た通話路情報はその通話路が
正常であることを示しているが、通話路情報が戻って来
ない場合には、通話路の一部が障害状態にある可能性が
あり、戻って来る通話路情報との組み合わせにより障害
箇所を特定することができる。
正常であることを示しているが、通話路情報が戻って来
ない場合には、通話路の一部が障害状態にある可能性が
あり、戻って来る通話路情報との組み合わせにより障害
箇所を特定することができる。
また、送出した試験データの通話路情報の組み合わせで
は障害箇所が特定できない場合には、別の組み合わせ、
例えば二重化されている初段又は最終段のモジュールSR
Mを切り替えることにより障害箇所を特定することがで
きる。
は障害箇所が特定できない場合には、別の組み合わせ、
例えば二重化されている初段又は最終段のモジュールSR
Mを切り替えることにより障害箇所を特定することがで
きる。
以上のように、本発明の自己ルーチング交換機によれ
ば、通常のデータに同じブロック長の試験データを挿入
し、この試験データ中の固定通話路情報を発生源に戻す
ことにより通話路の障害識別を行うように構成したの
で、通常のトラヒックへの影響なしに必要に応じて容易
に通話路の状況を試験することができる。
ば、通常のデータに同じブロック長の試験データを挿入
し、この試験データ中の固定通話路情報を発生源に戻す
ことにより通話路の障害識別を行うように構成したの
で、通常のトラヒックへの影響なしに必要に応じて容易
に通話路の状況を試験することができる。
第１図は本発明に係る自己ルーチング交換機の原理ブロ
ック図、 第２図は本発明による自己ルーチング交換機の一実施例
を示す図、 第３図は本発明に用いられる試験データの一例を示す
図、 第４図は本発明の実施例動作を説明するための図、 第５図は本発明に用いられるコンバータCNVでのデータ
多重化を説明するための図、 第６図は本発明に用いられる最終段自己ルーチングモジ
ュールSRMの構成例を示す図、 第７図は従来の自己ルーチング交換機の構成を示すブロ
ック図、 第８図は第７図に示すコンバータの動作原理を示す図、 第９図は自己ルーチング交換機の一般的な動作原理を示
す図、 第10図は従来例に用いられる自己ルーチングモジュール
の構成例を示すブロック図、 第11図は第10図で用いられる制御器CTLの構成を示す
図、である。 第１図及び第２図において、１は制御手段、２は試験モ
ジュール、CNVはコンバータ、SRMは自己ルーチングモジ
ュール、CPUはプロセッサ、である。 尚、図中、同一符号は同一又は相当部分を示す。
ック図、 第２図は本発明による自己ルーチング交換機の一実施例
を示す図、 第３図は本発明に用いられる試験データの一例を示す
図、 第４図は本発明の実施例動作を説明するための図、 第５図は本発明に用いられるコンバータCNVでのデータ
多重化を説明するための図、 第６図は本発明に用いられる最終段自己ルーチングモジ
ュールSRMの構成例を示す図、 第７図は従来の自己ルーチング交換機の構成を示すブロ
ック図、 第８図は第７図に示すコンバータの動作原理を示す図、 第９図は自己ルーチング交換機の一般的な動作原理を示
す図、 第10図は従来例に用いられる自己ルーチングモジュール
の構成例を示すブロック図、 第11図は第10図で用いられる制御器CTLの構成を示す
図、である。 第１図及び第２図において、１は制御手段、２は試験モ
ジュール、CNVはコンバータ、SRMは自己ルーチングモジ
ュール、CPUはプロセッサ、である。 尚、図中、同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩渕 英介 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 福井 敏正 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特表 昭59−501849（ＪＰ，Ａ)
Claims (3)
- 【請求項１】制御手段（１）への呼制御情報に基づき入
力情報にコンバータ（CNV）でルーチング情報を付加し
多段構成の各自己ルーチングモジュール（SRMij）で自
律的にスイッチングして該ルーチング情報により指示さ
れた出側端子へ送出する自己ルーチング交換機におい
て、 前記制御手段（１）への試験要求信号に基づき該ルーチ
ング情報と初段の自己ルーチングモジュール情報を含む
固定通話路情報とから成り該入力情報と同じブロック長
の試験データを発生する試験モジュール（２）を設け、
前記コンバータ（CNV）が該入力情報の空き時に該試験
データを転送させるとともに、最終段の自己ルーチング
モジュールからの前記試験データを前記制御手段（１）
に戻すことを特徴とする自己ルーチング交換機。 - 【請求項２】前記初段及び最終段の自己ルーチングモジ
ュールが少なくとも２重化され、切り替え可能になって
いる特許請求の範囲第１項に記載の自己ルーチング交換
機。 - 【請求項３】前記試験データのルーチング情報が、試験
データ識別子を含み、前記最終段の自己ルーチングモジ
ュールが前記試験データ識別子を検出した時、該試験デ
ータの固定通話路情報を前記制御手段（１）に淀す特許
請求の範囲第１項に記載の自己ルーチング交換機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13234987A JPH0787456B2 (ja) | 1987-05-28 | 1987-05-28 | 自己ル−チング交換機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13234987A JPH0787456B2 (ja) | 1987-05-28 | 1987-05-28 | 自己ル−チング交換機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63296537A JPS63296537A (ja) | 1988-12-02 |
| JPH0787456B2 true JPH0787456B2 (ja) | 1995-09-20 |
Family
ID=15079275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13234987A Expired - Lifetime JPH0787456B2 (ja) | 1987-05-28 | 1987-05-28 | 自己ル−チング交換機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787456B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2845460B2 (ja) * | 1988-10-24 | 1999-01-13 | 株式会社東芝 | セルスイッチ |
| JP2910770B2 (ja) * | 1989-03-20 | 1999-06-23 | 富士通株式会社 | 自己ルーチング交換システム及び自己ルーチング交換システムの現用／予備切替え方法 |
| JP2824483B2 (ja) * | 1991-03-20 | 1998-11-11 | 富士通株式会社 | Ａｔｍ交換機におけるスイッチ診断方式 |
| JP2671699B2 (ja) * | 1991-11-15 | 1997-10-29 | 三菱電機株式会社 | セル交換装置 |
| JPH06188918A (ja) * | 1992-12-22 | 1994-07-08 | Nec Corp | パケット交換機 |
| JP2639345B2 (ja) * | 1994-06-15 | 1997-08-13 | 日本電気株式会社 | Ａｔｍスイッチ試験装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4512011A (en) * | 1982-11-01 | 1985-04-16 | At&T Bell Laboratories | Duplicated network arrays and control facilities for packet switching |
-
1987
- 1987-05-28 JP JP13234987A patent/JPH0787456B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63296537A (ja) | 1988-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7756013B2 (en) | Packet switching system and method | |
| US5394398A (en) | Method and circuit arrangement for the transmission of message cells within an ATM network | |
| US5072440A (en) | Self-routing switching system having dual self-routing switch module network structure | |
| EP0245996B1 (en) | Method of and switch for switching information | |
| JPH07202942A (ja) | パケット交換機 | |
| USRE34305E (en) | Switching system and method of construction thereof | |
| JP2935528B2 (ja) | 供給線路へ伝送された情報パケットをパケット交換装置を介して転送する方法および回路装置 | |
| US4491945A (en) | Fast packet switch | |
| EP0195589B1 (en) | Switching system for transmission of data | |
| JPH06197130A (ja) | 高速パケット交換装置およびデータパケットの経路指定方法 | |
| US4907220A (en) | Process for the establishment of virtual connections passing through switching matrices of a multi-stage switching system | |
| US5398235A (en) | Cell exchanging apparatus | |
| JP2629568B2 (ja) | Ａｔｍセル交換方式 | |
| JPH0787456B2 (ja) | 自己ル−チング交換機 | |
| JP2910770B2 (ja) | 自己ルーチング交換システム及び自己ルーチング交換システムの現用／予備切替え方法 | |
| US6553035B1 (en) | Apparatus and method for queuing data | |
| JP2760343B2 (ja) | Ａｔｍセル化回路 | |
| JP3204996B2 (ja) | 非同期時分割多重伝送装置およびスイッチ素子 | |
| GB2300086A (en) | Switching arrangement | |
| JP2610859B2 (ja) | 自己ルーチング交換機 | |
| JP2754612B2 (ja) | パケット交換機 | |
| JP3391297B2 (ja) | パケット通信システム及びそのルーチング経路切替え方法 | |
| JP2755402B2 (ja) | 自己ルーチング交換システムおよび非同期転送モード交換システム | |
| JP2575220B2 (ja) | セル交換装置 | |
| JPH0629970A (ja) | データ転送方式 |