JPH0787220B2 - Ｐｇａ用基板の製造方法 - Google Patents
Ｐｇａ用基板の製造方法Info
- Publication number
- JPH0787220B2 JPH0787220B2 JP12748986A JP12748986A JPH0787220B2 JP H0787220 B2 JPH0787220 B2 JP H0787220B2 JP 12748986 A JP12748986 A JP 12748986A JP 12748986 A JP12748986 A JP 12748986A JP H0787220 B2 JPH0787220 B2 JP H0787220B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulator
- metal substrate
- pga
- lead pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、主にLSI、超LSI等のような高集積度素子のパ
ッケージングに用いられるPGA（ピン・グリッド・アレ
イ）用基板の製造方法に関する。
ッケージングに用いられるPGA（ピン・グリッド・アレ
イ）用基板の製造方法に関する。
［従来の技術］ 従来LSI、超LSI等の高集積度の回路素子を直接マウント
搭載できる基板材料にはガラスエポキシ、ポリイミド等
の有機材料やセラミック材料がある。これらの材料は電
気絶縁性に優れ、かつ量産性があるため、PGA用基板、
多層配線基板、ハイブリッドIC基板等に多用されてき
た。
搭載できる基板材料にはガラスエポキシ、ポリイミド等
の有機材料やセラミック材料がある。これらの材料は電
気絶縁性に優れ、かつ量産性があるため、PGA用基板、
多層配線基板、ハイブリッドIC基板等に多用されてき
た。
しかし、近年、ICの高集積化がさらに進み、また一つの
基板上に複数個の素子を搭載するマルチチップ型IC等の
計画もあり、従来の上記材料では十分にICの信頼性を確
保できない状況となった。
基板上に複数個の素子を搭載するマルチチップ型IC等の
計画もあり、従来の上記材料では十分にICの信頼性を確
保できない状況となった。
ところで、高集積度素子を搭載する基板には、（１）高
熱放散性、（２）熱膨張係数の整合性、（３）高周波特
性の３つが要求される。
熱放散性、（２）熱膨張係数の整合性、（３）高周波特
性の３つが要求される。
このうち特に高熱放散性と熱膨張係数の整合性は信頼性
の確保に関係する重要な要件であるが、前記従来の材料
はデバイス設計者の要求を完全に満たし得ない。それは
搭載素子の発熱量がデバイスの熱放散速度よりも大きい
ために、デバイス内部の温度が上昇し、シリコン素子と
基板材料の熱膨張係数の差による歪応力がシリコン素子
に付加されるためである。
の確保に関係する重要な要件であるが、前記従来の材料
はデバイス設計者の要求を完全に満たし得ない。それは
搭載素子の発熱量がデバイスの熱放散速度よりも大きい
ために、デバイス内部の温度が上昇し、シリコン素子と
基板材料の熱膨張係数の差による歪応力がシリコン素子
に付加されるためである。
このような高集積度化、高密度実装化の方向に対応し
て、最近基板材料への金属の応用が注目されている。す
なわち、これは金属本来の持つ高い熱放散性を利用しよ
うとするものであり、銅合金の単板等を基板材料とし
て、この基板に樹脂を被覆する等の電気絶縁処理を施す
ものである。
て、最近基板材料への金属の応用が注目されている。す
なわち、これは金属本来の持つ高い熱放散性を利用しよ
うとするものであり、銅合金の単板等を基板材料とし
て、この基板に樹脂を被覆する等の電気絶縁処理を施す
ものである。
現在のところ、このような金属製基板によるPGA用基板
は、次のような方法により製造されている。
は、次のような方法により製造されている。
第６図を参照して説明すると、金属製基板３′に対し
100〜300本程度のリードピンを挿入するための多数の穴
８′をドリル加工または打ち抜き加工等にて穿設する。
100〜300本程度のリードピンを挿入するための多数の穴
８′をドリル加工または打ち抜き加工等にて穿設する。
金属製基板３′の片面または両面に樹脂等の絶縁材料
２′をコーティングする。このとき、第６図に示すよう
に、前記の工程で穿設した各穴８′は絶縁材料２′で
埋っている。
２′をコーティングする。このとき、第６図に示すよう
に、前記の工程で穿設した各穴８′は絶縁材料２′で
埋っている。
絶縁処理がなされたPGA用基板１′上に銅箔を貼着
し、フォトエッチング等により所望の形状の配線パター
ン10′を形成する。
し、フォトエッチング等により所望の形状の配線パター
ン10′を形成する。
第７図に示すように、絶縁材料２′により穴埋めされ
た前記各穴８′に、穴８′の径より小径のリードピン挿
入孔18をドリル加工または打ち抜き加工により穿設す
る。なお、２度の穴明け工程（およびの工程）を経
てリードピン挿入孔を設ける理由は、絶縁材料２′をコ
ーティングした金属製基板３′に１度の工程で穴明けを
行うと、金属製基板３′と絶縁材料２′の硬度の相違等
から精密な穴明け加工が困難となるからである。
た前記各穴８′に、穴８′の径より小径のリードピン挿
入孔18をドリル加工または打ち抜き加工により穿設す
る。なお、２度の穴明け工程（およびの工程）を経
てリードピン挿入孔を設ける理由は、絶縁材料２′をコ
ーティングした金属製基板３′に１度の工程で穴明けを
行うと、金属製基板３′と絶縁材料２′の硬度の相違等
から精密な穴明け加工が困難となるからである。
前記の工程で穿設した各リードピン挿入孔18にリー
ドピン12を圧入し、配線パターン10′と各リードピン12
とを半田付け等により電気的に接続する。
ドピン12を圧入し、配線パターン10′と各リードピン12
とを半田付け等により電気的に接続する。
しかしながら、このようなPGA用基板の製造方法には次
のような欠点がある。
のような欠点がある。
即ち、前記の工程で穿設されるリードピン挿入孔18
は、穴８′に対し適正な位置、即ち穴８′の中心位置に
正確に設けられねばならないが、絶縁材料２′の上から
金属製基板３′に設けられた穴８′の位置を自動的に検
索し、その中心に正確に位置合せをすることは、サイズ
の小さい穴８′にとって非常に困難である。このよう
に、穴８′に対するリードピン挿入孔18の穴明け位置が
ずれると、場合によっては金属製基板３′の一部がリー
ドピン挿入孔18の内面に露出することがあり、挿入した
リードピンと接触して絶縁不良を生じ、PGAデバイスの
信頼性を著しく損うこととなる。
は、穴８′に対し適正な位置、即ち穴８′の中心位置に
正確に設けられねばならないが、絶縁材料２′の上から
金属製基板３′に設けられた穴８′の位置を自動的に検
索し、その中心に正確に位置合せをすることは、サイズ
の小さい穴８′にとって非常に困難である。このよう
に、穴８′に対するリードピン挿入孔18の穴明け位置が
ずれると、場合によっては金属製基板３′の一部がリー
ドピン挿入孔18の内面に露出することがあり、挿入した
リードピンと接触して絶縁不良を生じ、PGAデバイスの
信頼性を著しく損うこととなる。
また、２度の穴明け作業という複雑な工程に加えて、上
記理由により穴明け位置の精密な位置合せ作業が必要と
なり、PGAデバイス組立の作業性が、悪いという欠点も
ある。
記理由により穴明け位置の精密な位置合せ作業が必要と
なり、PGAデバイス組立の作業性が、悪いという欠点も
ある。
［発明が解決しようとする問題点］ 本発明の目的は、上述した従来技術の欠点を解消し、金
属製基板とリードピンとの絶縁を確実にして、PGAデバ
イスの信頼性を向上するとともに、デバイスの組立の作
業性を向上することができるPGA用基板の製造方法を提
供することにある。
属製基板とリードピンとの絶縁を確実にして、PGAデバ
イスの信頼性を向上するとともに、デバイスの組立の作
業性を向上することができるPGA用基板の製造方法を提
供することにある。
［発明の構成］ このような目的を達成するために、本発明者は、鋭意研
究の結果、所定位置に多数の穴が形成された金属製基板
と、該穴に対応する凸状部材が形成された絶縁体とを別
個に製造し、これらを合体させて一体化するというPGA
用基板の製造方法を見い出し本発明に至った。
究の結果、所定位置に多数の穴が形成された金属製基板
と、該穴に対応する凸状部材が形成された絶縁体とを別
個に製造し、これらを合体させて一体化するというPGA
用基板の製造方法を見い出し本発明に至った。
即ち、本発明は絶縁体本体と、該絶縁体本体の中央部付
近に形成されたデバイスホールと、前記絶縁体本体に所
定の配置で立設され、内部にリードピンが貫通する少な
くとも１つのリードピン貫通孔を有する凸状部材とを有
してなる絶縁体、及び、前記絶縁体の前記各凸状部材に
対応する穴が設けられた金属製基板、を用意し、前記絶
縁体の各凸状部材を前記金属製基板の対応する穴に嵌入
して前記絶縁体と前記金属製基板とを一体化することを
特徴とするPGA用基板の製造方法を提供するものであ
る。
近に形成されたデバイスホールと、前記絶縁体本体に所
定の配置で立設され、内部にリードピンが貫通する少な
くとも１つのリードピン貫通孔を有する凸状部材とを有
してなる絶縁体、及び、前記絶縁体の前記各凸状部材に
対応する穴が設けられた金属製基板、を用意し、前記絶
縁体の各凸状部材を前記金属製基板の対応する穴に嵌入
して前記絶縁体と前記金属製基板とを一体化することを
特徴とするPGA用基板の製造方法を提供するものであ
る。
以下、本発明のPGA用基板の製造方法を添付図面に示す
好適実施例について詳細に説明する。
好適実施例について詳細に説明する。
第１図は、本発明の方法により製造されるPGA用基板１
の分解斜視図である。同図中に示される絶縁体２および
金属製基板３の構成についてそれぞれ説明する。
の分解斜視図である。同図中に示される絶縁体２および
金属製基板３の構成についてそれぞれ説明する。
＜絶縁体＞ 絶縁体２は、中央部付近にデバイスホール５が形成され
た絶縁体本体４と、この絶縁体本体４に所定の配置で立
設された多数の凸状部材（筒状体）６で構成されてい
る。
た絶縁体本体４と、この絶縁体本体４に所定の配置で立
設された多数の凸状部材（筒状体）６で構成されてい
る。
絶縁体本体４の中央部付近には、半導体集積回路素子
（IC素子、LSI素子、超LIS素子等がある）16（第５図参
照）をマウントするためのデバイスホール５が開孔され
ている。
（IC素子、LSI素子、超LIS素子等がある）16（第５図参
照）をマウントするためのデバイスホール５が開孔され
ている。
絶縁体本体４の裏面（後述する金属製基板３と接合する
側の面）には、多数の凸状部材、即ち好ましくは円筒の
筒状体６がデバイスホール５の周囲に所定の配置で立設
されている。
側の面）には、多数の凸状部材、即ち好ましくは円筒の
筒状体６がデバイスホール５の周囲に所定の配置で立設
されている。
各筒状体６には、リードピン12が貫通するリードピン貫
通孔７が形成されている。
通孔７が形成されている。
なお、凸状部材は筒状体６に限らず、内部に少なくとも
１つのリードピン貫通孔を有するものであれば、いかな
るものでもよい。例えば、リードピン３本分を一体化し
たような形状の凸状部材に３つのリードピン貫通孔が一
単位として形成されているものでもよい。
１つのリードピン貫通孔を有するものであれば、いかな
るものでもよい。例えば、リードピン３本分を一体化し
たような形状の凸状部材に３つのリードピン貫通孔が一
単位として形成されているものでもよい。
また、第３図に示すように、筒状体６の高さＨと金属製
基板３の厚さＴとの関係は、絶縁不良防止のために、Ｈ
≧Ｔとするのが好ましい。
基板３の厚さＴとの関係は、絶縁不良防止のために、Ｈ
≧Ｔとするのが好ましい。
なお、絶縁体本体４の表面（金属製基板３と接合しない
側の面）には、後述する方法にて所定の配線パターン10
が形成される。
側の面）には、後述する方法にて所定の配線パターン10
が形成される。
本発明では、このような絶縁体２と各筒状体６を一体的
に形成するのが好ましく、その構成材料としては、電気
絶縁性を有する材料であればいかなるものでもよい。例
えばICモールド用のエポキシ系樹脂、耐熱電線用のテフ
ロン系樹脂、フィルムキャリア用のポリイミド系樹脂
や、ガラス材料、あるいは未焼成アルミナ（グリーンシ
ート）等のセラミックス材料を挙げることができる。
に形成するのが好ましく、その構成材料としては、電気
絶縁性を有する材料であればいかなるものでもよい。例
えばICモールド用のエポキシ系樹脂、耐熱電線用のテフ
ロン系樹脂、フィルムキャリア用のポリイミド系樹脂
や、ガラス材料、あるいは未焼成アルミナ（グリーンシ
ート）等のセラミックス材料を挙げることができる。
特に、上記例示の材料のうちでも、安価でしかも電気絶
縁性が高く、耐熱性に優れる材料であるテフロンを用い
るのが好ましい。
縁性が高く、耐熱性に優れる材料であるテフロンを用い
るのが好ましい。
＜金属製基板＞ PGA用基板に要求される性能の１つに熱放散性がある
が、金属性基板を用いることにより高い熱放散性を確保
することができる。
が、金属性基板を用いることにより高い熱放散性を確保
することができる。
第１図に示すように、本発明における金属製基板３は、
前述した絶縁体２の各筒状体６の形状および形成位置に
対応するような穴８が形成されている。
前述した絶縁体２の各筒状体６の形状および形成位置に
対応するような穴８が形成されている。
また、金属製基板３の中央部付近は、半導体集積回路素
子16を搭載する搭載部９となるため、穴８は形成されて
いない。
子16を搭載する搭載部９となるため、穴８は形成されて
いない。
このような金属製基板３は、PGA基板に適するものであ
ればいかなる金属材料で構成されていてもよく、例えば
銅、銅系合金、鉄、鉄系合金、アルミニウム、アルミニ
ウム合金、モリブデン、タングステン等を挙げることが
できる。その中でも、金属製基板３は銅系合金、特にCA
C−92銅合金（Cu−９％Ni−2.5％Sn合金）または、Fe−
Ni合金、特に52アロイ（Fe−52％Ni合金）で構成されて
いるのがよい。その理由は、52アロイは熱膨張係数が搭
載する半導体集積回路素子（シリコン）の値に近く、CA
C−92銅合金は特に熱放散性に優れているからである。
ればいかなる金属材料で構成されていてもよく、例えば
銅、銅系合金、鉄、鉄系合金、アルミニウム、アルミニ
ウム合金、モリブデン、タングステン等を挙げることが
できる。その中でも、金属製基板３は銅系合金、特にCA
C−92銅合金（Cu−９％Ni−2.5％Sn合金）または、Fe−
Ni合金、特に52アロイ（Fe−52％Ni合金）で構成されて
いるのがよい。その理由は、52アロイは熱膨張係数が搭
載する半導体集積回路素子（シリコン）の値に近く、CA
C−92銅合金は特に熱放散性に優れているからである。
また、金属製基板３は上記単一金属に限らず、異種金属
を複合積層した材料で構成してもよい。すなわち、この
ような複合積層材料では複合する各金属の利点（例えば
強度、熱放散性、熱膨張率等）を併有することができる
とともに、各金属の構成比率を変えることにより必要な
条件に対応した性質の材料を容易に製造しうるからであ
る。
を複合積層した材料で構成してもよい。すなわち、この
ような複合積層材料では複合する各金属の利点（例えば
強度、熱放散性、熱膨張率等）を併有することができる
とともに、各金属の構成比率を変えることにより必要な
条件に対応した性質の材料を容易に製造しうるからであ
る。
複合積層材料の代表例としては、クラッド材（異種金属
を金属学的に接着一体化した材料）を挙げることがで
き、特に本発明では、熱放散性に優れかつ導電性に優れ
ている銅／インバー／銅なる３層構造のクラッド材を用
いるのは好ましい。ここでインバーとはFe−約36.5％Ni
合金のことをいい熱膨張係数が低いという特性を有す
る。
を金属学的に接着一体化した材料）を挙げることがで
き、特に本発明では、熱放散性に優れかつ導電性に優れ
ている銅／インバー／銅なる３層構造のクラッド材を用
いるのは好ましい。ここでインバーとはFe−約36.5％Ni
合金のことをいい熱膨張係数が低いという特性を有す
る。
本発明のPGA用基板１は、上述した構成の絶縁体２と金
属製基板３を一体化することにより製造される。即ち、
第４図に示すように、金属製基板３の各穴８に、これと
対応する絶縁体本体４の各筒状体６を嵌入して、絶縁体
本体４と金属製基板３を一体化する。
属製基板３を一体化することにより製造される。即ち、
第４図に示すように、金属製基板３の各穴８に、これと
対応する絶縁体本体４の各筒状体６を嵌入して、絶縁体
本体４と金属製基板３を一体化する。
なお、絶縁体本体４と金属製基板３の一体化に際して
は、接合強度を増すために、それらの接合面に接着剤等
を介在させ、接着を行ってもよい。
は、接合強度を増すために、それらの接合面に接着剤等
を介在させ、接着を行ってもよい。
次に、本発明のPGA用基板１の製造方法および本発明のP
AG用基板１を用いたデバイスの組立方法の一例を説明す
る。
AG用基板１を用いたデバイスの組立方法の一例を説明す
る。
第１図に示すようなリードピン貫通孔７を持った筒状
体６を有する絶縁体２を一体成形により製造する。その
方法は、例えば、上記例示した樹脂をモールド成形法に
より成形加工することにより行う。
体６を有する絶縁体２を一体成形により製造する。その
方法は、例えば、上記例示した樹脂をモールド成形法に
より成形加工することにより行う。
上記で製造した絶縁体２の表面に配線パターンと逆
のパターンのフォトレジスト層を形成し、銅めっきをし
て、第２図に示すように所望の配線パターン10を形成す
るとともにリードピン貫通孔７の内面にスルーホール銅
めっき11を形成する。なお、このの工程は、下記の
工程の後に行ってもよい。
のパターンのフォトレジスト層を形成し、銅めっきをし
て、第２図に示すように所望の配線パターン10を形成す
るとともにリードピン貫通孔７の内面にスルーホール銅
めっき11を形成する。なお、このの工程は、下記の
工程の後に行ってもよい。
打ち抜き加工等により所定の穴８が穿設された金属製
基板３を製造し、その各穴８に対応する絶縁体本体４の
各筒状体６を嵌入して、絶縁体本体４と金属製基板３を
一体化する。このとき、絶縁体本体４と金属製基板３の
接合面に接着剤を塗布し、両者を接着してもよい。
基板３を製造し、その各穴８に対応する絶縁体本体４の
各筒状体６を嵌入して、絶縁体本体４と金属製基板３を
一体化する。このとき、絶縁体本体４と金属製基板３の
接合面に接着剤を塗布し、両者を接着してもよい。
上記で製造したPGA用基板１の各リードピン貫通孔
７に自動ピン打込み装置等を用いてリードピン12を挿入
（圧入）する。
７に自動ピン打込み装置等を用いてリードピン12を挿入
（圧入）する。
次いで第３図に示すように、リードピン12と配線パター
ン10との電気的接続を完全にするために、例えばソルダ
ーレシスト法によりピン頭部13の周囲を半田14により半
田付けしてリードピン12を固着する。この状態で第４図
に示すようなPGA用基板１が完成する。
ン10との電気的接続を完全にするために、例えばソルダ
ーレシスト法によりピン頭部13の周囲を半田14により半
田付けしてリードピン12を固着する。この状態で第４図
に示すようなPGA用基板１が完成する。
第５図に示すように、デバイスホール５内の金属製基
板３の搭載部９に電気めっき法により金めっキ層15を形
成し、半導体集積回路素子16をAu−Si共晶付けして固定
する。
板３の搭載部９に電気めっき法により金めっキ層15を形
成し、半導体集積回路素子16をAu−Si共晶付けして固定
する。
その後、半導体集積回路素子16上の各電極と絶縁体本体
４に形成された対応する配線10とをワイヤ17によりワイ
ヤボンディングする。これによりPGAのデバイスが完成
する。
４に形成された対応する配線10とをワイヤ17によりワイ
ヤボンディングする。これによりPGAのデバイスが完成
する。
［発明の効果］ 従来では、金属製基板および絶縁材料への２度の穴明け
作業によってリードピンの挿入孔を形成していたため、
精密な位置合せが困難なことから金属製基板に穿設され
た穴と、絶縁材料に穿設された孔との位置にずれを生じ
易く、リードピン挿入孔内部に金属製基板が露出して絶
縁不良を生じることがあったが、本発明のPGA用基板の
製造方法によれば予めリードピン貫通孔が形成された凸
状部材を有する絶縁体を用いるので、上記従来技術のPG
A用基板のような穴明けの位置ずれによる絶縁不良を生
じることがなく、PGAのデバイスの信頼性が向上する。
作業によってリードピンの挿入孔を形成していたため、
精密な位置合せが困難なことから金属製基板に穿設され
た穴と、絶縁材料に穿設された孔との位置にずれを生じ
易く、リードピン挿入孔内部に金属製基板が露出して絶
縁不良を生じることがあったが、本発明のPGA用基板の
製造方法によれば予めリードピン貫通孔が形成された凸
状部材を有する絶縁体を用いるので、上記従来技術のPG
A用基板のような穴明けの位置ずれによる絶縁不良を生
じることがなく、PGAのデバイスの信頼性が向上する。
また、本発明のPGA用基板の製造方法は、従来のように
２度の穴明け工程を経て製造されるのとは異なり、各々
別個に製造された絶縁体と金属製基板とを合体させて製
造するので、製造工程が少なく、しかもリードピン挿入
孔の穴明けのための精密な位置合せ作業を必要としない
ため、PGAデバイスの組立の作業性が向上する。
２度の穴明け工程を経て製造されるのとは異なり、各々
別個に製造された絶縁体と金属製基板とを合体させて製
造するので、製造工程が少なく、しかもリードピン挿入
孔の穴明けのための精密な位置合せ作業を必要としない
ため、PGAデバイスの組立の作業性が向上する。
第１図は、本発明に係るPGA用基板の分解斜視図であ
る。 第２図は、本発明に用いる絶縁体の凸状部材（筒状体）
形成部分の部分断面斜視図である。 第３図は、本発明に係るPGA用基板に所定の配線および
リードピンを挿入した状態を示す部分断面側面図であ
る。 第４図は、発明に係るPGA用基板に所定の配線およびリ
ードピンを挿入した状態を示す斜視図である。 第５図は、発明に係るPGA用基板に半導体集積回路素子
を搭載した状態を示す部分断面側面図である。 第６図および第７図は金属製基板を用いた従来のPGA用
基板の製造工程を示す部分断面側面図である。 部号の説明 １、１′:PGA用基板、 2:絶縁体、 ２′：絶縁材料、 ３、３′：金属製基板、 4:絶縁体本体、 5:デバイスホール、 6:筒状体、 7:リードピン貫通孔、 ８、８′：穴、 9:搭載部、 10、10′：配線パターン、 11:スルーホール銅めっき、 12:リードピン、 13:ピン頭部、 14:半田、 15:金めっき層、 16:半導体集積回路素子、 17:ワイヤ、 18:リードピン挿入孔。
る。 第２図は、本発明に用いる絶縁体の凸状部材（筒状体）
形成部分の部分断面斜視図である。 第３図は、本発明に係るPGA用基板に所定の配線および
リードピンを挿入した状態を示す部分断面側面図であ
る。 第４図は、発明に係るPGA用基板に所定の配線およびリ
ードピンを挿入した状態を示す斜視図である。 第５図は、発明に係るPGA用基板に半導体集積回路素子
を搭載した状態を示す部分断面側面図である。 第６図および第７図は金属製基板を用いた従来のPGA用
基板の製造工程を示す部分断面側面図である。 部号の説明 １、１′:PGA用基板、 2:絶縁体、 ２′：絶縁材料、 ３、３′：金属製基板、 4:絶縁体本体、 5:デバイスホール、 6:筒状体、 7:リードピン貫通孔、 ８、８′：穴、 9:搭載部、 10、10′：配線パターン、 11:スルーホール銅めっき、 12:リードピン、 13:ピン頭部、 14:半田、 15:金めっき層、 16:半導体集積回路素子、 17:ワイヤ、 18:リードピン挿入孔。
Claims (3)
- 【請求項１】絶縁体本体と、該絶縁体本体の中央部付近
に形成されたデバイスホールと、前記絶縁体本体に所定
の配置で立設され、内部にリードピンが貫通する少なく
とも１つのリードピン貫通孔を有する凸状部材とを有し
てなる絶縁体、及び、前記絶縁体の前記各凸状部材に対
応する穴が設けられた金属製基板、を用意し、前記絶縁
体の各凸状部材を前記金属製基板の対応する穴に嵌入し
て前記絶縁体と前記金属製基板とを一体化することを特
徴とするPGA用基板の製造方法。 - 【請求項２】前記凸状部材は、筒状体である特許請求の
範囲第１項に記載のPGA用基板の製造方法。 - 【請求項３】前記金属製基板は、複合積層材料で構成さ
れている特許請求の範囲第１項または第２項に記載のPG
A用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12748986A JPH0787220B2 (ja) | 1986-06-02 | 1986-06-02 | Ｐｇａ用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12748986A JPH0787220B2 (ja) | 1986-06-02 | 1986-06-02 | Ｐｇａ用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62283647A JPS62283647A (ja) | 1987-12-09 |
| JPH0787220B2 true JPH0787220B2 (ja) | 1995-09-20 |
Family
ID=14961214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12748986A Expired - Fee Related JPH0787220B2 (ja) | 1986-06-02 | 1986-06-02 | Ｐｇａ用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787220B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3735455A1 (de) * | 1987-03-18 | 1988-09-29 | Telefonbau & Normalzeit Gmbh | Elektrische bauelemente |
| DE3817600C2 (de) * | 1987-05-26 | 1994-06-23 | Matsushita Electric Works Ltd | Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis |
| JPH01261848A (ja) * | 1988-04-13 | 1989-10-18 | Toshiba Corp | 半導体装置 |
| JPH0621248Y2 (ja) * | 1988-08-26 | 1994-06-01 | 東芝ケミカル株式会社 | ピングリッドアレイパッケージ用回路基板 |
| US9780510B2 (en) | 2014-09-26 | 2017-10-03 | Intel Corporation | Socket contact techniques and configurations |
-
1986
- 1986-06-02 JP JP12748986A patent/JPH0787220B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62283647A (ja) | 1987-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7911805B2 (en) | Multilayer wiring element having pin interface | |
| US5601678A (en) | Method for providing electrical interconnections between adjacent circuit board layers of a multi-layer circuit board | |
| US5081562A (en) | Circuit board with high heat dissipations characteristic | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US6262477B1 (en) | Ball grid array electronic package | |
| JP3849573B2 (ja) | 電子装置 | |
| EP1261028A2 (en) | Cooling arrangement for an electronic apparatus | |
| US4949225A (en) | Circuit board for mounting electronic components | |
| US6555763B1 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
| US6335076B1 (en) | Multi-layer wiring board and method for manufacturing the same | |
| US5099395A (en) | Circuit board for mounting electronic components | |
| JPH0787220B2 (ja) | Ｐｇａ用基板の製造方法 | |
| JP2003179316A (ja) | 放熱性に優れたプリント配線板の構造 | |
| JPS59194460A (ja) | 半導体装置 | |
| JP2006303338A (ja) | 多層回路基板とその製造方法 | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JP3112885B2 (ja) | 半導体部品実装モジュール | |
| JPH1117309A (ja) | 電子部品の接続機構、これを用いた電子回路基板、接続機構の製造方法 | |
| US11791254B2 (en) | Electrically power assembly with thick electrically conductive layers | |
| JP2000058995A (ja) | セラミック回路基板及び半導体モジュール | |
| JPS6025910Y2 (ja) | 半導体装置 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
| JPH06318649A (ja) | 半導体モジュール基板，及びそれを用いた半導体装置 | |
| JP2002353394A (ja) | ピン付き配線基板およびこれを用いた電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |