JP2023172544A - 高周波増幅器 - Google Patents
高周波増幅器 Download PDFInfo
- Publication number
- JP2023172544A JP2023172544A JP2022084436A JP2022084436A JP2023172544A JP 2023172544 A JP2023172544 A JP 2023172544A JP 2022084436 A JP2022084436 A JP 2022084436A JP 2022084436 A JP2022084436 A JP 2022084436A JP 2023172544 A JP2023172544 A JP 2023172544A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- high frequency
- transmission line
- frequency amplifier
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 149
- 238000010586 diagram Methods 0.000 description 32
- 230000003071 parasitic effect Effects 0.000 description 26
- 230000000052 comparative effect Effects 0.000 description 24
- 230000003068 static effect Effects 0.000 description 24
- 239000004020 conductor Substances 0.000 description 14
- 230000001939 inductive effect Effects 0.000 description 11
- 230000001965 increasing effect Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 108091011896 CSF1 Proteins 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 102100028123 Macrophage colony-stimulating factor 1 Human genes 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
【課題】マイクロ波帯およびミリ波帯における高利得かつ高出力な高周波増幅器を提供する。
【解決手段】高周波増幅器1において、ソース接地された第1のFET101は、高周波入力信号を増幅する。ゲート接地された第2のFET102は、第1のFET101にカスコード接続され、高周波出力信号を出力する。第1の伝送線路12aは、第1のFET101のドレイン端子と、第2のFET102のソース端子との間に接続される。第1のスタブ20a,20bは、第2のFET102のゲート端子に接続された第2の伝送線路21a,21bを有し、第2の伝送線路21a,21bに直列接続された第1の容量素子22a,22bを有するスタブ、または、オープンスタブである。
【選択図】図1
【解決手段】高周波増幅器1において、ソース接地された第1のFET101は、高周波入力信号を増幅する。ゲート接地された第2のFET102は、第1のFET101にカスコード接続され、高周波出力信号を出力する。第1の伝送線路12aは、第1のFET101のドレイン端子と、第2のFET102のソース端子との間に接続される。第1のスタブ20a,20bは、第2のFET102のゲート端子に接続された第2の伝送線路21a,21bを有し、第2の伝送線路21a,21bに直列接続された第1の容量素子22a,22bを有するスタブ、または、オープンスタブである。
【選択図】図1
Description
本開示は、マイクロ波帯およびミリ波帯におけるカスコード型の高周波増幅器に関する。
近年、第5世代の携帯電話ではマイクロ波帯とミリ波帯の周波数帯が使用され、第5世代以降の携帯電話の研究開発では100GHz超の周波数帯での開発が進んでいる。これに伴い、ミリ波帯デバイスには高利得化と高出力化が要求されている。高周波増幅器として、カスコード型の増幅器が知られている(たとえば、特許文献1参照)。
特許文献1の高周波増幅器では、マイクロ波帯およびミリ波帯において十分な利得と出力電力を得ることが困難である。
本開示の例示的な目的の一つは、マイクロ波帯およびミリ波帯における高利得かつ高出力な高周波増幅器を提供することにある。
上記課題を解決するために、本開示のある態様の高周波増幅器は、高周波入力信号を増幅する、ソース接地された第1のFETと、第1のFETにカスコード接続され、高周波出力信号を出力する、ゲート接地された第2のFETと、第1のFETのドレイン端子と第2のFETのソース端子との間に接続された第1の伝送線路と、第2のFETのゲート端子に接続された第2の伝送線路を有する第1のスタブであって、第2の伝送線路に直列接続された第1の容量素子を有するスタブ、または、オープンスタブである、第1のスタブと、を備える。
なお、以上の構成要素の任意の組み合わせや、本開示の構成要素や表現を方法、システムなどの間で相互に置換したものもまた、本開示の態様として有効である。
本開示によれば、マイクロ波帯およびミリ波帯における高利得かつ高出力な高周波増幅器を提供できる。
本発明者らは、高周波増幅器について研究し、以下の知見を得た。図17(a)は、第1比較例の高周波増幅器1Xの回路図であり、図17(b)は、高周波増幅器1Xの実装例を示す図である。第1比較例の高周波増幅器1Xは、特許文献1に記載の技術に基づく。
高周波増幅器1Xは、ソース接地の第1のトランジスタTr1と、第1のトランジスタTr1とカスコード回路を構成するゲート接地の第2のトランジスタTr2とを備える。第2のトランジスタTr2のゲートと接地間に、誘導素子L21と容量素子C21から構成される直列共振回路と、抵抗素子R21とが直列接続される。第2のトランジスタTr2のゲートと接地間に抵抗素子R22も接続される。第1のトランジスタTr1のゲートと第2のトランジスタTr2のドレインとの間に、抵抗素子R24と容量素子C23の直列回路で構成されるフィードバック回路が接続される。
ここで、誘導素子L21、容量素子C21の定数は、高周波増幅器1Xの使用周波数帯域の高周波側の周波数fhにおいて直列共振条件となるように設定される。抵抗素子R21の値は、前段と後段の段間インピーダンスの変化が小さくなるように、以下の式(1)に示すように、第2のトランジスタTr2のゲートが仮想接地される抵抗素子R22の値以下になるように設定される。
1/gm<R21≦R22<30/gm 式(1)
1/gm<R21≦R22<30/gm 式(1)
一例として、第2のトランジスタTr2がゲート幅1.6mmのGaN FETであり、1/gm≒3Ωの場合、3Ω<R21≦R22<90Ωが望ましいとされる。
実際の素子の配線においては、図17(b)に示すように、第1のトランジスタTr1と第2のトランジスタTr2は、基板1000上に配置され、各素子にワイヤで接続される。
本発明者らは、上記の高周波増幅器1Xには以下の課題があることを認識した。
高周波増幅器1Xの構成において、一般的なマイクロ波トランジスタを用いた場合、周波数帯が0.1GHz~1GHz程度の周波数帯では、第1および第2のトランジスタTr1,Tr2の利得に十分な余裕があり、最大単方向電力利得でも30dB以上あるため、抵抗素子R21,R22を入れることが歪の改善には有益である。
高周波増幅器1Xの構成において、一般的なマイクロ波トランジスタを用いた場合、周波数帯が0.1GHz~1GHz程度の周波数帯では、第1および第2のトランジスタTr1,Tr2の利得に十分な余裕があり、最大単方向電力利得でも30dB以上あるため、抵抗素子R21,R22を入れることが歪の改善には有益である。
しかしながら、周波数帯10GHz以上のマイクロ波帯およびミリ波帯では、第1および第2のトランジスタTr1,Tr2の利得には余裕がなく、単方向電力利得で十数dB以下程度である。そのため、抵抗素子R21,R22として5Ωの抵抗を入れただけで利得と出力は1dB程度低下してしまい、高出力増幅器としてのカスコード回路の特徴を十分に活かすことができない。
また、図17(a)の回路図では、第1のトランジスタTr1と第2のトランジスタTr2は直結されるが、図17(b)の実装例では、これらは2本のワイヤ1010とワイヤ1011で接続され、これらのワイヤの寄生インダクタンスが入ってしまい、所望のインピーダンスからずれてくるため、特性の変動と低下の要因となる。さらに、第2のトランジスタTr2のゲート端子Gと直列共振回路の誘導素子L21はワイヤ1012で接続され、第2のトランジスタTr2のゲート端子Gと抵抗素子R22はワイヤ1013で接続されるため、これらのワイヤの寄生インダクタンスが入ってしまう。
周波数が1GHz以下程度では、ワイヤが波長に対して十分短い場合には、ワイヤ1010,1011,1012,1013の寄生インダクタンスの影響は無視できる。しかし、周波数が10GHz以上、とりわけ周波数が30GHz以上のミリ波帯では寄生インダクタンスを無視できない。とりわけ複数本の配線があると、配線自体のインピーダンスや配線間の相互影響等が生じ、当該配線の複素インピーダンスを含めたFETの特性を考慮およびコントロールして設計することが必要である。
本発明者は、これらの知見に基づいて研究を重ね、カスコード型の増幅器のソース接地のFETのドレインと、ゲート接地のFETのソースとを第1の伝送線路で接続し、ゲート接地のFETのゲートにスタブを接続することで、マイクロ波帯、ミリ波帯において増幅器の利得と出力電力を改善できることを見出した。スタブとして、オープンスタブ、または、直列接続された第2の伝送線路と容量素子から構成されたスタブを利用し、当該容量素子の一端が当該第2の伝送線路に接続され、当該容量素子の他端が接地される。実施の形態は、このような思索に基づいて案出されたもので、以下にその具体的な構成を説明する。
以下、図面を参照しながら、本開示を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。
(第1の実施の形態)
本実施の形態の高周波増幅器は、マイクロ波帯およびミリ波帯で動作する高出力増幅器であり、一例としてモノリシックマイクロ波集積回路(MMIC:Monolithic Microwave Integrated Circuit)で構成される形態で説明する。
本実施の形態の高周波増幅器は、マイクロ波帯およびミリ波帯で動作する高出力増幅器であり、一例としてモノリシックマイクロ波集積回路(MMIC:Monolithic Microwave Integrated Circuit)で構成される形態で説明する。
図1は、第1の実施の形態に係る高周波増幅器1を示す回路図である。図2は、図1の高周波増幅器1のレイアウト図である。図2では、高周波増幅器1がIC40として構成されている。図1と図2において、1:1に対応する回路素子に同じ符号を付している。
高周波増幅器1は、基本増幅器、即ち単位増幅器であることから、前段にはドライブ段を備えることが想定される。また、複数の高周波増幅器1が電力合成器で並列接続されてもよい。
[基本構成]
図1と図2に示すように、高周波増幅器1は、入力端子11a、出力端子11b、第1のFET101、第2のFET102、第1の伝送線路12a、複数の第1のスタブ20a,20b、第2のスタブ41a、入力整合回路13、ゲートバイアス回路15a、ドレインバイアス回路15b、出力整合回路14、および分圧回路38を備える。
図1と図2に示すように、高周波増幅器1は、入力端子11a、出力端子11b、第1のFET101、第2のFET102、第1の伝送線路12a、複数の第1のスタブ20a,20b、第2のスタブ41a、入力整合回路13、ゲートバイアス回路15a、ドレインバイアス回路15b、出力整合回路14、および分圧回路38を備える。
入力端子11aは、容量素子45と入力整合回路13を介して、ソース接地された第1のFET101のゲート端子に接続される。以下、容量素子は、例えばMIM(Metal - Insulator - Metal)容量である。入力端子11aは、図2の入出力用パッド導体33とグランドパッド導体34に対応する。入力整合回路13は、2つの入力側伝送線路37a,37a、スタブ線路35、および容量素子46を有する。第1のFET101のゲート端子には、ゲート電圧Vgを供給するゲートバイアス回路15aも接続される。ゲートバイアス回路15aは、ゲート電圧Vgが印加されるゲートバイアス用パッド導体39a(図2)、抵抗素子R3、容量素子46、およびλg/4線路であるバイアス線路36を有する。λgは半導体基板上の実効波長である。入力整合回路13とゲートバイアス回路15aは、公知の構成であるため、これ以上の説明は省略する。第1のFET101は、入力端子11aに入力された高周波入力信号を増幅し、第1の伝送線路12aを介して第2のFET102に供給する。第1の伝送線路12aは、第1のFET101のドレイン端子と、第2のFET102のソース端子との間に接続されている。
第2のFET102は、FET102aとFET102bで構成される。ゲート接地された第2のFET102は、第1のFET101にカスコード接続され、出力整合回路14、容量素子45、出力端子11bを介して高周波出力信号を出力する。出力端子11bは、図2の入出力用パッド導体33とグランドパッド導体34に対応する。出力整合回路14は、2つの出力側伝送線路37b,37b、スタブ線路35、および容量素子46を有する。第2のFET102のドレイン端子には、ドレイン電圧VDDを供給するドレインバイアス回路15bも接続される。ドレインバイアス回路15bは、ドレイン電圧VDDが印加されるドレインバイアス用パッド導体39b(図2)、容量素子46、およびバイアス線路36を有する。出力整合回路14とドレインバイアス回路15bは、公知の構成であるため、これ以上の説明は省略する。
分圧回路38は、第1の抵抗素子R1と第2の抵抗素子R2を有し、第2のFET102のドレイン端子の電圧を分圧し、分圧された電圧を第2のFET102のゲート端子に供給する。分圧回路38は、セルフバイアス抵抗分圧部とも呼べる。
ここで、図1に示す接地9は、図2のレイアウトにおいては、ビアホール30と、ビアホール30を取り囲む導体31によって、IC40の表面のパターンがIC40の裏面の接地導体(図示せず)に電気的に接続されることを表す。つまり、半導体表面の各素子のパターンと裏面の接地導体が接続されることを接地すると定義する。本実施の形態では、レイアウト配線が明確な、裏面に接地導体を備えるマイクロストリップ線路の構成で説明するが、FETや線路と同一面である表面に接地導体を備えたコプレーナ線路や、表面と裏面に接地導体を備えたグランドコプレーナ線路であってもよい。
図2に示すように、第1のFET101は、ゲート電極g1が2本以上あるマルチフィンガー構成のFETである。第2のFET102のFET102aとFET102bも、それぞれ、ゲート電極g2が2本以上あるマルチフィンガー構成のFETである。DCと高周波出力特性を大きくするために、トータルゲート幅、即ちゲート電極g1,g2の長さ×ゲートの本数は、極力大きい方が望ましいが、高周波特性とのトレードオフの関係がある。ミリ波帯のより高い周波数では、ゲート電極g1,g2の長さは短くする必要あり、かつ、ゲートの本数も少ない構成となる。
マルチフィンガーFETのレイアウト上の構成は、例えば、第1のFET101で説明すれば、ソース電極S1は2つ以上存在し、各ソース電極S1はエアブリッジ61sで接続される。また、ドレイン電極D1は複数のゲート電極g1間にあるため、レイアウト配置上、4本以上のゲート電極g1が存在する場合、複数のドレイン電極D1はゲート電極g1の外側で束ねられ、ドレイン端子62を構成する。なお、2本のゲート電極g1を有する場合、ドレイン電極D1は1つである。また、ドレイン電極D1と同様に、複数本のゲート電極g1は束ねられ、ゲート端子G1を構成する。
なお、FET102aとFET102bは、それぞれ、1本のゲート電極g2のFETであってもよい。
また、第1のFET101のゲート幅Wg1と、第2のFET102のゲート幅Wg2は、異なることが望ましい。Wg1<Wg2が好ましく、ゲート接地の第2のFET102での高周波電流id2と高周波電圧vd2がIV特性上の広い領域を専有できるようにゲート幅Wg2をゲート幅Wg1よりも広くしたほうが高出力特性を得ることができる。ただし、ゲート幅Wg2があまりにも大きくなると高周波特性が劣化してしまう。使用するFETのfmax特性によるが、一例として、fmax=100GHz~200GHzでは、60GHz以上のミリ波帯では以下の式(2)の関係になるように設定することが望ましい。
Wg1×2 ≦ Wg2 式(2)
Wg1×2 ≦ Wg2 式(2)
図2に示すように、第1のFET101のソース電極S1が接地され、ソース接地の第1のFET101(以下、CSFとも呼ぶ)が構成される。次段につながる第2のFET102は、ゲート接地のFET(以下、CGFとも呼ぶ)であり、第1のFET101のドレイン端子62は、1つの第1の伝送線路12aを介して第2のFET102のソース電極S2に接続される。第2のFET102は複数個のFETで構成され、FET102aとFET102bで構成される場合、ソース電極S2は、それぞれ2つ以上存在する。2つのFET102aとFET102bを並列させて、FET102aとFET102bのそれぞれのソース電極S2同士を中央で接続してソース電極SS2を構成し、ソース電極SS2を第1の伝送線路12aに接続する。FET102aとFET102bのそれぞれのドレイン電極D2はゲート電極g2の外側で束ねられ、ドレイン端子62を構成する。
また、FET102aとFET102bの複数のゲート電極g2は、第1の伝送線路12aを跨ぐエアブリッジ導体61gにより、1つのゲート端子G2に束ねられる。ゲート端子G2におけるエアブリッジ導体61gの一端に、第2の伝送線路21aと第1の容量素子22aが直列に接続され、第1の容量素子22aの他端はビアホール30と導体31で接地される。第2の伝送線路21aと第1の容量素子22aは第1のスタブ20aを構成する。同様に、エアブリッジ導体61gの他端に、第2の伝送線路21bと第1の容量素子22bが直列に接続され、第1の容量素子22bの他端は接地される。第2の伝送線路21bと第1の容量素子22bは第1のスタブ20bを構成する。
なお、ゲート端子G2の線路を構成し、第1の伝送線路12aをエアブリッジ導体で構成することにより、第1の伝送線路12aがゲート端子G2の線路を跨いでもよい。
第2の伝送線路21a,21bの幅、オープスタブやラジアルスタブで構成する場合、最大幅は、第1の伝送線路12aの幅および出力整合回路14の出力側伝送線路37bの幅より小さいほうが好ましい。理由は、第2の伝送線路21a,21bの面積や第1の容量素子22a,22bを制御しやすく寄生成分を低減できることに加え、線路損失が少し大きくても出力と利得への影響は軽微であり、回路自体が安定化しやすくなり、さらに小型化が可能となるためである。第1の伝送線路12aの幅は、出力側伝送線路37bの幅と等しくてよい。
[基本構成による効果]
以上のように、第1のFET101のドレイン端子62が、1つの第1の伝送線路12aにより、第2のFET102の複数のFET102a,102bのソース端子に接続される構成であるため、配線が簡易なだけでなく、第1の伝送線路12aの終端部に複数のFET102a,102bを対称に配置できる。そのため、第1の伝送線路12a自体の特性インピーダンスを第1の伝送線路12aの幅の広さでコントロールすることができ、加えて、複数のFET102a,102b内に生じる寄生伝送線路の影響を小さくすることができる。よって、高利得かつ高出力特性を得ることができる。加えて、第1の伝送線路12aの特性インピーダンスで高周波増幅器1の帯域幅も制御することが可能となる。第1の伝送線路12aの幅を広くして特性インピーダンスを低くすることによって、高周波増幅器1を広帯域化することも可能となる。逆に、第1の伝送線路12aの幅を狭くして特性インピーダンスを高インピーダンス化することによって、高周波増幅器1を狭帯域化することもできる。
以上のように、第1のFET101のドレイン端子62が、1つの第1の伝送線路12aにより、第2のFET102の複数のFET102a,102bのソース端子に接続される構成であるため、配線が簡易なだけでなく、第1の伝送線路12aの終端部に複数のFET102a,102bを対称に配置できる。そのため、第1の伝送線路12a自体の特性インピーダンスを第1の伝送線路12aの幅の広さでコントロールすることができ、加えて、複数のFET102a,102b内に生じる寄生伝送線路の影響を小さくすることができる。よって、高利得かつ高出力特性を得ることができる。加えて、第1の伝送線路12aの特性インピーダンスで高周波増幅器1の帯域幅も制御することが可能となる。第1の伝送線路12aの幅を広くして特性インピーダンスを低くすることによって、高周波増幅器1を広帯域化することも可能となる。逆に、第1の伝送線路12aの幅を狭くして特性インピーダンスを高インピーダンス化することによって、高周波増幅器1を狭帯域化することもできる。
また、複数の第1のスタブ20a,20b、即ち第2の伝送線路21a,21bおよび直列につながる第1の容量素子22a,22bは、高周波増幅器1の出力特性を決める素子であり、動負荷線の傾きと振幅の大きさを制御することができる。つまり、複数のFET102a,102bの複数のゲート電極g2は、1つのゲート端子G2に束ねられ、当該ゲート端子G2には、複数の第1のスタブ20a,20bが接続される。これにより、第2のFET102のゲート部に、完全短絡でなく、抵抗成分が小さく、かつ、適当なリアクタンス成分を与えることによって、第2のFET102の出力インピーダンスを大きくすることができ、出力振幅も大きくすることができるため、高出力特性を得ることができる。
これは、第1比較例のようにゲート接地部にLC共振器を構成して共振状態で使用する構成とは異なる。本実施の形態の構成の場合、共振状態で使用しても、出力インピーダンスを高くすることができず、動負荷線は立ってしまい、高出力特性は得られない。
本実施の形態において、第2のFET102のゲート部のリアクタンス成分は、動作周波数では、容量性または誘導性のいずれかで用いられる。60GHz以上の高周波で使用する場合、第2のFET102がマルチフィンガー構成の場合は、FET自体のゲート・ソース間容量が大きく、高周波利得と高周波出力特性を増大させるためには、この容量性を抑制することが必要であり、誘導性で用いられる。
つまり、動作周波数で、第2の伝送線路21a,21bと第1の容量素子22a,22bで誘導性素子が構成される。具体的には、第1の容量素子22a,22bは短絡容量とし、第2の伝送線路21a,21bの長さで誘導性スタブとして、ゲート端子G2には誘導性素子(インダクタ素子)が構成される。
また、第1のスタブ20aはゲート端子G2の一端に接続され、第1のスタブ20bはゲート端子G2の他端に接続され、2つの第1のスタブ20a,20bは、第2のFET102に対して対称に配置される。よって、回路動作のバランスを取ることができる。
[第1の伝送線路端のオープンスタブ構成]
さらに、第2のFET102の複数のFET102a,102bの少なくともいずれかのソース電極S2に第2のスタブ41aを接続してもよい。第2のスタブ41aは、第1の伝送線路12aに接続された第3の伝送線路42aを有する。本実施の形態では、第2のスタブ41aとして、容量性のオープンスタブがFET102bのソース電極S2に接続されている。オープンスタブを構成することにより、第2のFET102のもつ寄生成分を抑制し、後述する第1の伝送線路12aによるインピーダンス整合をとりやすくでき、高出力、高利得特性を得ることができる。
さらに、第2のFET102の複数のFET102a,102bの少なくともいずれかのソース電極S2に第2のスタブ41aを接続してもよい。第2のスタブ41aは、第1の伝送線路12aに接続された第3の伝送線路42aを有する。本実施の形態では、第2のスタブ41aとして、容量性のオープンスタブがFET102bのソース電極S2に接続されている。オープンスタブを構成することにより、第2のFET102のもつ寄生成分を抑制し、後述する第1の伝送線路12aによるインピーダンス整合をとりやすくでき、高出力、高利得特性を得ることができる。
なお、第2のスタブ41aとして、第2の容量素子(図示せず)でDC成分をカットした誘導性のスタブを用いてもよい。当該スタブの場合、第2のFET102のソース電極S2と接地との間に第3の伝送線路42aと第2の容量素子が直列接続され、第2の容量素子が接地側に配置される。加えて、第2のスタブ41aは、インピーダンス整合を取りやすくするための手段であることから、第1の伝送線路12a上のどの位置に配置してもよい。ソース電極S2に接続された第2のスタブ41aの構成は、第1の伝送線路12aの延長とみなすことができる。
[ZsとZgのインピーダンスマッチ]
図3(a)と(b)は、図1の高周波増幅器1の第1インピーダンスZsと第2インピーダンスZgを説明するための図である。第1の伝送線路12aの長さをLL1として、図3(a)は、起点となるLL1=0μmの場合を示し、図3(b)は、LL1=95μmの場合を示す。
図3(a)と(b)は、図1の高周波増幅器1の第1インピーダンスZsと第2インピーダンスZgを説明するための図である。第1の伝送線路12aの長さをLL1として、図3(a)は、起点となるLL1=0μmの場合を示し、図3(b)は、LL1=95μmの場合を示す。
高周波増幅器1の動作中心周波数である例えば65GHzにおいて、第2のFET102側の第1の伝送線路12aの端部から、第1のFET101のドレイン端子をみた第1インピーダンスZsが、同じ端部から第2のFET102のソース端子をみた第2インピーダンスZgの共役複素数となるときの第1インピーダンスZsの位相角を基準値とする。動作中心周波数において、第1の伝送線路12aの長さは、第1インピーダンスZsの位相角が基準値から±30度の範囲内、好ましくは±20度の範囲内になるように設定されている。
第1の伝送線路12aの長さLL1を調整することで、インピーダンスZsを変化させる。65GHzにおいて、第1インピーダンスZsが第2インピーダンスZgと実質的に共役整合となる位相角は、図3(b)に四角形で示される点の概ね+155度であり、この位相角は伝送線路の長さLL1=140μmに相当する。しかし、本実施の形態では、第1の伝送線路12aの長さLL1を共役整合点よりも少し短くして、図3(b)に「m9」として示される点の概ね+170度の位相角になるように、伝送線路の長さLL1=95μmに設定している。
つまり、Zs≒Zg*(*は共役複素数を表す)の関係の位相角になる第1の伝送線路12aの長さLL1に設定し、完全な整合を取ってしまうと、カスコード回路の高周波増幅器1は不安定状態や発振状態になる可能性がある。そのため、第1の伝送線路12aの長さLL1は、完全整合の位相角の状態から角度で±30度程度の範囲内の長さが好ましく、±20度程度の範囲内の長さがより好ましく、適宜、高周波増幅器1の安定係数をみながら調整するのが好ましい。
図3(b)に示すように、第1インピーダンスZsと第2インピーダンスZgをそれぞれ反射係数で表現すれば、次のようになる。反射係数の大きさをmagとし、角度をangleとする。
Zs→mag:0.93、angle:+170度
Zg→mag:0.91、angle:-152度
Zs→mag:0.93、angle:+170度
Zg→mag:0.91、angle:-152度
このように、1つの第1の伝送線路12aを備えることによって、高周波設計ツールにより、第1の伝送線路12aの終端部から、第1のFET101のドレイン端子と第2のFET102のソース端子のそれぞれをみたインピーダンスを求めることが容易である。そのため、設計自体が容易になるのみならず、第1のFET101を見た第1インピーダンスZsと第2のFET102を見た第2インピーダンスZgが共役整合となる位相角θ付近となる第1の伝送線路12aの長さLL1とすることによって、完全な整合から少しずれた状態である準整合状態を保ったまま、第1のFET101と第2のFET102を接続することが可能となり、高利得の接続が可能となる。
[コントロールバイアスのセルフバイアス化構成]
通常、カスコード回路では、ゲート接地のFETにコントロール電圧を印加すること、つまり第2のFET102のゲート電圧V’dgを与えることが必要である。本実施の形態では、第2のFET102のドレイン端子側に接続されるV’dgバイアス線路として、ドレイン端子側から延びる第1の抵抗素子R1と接地側から延びる第2の抵抗素子R2が、当該第2のFET102のゲートバイアス端子29に接続される。つまり、第1の抵抗素子R1は、第2のFET102のドレイン端子とゲート端子との間に接続される。第2の抵抗素子R2は、第2のFET102のゲート端子と接地との間に接続される。第1の抵抗素子R1と第2の抵抗素子R2によりドレイン電圧VDDが分圧され、ゲート電圧V’dgが印加される。
通常、カスコード回路では、ゲート接地のFETにコントロール電圧を印加すること、つまり第2のFET102のゲート電圧V’dgを与えることが必要である。本実施の形態では、第2のFET102のドレイン端子側に接続されるV’dgバイアス線路として、ドレイン端子側から延びる第1の抵抗素子R1と接地側から延びる第2の抵抗素子R2が、当該第2のFET102のゲートバイアス端子29に接続される。つまり、第1の抵抗素子R1は、第2のFET102のドレイン端子とゲート端子との間に接続される。第2の抵抗素子R2は、第2のFET102のゲート端子と接地との間に接続される。第1の抵抗素子R1と第2の抵抗素子R2によりドレイン電圧VDDが分圧され、ゲート電圧V’dgが印加される。
このように、第1の抵抗素子R1と第2の抵抗素子R2による抵抗分割で、第2のFET102にかかる電圧が分圧され、前段のソース接地の第1のFET101にかかる電圧Vdsと、後段のゲート接地の第2のFET102にかかる電圧V’dgに分圧することができる。
例えば、第1の抵抗素子R1と第2の抵抗素子R2を1:1の分圧比とすれば、窒化ガリウムを用いたGaN FETにおいては、ドレイン電圧VDDは、以下の式(3),(4)のように分圧される。
VDD=Vds+V’dg 式(3)
Vds=VDD/2、V’dg=VDD/2≒V’ds/2 式(4)
VDD=Vds+V’dg 式(3)
Vds=VDD/2、V’dg=VDD/2≒V’ds/2 式(4)
図4(b)を用いて具体的に説明する。図4(a)については後述する。図4(b)は、図1の高周波増幅器1のDC静特性図に高周波動作を重ね合わせた図である。本実施の形態のCSFとCGFに使用しているGaN FETにおいては、単体FET使用時のゲート電圧はVg=-1V、ドレイン電圧はVds=28V程度である。カスコード接続の場合、CSFにかかる電圧Vds=28Vと、CGFにかかる電圧V’ds=28Vは、概ね等電圧となる。また、A級バイアスにおいて、動作点は、V’ds+Vds=56V≒VDD、Vg=-1V、DC電流Id2の場合を図示している。
CGFのDCの動作点(V’ds、Id2)上に、高周波電流id2と高周波電圧vd2も重畳され、高周波増幅器1へのRF入力信号が小さい(入力小)場合、入力中、入力大(飽和に近い)の場合の模式的な動負荷線を破線で示している。実際の動負荷線は、第2のFET102の出力インピーダンスがリアクタンス成分を有するため、電圧と電流の関係に遅れまたは進みがありIV特性上を複雑な軌跡を描く。ここでR1:R2=1:1の分圧比のときが、安定性が高く、かつ、高周波増幅器1の出力電力も大きくなる。
本実施の形態においては、第1の抵抗素子R1と第2の抵抗素子R2を用いて、回路にかかるドレイン電圧VDDを1:1に分圧するセルフバイアス構成とすることにより、DC負荷線は、例えばA級バイアスでは、IV特性の中央点付近に設定でき、第1のFET101と第2のFET102を略等しいドレイン電圧で動作させることができる。
これに伴い、高周波電流id2と高周波電圧vd2も第1の抵抗素子R1と第2の抵抗素子R2で分圧されて、高周波の負荷線である動負荷線は、DC負荷線の周囲において、自律的にIV特性上を広く動くことができるようになる。
これに対して、第1比較例のカスコード回路のCGFのゲートバイアスには、コントロール電圧(以下、Vcontと呼ぶ)が必要であり、Vcontを外部から与える場合、DC負荷線はVcontに依存し、高周波の動負荷線もVcontに依存するため、入力パワーに応じて適切なVcontを与えない限りカスコード回路のIV特性上を広い範囲で専有することが難しくなる。その結果、高周波出力電力について、本来のカスコード回路が有している最大出力を得ることが難しくなってしまう。
ここで、CSFとCGFにかかる電圧を以下の様に定める。
(A)CSFの各電圧
Vds:CSFにかかるドレイン・ソース電圧、Vds>0
Vdg:CSFにかかるドレイン・ゲート電圧、Vdg>0
Vgs:CSFにかかるゲート・ソース電圧、Vgs<0
Vds=Vdg-Vgs
(A)CSFの各電圧
Vds:CSFにかかるドレイン・ソース電圧、Vds>0
Vdg:CSFにかかるドレイン・ゲート電圧、Vdg>0
Vgs:CSFにかかるゲート・ソース電圧、Vgs<0
Vds=Vdg-Vgs
(B)CGFの各電圧
V’ds:CGFにかかるドレイン・ソース電圧、V’ds>0
V’dg:CGFにかかるドレイン・ゲート電圧、V’dg>0
V’gs:CGFにかかるゲート・ソース電圧、V’gs<0
V’dg=V’ds+V’gs
V’ds:CGFにかかるドレイン・ソース電圧、V’ds>0
V’dg:CGFにかかるドレイン・ゲート電圧、V’dg>0
V’gs:CGFにかかるゲート・ソース電圧、V’gs<0
V’dg=V’ds+V’gs
また、第1の抵抗素子R1と第2の抵抗素子R2は、それぞれ1kΩ以上の抵抗素子で構成され、第1の抵抗素子R1と第2の抵抗素子R2の電圧の分圧抵抗比率m(m=R1/R2)は、m=0.8~2であることが望ましい。つまり、本実施の形態では、GaN FETの例で示したため、|Vds|>>|Vgs|でありV’gd≒V’dsとみなせるが、FETの種類によっては|Vds|>|Vgs|、|Vds|≒|Vgs|であったりするため、電圧の分圧抵抗比率mは、0.8から2の範囲で選択されるのが好ましい。これにより、FETの種類に合わせて、第1のFET101と第2のFET102に適切なバイアス電圧を印加できる。
さらに、図4(b)に示すように、第1および第2の抵抗素子R1,R2の抵抗値が低いと、ドレインからの電流が第1および第2の抵抗素子R1,R2から直接流れ込みドレインのリーク電流となるため、1kΩ~200kΩ程度の高抵抗が望ましい。
[DC静特性からの高周波最大出力の推定]
高周波増幅器1の最大出力について、通常のCSF1段増幅器と比較して説明する。
高周波増幅器1の最大出力について、通常のCSF1段増幅器と比較して説明する。
図4(a)は、第2比較例のCSF1段増幅器のDC特性のIV静特性上に、A級バイアスの静負荷線を重ねたグラフを示す。このグラフでは、FETのDCの動作点(V’ds,Id2)上に、高周波電流id2と高周波電圧vd2も重畳され、CSF1段増幅器へのRF入力信号が小さい(入力小)場合、入力中の場合、入力大(飽和に近い)の場合の模式的な動負荷線も示している。
一方、図4(b)は、既述のように、図1の高周波増幅器1のDC特性のIV静特性上に、A級バイアスの静負荷線を重ねたグラフを示す。カスコード回路の場合、電流は同等で、ドレイン電圧はCSF1段増幅器の場合の2倍となり、理想的には高周波出力も2倍(3dB向上)となる。
図4(a),(b)には模式的な動負荷線を示しているが、既述のように、CSFの出力インピーダンスがリアクタンス成分を有するため電圧と電流の関係に遅れまたは進みがあり、実際の動負荷線は、IV特性上の複雑な軌跡となる。
図4(a),(b)から、A級バイアス時のDCのIV静特性から推定される理想的な高周波出力の最大値(周波数に依存なし)を、(1)第2比較例のCSF1段増幅器(A級バイアス)と、(2)第1の実施の形態の高周波増幅器1について求め、以下の表1に示す。表1中の(1)と(2)の回路において、初段のCSFのFETのゲート幅は、Wg=50μm×4本である。
表1に示すように、DCの静特性からは、最大の高周波出力は、CSF1段増幅器の場合と比較して、本実施の形態の方が2倍、即ち3dBほど大きくなる。
しかしながら、(1)と(2)の両者の場合で、動作周波数が高くなると、増幅される高周波電流idと高周波電圧vdも小さくなることに加えて、リアクタンス成分のために出力インピーダンスも小さくなる。その結果、動負荷線の取り得る範囲は小さく、かつ、FETのリアクタンスの影響で高周波動負荷線は垂直方向に立つ傾向にあり、理想的なDCの静負荷線から推定される高周波出力と比較して、実際の最大の高周波出力である飽和出力は小さくなる傾向にある。
[65GHz帯での高周波特性]
高周波増幅器1の高周波特性として、利得と飽和出力について説明する。図5(a)から図5(c)は、高周波増幅器の入出力特性を示す。図6(a)から図6(c)は、高周波増幅器の高周波利得と入出力のリターンロスの周波数依存性を示す。
高周波増幅器1の高周波特性として、利得と飽和出力について説明する。図5(a)から図5(c)は、高周波増幅器の入出力特性を示す。図6(a)から図6(c)は、高周波増幅器の高周波利得と入出力のリターンロスの周波数依存性を示す。
以下の表2、図5および図6にて、65GHz帯(65GHz±2GHz)において、(1)第2比較例のCSF1段増幅器(CSF:Wg=50μm×4)、(2)第1比較例のカスコード増幅器(CSF:Wg1=50μm×4、CGF:Wg2=70μm×4)、(3)第1の実施の形態の高周波増幅器1(CSF:Wg1=50μm×4、CGF:Wg2=70μm×4)の特性を示す。図5(a)と図6(a)は(1)に関し、図5(b)と図6(b)は(2)に関し、図5(c)と図6(c)は(3)に関する。なお、(2)では、図17のR21=1Ωとしている。
なお、DC静特性とDC電流は、(1),(2),(3)ともソース接地側のゲート幅(CSF:Wg=50μm×4)で支配されるため、当該ゲート幅で比較した。
表2から、(2)の第1比較例のカスコード増幅器でも、利得と飽和出力において、(1)の第2比較例のCSF1段増幅器の特性よりも高い特性を示すが、本来のカスコード増幅器の持つ、CSF1段増幅器よりも3dB高い出力特性からは、かけ離れている。
一方、(3)の本実施の形態の高周波増幅器1においては、表1のDCからの出力推定値より1.7dBほど低いものの、得られた飽和出力電力の(2),(3)の増幅器のそれぞれとの差は約1.6dBであり、本実施の形態の高周波増幅器1の方が、65GHzで約0.5W高い飽和電力を有している。加えて、高周波利得では、本実施の形態の高周波増幅器1の方が2.2dB程度大きくなっており、より優れた高周波特性を有している。これは、本実施の形態の高周波増幅器1が、第1比較例のカスコード増幅器とは異なり、CSFとCGFの間の配線が短く最短距離で配線できること、1本の第1の伝送線路12aで配線できるため線路インピーダンスを安定させることができること、第2の伝送線路21a,21bのスタブ構成、および、セルフバイアス回路の効果である。
以上のように、本実施の形態によれば、第1の伝送線路12aにより、CSFとCGFのカスコード接続時にできる寄生線路の影響を小さくすることができる。CGFに接続される第2の伝送線路21a,21bおよび第1の容量素子22a,22bと、CGFのゲートバイアス端子をセルフバイアス化することにより、RF負荷線は自律的にIV特性の広い領域を専有することが可能となり、マイクロ波帯およびミリ波帯で高利得かつ高出力特性を得ることができる。加えて、セルフバイアス構成とすることによりバイアス端子を簡素化することができ、小型の増幅器ICを構成できる。
(第2の実施の形態)
第2の実施形態は、第1のFETのゲート電極が1本であることが第1の実施の形態と主に異なる。高周波増幅器の動作中心周波数は100GHzである一例について、以下、第1の実施の形態との相違点を中心に説明する。
第2の実施形態は、第1のFETのゲート電極が1本であることが第1の実施の形態と主に異なる。高周波増幅器の動作中心周波数は100GHzである一例について、以下、第1の実施の形態との相違点を中心に説明する。
[基本構成]
図7は、第2の実施の形態に係る高周波増幅器2を示す回路図である。図8は、図7の高周波増幅器2のレイアウト図である。
図7は、第2の実施の形態に係る高周波増幅器2を示す回路図である。図8は、図7の高周波増幅器2のレイアウト図である。
図8に示すように、第1のFET103は、接地された1つのソース電極S3、1本のゲート電極g3、および1つのドレイン電極D3を備える。ゲート電極g3の一端にゲート端子G3が構成される。第1のFET103が1本のゲート電極g3で構成されるため、長方形のドレイン電極D3の一方の長辺のみがゲート電極g3に向き合う。そのため、当該ドレイン電極D3の他方の長辺の空いた部分に第1の伝送線路12bの一端を接続して、第1の伝送線路12bの他端を第2のFET104の一方のソース電極S4に接続することによって、カスコード回路が構成される。
つまり、第1のFET103のドレイン電極D3の長辺は、第2のFET104の長方形のソース電極S4の長辺に向かい合っている。第1の伝送線路12bは、第1のFET103のドレイン電極D3の長辺と、第2のFET104のソース電極S4の長辺とを接続している。
第2のFET104は、2本のゲート電極g4を有するマルチフィンガー構成であり、2本のゲート電極g4はゲート端子G4に束ねられている。ゲート端子G4には、第2の伝送線路21cと第1の容量素子22cが直列接続され、第1の容量素子22cの他端は接地される。第2の伝送線路21cと第1の容量素子22cは第1のスタブ20cを構成する。第1のスタブ20c、即ちリアクタンス素子は、高周波増幅器2の出力特性を決める素子であり、動作周波数で容量性または誘導性で用いられる。
例えば、第2のFET104はゲート幅70μmの2本フィンガーの構成であり、第2のFET104の寄生容量成分は、第1の実施の形態より幾分小さく、第1のスタブ20cは容量性で用いられる。形状的には大きくなるが、第1のスタブ20cはオープンスタブでもよい。
第2のFET104において、一方のソース電極S4は、エアブリッジ61sによって他方のソース電極S4に接続される。ドレイン電極D4は、2本のゲート電極g4の間に配置される。
なお、第2の伝送線路21cの幅、オープンスタブやラジアルスタブで構成する場合は最大幅は、第1の伝送線路12bの幅および出力整合回路14の出力側伝送線路37bの幅より小さいほうが好ましい。理由は、第2の伝送線路21cの面積や第1の容量素子22cを制御しやすく寄生成分を低減できることに加え、線路損失が少し大きくても出力と利得への影響は軽微であり、回路自体が安定化しやすくなり、さらに小型化が可能となるためである。
[基本構成による効果]
以上のように、第2のFET104の複数のゲート電極g4は、1つのゲート端子G4に束ねられ、当該ゲート端子G4には、第1のスタブ20cが接続される。これにより、第2のFET104のゲート部に、完全短絡でなく、抵抗成分が小さく、かつ、適当なリアクタンス成分を与えることによって、第2のFET104の出力インピーダンスを大きくすることができ、出力振幅も大きくすることができるため、高出力特性を得ることができる。
以上のように、第2のFET104の複数のゲート電極g4は、1つのゲート端子G4に束ねられ、当該ゲート端子G4には、第1のスタブ20cが接続される。これにより、第2のFET104のゲート部に、完全短絡でなく、抵抗成分が小さく、かつ、適当なリアクタンス成分を与えることによって、第2のFET104の出力インピーダンスを大きくすることができ、出力振幅も大きくすることができるため、高出力特性を得ることができる。
第2の実施形態においても、第1比較例のようにゲート接地部にLC共振器を構成して共振状態で使用する構成とは異なる。本実施の形態の構成の場合、共振状態で使用しても、出力インピーダンスを高くすることができず、動負荷線は立ってしまい、高出力特性は得られない。さらには、本実施の形態ではゲート部は容量性素子を構成することが必要であり、短絡しては利得さえも得ることができない。
加えて本実施の形態では、第1のFET103のドレイン電極D3の長辺と、第2のFET104の一方のソース電極S4の長辺とが向かい合い、これらの長辺同士を第1の伝送線路12bで接続している。このように、1つの幅の広い第1の伝送線路12bを構成することによって、マイクロ波帯とミリ波帯で損失の少ない配線を構成でき、寄生成分の少ない小型の回路構成が可能となる。さらに、第1のFET103と第2のFET104から成る能動回路部を1箇所に集中配置できるため、レイアウトを入力整合部+能動回路部+出力整合回路部で構成することができ、より小型に配置できる。また、第1のFET103において、複数のドレイン電極を束ねたドレイン端子を構成する必要がなく、寄生成分の少ない小型の回路構成を実現できる。
また、ソース接地の第1のFET103は、1本のゲート電極g3で構成されるため、マルチフィンガータイプのFETと比べて容量成分が小さい。そのため、一例として、60GHz以上の動作周波数帯では、λg/20(λgは半導体基板上の実効波長)以下のサイズのゲート幅Wg(=20μm~70μm)を適宜選択することにより、高利得でより高い周波数で動作させることが可能となる。
[第1の伝送線路端のスタブ構成]
さらに、図8のレイアウトでは、第1の伝送線路12bの短辺に第2のスタブ41bを接続している。第2のスタブ41bは、第1の伝送線路12bと接地との間に直列接続された第3の伝送線路42bと第2の容量素子43aとを有し、第2の容量素子43aが接地側に配置される。つまり、第2の容量素子43aの一端が第3の伝送線路42bに接続され、第2の容量素子43aの他端が接地される。第2の容量素子43aは、DC成分のカットも兼ねる。第2のスタブ41bは、第2のFET104の寄生成分に応じて、第3の伝送線路42bの長さで、容量性または誘導性のスタブとして構成される。本実施の形態では、誘導性のスタブを構成することにより、第2のFET104のもつ入力側の寄生成分を抑制し、次に述べる第1の伝送線路12bによるインピーダンス整合をとりやすくでき、高出力、高利得特性を得ることができる。
さらに、図8のレイアウトでは、第1の伝送線路12bの短辺に第2のスタブ41bを接続している。第2のスタブ41bは、第1の伝送線路12bと接地との間に直列接続された第3の伝送線路42bと第2の容量素子43aとを有し、第2の容量素子43aが接地側に配置される。つまり、第2の容量素子43aの一端が第3の伝送線路42bに接続され、第2の容量素子43aの他端が接地される。第2の容量素子43aは、DC成分のカットも兼ねる。第2のスタブ41bは、第2のFET104の寄生成分に応じて、第3の伝送線路42bの長さで、容量性または誘導性のスタブとして構成される。本実施の形態では、誘導性のスタブを構成することにより、第2のFET104のもつ入力側の寄生成分を抑制し、次に述べる第1の伝送線路12bによるインピーダンス整合をとりやすくでき、高出力、高利得特性を得ることができる。
[ZsとZgのインピーダンスマッチ]
図9(a)と(b)は、図7の高周波増幅器2の第1インピーダンスZsと第2インピーダンスZgを説明するための図である。第1の伝送線路12bの長さをLL2として、図9(a)は、起点となるLL2=0μmの場合を示し、図9(b)は、LL2=10μmの場合を示す。
図9(a)と(b)は、図7の高周波増幅器2の第1インピーダンスZsと第2インピーダンスZgを説明するための図である。第1の伝送線路12bの長さをLL2として、図9(a)は、起点となるLL2=0μmの場合を示し、図9(b)は、LL2=10μmの場合を示す。
高周波増幅器2の動作中心周波数である例えば100GHzにおいて、第2のFET104側の第1の伝送線路12bの端部から、第1のFET103のドレイン端子をみた第1インピーダンスZsが、同じ端部から第2のFET104のソース端子をみた第2インピーダンスZgの共役複素数となるときの第1インピーダンスZsの位相角を基準値とする。動作中心周波数において、第1の伝送線路12bの長さは、第1インピーダンスZsの位相角が基準値から±30度の範囲内、好ましくは±20度の範囲内になるように設定されている。
第1の伝送線路12bの長さLL2を調整することで、インピーダンスZsを変化させる。100GHzにおいて、第1インピーダンスZsが第2インピーダンスZgと実質的に共役整合となる位相角は、図9(b)に四角形で示される点の概ね-129度であり、この位相角は伝送線路の長さLL2=10μmに相当し、「m9」として示される点の位相角と一致している。しかし、本実施の形態では、第1インピーダンスZsと第2インピーダンスZgの大きさ(mag)が異なっているため、Zs≒Zg*の関係の完全な整合とはならないため、-129度の位相角となるLL2=10μmに決定している。
図9(b)に示すように、第1インピーダンスZsと第2インピーダンスZgをそれぞれ反射係数で表現すれば、次のようになる。
Zs→mag:0.78、angle:-129度
Zg→mag:0.70、angle:+129度
Zs→mag:0.78、angle:-129度
Zg→mag:0.70、angle:+129度
なお、第1のFET103と第2のFET104の寄生容量などに応じて、第1の伝送線路12bの長さLL2が0μmであることが好ましいこともあり得る。この場合、第1のFET103のドレイン電極D3の長辺が、第2のFET104の一方のソース電極S4の長辺に直接接続され、ドレイン電極D3とソース電極S4との接続部分が第1の伝送線路12bの代わりに伝送線路として機能する。この場合、第2のFET104の2つのソース電極S4の少なくとも一方に第2のスタブ41bを接続し、第2のスタブ41bにより第1インピーダンスZsと第2インピーダンスZgを準整合状態に調整してよい。
[DC静特性からの高周波最大出力の推定]
DCのIV静特性から推定される理想的な高周波出力の最大値(周波数に依存なし)を、(1)第2比較例のCSF1段増幅器(A級バイアス)と、(2)第2の実施の形態の高周波増幅器2について求め、以下の表3に示す。表3中の(1)と(2)の回路において、初段のCSFのFETのゲート幅は、Wg=50μm×1本である。
DCのIV静特性から推定される理想的な高周波出力の最大値(周波数に依存なし)を、(1)第2比較例のCSF1段増幅器(A級バイアス)と、(2)第2の実施の形態の高周波増幅器2について求め、以下の表3に示す。表3中の(1)と(2)の回路において、初段のCSFのFETのゲート幅は、Wg=50μm×1本である。
表3に示すように、DCの静特性からは、最大の高周波出力は、CSF1段増幅器の場合と比較して、本実施の形態の方が2倍、即ち3dBほど大きくなる。
しかしながら、第1の実施の形態で述べたように、(1)と(2)の両者の場合で、動作周波数が高くなると、増幅される高周波電流idと高周波電圧vdも小さくなることに加えて、リアクタンス成分のために出力インピーダンスも小さくなる。その結果、動負荷線の取り得る範囲は小さく、かつ、FETのリアクタンスの影響で高周波動負荷線は垂直方向に立つ傾向にあり、理想的なDCの静負荷線から推定される高周波出力と比較して、実際の最大の高周波出力である飽和出力は小さくなる傾向にある。
[100GHz帯での高周波特性]
高周波増幅器2の高周波特性として、利得と飽和出力について説明する。図10(a)から図10(c)は、高周波増幅器の入出力特性を示す。図11(a)から図11(c)は、高周波増幅器の高周波利得と入出力のリターンロスの周波数依存性を示す。
高周波増幅器2の高周波特性として、利得と飽和出力について説明する。図10(a)から図10(c)は、高周波増幅器の入出力特性を示す。図11(a)から図11(c)は、高周波増幅器の高周波利得と入出力のリターンロスの周波数依存性を示す。
以下の表4、図10および図11にて、100GHz帯(100GHz±3GHz)において、(1)第2比較例のCSF1段増幅器(CSF:Wg=50μm×1)、(2)第1比較例のカスコード増幅器(CSF:Wg1=50μm×1、CGF:Wg2=50μm×2)、(3)第2の実施の形態の高周波増幅器2(CSF:Wg1=50μm×1、CGF:Wg2=50μm×2)の特性を示す。図10(a)と図11(a)は(1)に関し、図10(b)と図11(b)は(2)に関し、図10(c)と図11(c)は(3)に関する。
なお、DC静特性とDC電流は、(1),(2),(3)ともソース接地側のゲート幅(CSF:Wg=50μm×1)で決まるため、当該ゲート幅で比較した。
表4から、(2)の第1比較例のカスコード増幅器は、(1)の第2比較例のCSF1段増幅器の特性より飽和出力特性については1.2dB低い特性を示す。これは、第1比較例のカスコード増幅器では、第1のトランジスタTr1のドレイン端子Dからマルチフィンガーの第2のトランジスタTr2の2つのソース端子Sのそれぞれにワイヤ1010とワイヤ1011が接続されるため、最短の配線で接続できず、略1/2波長である約700μmほど長い線路での接続が必要となったため、100GHzでの線路損失と2本のワイヤのインピーダンスが影響しているためである。
一方、(3)の本実施の形態の高周波増幅器2においては、表3のDCからの出力推定値より2.1dBほど低いものの、(2)の第1比較例のカスコード増幅器と比べて、本実施の形態の方が、100GHzで約0.15Wほど高い飽和電力を有している。加えて、高周波利得では、本実施の形態の方が2.7dB大きくなっており、より優れた高周波特性を有している。これは、本実施の形態の高周波増幅器2が、第1比較例のカスコード増幅器とは異なり、CSFとCGFの間の配線の課題がなく、最短距離で配線できること、1本の第1の伝送線路12bで配線できるため線路インピーダンスを安定させることができること、第2の伝送線路21cによるスタブ構成、および、セルフバイアス回路の効果であり、周波数が高くなればなるほどより大きい効果を奏する。
(第3の実施の形態)
第3の実施形態は、第2のFETのゲート電極も1本であることが第2の実施の形態と主に異なる。高周波増幅器の動作中心周波数は100GHzである一例について、以下、第2の実施の形態との相違点を中心に説明する。
第3の実施形態は、第2のFETのゲート電極も1本であることが第2の実施の形態と主に異なる。高周波増幅器の動作中心周波数は100GHzである一例について、以下、第2の実施の形態との相違点を中心に説明する。
[基本構成]
図12は、第3の実施の形態に係る高周波増幅器3を示す回路図である。図13は、図12の高周波増幅器3のレイアウト図である。
図12は、第3の実施の形態に係る高周波増幅器3を示す回路図である。図13は、図12の高周波増幅器3のレイアウト図である。
図13に示すように、第1のFET105は、接地された1つのソース電極S5、1本のゲート電極g5、および1つのドレイン電極D5を備える。ゲート電極g5の一端にゲート端子G5が構成される。第2のFET106は、1つのソース電極S6、1本のゲート電極g6、および1つのドレイン電極D6を備える。第1のFET105の長方形のドレイン電極D5の長辺は、第2のFET106の長方形のソース電極S6の長辺に向かい合っている。第1の伝送線路12cは、第1のFET105のドレイン電極D5の長辺と、第2のFET106のソース電極S6の長辺とを接続している。第2のFET106のドレイン電極D6に隣接して出力整合回路14が配置されている。
第2のFET106のゲート電極g6の端部にゲート端子G6が構成される。ゲート端子G6には、ゲートオープンスタブである第1のスタブ20dが構成される。第1のスタブ20dは、ゲート端子G6に接続された第2の伝送線路21dから構成される。第1のスタブ20dは、高周波増幅器3の出力特性を決める素子であり、動作周波数で容量性または誘導性で用いられる。本実施の形態では、第2のFET106はシングルゲートフィンガーの構成であり、第2のFET106の寄生成分は小さく、第1のスタブ20dは容量性で用いられる。つまり、第2のFET106のゲート端子G6は、第1のスタブ20dにより適当なリアクタンス有して交流的に接地される。
なお、第1のスタブ20dは、第2の伝送線路21dと第1の容量素子(図示せず)が直列接続され、第1の容量素子の他端が接地された容量性のスタブであってもよい。
第2の伝送線路21dの幅、具体的にはラジアルスタブで構成する場合、最大幅は、第1の伝送線路12cの幅および出力整合回路14の出力側伝送線路37bの幅より小さいほうが好ましい。理由は、線路損失が少し大きくても出力と利得への影響は軽微であり、回路自体が安定化しやすくなり、さらに小型化が可能となるためである。また、第1のスタブ20dを第2の伝送線路21dと第1の容量素子で構成する場合、第2の伝送線路21dの面積や第1の容量素子を制御しやすく寄生成分を低減できるためである。
[基本構成による効果]
以上のように、第1のFET105は1本のゲート電極g5で構成され、第2のFET106も1本のゲート電極g6で構成されるため、第1および第2の実施の形態のマルチフィンガータイプのFETと比べて容量成分および寄生成分が小さい。一例として、60GHz以上の動作周波数帯では、λg/20以下のサイズのゲート幅Wg(=20μm~70μm)を適宜選択することにより、高利得でより高い周波数で動作させることができる。本実施の形態の構成は、100GHz超のミリ波帯およびテラヘルツ帯の周波数帯で有利な構成である。
以上のように、第1のFET105は1本のゲート電極g5で構成され、第2のFET106も1本のゲート電極g6で構成されるため、第1および第2の実施の形態のマルチフィンガータイプのFETと比べて容量成分および寄生成分が小さい。一例として、60GHz以上の動作周波数帯では、λg/20以下のサイズのゲート幅Wg(=20μm~70μm)を適宜選択することにより、高利得でより高い周波数で動作させることができる。本実施の形態の構成は、100GHz超のミリ波帯およびテラヘルツ帯の周波数帯で有利な構成である。
また、第2のFET106のドレイン電極D6の1つの長辺のみがゲート電極g6に向き合う構成であるため、ゲート電極g6とは反対側において当該ドレイン電極D6に隣接して出力整合回路14を配置できる。そのため、マイクロ波帯とミリ波帯において損失の少ない配線を実現でき、加えて、複数のドレイン電極を束ねたドレイン端子を構成する必要がなく、寄生成分の少ない小型の回路構成を実現できる。
[第1の伝送線路端のスタブ構成]
第1の伝送線路12cの短辺に第2のスタブ41cが接続されることが望ましい。第2のスタブ41cは、第1の伝送線路12cと接地との間に直列接続された第3の伝送線路42cと第2の容量素子43bとを有し、第2の容量素子43bが接地側に配置される。つまり、第2の容量素子43bの一端が第3の伝送線路42cに接続され、第2の容量素子43bの他端が接地される。第2の容量素子43bは、DC成分のカットも兼ねる。第2のスタブ41cは、第2のFET106の寄生成分に応じて、第3の伝送線路42cの長さで、容量性または誘導性のスタブとして構成される。本実施の形態では、誘導性のスタブを構成することにより、第2のFET106の寄生成分を抑制し、次に述べる第1の伝送線路12cによるインピーダンス整合をとりやすくでき、高出力、高利得特性を得ることができる。
第1の伝送線路12cの短辺に第2のスタブ41cが接続されることが望ましい。第2のスタブ41cは、第1の伝送線路12cと接地との間に直列接続された第3の伝送線路42cと第2の容量素子43bとを有し、第2の容量素子43bが接地側に配置される。つまり、第2の容量素子43bの一端が第3の伝送線路42cに接続され、第2の容量素子43bの他端が接地される。第2の容量素子43bは、DC成分のカットも兼ねる。第2のスタブ41cは、第2のFET106の寄生成分に応じて、第3の伝送線路42cの長さで、容量性または誘導性のスタブとして構成される。本実施の形態では、誘導性のスタブを構成することにより、第2のFET106の寄生成分を抑制し、次に述べる第1の伝送線路12cによるインピーダンス整合をとりやすくでき、高出力、高利得特性を得ることができる。
[ZsとZgのインピーダンスマッチ]
図14(a)と(b)は、図12の高周波増幅器3の第1インピーダンスZsと第2インピーダンスZgを説明するための図である。第1の伝送線路12cの長さをLL3として、図14(a)は、起点となるLL3=0μmの場合を示し、図14(b)は、LL3=10μmの場合を示す。
図14(a)と(b)は、図12の高周波増幅器3の第1インピーダンスZsと第2インピーダンスZgを説明するための図である。第1の伝送線路12cの長さをLL3として、図14(a)は、起点となるLL3=0μmの場合を示し、図14(b)は、LL3=10μmの場合を示す。
高周波増幅器3の動作中心周波数である例えば100GHzにおいて、第2のFET106側の第1の伝送線路12cの端部から、第1のFET105のドレイン端子をみた第1インピーダンスZsが、同じ端部から第2のFET106のソース端子をみた第2インピーダンスZgの共役複素数となるときの第1インピーダンスZsの位相角を基準値とする。動作中心周波数において、第1の伝送線路12cの長さは、第1インピーダンスZsの位相角が基準値から±30度の範囲内、好ましくは±20度の範囲内になるように設定されている。
第1の伝送線路12cの長さLL3を調整することで、インピーダンスZsを変化させる。100GHzにおいて、第1インピーダンスZsが第2インピーダンスZgと実質的に共役整合となる位相角は、図14(b)に四角形で示される点の概ね-134度であり、この位相角は伝送線路の長さLL3=10μmに相当し、「m9」として示される点の位相角とほぼ一致している。しかし、本実施の形態では、第1インピーダンスZsと第2インピーダンスZgの大きさ(mag)が異なっているため、Zs≒Zg*の関係の完全な整合とはならないため、-134度の位相角となるLL3=10μmに決定している。
図14(b)に示すように、第1インピーダンスZsと第2インピーダンスZgをそれぞれ反射係数で表現すれば、次のようになる。
Zs→mag:0.83、angle:-134度
Zg→mag:0.81、angle:+135度
Zs→mag:0.83、angle:-134度
Zg→mag:0.81、angle:+135度
[DC静特性からの高周波最大出力の推定]
DCのIV静特性から推定される理想的な高周波出力の最大値(周波数に依存なし)を、(1)第2比較例のCSF1段増幅器(A級バイアス)と、(2)第3の実施の形態の高周波増幅器3について求め、以下の表5に示す。表5中の(1)と(2)の回路において、初段のCSFのFETのゲート幅は、Wg=50μm×1本である。
DCのIV静特性から推定される理想的な高周波出力の最大値(周波数に依存なし)を、(1)第2比較例のCSF1段増幅器(A級バイアス)と、(2)第3の実施の形態の高周波増幅器3について求め、以下の表5に示す。表5中の(1)と(2)の回路において、初段のCSFのFETのゲート幅は、Wg=50μm×1本である。
表5に示すように、DCの静特性からは、最大の高周波出力は、CSF1段増幅器の場合と比較して、本実施の形態の方が2倍、即ち3dBほど大きくなる。
[100GHz帯での高周波特性]
高周波増幅器3の高周波特性として、利得と飽和出力について説明する。図15(a),(b)は、高周波増幅器の入出力特性を示す。図16(a),(b)は、高周波増幅器の高周波利得と入出力のリターンロスの周波数依存性を示す。
高周波増幅器3の高周波特性として、利得と飽和出力について説明する。図15(a),(b)は、高周波増幅器の入出力特性を示す。図16(a),(b)は、高周波増幅器の高周波利得と入出力のリターンロスの周波数依存性を示す。
以下の表6、図15および図16にて、100GHz帯(100GHz±3GHz)において、(1)第2比較例のCSF1段増幅器(CSF:Wg=50μm×1)、(2)第3の実施の形態の高周波増幅器3(CSF:Wg1=50μm×1、CGF:Wg2=70μm×1)の特性を示す。図15(a)と図16(a)は(1)に関し、図15(b)と図16(b)は(2)に関する。
なお、DC静特性とDC電流は、(1),(2)ともソース接地側のゲート幅(CSF:Wg=50μm×1)で決まるため、当該ゲート幅で比較した。
本実施の形態の飽和出力電力は表5のDCからの推定値より2.4dBほど低いものの、飽和出力電力の(1),(2)の差は1.4dBであり、本実施の形態の方が100GHzで約0.06Wほど高い飽和電力を有している。加えて、高周波利得は、本実施の形態の方が約3dB大きくなっており、より優れた高周波特性を有している。
本実施の形態においては、第1のFET105と第2のFET106のそれぞれが1本のゲート電極g5,g6で構成されるため、第1のFET105と第2のFET106の配置は第2の実施の形態のカスコード増幅器とは異なる。
なお、第1から第3の実施の形態では65GHz帯と100GHz帯の例で説明したが、動作周波数が小さくなるほど、DCの静特性から推定される理想的な出力値と、実際の高周波出力値は一致する傾向が強くなる。理由は、実施の形態で示した動作周波数が高くなるのとは逆に、動作周波数が低くなると利得が大きく、かつ、リアクタンス成分の寄与が小さく動負荷線の出力インピーダンスが大きくなるためである。第1から第3の実施の形態で示したカスコード回路を用いた高出力増幅器の構成を用いれば、動負荷線の出力インピーダンスを効果的に大きくすることができ、かつ寄生成分を抑制し、理想的な高周波出力に近づいた高出力特性と高利得の特性を実現できる。
以上、本開示を実施の形態にもとづいて説明した。本開示は上記実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本開示の範囲にあることは、当業者に理解されるところである。
本開示の一態様の概要は、次の通りである。本開示のある態様の高周波増幅器は、高周波入力信号を増幅する、ソース接地された第1のFETと、前記第1のFETにカスコード接続され、高周波出力信号を出力する、ゲート接地された第2のFETと、前記第1のFETのドレイン端子と、前記第2のFETのソース端子との間に接続された第1の伝送線路と、前記第2のFETのゲート端子に接続された第2の伝送線路を有する第1のスタブであって、前記第2の伝送線路に直列接続された第1の容量素子を有するスタブ、または、オープンスタブである、第1のスタブと、を備える。
この態様によると、第1の伝送線路により寄生線路の影響を小さくでき、第1のスタブにより第2のFETの出力インピーダンスを大きくすることができ、出力振幅も大きくすることができる。よって、マイクロ波帯およびミリ波帯において高利得かつ高出力特性を得ることができる。加えて、第1の伝送線路の特性インピーダンスで高周波増幅器の帯域幅も制御することが可能となる。第1の伝送線路の幅を広くして特性インピーダンスを低くすることによって、高周波増幅器を広帯域化することができる。逆に、第1の伝送線路の幅を狭くして、特性インピーダンスを高インピーダンス化することによって、高周波増幅器を狭帯域化することもできる。
前記第2の伝送線路の幅は、前記第1の伝送線路の幅より小さくてもよい。この場合、回路が安定化しやすくなり、小型化できる。
前記第1の伝送線路に接続された第3の伝送線路を有する第2のスタブを備え、前記第2のスタブは、前記第3の伝送線路に直列接続された第2の容量素子を有するスタブ、または、オープンスタブであってもよい。第2の容量素子の一端は第3の伝送線路に接続され、第2の容量素子の他端は接地されてもよい。第2のスタブは、第1の伝送線路のどの位置に接続されてもよい。第3の伝送線路を有する第2のスタブにより、第2のFETのもつ寄生成分を抑制し、第1の伝送線路によるインピーダンス整合をとりやすくでき、高出力、高利得特性を得ることができる。
前記高周波増幅器の動作中心周波数において、前記第2のFET側の前記第1の伝送線路の端部から、前記第1のFETのドレイン端子をみた第1インピーダンスが、当該第2のFETのソース端子をみた第2インピーダンスの共役複素数となるときの当該第1インピーダンスの位相角を基準値として、当該第1の伝送線路の長さは、当該第1インピーダンスの位相角が基準値から±30度の範囲内になるように設定されていてもよい。この場合、完全な整合から少しずれた状態を保ったまま第1のFETと第2のFETを接続でき、不安定状態にならないようにして、高利得の接続が可能となる。
前記第2のFETは、複数のゲート電極を有するマルチフィンガー構造を有し、前記複数のゲート電極は、前記ゲート端子に束ねられ、前記第1のスタブは、複数設けられてもよい。この場合、第1の伝送線路の終端部に第2のFETを対称に配置できるため、第1の伝送線路自体のインピーダンスをコントロールすることができ、第2のFET内に生じる寄生伝送線路の影響を小さくすることができる。よって、高利得かつ高出力特性を得ることができる。複数の第1のスタブを第2のFETに対して対称に配置できるため、回路動作のバランスを取ることもできる。
前記第1のFETは、1本のゲート電極と、長方形のドレイン電極とを有し、前記第2のFETは、長方形のソース電極を有し、前記第1のFETのドレイン電極の長辺は、前記第2のFETのソース電極の長辺に向かい合い、前記第1の伝送線路は、前記第1のFETのドレイン電極の長辺と、前記第2のFETのソース電極の長辺とを接続してもよい。この場合、第1の伝送線路による損失の少ない配線を構成でき、寄生成分の少ない小型の回路構成が可能となる。
前記第2のFETは、1本のゲート電極を有してもよい。この場合、高利得でより高い周波数で動作させることができる。
前記第2のFETのドレイン端子とゲート端子との間に接続された第1の抵抗素子と、前記第2のFETのゲート端子と接地との間に接続された第2の抵抗素子と、を備えてもよい。この場合、RF負荷線は自律的にIV特性の広い領域を動くことができ、高利得かつ高出力特性を得ることができる。
前記第1の抵抗素子の抵抗値をR1とし、前記第2の抵抗素子の抵抗値をR2とし、R1とR2は、それぞれ1kΩ以上であり、R1/R2は、0.8から2の範囲であってもよい。この場合、第1のFETと第2のFETに適切なバイアス電圧を印加でき、リーク電流を低減できる。
1,2,3…高周波増幅器、D1~D6…ドレイン電極、G1~G6…ゲート端子、S1~S6,SS2…ソース電極、g1~g6…ゲート電極、R1…第1の抵抗素子、R2…第2の抵抗素子、12a,12b,12c…第1の伝送線路、20a,20b,20c,20d…第1のスタブ、21a,21b,21c,21d…第2の伝送線路、22a,22b,22c…第1の容量素子、38…分圧回路、41a,41b,41c…第2のスタブ、42a,42b,42c…第3の伝送線路、43a,43b…第2の容量素子、62…ドレイン端子、101,103,105…第1のFET、102,104,106…第2のFET、102a,102b…FET。
Claims (9)
- 高周波入力信号を増幅する、ソース接地された第1のFETと、
前記第1のFETにカスコード接続され、高周波出力信号を出力する、ゲート接地された第2のFETと、
前記第1のFETのドレイン端子と、前記第2のFETのソース端子との間に接続された第1の伝送線路と、
前記第2のFETのゲート端子に接続された第2の伝送線路を有する第1のスタブであって、前記第2の伝送線路に直列接続された第1の容量素子を有するスタブ、または、オープンスタブである、第1のスタブと、
を備えることを特徴とする高周波増幅器。 - 前記第2の伝送線路の幅は、前記第1の伝送線路の幅より小さいことを特徴とする請求項1に記載の高周波増幅器。
- 前記第1の伝送線路に接続された第3の伝送線路を有する第2のスタブを備え、前記第2のスタブは、前記第3の伝送線路に直列接続された第2の容量素子を有するスタブ、または、オープンスタブであることを特徴とする請求項1または2に記載の高周波増幅器。
- 前記高周波増幅器の動作中心周波数において、前記第2のFET側の前記第1の伝送線路の端部から、前記第1のFETのドレイン端子をみた第1インピーダンスが、当該第2のFETのソース端子をみた第2インピーダンスの共役複素数となるときの当該第1インピーダンスの位相角を基準値として、当該第1の伝送線路の長さは、当該第1インピーダンスの位相角が基準値から±30度の範囲内になるように設定されていることを特徴とする請求項1または2に記載の高周波増幅器。
- 前記第2のFETは、複数のゲート電極を有するマルチフィンガー構造を有し、
前記複数のゲート電極は、前記ゲート端子に束ねられ、
前記第1のスタブは、複数設けられていることを特徴とする請求項1または2に記載の高周波増幅器。 - 前記第1のFETは、1本のゲート電極と、長方形のドレイン電極とを有し、
前記第2のFETは、長方形のソース電極を有し、
前記第1のFETのドレイン電極の長辺は、前記第2のFETのソース電極の長辺に向かい合い、
前記第1の伝送線路は、前記第1のFETのドレイン電極の長辺と、前記第2のFETのソース電極の長辺とを接続していることを特徴とする請求項1または2に記載の高周波増幅器。 - 前記第2のFETは、1本のゲート電極を有することを特徴とする請求項6に記載の高周波増幅器。
- 前記第2のFETのドレイン端子とゲート端子との間に接続された第1の抵抗素子と、
前記第2のFETのゲート端子と接地との間に接続された第2の抵抗素子と、
を備えることを特徴とする請求項1または2に記載の高周波増幅器。 - 前記第1の抵抗素子の抵抗値をR1とし、前記第2の抵抗素子の抵抗値をR2とし、
R1とR2は、それぞれ1kΩ以上であり、
R1/R2は、0.8から2の範囲であることを特徴とする請求項8に記載の高周波増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022084436A JP2023172544A (ja) | 2022-05-24 | 2022-05-24 | 高周波増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022084436A JP2023172544A (ja) | 2022-05-24 | 2022-05-24 | 高周波増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023172544A true JP2023172544A (ja) | 2023-12-06 |
Family
ID=89029109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022084436A Pending JP2023172544A (ja) | 2022-05-24 | 2022-05-24 | 高周波増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023172544A (ja) |
-
2022
- 2022-05-24 JP JP2022084436A patent/JP2023172544A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
JP7071860B2 (ja) | 増幅回路 | |
US20160134244A1 (en) | High-frequency amplifier | |
CN110752829B (zh) | 应用于5G WiFi通信低噪声放大器的偏置电路、放大器电路 | |
US7187231B2 (en) | Apparatus, methods and articles of manufacture for multiband signal processing | |
KR20040054435A (ko) | 초고주파 전력 증폭기 | |
US8264279B2 (en) | Electronic circuit | |
JP3793069B2 (ja) | 半導体装置 | |
US8421537B2 (en) | Electronic circuit | |
US7525385B2 (en) | Common drain driven cascode enhancement mode traveling wave amplifier | |
JP2023172544A (ja) | 高周波増幅器 | |
JPH11220337A (ja) | 電力増幅器 | |
JP2722054B2 (ja) | 増幅器 | |
JP3206543B2 (ja) | ショートスタブ整合回路 | |
JPH0786851A (ja) | 高周波集積回路 | |
US5017887A (en) | High frequency IC power amplifier | |
JP3231449B2 (ja) | マイクロ波回路 | |
JP2008236354A (ja) | 増幅器 | |
JP2002359530A (ja) | 高周波増幅器 | |
JP7444251B2 (ja) | 増幅回路 | |
WO2023243068A1 (ja) | 帰還型増幅器 | |
JP2841724B2 (ja) | 半導体装置 | |
WO2022249380A1 (ja) | ドハティ増幅器 | |
WO2021240830A1 (ja) | 増幅回路 | |
JPH04287507A (ja) | 電界効果トランジスタ増幅器 |