JPH0786468B2 - プリント基板のパターン検査方法 - Google Patents

プリント基板のパターン検査方法

Info

Publication number
JPH0786468B2
JPH0786468B2 JP2315503A JP31550390A JPH0786468B2 JP H0786468 B2 JPH0786468 B2 JP H0786468B2 JP 2315503 A JP2315503 A JP 2315503A JP 31550390 A JP31550390 A JP 31550390A JP H0786468 B2 JPH0786468 B2 JP H0786468B2
Authority
JP
Japan
Prior art keywords
pattern
hole
image
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2315503A
Other languages
English (en)
Other versions
JPH04184244A (ja
Inventor
浩之 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP2315503A priority Critical patent/JPH0786468B2/ja
Priority to US07/792,354 priority patent/US5398291A/en
Publication of JPH04184244A publication Critical patent/JPH04184244A/ja
Publication of JPH0786468B2 publication Critical patent/JPH0786468B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プリント基板のパターン検査方法、特に配
線パターンのランドとラインとのネック切れを検出する
方法に関する。
〔従来の技術〕
電子部品の小形軽量化、高性能化に伴なって、プリント
基板回路のパターンも微細化,高密度化が進んでおり、
パターンの細線化,スルーホールの小径化が要求されて
いる。特に、多層基板の導通用スルーホールとしては、
過去の0.8mm径から、さらに小径化された0.5mm〜0.1mm
径のミニバイアホールと呼ばれるスルーホールが、現在
用いられている。
スルーホールの小径化に伴い、スルーホールのメッキ技
術、ドリル加工、信頼性検査などの各方面において新し
い技術が望まれる。
一般に、ドリル加工は、フォトエッチングプロセスに比
べて精度が悪く、スルーホールがパターンからずれるこ
とが多い。0.8mm径程度のスルーホールにおいては、そ
の周囲に充分大きなランドが設けられており、スルーホ
ールの多少の位置ずれが起きても、基板の電気的信頼性
への影響は軽微であった。
しかし、スルーホールの小軽化が進むと、ランドも小さ
くなり、ドリル加工において、ランド内に確実にスルー
ホール用の穴を設ける精度が保証されなくなってきた。
そのため、穴の位置ずれによるプリント基板の電気的信
頼性の低下が問題となり、スルーホールの穴の位置ずれ
検査の重要性が増大する。
穴の位置ずれ検査においては、電気式検査および外観検
査の両面からのアプローチが必要となる。外観検査にお
いては、メッキのクラックからの漏洩光を検出する方式
の検査機が知られているが、基板の高多層化が進むにつ
れて、様々な課題が指摘されている。また、スルーホー
ルとパターンとの相対的な位置ずれによって生じるパタ
ーン切れの検査に対しては、適用できない。
第18A図,第18B図は、ランドRとスルーホールHとの相
対的位置関係を示す図である。第18A図において、ラン
ドRの中心にスルーホールHの中心Oが一致しており、
良好なパターンとなっている。第18B図においては、ラ
ンドRの中心とスルーホールHの中心Oがずれており、
スルーホールHの一部が、ランドRの外側に突出してい
る。この突出部分の大きさは開口角θによって求められ
る。開口角θが所定の基準より大きい時には、そのパタ
ーン切れは不良と判定される。
以上のように、開口角θを求めることによって、パター
ン切れの良否を判定することができ、判定の自動化を意
図した技術も提案されている。
〔発明が解決しようとする課題〕
しかし開口角θを測定した良否判断では、第19図に示す
ようにランドRとラインLとが切れたいわゆる「ネック
切れ」の判定が困難であるという問題点があった。例え
ば本出願人による特願平1−82117号に開示されている
開口角θの測定方法は、スルーホールHの輪郭を拡大し
て拡大輪郭RPを求め、これとランドRとの重なり具合を
観察し、重なっていない部分の角度の開口角θ(=θ
+θ)を測定していた。しかしこれでは、良否判断は
行えてもネック切れか否かの判断をなし得ず、配線パタ
ーンの製造工程管理上ネック切れか否かの判断を得るこ
とが望まれていた。
〔発明の目的〕
この発明は上記の事情に鑑みてなされたもので、配線パ
ターンのネック切れを自動的に判定するプリント基板の
検査方法を得ることを目的とする。
〔課題を解決するための手段〕
この発明は、プリント基板を光電走査して、画素ごとに
読取った画像データに基づいて、プリント基板上の配線
パターンとスルーホールとの間の相対的位置関係を判定
する、プリント基板のパターン検査方法であって、読み
取った画像データに基づいて、配線パターンを示すパタ
ーンイメージと、スルーホールを示すホールイメージと
を求め、パターンイメージに細線化処理を施して細線化
パターンイメージを求め、ホールイメージを含むウィン
ドウを設定し、ウィンドウ内において細線化パターンイ
メージの端点の個数を求め、この端点の個数から配線パ
ターンのネック切れを検出するものである。
〔作用〕
この発明において細線化されたパターンイメージは元の
配線パターンの「切れ」を端点として呈示し、ホールイ
メージを含んで設定されたウィンドウ内での端点の個数
はネック切れか否かについの情報を含んでおり、これを
数えることでネック切れが生じているか否かを判断す
る。
〔実施例〕
A.全体構成と概略動作 第2A図は、この発明の一実施例を適用するパターン検査
装置の全体構成を示すブロック図である。
ステージ10上には、検査対象となるプリント基板11が配
置される。プリント基板11は、ライン方向Xごとに、そ
のイメージを読取装置20によって読みとられながら、搬
送方向Yに送られる。読取装置20は、数千素子を有する
CCD複数個をライン方向Xに直列配列したものであり、
画素ごとにプリント基板11のパターンを読み取る。読み
取られた画像データは、2値化回路21a,21bに送られ
る。2値化回路21aは、後述するホールイメージ原信号H
IS0を生成し、2値化回路21bは後述するパターンイメー
ジ原信号PIS0を生成する。信号HIS0,PIS0は共に、パタ
ーン検査回路30に入力される。
パターン検査回路30は、後述する機能を有し、配線パタ
ーン(ランドを含む)や、これとスルーホールとの相対
的位置関係を検査し、その結果を中央演算装置(MPU)5
0に与える。
MPU50は、制御糸51を介して、装置全体を制御する。制
御系51は、パターン検査回路30において得られたデータ
のアドレスを特定するためのX−Yアドレスなどを生成
する。また、このX−Yアドレスをステージ駆動系52に
も与えて、ステージ10の搬送機構を制御する。
CRT60は、MPU50からの指令を受けて、各種の演算結果、
例えばホールイメージなどを表示する。キーボード70
は、MPU50に対して種々の命令を入力するために用いら
れる。
オプション部80には、欠陥確認装置81,欠陥品除去装置8
2および欠陥位置マーキング装置83などが配置される。
欠陥確認装置81は、検出された欠陥を、例えばCRT60上
に拡大して表示するための装置である。また、欠陥品除
去装置82は、欠陥を有するプリント基板11を検出した
ら、そのプリント基板11を不良品用トレーなどに搬送す
るための装置である。また、欠陥位置マーキング装置83
は、プリント基板11上の欠陥部分に直接、または、その
部分に該当するシート上の点にマーキングを行うための
装置である。これらの装置は必要に応じて取り付けられ
る。
B.読取り光学系 第3A図は、第2A図に示すステージ10,プリント基板11お
よび読取装置20などによって構成される読取り光学系の
一例を示す図である。
第3A図において、光源22からの高は、ハーフミラー23で
反射されてステージ10上のプリント基板11上に照射され
る。プリント基板11上には、下地となるベースB,配線パ
ターンL,スルーホールHおよびそのまわりのランドRが
存在する。プリント基板11からの反射光はハーフミラー
23を通過し、さらにレンズ25を介して、読取装置20内に
設けられたCCD24に入射される。CCD24は、搬送方向Yに
送られるプリント基板11上のベースB,配線パターンL,ス
ルーホールH,ランドRなどからの反射光を線順次に読取
っていく。
第4図は第3A図のA−A′線において読み取られた信号
波形を示すグラフと、この信号波形を合成して得られる
パターンの一例を示す図である。
第4図の信号波形に示すように、ベースBにおいては反
射光は比較的少く、閾値TH1,TH2(TH1<TH2)の間のレ
ベルの信号が生成される。ランドRは、銅などの金属に
よって形成されているので、この部分での反射光は多
く、閾値TH2以上のレベルの信号が生成される。なお、
配線パターンLにおいても、同じレベルの信号が生成さ
れる。また、スルーホールHにおいては、反射光はほと
んど無く、閾値TH1以上のレベルの信号が生成される。
さらに、通常スルーホールHとランドRとの間には、穴
あけ時に形成されるエッジ(開口縁部)Eが存在する。
この部分にはガタつきや傾斜が存在し、この部分での反
射光レベルは、特に一定の値を取らないが、ほぼ閾値TH
1と閾値TH2との間にある。
読取装置20からの信号は、第2A図の2値化回路21a,21b
において、例えば閾値TH1,TH2をそれぞれ用いて2値化
される。2値化回路21aは、スルーホールHを示すホー
ルイメージHIを生成し、2値化回路21bはランドRおよ
び配線パターンPを示すパターンイメージPIを生成す
る。この2つのイメージHI,PIが、後述する処理に必要
な信号として用いられる。
第3B図は、読取光学系の他の例を示す図である。光源22
aからの光は、第3A図に示す例と同様に、反射光として
ハーフミラー23およびレンズ25を介して読取装置20内の
CCD24上に照射される。この例においては、さらにステ
ージ10の裏側に光源22bが備えられており、スルーホー
ルHを通過した光もCCD24上に照射される。従って、ス
ルーホールHにおいて、信号レベルが最も高く、ランド
R,配線パターンLにおいて、信号レベルが中程度、ベー
スBおよびエッジEにおいて信号レベルが比較的低くな
る。
さらに、他の例として、CCD24を2列以上用意し、光源2
2aによって、ランドRおよび配線パターンLを検出し、
光源22bによってスルーホールHのみを検出し、それら
のデータを別々に後段の2値化回路に出力するように構
成してもよい。
C.パターン検査回路 第2B図は、第2A図に示すパターン検査回路30の内部構成
を示すブロック図である。
第2A図の2値化回路21a,21bで生成されたホールイメー
ジ原信号HIS0,パターンイメージ原信号PIS0は、インタ
ーフェース31を介してノイズフィルタ32a,32bにそれぞ
れ与えられる。ノイズフィルタ32a,32bは平滑化処理な
どを行って、ノイズを除去し、ホールイメージ信号HIS,
パターンイメージ信号PISをそれぞれ生成する。
ホールイメージ信号HISとパターンイメージ信号PISはど
ちらも、比較検査回路33,DRC(Design Rule Check)回
路34,スルーホール検査回路35のすべてに与えられる。
比較検査回路33は、ホールイメージ信号HIS及びパター
ンイメージ信号PISと、あらかじめ準備された基準プリ
ント基盤について得られたイメージ信号とを比較照合
し、それらが相互に異なる部分を欠陥として特定する回
路である。基準プリント基板としては、検査対象となる
プリント基板11と同一種類で、かつあらかじめ良品であ
ると判定されたプリント基板が用いられる。この方法
(比較法)はたとえば本出願人による特開昭60−263807
号公報に開示されている。
DRC回路34はプリント基板11上のパターンPの特徴、例
えば線幅やパターン角度、連続性などを抽出し、それら
が設計上の値から逸脱しているかどうかを判定すること
によってプリント基板11の良否検査を行う回路である。
このDRC法については、たとえば特開昭57−149905号公
報に開示されている。
D.スルーホール検査回路 (D−1).概要 スルーホール検査回路の各部の詳細な構造・動作の説明
をする前に、その概要について以下に述べる。
第1A図は、第2B図に示すスルーホール検査回路35の内部
構成を示すブロック図であり、第1B図は第1A図に示され
た構成で行われるプリント基板のパターン検査方法の流
れを示すフローチャートである。
第1A図の中心判定及び径測定回路36はホールイメージHI
の中心位置に関する情報CP(以下「中心CP」)と径に関
する情報、例えば直径Dを出力する回路であり、第1B図
のステップS11に対応する。
中心CPは座標(X,Y)の値であってもよいし、あるいは
位置情報行列[X,Y]の中でビットを立てる形式であっ
てもよい。いずれにしても、後述する様に本発明におい
ては中心CPを必ずしも正確に求める必要なない。
上記回路36の構成としては、例えば十字オペレータを構
成するものが挙げられる。第5図において、ホールイメ
ージ信号HISから得られるホールイメージHIに対して十
字型の空間オペレータ(十字オペレータ)OPを作用さ
せ、オペレータOPの4つの腕とホールイメージHIとが重
なる部分の長さd1〜d4を比較することにより、ホールイ
メージHIの中心とその径についての情報を得ることがで
きる。かかる空間オペレータの手法については例えば本
出願人による特願平2−191343号の出願において開示さ
れている。あるいは後述する膨張処理を用いてホールイ
メージHIの背景を膨張させ、等価的にホールイメージHI
を縮小させていって中心CPを求め、要した縮小段数から
直径Dを求めてもよい。
このようにして求められたホールイメージHIの中心CPと
直径Dはウィンドウ設定回路38に入力される。この回路
においては中心CPからネック切れ判定に必要な大きさ、
例えば寸法が4D×4DのウィンドウWを設定する。具体的
には例えばCP=(xC,yC)として、 W1=(xC+2D,yC+2D) W2=(xC+2D,yC−2D) W3=(xC−2D,yC−2D) W4=(xC−2D,yC−2D) の4点で規定される矩形状領域をもってウィンドウWと
する。この処理は第1B図ではステップS12に対応する。
ホールイメージ信号HISはラベリング処理回路37にも入
力される。ここでホールイメージ信号HISから生成され
る各ホールイメージHIに異なるラベルLABが付され、そ
れぞれが互いに識別される。この処理は第1B図のステッ
プS13に対応する。
一方、パターンイメージ信号PISは細線化回路39に入力
され、細線化信号PILとなる。これは第1B図のステップS
14に対応する。細線化については公知の手法、例えば第
6図に示す3×3マスクを用いることができる。即ち画
像データの注目する画素の3×3近傍が同図(a)のパ
ターンに一致したら、その画素を1から0へ置き換える
ことが左から右へ一画素細くすることができる(同図
(b))。これと同様の処理を上下左右4方向からすべ
ての画素について行えばよい。また例えば本出願人によ
る特開平2−14383号公報に開示されたようなベクトル
化を伴う細線化を行ってもよい。
第1A図に戻って、ウィンドウW及び細線化信号PILは、
端点抽出回路41に入力される。ここではステップS15の
処理、即ち端点Qの個数Nを求める。ネック切れの判定
は、ランドR(スルーホールH)の近傍を検査すれば充
分であるので、ウィンドウW内で端点の個数Nを数れば
足りる。
端点抽出には公知の手法、例えば第7図に示す3×3マ
スクを用いることができる。即ち、細線化された画像デ
ータの注目する画素の3×3近傍が同図の8種のパター
ンのいずれかに一致したら、その画素を端点Qと認識す
ることとする。
このようにして求められた端点の個数Nは、ラベリング
処理S12や端点抽出処理S15での遅延が位相調整回路40に
よって補正されたラベルLABをアドレスとして端点個数
メモリ42に記憶される。第1B図ではステップS16が対応
する。
一方、座標メモリ43には中心CPがレベルLABをアドレス
として記憶されるので、例えばプリント基板11の全部の
ホールHについてその端点Qの個数Nを数えた後で、あ
る位置にあるホールHと個数NとをラベルLABを介して
関連づけることができる。ネック切れ判定回路44ではこ
のようにして関連づけられた個数Nをその値によってネ
ック切れか否かを判断し(ステップS17)、ネック切れ
と判断されたホールHの座標は欠陥座標メモリ45に記憶
される(ステップS18)。具体的な判別方法については
後述する。
以上のようにして、スルーホール検査回路35では配線パ
ターンのネック切れを検出し、欠陥か否かを判定する。
次にネック切れの検出の具体的な例について説明する。
(D−2).ラベリング処理 第8図にラベリング処理の概要を、第9図にラベリング
処理回路37のブロック図を、第10図に同回路37のフロー
チャートをそれぞれ示す。ホールイメージ信号HISによ
り生成されるホールイメージHIは膨張回路37aに入力さ
れ、膨張したホールイメージHFが求まる(ステップS2
1)。この膨張処理については公知の手法、例えば第11
図に示す様に画像データの注目する画素が1の時、その
3×3近傍の画素を全て1とするなどすればよい。
次に膨張したホールイメージHFをラベル付け回路37bに
入力し、ラベルLABを付ける(ステップS22)。このラベ
ル付けに前記膨張処理は必ずしも必要ではないが、ある
程度の大きさまで膨張させた方が処理上容易となって望
ましい。ラベル付けには公知の手法、例えば第12図に示
すように、膨脹した各ホールイメージHFに固有の番号が
割当てられ、かつ背景をもラベル番号0として含むラベ
ルLi(非負整数)を考え、画像データの注目する画素の
3×3近傍のラベルのうち、正の最も小さいラベルをそ
の画素のラベルとして付けなおし、ラベルの値が収束す
るまでくりかえす等すればよい。
なお第8図はラベルLABとの対応のため、ウィンドウW
の様子をも示した。
(D−3).端点抽出回路 第13図に端点抽出回路41の構成のブロック図を、第14図
に同回路41のフローチャートをそれぞれ示す。端点判別
回路41aにおいては(D−1)で説明したように、例え
ば第6図に示す3×3マスクを用いて細線化処理された
パターンPLのウィンドウW内での端点Q1,Q2,…を第7図
に示す3×3マスクを用いて求める(ステップS31)。
端点個数カウント回路41bにおいては端点Q1,Q2,…の個
数Nを求める(ステップS32)。
第15A図及び第15B図に端点抽出の様子を示す。いずれの
図においても上段は実際の配線パターンPとスルーホー
ルHの関係を、下段は細線化処理されたパターンPL及び
端点Q1,Q2,…(図中▲で示した)をそれぞれ示してお
り、Nの値はその上に示したパターンの端点の個数を表
わしている。
(D−4).ネック切れ判定回路 第16図にネック切れ判定回路44の構成のブロック図を、
第17図に同回路44のフローチャートをそれぞれ示す。比
較回路44aは端点の個数Nを入力し、ある基準値と比較
することでネック切れか否かを判断するもので、ステッ
プS41およびS42に対応する。また出力回路44bは上記判
断に応じてOK/Errorを出力する回路であり、ステップS4
3及びS44が対応する。
第15A図はネック切れがない場合を、第15B図はネック切
れがある場合を示す。第15A図からわかる様に、配線パ
ターンPが正常であって、しかもスルーホールHがほぼ
正しく配線パターンPに合っている場合にはN=0とな
り、スルーホールHがネックから離れて位置ずれを起こ
した場合にはN=2となる。更にスルーホールHの位置
ずれ以外の要因によってネック切れでないパターン切れ
が生じた場合には、必ず偶数個の端点の生成を伴うの
で、原則としてNが奇数でなければ、ネック切れが生じ
ていないと判定できる(ステップS41)。またN=1の
場合にもネック切れは生じていないのでOKを出力する
(ステップS42,S44)。
ネック切れが生じる場合は例えば第15B図のN=3の場
合の様に、ネック付近をスルーホールHが覆う場合であ
り、更にスルーホールHの位置ずれ以外の要因によって
パターン切れが生じた場合には必ず偶数個の端点の生成
を伴うので、原則としてNが3以上の奇数であればネッ
ク切れが生じているとみなすことができる。但し同図中
のN=4の場合の様に、理論的にはNが偶数であってか
つネック切れが生じている場合も考えられるが、経験上
このような場合は殆ど無く、考慮する必要はない。従っ
てNが3以上の奇数であればErrorを出力する(ステッ
プS43)。
E.変形例 (1) ウィンドウWとしては、上記の矩形状領域に限
らず例えば円形上領域でもよく、また、この円形上領域
として、膨脹処理したホールイメージWFを利用してもよ
い。
(2) 上記ネック切れ判定基準は任意に設定すること
もできる。
(3) スルーホール検査全体としては、上記のネック
切れ検査の他に、上述の本出願人による特願平1−8211
7号の開口角θにもとづく検査を使用することができ
る。
〔発明の効果〕
以上説明したように、この発明のプリント基板の検査方
法は、プリント基板の配線パターンを読みとり、このパ
ターンイメージを細線化し、スルーホール近傍に設定し
たウィンドウ内で細線化されたパターンイメージの端点
を数え、ネック切れか否かを判断するので、ホールイメ
ージにおける円の中心判定も厳密に行う必要がなく、比
較的簡単な手段で配線パターンのネック切れを自動的に
判定することができる。
【図面の簡単な説明】
第1A図はこの発明の一実施例を示すブロック図、 第1B図はこの発明の一実施例を示すフローチャート、 第2A図はこの発明を適用する装置の構成を示すブロック
図、 第2B図はこの発明を適用する回路の構成を示すブロック
図、 第3A図乃至第3B図は光電走査による読取を示す概念図、 第4図は第3A図によって読み取られた信号波形及びそれ
を合成して得られるパターンを示す図、 第5図は十字オペレータの概念を示す図、 第6図は細線化の一例を示す図、 第7図は端点検出の一例を示す図、 第8図はラベル付けの一例を示す図、 第9図はラベリング処理回路の構成を示すブロック図、 第10図はラベリング処理回路の流れを示すフローチャー
ト、 第11図は膨張処理の一例を示す図、 第12図はラベリングの一例を示す図、 第13図は端点抽出回路の構成を示すブロック図、 第14図は端点抽出回路の流れを示すフローチャート、 第15A図はネック切れを生じていない配線パターンの細
線化を示す図、 第15B図はネック切れを生じた配線パターンの細線化を
示す図、 第16図はネック切れ判定回路の構成を示すブロック図、 第17図はネック切れ判定回路の流れを示すフローチャー
ト、 第18A図〜第18B図及び第19図は従来の技術の問題点を示
す図である。 11……プリント基板、 38……ウィンドウ設定回路、 39……細線化回路、41……端点抽出回路、 44……ネック切れ判定回路、 P……配線パターン、PI……パターンイメージ、 H……スルーホール、HI……ホールイメージ、 PL……細線化処理されたパターン、 W:ウィンドウ、 Q1〜Q4……端点

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】プリント基板を光電走査して、画素ごとに
    読取った画像データに基づいて、前記プリント基板上の
    配線パターンとスルーホールとの間の相対的位置関係を
    判定する、プリント基板のパターン検査方法であって、 (a) 前記画像データに基づいて、前記配線パターン
    を示すパターンイメージと、前記スルーホールを示すホ
    ールイメージと、を求める工程と、 (b) 前記パターンイメージに細線化処理を施して、
    細線化パターンイメージを求める工程と、 (c) 前記ホールイメージを含むウィンドウを設定す
    る工程と、 (d) 前記ウィンドウ内において前記細線パターンイ
    メージの端点の個数を求める工程と、 (e) 前記端点の個数から前記配線パターンのネック
    切れを検出する工程と、を含むプリント基板のパターン
    検査方法。
JP2315503A 1990-11-19 1990-11-19 プリント基板のパターン検査方法 Expired - Lifetime JPH0786468B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2315503A JPH0786468B2 (ja) 1990-11-19 1990-11-19 プリント基板のパターン検査方法
US07/792,354 US5398291A (en) 1990-11-19 1991-11-14 Method and apparatus for detecting neck disconnection between land and line of wiring pattern on printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2315503A JPH0786468B2 (ja) 1990-11-19 1990-11-19 プリント基板のパターン検査方法

Publications (2)

Publication Number Publication Date
JPH04184244A JPH04184244A (ja) 1992-07-01
JPH0786468B2 true JPH0786468B2 (ja) 1995-09-20

Family

ID=18066140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2315503A Expired - Lifetime JPH0786468B2 (ja) 1990-11-19 1990-11-19 プリント基板のパターン検査方法

Country Status (1)

Country Link
JP (1) JPH0786468B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010087433A1 (ja) * 2009-01-31 2010-08-05 株式会社メガトレード スルーホールの検査装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003065971A (ja) * 2001-08-21 2003-03-05 Ibiden Co Ltd パターン検査方法および検査装置
JP6496159B2 (ja) * 2015-02-23 2019-04-03 株式会社Screenホールディングス パターン検査装置およびパターン検査方法
CN105279757B (zh) * 2015-10-19 2018-10-16 广州视源电子科技股份有限公司 一种焊点定位方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010087433A1 (ja) * 2009-01-31 2010-08-05 株式会社メガトレード スルーホールの検査装置
JP2010175483A (ja) * 2009-01-31 2010-08-12 Mega Trade:Kk スルーホールの検査装置

Also Published As

Publication number Publication date
JPH04184244A (ja) 1992-07-01

Similar Documents

Publication Publication Date Title
US7031511B2 (en) Hole inspection apparatus and method
US5774574A (en) Pattern defect detection apparatus
JP4518835B2 (ja) 欠陥検出装置、配線領域抽出装置、欠陥検出方法および配線領域抽出方法
JP5234639B2 (ja) スルーホールの検査装置
JP4243454B2 (ja) 明度補正方法及び選択的欠陥検出方法及びこれらを記録した記録媒体
JPH0769155B2 (ja) プリント基板のパターン検査方法
KR20230126163A (ko) 교사 데이터 생성 장치, 교사 데이터 생성 방법 및 기록 매체에 기록된 프로그램
JP3589424B1 (ja) 基板検査装置
JP4071866B2 (ja) 配線パターン検査装置
TWI609178B (zh) Pattern inspection device and pattern inspection method
JPH0786468B2 (ja) プリント基板のパターン検査方法
US5398291A (en) Method and apparatus for detecting neck disconnection between land and line of wiring pattern on printed board
JPH10293847A (ja) パターン検査方法及びパターン検査装置
JP2003203218A (ja) 外観検査装置および方法
JP2007309703A (ja) ピクセルの検査方法
JP2819905B2 (ja) 配線パターン検査装置
JP2004061118A (ja) パターン検査装置及びパターン検査方法
JP4205137B2 (ja) 外観検査装置、および、検査対象物の検査領域抽出方法
JP2676990B2 (ja) 配線パターン検査装置
JP3189488B2 (ja) プリント配線基板の検査装置
JPH09147056A (ja) マーク外観検査方法とその装置
JP3265144B2 (ja) リード印刷パターンにおける滲み検出方法
JP4275582B2 (ja) 基板検査装置
JP2001183119A (ja) パターン検査装置
JPH04138345A (ja) 配線パターン検査装置