JPH0775257B2 - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JPH0775257B2 JPH0775257B2 JP2226514A JP22651490A JPH0775257B2 JP H0775257 B2 JPH0775257 B2 JP H0775257B2 JP 2226514 A JP2226514 A JP 2226514A JP 22651490 A JP22651490 A JP 22651490A JP H0775257 B2 JPH0775257 B2 JP H0775257B2
- Authority
- JP
- Japan
- Prior art keywords
- receiving element
- light receiving
- light
- shift register
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 claims description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 19
- 239000011651 chromium Substances 0.000 description 13
- 229910052804 chromium Inorganic materials 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はファクシミリ等の入力部に使用されるイメージ
センサに係り、特にフォトダイオードとブロッキングダ
イオードとを極性を逆向きに直列に接続した受光素子を
複数個ライン状に並べて受光素子アレイを形成して成る
イメージセンサの改良に関する。
センサに係り、特にフォトダイオードとブロッキングダ
イオードとを極性を逆向きに直列に接続した受光素子を
複数個ライン状に並べて受光素子アレイを形成して成る
イメージセンサの改良に関する。
（従来の技術） 従来、ファクシミリ等の画像読み取りに使用されるイメ
ージセンサは、例えば第６図に示すように、フォトダイ
オードPDとブロッキングダイオードBDとが互いに逆極性
になるように直列に接続して一つの受光素子１を形成
し、この受光素子１を複数個ライン状に並べて受光素子
アレイ２を構成している。第６図に示すイメージセンサ
においては、駆動ICの個数を削減するため、受光素子ア
レイ２を受光素子１の集合体からなる複数の受光素子群
3nに分け、これら受光素子群3nを１個のシフトレジスタ
SRによってマトリックス駆動することにより受光素子群
3nを順次選択して読取回路４に接続し、各受光素子１の
信号を読み取るものである（例えば特開昭58−56363号
公報参照）。
ージセンサは、例えば第６図に示すように、フォトダイ
オードPDとブロッキングダイオードBDとが互いに逆極性
になるように直列に接続して一つの受光素子１を形成
し、この受光素子１を複数個ライン状に並べて受光素子
アレイ２を構成している。第６図に示すイメージセンサ
においては、駆動ICの個数を削減するため、受光素子ア
レイ２を受光素子１の集合体からなる複数の受光素子群
3nに分け、これら受光素子群3nを１個のシフトレジスタ
SRによってマトリックス駆動することにより受光素子群
3nを順次選択して読取回路４に接続し、各受光素子１の
信号を読み取るものである（例えば特開昭58−56363号
公報参照）。
この構造のイメージセンサの画像信号の読み出しは、次
のようにして行われる。
のようにして行われる。
すなわち、複数の受光素子群3nのうちの一つをブロック
選択スイッチ7nにより共通配線５に接続し、この状態で
シフトレジスタSRによって受光素子群3nを構成する各受
光素子１が走査されて順次信号が印加され、逆バイアス
されたフォトダイオードPDに電荷が充電される。このと
き、他の受光素子群3nのブロッキングダイオードBDに
は、当該受光素子群内でのクロストークの発生を防止す
るため、ブロック選択スイッチ7nにより電源６に接続さ
れて逆バイアス電位が与えられている。
選択スイッチ7nにより共通配線５に接続し、この状態で
シフトレジスタSRによって受光素子群3nを構成する各受
光素子１が走査されて順次信号が印加され、逆バイアス
されたフォトダイオードPDに電荷が充電される。このと
き、他の受光素子群3nのブロッキングダイオードBDに
は、当該受光素子群内でのクロストークの発生を防止す
るため、ブロック選択スイッチ7nにより電源６に接続さ
れて逆バイアス電位が与えられている。
以上の動作がブロック選択スイッチ7nを切り替えること
により各受光素子群3n毎に行われ、受光素子アレイ２を
構成する全ての受光素子１のフォトダイオードPDに電荷
が充電される。
により各受光素子群3n毎に行われ、受光素子アレイ２を
構成する全ての受光素子１のフォトダイオードPDに電荷
が充電される。
そして、走査が一巡する間にフォトダイオードPDに光が
照射され、その光の照射光量に応じた電荷が放電され
る。
照射され、その光の照射光量に応じた電荷が放電され
る。
そして、再び同様の動作により各受光素子１に読み出し
パルスがシフトレジスタSRによって順次印加され、各フ
ォトダイオードPDに前記放電量に応じた電荷が再充電さ
れ、再充電による流れる電流を読取回路４を介して読み
取ることにより時系列的に各画像信号を抽出する。
パルスがシフトレジスタSRによって順次印加され、各フ
ォトダイオードPDに前記放電量に応じた電荷が再充電さ
れ、再充電による流れる電流を読取回路４を介して読み
取ることにより時系列的に各画像信号を抽出する。
（発明が解決しようとする課題） 上記構成によると、受光素子群3n内でのクロストークの
発生を防止するために読み出しを行なう受光素子群以外
の受光素子群3nの群配線8nに逆バイアス電位が与えられ
ているので、各群配線8nとグランド間の寄生容量10に電
荷が充電され、当該受光素子群を読み出すために共通配
線５に接続すると、前記充電された電荷が読取回路４に
流れ込んでしまいノイズを発生させる。これを避けるた
め、共通配線５に対して、逆極性の電源６′と、寄生容
量10と同一容量値を有する容量10′と、スイッチ７′を
設け、このスイッチ７′を閉じることにより逆極性の電
荷を読み出しを行なう群配線8nに与えて、前記ノイズを
キャンセルする方法が提案されている。
発生を防止するために読み出しを行なう受光素子群以外
の受光素子群3nの群配線8nに逆バイアス電位が与えられ
ているので、各群配線8nとグランド間の寄生容量10に電
荷が充電され、当該受光素子群を読み出すために共通配
線５に接続すると、前記充電された電荷が読取回路４に
流れ込んでしまいノイズを発生させる。これを避けるた
め、共通配線５に対して、逆極性の電源６′と、寄生容
量10と同一容量値を有する容量10′と、スイッチ７′を
設け、このスイッチ７′を閉じることにより逆極性の電
荷を読み出しを行なう群配線8nに与えて、前記ノイズを
キャンセルする方法が提案されている。
しかし上記方法では、アナログスイッチが発生するスイ
ッチングノイズにより検出信号のSN比が悪くなるという
欠点がある。例えば、解像度16dot/mmのセンサでは、発
生する１画素当たりの電荷が0.1pC程度であるのに対し
て、市販のCMOSアナログスイッチのスイッチングノイズ
は10pCにあり、信号がアナログスイッチのノイズにうず
もれ検出が困難であるという問題点があった。
ッチングノイズにより検出信号のSN比が悪くなるという
欠点がある。例えば、解像度16dot/mmのセンサでは、発
生する１画素当たりの電荷が0.1pC程度であるのに対し
て、市販のCMOSアナログスイッチのスイッチングノイズ
は10pCにあり、信号がアナログスイッチのノイズにうず
もれ検出が困難であるという問題点があった。
本発明は上記実情に鑑みてなされたもので、簡単な構成
でノイズ成分を排除し、SN比を向上させて多階調化を図
ることができるイメージセンサの構造を提供することを
目的とする。
でノイズ成分を排除し、SN比を向上させて多階調化を図
ることができるイメージセンサの構造を提供することを
目的とする。
（課題を解決するための手段） 上記従来例の問題点を解消するため本発明のイメージセ
ンサは、第１のダイオードと第２のダイオードとを極性
を逆向きに直列に接続した受光素子を複数個ライン状に
並べて受光素子アレイを形成するとともに、前記受光素
子アレイを複数の受光素子群に分割し、マトリックス駆
動により受光素子群を構成する各受光素子の第２のダイ
オード側に順次読み出しパルスを印加し、各受光素子の
第１のダイオード側に接続された読取回路で画像信号を
読み取るイメージセンサにおいて、次の構成を特徴とし
ている。
ンサは、第１のダイオードと第２のダイオードとを極性
を逆向きに直列に接続した受光素子を複数個ライン状に
並べて受光素子アレイを形成するとともに、前記受光素
子アレイを複数の受光素子群に分割し、マトリックス駆
動により受光素子群を構成する各受光素子の第２のダイ
オード側に順次読み出しパルスを印加し、各受光素子の
第１のダイオード側に接続された読取回路で画像信号を
読み取るイメージセンサにおいて、次の構成を特徴とし
ている。
前記各受光素子の第２のダイオード側に第１容量部を接
続する。
続する。
前記第１容量部の他端を受光素子群毎に接続し、各受光
素子群に順次駆動パルスを印加する第１のシフトレジス
タを設ける。
素子群に順次駆動パルスを印加する第１のシフトレジス
タを設ける。
前記各受光素子の第２のダイオード側に第２容量部を接
続する。
続する。
該第２容量部の他端をマトリックス状に接続し、受光素
子群を構成する各受光素子に順次読み出しパルスを印加
する第２のシフトレジスタを設ける。
子群を構成する各受光素子に順次読み出しパルスを印加
する第２のシフトレジスタを設ける。
前記各受光素子の第２のダイオード側にリーク手段を設
ける。
ける。
（作用） 本発明によれば、第１のシフトレジスタからの駆動パル
スにより一つの受光素子群を選択し、該当受光素子群を
構成する各受光素子に第２のシフトレジスタから順次読
み出しパルスを印加して画像信号を抽出する。
スにより一つの受光素子群を選択し、該当受光素子群を
構成する各受光素子に第２のシフトレジスタから順次読
み出しパルスを印加して画像信号を抽出する。
また、リーク手段により各受光素子の第２のダイオード
側を元の電位に戻す。
側を元の電位に戻す。
（実施例） 本発明の実施例に係るイメージセンサについて第１図を
参照しながら説明する。
参照しながら説明する。
イメージセンサの画像読取部分は、フォトダイオードPD
1と、ブロッキングダイオードの機能を有するフォトダ
イオードPD2とを極性を逆向きに直列に接続した受光素
子１を複数個ライン状に並べた受光素子アレイ２で構成
されている。そして、この受光素子アレイ２は、複数
（64個）の受光素子１の集合体からなる複数（ｎ個）の
受光素子群3nに分割されている。各受光素子群3nのフォ
トダイオードPD1側は、読取回路４に接続された共通配
線５に接続されている。
1と、ブロッキングダイオードの機能を有するフォトダ
イオードPD2とを極性を逆向きに直列に接続した受光素
子１を複数個ライン状に並べた受光素子アレイ２で構成
されている。そして、この受光素子アレイ２は、複数
（64個）の受光素子１の集合体からなる複数（ｎ個）の
受光素子群3nに分割されている。各受光素子群3nのフォ
トダイオードPD1側は、読取回路４に接続された共通配
線５に接続されている。
また、各受光素子１のフォトダイオードPD2側には第１
容量部11が形成されている。この第１容量部11の他端は
受光素子群3n毎に群配線8nに接続され、この群配線8nは
それぞれ第１のシフトレジスタ12の各出力（A1〜An）に
接続されている。従って、各受光素子群3nに第１のシフ
トレジスタ12からの駆動パルスが順次印加するようにな
っている。
容量部11が形成されている。この第１容量部11の他端は
受光素子群3n毎に群配線8nに接続され、この群配線8nは
それぞれ第１のシフトレジスタ12の各出力（A1〜An）に
接続されている。従って、各受光素子群3nに第１のシフ
トレジスタ12からの駆動パルスが順次印加するようにな
っている。
更に、各受光素子１のフォトダイオードPD2側には第２
容量部13が形成されている。この第２容量部13の他端は
第２のシフトレジスタ14の各出力（B1〜B64）にマトリ
ックス状に接続されている。すなわち、受光素子群31を
構成する64個の各受光素子１に注目すると、これらの受
光素子１がそれぞれ第２のシフトレジスタ14の各出力
（B1〜B64）に接続されている。同様にして各受光素子
群3nを構成する64個の各受光素子１がそれぞれ第２のシ
フトレジスタ14の各出力（B1〜B64）に接続されてい
る。従って、受光素子群3nを構成する各受光素子１（64
個）に第２のシフトレジスタ14からの読み出しパルスが
順次印加するようになっている。
容量部13が形成されている。この第２容量部13の他端は
第２のシフトレジスタ14の各出力（B1〜B64）にマトリ
ックス状に接続されている。すなわち、受光素子群31を
構成する64個の各受光素子１に注目すると、これらの受
光素子１がそれぞれ第２のシフトレジスタ14の各出力
（B1〜B64）に接続されている。同様にして各受光素子
群3nを構成する64個の各受光素子１がそれぞれ第２のシ
フトレジスタ14の各出力（B1〜B64）に接続されてい
る。従って、受光素子群3nを構成する各受光素子１（64
個）に第２のシフトレジスタ14からの読み出しパルスが
順次印加するようになっている。
第１容量部11及び第２容量部12の容量値は、フォトダイ
オードPD1及びフォトダイオードPD2の容量値に比較して
十分大きい値とする。
オードPD1及びフォトダイオードPD2の容量値に比較して
十分大きい値とする。
各受光素子１のフォトダイオードPD2側には、逆方向の
ダイオード15をそれぞれ接続し、該各ダイオード15の他
端側を、各受光素子１に対して共通とし正電圧を供給す
る電源VDに接続するとともに、該電源VDの負側を接地し
て構成されるリーク手段が設けられている。また、ダイ
オード15の代わりに大きな時定数をもった素子、例えば
ダイオード15の極性を逆向きにし、そのリバース電流を
利用する方法（第２図（ａ））、或いは抵抗16（第２図
（ｂ））を使用してもよい。この抵抗16の値は10MΩ程
度とする。また、リーク手段を構成する電源VDは、第１
のシフトレジスタ12で印加される駆動パルス電圧V1,第
２のシフトレジスタ14で印加される読み出しパルスの電
圧V2に対して、V1から−V1の間又はV2から−V2の間の電
圧値に設定されている。
ダイオード15をそれぞれ接続し、該各ダイオード15の他
端側を、各受光素子１に対して共通とし正電圧を供給す
る電源VDに接続するとともに、該電源VDの負側を接地し
て構成されるリーク手段が設けられている。また、ダイ
オード15の代わりに大きな時定数をもった素子、例えば
ダイオード15の極性を逆向きにし、そのリバース電流を
利用する方法（第２図（ａ））、或いは抵抗16（第２図
（ｂ））を使用してもよい。この抵抗16の値は10MΩ程
度とする。また、リーク手段を構成する電源VDは、第１
のシフトレジスタ12で印加される駆動パルス電圧V1,第
２のシフトレジスタ14で印加される読み出しパルスの電
圧V2に対して、V1から−V1の間又はV2から−V2の間の電
圧値に設定されている。
リーク手段としてダイオードを使用する場合、このダイ
オード15,フォトダイオードPD1及びフォトダイオードPD
2の極性は第１図または第２図（ａ）（ｂ）に示す他
に、第２図（ｃ）のようにしてもよい。この場合、電極
VDの極性及び第１のシフトレジスタ12で印加される駆動
パルス電圧V1,第２のシフトレジスタ14で印加される読
み出しパルスの電圧V2の極性を逆にする必要がある。
オード15,フォトダイオードPD1及びフォトダイオードPD
2の極性は第１図または第２図（ａ）（ｂ）に示す他
に、第２図（ｃ）のようにしてもよい。この場合、電極
VDの極性及び第１のシフトレジスタ12で印加される駆動
パルス電圧V1,第２のシフトレジスタ14で印加される読
み出しパルスの電圧V2の極性を逆にする必要がある。
受光素子１及びその周辺の具体的な構成を、第３図
（ａ）乃至（ｃ）に示した製造工程図を参照しながら説
明する。
（ａ）乃至（ｃ）に示した製造工程図を参照しながら説
明する。
ガラス等から成る透明基板31上に、クロム（Cr）をスパ
ッタ法で着膜し、フォトリソ法でエッチングして第２容
量部13の電極となるクロムパターン32a及び第１容量部
の電極となるクロムパターン32b,CVD法で着膜されたSiN
x（シリコン窒化）層33,スパッタ法で着膜されたクロム
層34,CVD法でそれぞれ着膜されたn+a−Si;H（水素化ア
モルファスシリコン）層35及びｉ ａ−Si;H層36,スパ
ッタ法で着膜されたITO（酸化インジウム・スズ）層37
を順次形成する（第３図（ａ））。尚、クロムパターン
32a′は、当該受光素子１以外の受光素子の第２容量部
に対応する電極である。
ッタ法で着膜し、フォトリソ法でエッチングして第２容
量部13の電極となるクロムパターン32a及び第１容量部
の電極となるクロムパターン32b,CVD法で着膜されたSiN
x（シリコン窒化）層33,スパッタ法で着膜されたクロム
層34,CVD法でそれぞれ着膜されたn+a−Si;H（水素化ア
モルファスシリコン）層35及びｉ ａ−Si;H層36,スパ
ッタ法で着膜されたITO（酸化インジウム・スズ）層37
を順次形成する（第３図（ａ））。尚、クロムパターン
32a′は、当該受光素子１以外の受光素子の第２容量部
に対応する電極である。
続いて、ITO層37のフォトリソエッチング,i ａ−Si;H
層36及びn+a−Si;H層35のフォトリソエッチング，クロ
ム層34のフォトリソエッチング,SiNx層33のフォトリソ
エッチングを行ない、フォトダイオードPD1,フォトダイ
オードPD2,第１容量部11,第２容量部13,ダイオード15を
形成する（第３図（ｂ））。
層36及びn+a−Si;H層35のフォトリソエッチング，クロ
ム層34のフォトリソエッチング,SiNx層33のフォトリソ
エッチングを行ない、フォトダイオードPD1,フォトダイ
オードPD2,第１容量部11,第２容量部13,ダイオード15を
形成する（第３図（ｂ））。
全面にポリイミド38を塗布し、フォトダイオードPD1,フ
ォトダイオードPD2,第２容量部13に対応する位置及びダ
イオード15の両端位置にフォトリソエッチングによりそ
れぞれコンタクト孔39を形成する。そして、モリブデン
（Mo）及びアルミニウム（Al）をスパッタ法で連続して
着膜した後、これらをフォトリソエッチングして所望の
配線パターン40を形成する。更に、パッシベーション膜
を保護膜50として塗布する（第３図（ｃ））。
ォトダイオードPD2,第２容量部13に対応する位置及びダ
イオード15の両端位置にフォトリソエッチングによりそ
れぞれコンタクト孔39を形成する。そして、モリブデン
（Mo）及びアルミニウム（Al）をスパッタ法で連続して
着膜した後、これらをフォトリソエッチングして所望の
配線パターン40を形成する。更に、パッシベーション膜
を保護膜50として塗布する（第３図（ｃ））。
上記構造において、第２容量部13のクロムパターン32a
は第２のシフトレジスタ14の出力（B1〜B64のいずれ
か）に接続されている。また、第１容量部11のクロムパ
ターン32bは第１のシフトレジスタ12の出力（A1〜Anの
いずれか）に接続されている。更に、ダイオード15に接
続された配線パターン40Dは、電源VDに接続されてい
る。
は第２のシフトレジスタ14の出力（B1〜B64のいずれ
か）に接続されている。また、第１容量部11のクロムパ
ターン32bは第１のシフトレジスタ12の出力（A1〜Anの
いずれか）に接続されている。更に、ダイオード15に接
続された配線パターン40Dは、電源VDに接続されてい
る。
上記構造によれば、第１容量部11及び第２容量部13の絶
縁層として、フォトダイオードPD1及びフォトダイオー
ドPD2の構成に関係しないSiNx層33を用いることによ
り、SiNx層33の膜厚を自由に選択できる。従って、SiNx
層33の膜厚を薄くすれば、小さい面積で所望の容量を得
ることができデバイスの面積を小さくすることができ
る。
縁層として、フォトダイオードPD1及びフォトダイオー
ドPD2の構成に関係しないSiNx層33を用いることによ
り、SiNx層33の膜厚を自由に選択できる。従って、SiNx
層33の膜厚を薄くすれば、小さい面積で所望の容量を得
ることができデバイスの面積を小さくすることができ
る。
受光素子１及びその周辺の他の実施例の具体的を構成
を、第４図（ａ）乃至（ｅ）に示した製造工程図を参照
しながら説明する。
を、第４図（ａ）乃至（ｅ）に示した製造工程図を参照
しながら説明する。
ガラス等から成る透明基板41上に、クロム（Cr）をスパ
ッタ法で着膜し、フォトリソ法でエッチングしてフォト
ダイオードPD1,フォトダイオードPD2の金属電極42a及び
第２容量部13の電極となるクロムパターン42b及びリー
ク手段を構成する抵抗部の電極となるクロムパターン42
及び第１容量部11の電極となるのクロムパターン42dを
それぞれ形成する（第４図（ａ））。尚、クロムパター
ン42b′は、当該受光素子１以外の受光素子の第２容量
部に対応する電極である。
ッタ法で着膜し、フォトリソ法でエッチングしてフォト
ダイオードPD1,フォトダイオードPD2の金属電極42a及び
第２容量部13の電極となるクロムパターン42b及びリー
ク手段を構成する抵抗部の電極となるクロムパターン42
及び第１容量部11の電極となるのクロムパターン42dを
それぞれ形成する（第４図（ａ））。尚、クロムパター
ン42b′は、当該受光素子１以外の受光素子の第２容量
部に対応する電極である。
続いて、CVD法でn+a−Siを着膜し、フォトリソエッチン
グして前記金属電極42aにn+a−Si層43を形成する。ま
た、これと同時にクロムパターン42c上に抵抗部材とな
るn+a−Si層43を形成して抵抗Ｒを形成する（第４図
（ｂ））。
グして前記金属電極42aにn+a−Si層43を形成する。ま
た、これと同時にクロムパターン42c上に抵抗部材とな
るn+a−Si層43を形成して抵抗Ｒを形成する（第４図
（ｂ））。
CVD法でｉ ａ−Si,スパッタ法でITOをそれぞれ着膜
し、ITO及びｉ ａ−Siを順次エッチングして前記n+a−
Si層43,クロムパターン42b,42b′及びクロムパターン42
d上にｉ ａ−Si層44及びITO層45を形成して、フォトダ
イオードPD1,フォトダイオードPD2,第１容量部11,第２
容量部13を形成する（第４図（ｃ））。
し、ITO及びｉ ａ−Siを順次エッチングして前記n+a−
Si層43,クロムパターン42b,42b′及びクロムパターン42
d上にｉ ａ−Si層44及びITO層45を形成して、フォトダ
イオードPD1,フォトダイオードPD2,第１容量部11,第２
容量部13を形成する（第４図（ｃ））。
全面にポリイミド46を塗布し、フォトダイオードPD1,フ
ォトダイオードPD2,第１容量部11,第２容量部13,抵抗Ｒ
に対応する位置にフォトリソエッチングによりそれぞれ
コンタクト孔47を形成する（第４図（ｄ））。
ォトダイオードPD2,第１容量部11,第２容量部13,抵抗Ｒ
に対応する位置にフォトリソエッチングによりそれぞれ
コンタクト孔47を形成する（第４図（ｄ））。
そして、モリブデン（Mo）及びアルミニウム（Al）をス
パッタ法で連続して着膜した後、これらをフォトリソエ
ッチングして所望の配線パターン48を形成する。更に、
パッシベーション膜を保護膜50として塗布する。（第４
図（ｅ））。
パッタ法で連続して着膜した後、これらをフォトリソエ
ッチングして所望の配線パターン48を形成する。更に、
パッシベーション膜を保護膜50として塗布する。（第４
図（ｅ））。
また上記構造において、第２容量部13のクロムパターン
42bは第２のシフトレジスタ14の各出力（B1〜B64のいず
れか）に接続されている。また、第１容量部11のクロム
パターン42dは第１のシフトレジスタ12の出力（A1〜An
のいずれか）に接続されている。更に、抵抗Ｒの下部の
クロムパターン42cは電源VDに接続されている。
42bは第２のシフトレジスタ14の各出力（B1〜B64のいず
れか）に接続されている。また、第１容量部11のクロム
パターン42dは第１のシフトレジスタ12の出力（A1〜An
のいずれか）に接続されている。更に、抵抗Ｒの下部の
クロムパターン42cは電源VDに接続されている。
上記構造ではITO/a−Si/Crのサンドイッチ構造のフォト
ダイオードを遮光することにより、第１容量部11及び第
２容量部13を形成している。
ダイオードを遮光することにより、第１容量部11及び第
２容量部13を形成している。
次に第１図のイメージセンサの駆動方法について第５図
のタイミングチャートを参照しながら説明する。
のタイミングチャートを参照しながら説明する。
第１のシフトレジスタ12にスタートパルスが印加される
と、駆動パルスが各シフトレジスタ（A1〜An）から出力
される。シフトレジスタ12の第１ビットA1からの駆動パ
ルスは、第１容量部11を介して受光素子群31の各受光素
子１に印加され、駆動パルスが「＋5V」のときフォトダ
イオードPD2側のX1点（第１図）の電位V X1がV1とな
る。
と、駆動パルスが各シフトレジスタ（A1〜An）から出力
される。シフトレジスタ12の第１ビットA1からの駆動パ
ルスは、第１容量部11を介して受光素子群31の各受光素
子１に印加され、駆動パルスが「＋5V」のときフォトダ
イオードPD2側のX1点（第１図）の電位V X1がV1とな
る。
次に前記駆動パルスが「＋5V」の状態のとき（受光素子
群31の各受光素子１のX1点の電位V X1がV1のとき）、第
２のシフトレジスタ14にスタートパルスが印加される
と、読み出しパルスが各シフトレジスタ（B1〜B64）か
ら出力される。シフトレジスタ14からの読み出しパルス
が第２容量部13を介して各受光素子１に印加されると、
読み出しパルスが「＋5V」のとき前記X1点の電位V X1は
（V1＋V2）となり、フォトダイオードPD2が順方向とな
るとともにフォトダイオードPD1は略（V1＋V2）に逆バ
イアスされる。
群31の各受光素子１のX1点の電位V X1がV1のとき）、第
２のシフトレジスタ14にスタートパルスが印加される
と、読み出しパルスが各シフトレジスタ（B1〜B64）か
ら出力される。シフトレジスタ14からの読み出しパルス
が第２容量部13を介して各受光素子１に印加されると、
読み出しパルスが「＋5V」のとき前記X1点の電位V X1は
（V1＋V2）となり、フォトダイオードPD2が順方向とな
るとともにフォトダイオードPD1は略（V1＋V2）に逆バ
イアスされる。
読み出しパルスが「0V」になると（駆動パルスは「＋5
V」）、X1点の電位V X1はV1となりフォトダイオードPD2
は逆方向にバイアスされ、１画素目の受光素子１のリセ
ットは終了する。この動作が順次受光素子群31を構成す
る各受光素子１について行われ、更に、各受光素子群3n
について同様の動作が行われることにより、全ての受光
素子１についてリセット走査が行われる。
V」）、X1点の電位V X1はV1となりフォトダイオードPD2
は逆方向にバイアスされ、１画素目の受光素子１のリセ
ットは終了する。この動作が順次受光素子群31を構成す
る各受光素子１について行われ、更に、各受光素子群3n
について同様の動作が行われることにより、全ての受光
素子１についてリセット走査が行われる。
また、シフトレジスタ12の各端子からの駆動パルス及び
シフトレジスタ14の各端子からの読み出しパルスは、そ
の立ち下がりと立ち上がりが一致するようなタイミング
で行なう。
シフトレジスタ14の各端子からの読み出しパルスは、そ
の立ち下がりと立ち上がりが一致するようなタイミング
で行なう。
リセット走査が行われた後、イメージセンサ上に配置さ
れた原稿（図示せず）からの反射光が各受光素子１に入
射し、フォトダイオードPD1の電荷が放電する。
れた原稿（図示せず）からの反射光が各受光素子１に入
射し、フォトダイオードPD1の電荷が放電する。
次に、前記リセットと同様の動作で画像信号の読み出し
が行われる。すなわち、第１のシフトレジスタ12の駆動
パルス及び第２のシフトレジスタ14の読み出しパルスが
「＋5V」になると、前記X1点の電位V X1が（V1＋V2）と
なり、フォトダイオードPD2が順方向となるとともにフ
ォトダイオードPD1が（V1＋V2）に再充電され、このと
きの充電電流が共通配線５に流れ、積分器４により受光
素子１の画素信号が抽出される。
が行われる。すなわち、第１のシフトレジスタ12の駆動
パルス及び第２のシフトレジスタ14の読み出しパルスが
「＋5V」になると、前記X1点の電位V X1が（V1＋V2）と
なり、フォトダイオードPD2が順方向となるとともにフ
ォトダイオードPD1が（V1＋V2）に再充電され、このと
きの充電電流が共通配線５に流れ、積分器４により受光
素子１の画素信号が抽出される。
そして、読み出しパルスが「0V」になると（駆動パルス
は「＋5V」）、X1点の電位V X1はV1となりフォトダイオ
ードPD2は逆バイアスされ、受光素子間でのクロストー
クの発生を防止している。また、シフトレジスタ12の各
端子からの駆動パルス及びシフトレジスタ14の各端子か
らの読み出しパルスは、その立ち下がりと立ち上がりが
一致するようなタイミングで行なう。
は「＋5V」）、X1点の電位V X1はV1となりフォトダイオ
ードPD2は逆バイアスされ、受光素子間でのクロストー
クの発生を防止している。また、シフトレジスタ12の各
端子からの駆動パルス及びシフトレジスタ14の各端子か
らの読み出しパルスは、その立ち下がりと立ち上がりが
一致するようなタイミングで行なう。
以上の動作が各受光素子１について行われ、積分器４の
出力側に各受光素子１の画像信号が時系列的に抽出され
る。
出力側に各受光素子１の画像信号が時系列的に抽出され
る。
また、充電電流によって第１容量部11と第２容量部13が
充電されるので、駆動パルスと読み出しパルスとが「0
V」になってもX1点の電位V X1が元の電位に戻ず、第５
図にようにグランドレベルより低い負側の電位になって
しまう。そこで、X1点に逆方向にダイオード15を接続
し、正の電源VDを印加することにより、電荷をリークさ
せて元の電位に戻すようにしている。
充電されるので、駆動パルスと読み出しパルスとが「0
V」になってもX1点の電位V X1が元の電位に戻ず、第５
図にようにグランドレベルより低い負側の電位になって
しまう。そこで、X1点に逆方向にダイオード15を接続
し、正の電源VDを印加することにより、電荷をリークさ
せて元の電位に戻すようにしている。
反射光が各受光素子１に入射しない場合は、フォトダイ
オードPD1に蓄積された電荷が放電しないので、駆動パ
ルス及び読み出しパルスが「＋5V」になり前記X1点の電
位V X1が（V1＋V2）となっても、フォトダイオードPD2
が順方向とならず共通配線５側に電流が流れないので、
積分器４の出力側に信号が生じない。
オードPD1に蓄積された電荷が放電しないので、駆動パ
ルス及び読み出しパルスが「＋5V」になり前記X1点の電
位V X1が（V1＋V2）となっても、フォトダイオードPD2
が順方向とならず共通配線５側に電流が流れないので、
積分器４の出力側に信号が生じない。
上記実施例によれば、従来のマトリックス駆動のように
読み取り動作する群以外の受光素子群の受光素子にバイ
アス電源をかける必要がなく、切り替えスイッチを必要
としないので、アナログスイッチによるスイッチングノ
イズの発生を防止できる。
読み取り動作する群以外の受光素子群の受光素子にバイ
アス電源をかける必要がなく、切り替えスイッチを必要
としないので、アナログスイッチによるスイッチングノ
イズの発生を防止できる。
また従来、受光素子群の受光素子にバイアス電源をかけ
ることにより生じるノイズを除去するため設けていた容
量10′，電源６′，スイッチ７′（第６図）を必要とせ
ず、構成の簡略化を図ることができる。
ることにより生じるノイズを除去するため設けていた容
量10′，電源６′，スイッチ７′（第６図）を必要とせ
ず、構成の簡略化を図ることができる。
また、駆動パルス及び読み出しパルスは、その立ち下が
りと立ち上がりが一致するようなタイミングで行なって
いるので、立ち下がりと立ち上がりで発生するスイッチ
ングノイズを相殺することができる。
りと立ち上がりが一致するようなタイミングで行なって
いるので、立ち下がりと立ち上がりで発生するスイッチ
ングノイズを相殺することができる。
（発明の効果） 本発明によれば、マトリックス駆動を行なう際に必要な
スイッチング素子を省略することにより、構成を簡単に
するとともにスイッチングノイズの発生を除去したS/N
比の高い画像信号を得ることができ、多階調化に有利な
イメージセンサを得ることができる。
スイッチング素子を省略することにより、構成を簡単に
するとともにスイッチングノイズの発生を除去したS/N
比の高い画像信号を得ることができ、多階調化に有利な
イメージセンサを得ることができる。
第１図は本発明実施例のイメージセンサの等価回路図、
第２図（ａ）乃至（ｃ）はイメージセンサの受光素子の
他の実施例を示す等価回路図、第３図（ａ）乃至（ｃ）
は第１図のイメージセンサの受光素子の具体例の構造工
程の断面説明図、第４図（ａ）乃至（ｅ）は第１図のイ
メージセンサの受光素子の他の具体例の製造工程の断面
説明図、第５図は第１図の実施例のイメージセンサを駆
動する駆動方法のタイミングチャート図、第６図は従来
のイメージセンサの等価回路図である。 １……受光素子 ２……受光素子アレイ 3n……受光素子群 ４……読取回路 ５……共通配線 8n……群配線 11……第１容量部 12……シフトレジスタ 13……第２容量部 14……シフトレジスタ 15……ダイオード 16……抵抗 PD1……フォトダイオード PD2……フォトダイオード VD……電源
第２図（ａ）乃至（ｃ）はイメージセンサの受光素子の
他の実施例を示す等価回路図、第３図（ａ）乃至（ｃ）
は第１図のイメージセンサの受光素子の具体例の構造工
程の断面説明図、第４図（ａ）乃至（ｅ）は第１図のイ
メージセンサの受光素子の他の具体例の製造工程の断面
説明図、第５図は第１図の実施例のイメージセンサを駆
動する駆動方法のタイミングチャート図、第６図は従来
のイメージセンサの等価回路図である。 １……受光素子 ２……受光素子アレイ 3n……受光素子群 ４……読取回路 ５……共通配線 8n……群配線 11……第１容量部 12……シフトレジスタ 13……第２容量部 14……シフトレジスタ 15……ダイオード 16……抵抗 PD1……フォトダイオード PD2……フォトダイオード VD……電源
Claims (1)
- 【請求項１】第１のダイオードと第２のダイオードとを
極性を逆向きに直列に接続した受光素子を複数個ライン
状に並べて受光素子アレイを形成するとともに、前記受
光素子アレイを複数の受光素子群に分割し、マトリック
ス駆動により受光素子群を構成する各受光素子の第２の
ダイオード側に順次読み出しパルスを印加し、各受光素
子の第１のダイオード側に接続された読取回路で画像信
号を読み取るイメージセンサにおいて、 前記各受光素子の第２のダイオード側に接続された第１
容量部と、 前記第１容量部の他端を受光素子群毎に各ビットに接続
し、各受光素子群に順次駆動パルスを印加する第１のシ
フトレジスタと、 前記各受光素子の第２のダイオード側に接続された第２
容量部と、 該第２容量部の他端をマトリックス状に各ビットに接続
し、受光素子群を構成する各受光素子に順次読み出しパ
ルスを印加する第２のシフトレジスタと、 前記各受光素子の第２のダイオード側に設けたリーク手
段とを具備することを特徴とするイメージセンサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2226514A JPH0775257B2 (ja) | 1990-08-30 | 1990-08-30 | イメージセンサ |
| US07/751,769 US5235174A (en) | 1990-08-30 | 1991-08-29 | Image sensor having dual shift registers and a plurality of capacitors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2226514A JPH0775257B2 (ja) | 1990-08-30 | 1990-08-30 | イメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04109672A JPH04109672A (ja) | 1992-04-10 |
| JPH0775257B2 true JPH0775257B2 (ja) | 1995-08-09 |
Family
ID=16846323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2226514A Expired - Fee Related JPH0775257B2 (ja) | 1990-08-30 | 1990-08-30 | イメージセンサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5235174A (ja) |
| JP (1) | JPH0775257B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06164924A (ja) * | 1992-11-16 | 1994-06-10 | Fuji Xerox Co Ltd | イメージセンサ |
| EP0619676A3 (en) * | 1993-04-09 | 1995-05-24 | Kanegafuchi Chemical Ind | Method and device for reading images. |
| DE19524857C2 (de) * | 1995-07-07 | 1998-04-09 | Siemens Ag | Bilddetektor |
| DE19524856A1 (de) * | 1995-07-07 | 1997-01-09 | Siemens Ag | Röntgenbilderzeugungssystem |
| US8058884B2 (en) * | 2008-08-20 | 2011-11-15 | Synaptics Incorporated | System and method for measuring a capacitance and selectively activating an indicating transducer |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856363A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 受光素子 |
| JPS58172057A (ja) * | 1982-04-02 | 1983-10-08 | Hitachi Ltd | 光学読取装置 |
| US5023443A (en) * | 1989-01-18 | 1991-06-11 | Konica Corporation | Image sensor and its driving method |
-
1990
- 1990-08-30 JP JP2226514A patent/JPH0775257B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-29 US US07/751,769 patent/US5235174A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5235174A (en) | 1993-08-10 |
| JPH04109672A (ja) | 1992-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4510738B2 (ja) | 表示装置 | |
| JPH0442934A (ja) | 多層配線構造 | |
| JP3006216B2 (ja) | ２次元密着型イメージセンサ及びその駆動方法 | |
| US5376782A (en) | Image pickup device providing decreased image lag | |
| US5202575A (en) | TFT-driven image sensor including a reduced-size capacitor structure | |
| EP0260824A2 (en) | Circuit for a photosensitive pixel with exposed blocking element | |
| JPH0775257B2 (ja) | イメージセンサ | |
| JPH07264495A (ja) | 電荷蓄積装置 | |
| JPH09232557A (ja) | イメージセンサ | |
| JP2998410B2 (ja) | ２次元密着型イメージセンサ及びその駆動方法 | |
| JP3671068B2 (ja) | 電荷蓄積装置 | |
| JP3144091B2 (ja) | ２次元イメージセンサ | |
| JPH06164924A (ja) | イメージセンサ | |
| JPH03120947A (ja) | イメージセンサ | |
| JPH0522516A (ja) | イメージセンサ | |
| US5264938A (en) | Image sensor | |
| JPH05326912A (ja) | イメージセンサ | |
| JPH0758769B2 (ja) | イメージセンサ | |
| US5229858A (en) | Noise free, line form image sensor | |
| JP2939505B2 (ja) | 画像読取装置 | |
| JP3393688B2 (ja) | 画像読取装置 | |
| JP3094503B2 (ja) | 画像読み取り装置及びその駆動方法 | |
| JP3094554B2 (ja) | 画像読み取り装置 | |
| JP2660046B2 (ja) | イメージセンサ | |
| JPH0775256B2 (ja) | イメージセンサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |