JPH0773155B2 - 回路部品の製造方法 - Google Patents
回路部品の製造方法Info
- Publication number
- JPH0773155B2 JPH0773155B2 JP4126757A JP12675792A JPH0773155B2 JP H0773155 B2 JPH0773155 B2 JP H0773155B2 JP 4126757 A JP4126757 A JP 4126757A JP 12675792 A JP12675792 A JP 12675792A JP H0773155 B2 JPH0773155 B2 JP H0773155B2
- Authority
- JP
- Japan
- Prior art keywords
- injection
- hole
- molded
- view
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0014—Shaping of the substrate, e.g. by moulding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09118—Moulded substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
Description
【０００１】
【産業上の利用分野】本発明は、射出成形部材に回路パ
ターンを形成した回路部品の製造方法に関するものであ
る。
ターンを形成した回路部品の製造方法に関するものであ
る。
【０００２】
【従来の技術】従来、高性能エンジニアリングプラスチ
ック等により形成した射出成形回路部品において、その
代表的な回路パターンの形成方法には、主に次の２つの
方法がある。その一つは、ワンショットモールド法で、
図１１に示すように、先ず、図（イ）の工程において、
半田付けの高温に耐えられるような高耐熱性の樹脂を原
料として、射出成形により略平板状の基盤３０を成形
し、次に、同図（ロ）の工程において、該基盤３０の表
面に前処理としてエッチング処理や触媒処理等を施した
後、無電解銅メッキ３１を全面に施す。
ック等により形成した射出成形回路部品において、その
代表的な回路パターンの形成方法には、主に次の２つの
方法がある。その一つは、ワンショットモールド法で、
図１１に示すように、先ず、図（イ）の工程において、
半田付けの高温に耐えられるような高耐熱性の樹脂を原
料として、射出成形により略平板状の基盤３０を成形
し、次に、同図（ロ）の工程において、該基盤３０の表
面に前処理としてエッチング処理や触媒処理等を施した
後、無電解銅メッキ３１を全面に施す。
【０００３】そして、更に同図（ハ）の工程において、
マスキングレジストやエッチングレジスト等でマスキン
グ３２し、次に同図（ニ）の工程において、全体に電気
メッキをする。その後、不要な部分のレジスト剥離及び
銅エッチング等を施して、基盤３０の表面に所定の回路
パターン３３を形成する方法である。
マスキングレジストやエッチングレジスト等でマスキン
グ３２し、次に同図（ニ）の工程において、全体に電気
メッキをする。その後、不要な部分のレジスト剥離及び
銅エッチング等を施して、基盤３０の表面に所定の回路
パターン３３を形成する方法である。
【０００４】もう一つの回路形成方法は、図１２に示す
２ショットモールド法で、先ず同図（イ）の工程で所望
形状の一次側成形部品３４を成形し、その後同図（ロ）
の工程において、前処理としてエッチング処理，触媒処
理など３５を施す。次に、同図（ハ）の工程において、
この一次側成形部品３４を型枠に入れ、この上に二次側
材料を注入し、この二次側材料３６で一次側成形部品３
４の所定部分３４ａのみを露出せしめて被覆した二重構
造に成形した後、同図（ニ）の工程において、メッキ処
理を施し、前記一次側成形部品３４の露出した前記所定
部分３４ａにのみ金属皮膜３７を形成する方法である。
２ショットモールド法で、先ず同図（イ）の工程で所望
形状の一次側成形部品３４を成形し、その後同図（ロ）
の工程において、前処理としてエッチング処理，触媒処
理など３５を施す。次に、同図（ハ）の工程において、
この一次側成形部品３４を型枠に入れ、この上に二次側
材料を注入し、この二次側材料３６で一次側成形部品３
４の所定部分３４ａのみを露出せしめて被覆した二重構
造に成形した後、同図（ニ）の工程において、メッキ処
理を施し、前記一次側成形部品３４の露出した前記所定
部分３４ａにのみ金属皮膜３７を形成する方法である。
【０００５】
【発明が解決しようとする問題点】然し乍ら、前記ワン
ショットモールド法によるものは、生産工程が多く、ま
た銅エッチングが必要であるため高価なものとなるこ
と、マスキング工程を含むため、コーナー部のアール取
りが必要で作業性が悪いこと、更にまた成形部品表面の
立上り角度が約６０度以内で、且つ段差が約８mm以下で
あること等の諸制約があるために、立体化が困難である
といった問題点がある。
ショットモールド法によるものは、生産工程が多く、ま
た銅エッチングが必要であるため高価なものとなるこ
と、マスキング工程を含むため、コーナー部のアール取
りが必要で作業性が悪いこと、更にまた成形部品表面の
立上り角度が約６０度以内で、且つ段差が約８mm以下で
あること等の諸制約があるために、立体化が困難である
といった問題点がある。
【０００６】これに対し、上記２ショットモールド法
は、立体回路の形成には適するが、二重成形法であるた
め、一次側成形部品２５の型枠内における位置合せが難
しく作業能率が悪いこと、又無電解メッキが基本となる
ためコスト高となるといった諸問題点がある。
は、立体回路の形成には適するが、二重成形法であるた
め、一次側成形部品２５の型枠内における位置合せが難
しく作業能率が悪いこと、又無電解メッキが基本となる
ためコスト高となるといった諸問題点がある。
【０００７】
【問題点を解決するための手段】本発明は、上記のよう
な従来の問題点を解決するためになされたもので、比較
的に単純な回路を形成する部品に対して、低コストで簡
易に回路パターンを形成できるものを提供することを目
的としたものであり、その要旨は、表面に導電パターン
用の凸部を有しその一部に貫通孔を穿設したメッキ可能
な第１射出成形部材の上面に、凸の部分を切除した前記
第１射出成形部材と断面ほゞ同一形状のメッキ不可能な
第２射出成形部材を嵌合するとゝもに、この嵌合体全体
に無電解メッキ処理を施した後、電気メッキ処理を施し
て前記第１射出成形部材の露出面に導電パターンを形成
するとゝもに、該第１射出成形部材の裏面における前記
貫通孔の周縁部を切除して絶縁部を形成することを特徴
とする回路部品の製造方法にある。
な従来の問題点を解決するためになされたもので、比較
的に単純な回路を形成する部品に対して、低コストで簡
易に回路パターンを形成できるものを提供することを目
的としたものであり、その要旨は、表面に導電パターン
用の凸部を有しその一部に貫通孔を穿設したメッキ可能
な第１射出成形部材の上面に、凸の部分を切除した前記
第１射出成形部材と断面ほゞ同一形状のメッキ不可能な
第２射出成形部材を嵌合するとゝもに、この嵌合体全体
に無電解メッキ処理を施した後、電気メッキ処理を施し
て前記第１射出成形部材の露出面に導電パターンを形成
するとゝもに、該第１射出成形部材の裏面における前記
貫通孔の周縁部を切除して絶縁部を形成することを特徴
とする回路部品の製造方法にある。
【０００８】
【実施例】以下、本発明を図１乃至図９に示す実施例に
基き詳細に説明する。なお、図１は本発明に係る回路部
品の構成部材の分解斜視図、図２は本発明方法によって
形成した回路部品の全体斜視図、図３は同回路部品の部
分拡大斜視図、図４は図３部分の説明図で、（イ）は加
工前の図３におけるIII − III線断面説明図、同図
（ロ）は加工後の同説明図、（ハ）は（ロ）の下面図、
図５は他実施例の図４相当断面説明図で、（イ）は加工
前の平面図、（ロ）は同断面図、（ハ）は加工後の平面
図、（ニ）は同断面図、図６は従来の多極コネクタの斜
視図、図７乃至図９は図６に示す多極コネクタを本発明
方法により形成する説明図、図１０は本発明方法の他の
実施例を示す部分斜視図である。
基き詳細に説明する。なお、図１は本発明に係る回路部
品の構成部材の分解斜視図、図２は本発明方法によって
形成した回路部品の全体斜視図、図３は同回路部品の部
分拡大斜視図、図４は図３部分の説明図で、（イ）は加
工前の図３におけるIII − III線断面説明図、同図
（ロ）は加工後の同説明図、（ハ）は（ロ）の下面図、
図５は他実施例の図４相当断面説明図で、（イ）は加工
前の平面図、（ロ）は同断面図、（ハ）は加工後の平面
図、（ニ）は同断面図、図６は従来の多極コネクタの斜
視図、図７乃至図９は図６に示す多極コネクタを本発明
方法により形成する説明図、図１０は本発明方法の他の
実施例を示す部分斜視図である。
【０００９】図において、１はメッキ可能な第１射出成
形部品で、例えばポリエーテルイミド（ＰＥＩ）等の半
田付けの高温に耐えられるような高耐熱性の樹脂で形成
されており、その基盤２の上面２ａには形成する回路パ
ターンと同一形状の凸条３が複数個形成されている。４
は前記凸条３の両端部に穿設した貫通孔で、該貫通孔４
は基盤２の上面２ａから裏面２ｂに貫通している。そし
て、この第１射出成形部品１は、メッキ触媒入り樹脂に
より成形した場合には射出成形したそのまゝの成形部品
を使用し、一般の高耐熱性の樹脂で形成した場合には、
その全面にエッチング処理や触媒処理などのメッキ前処
理が施こされている。
形部品で、例えばポリエーテルイミド（ＰＥＩ）等の半
田付けの高温に耐えられるような高耐熱性の樹脂で形成
されており、その基盤２の上面２ａには形成する回路パ
ターンと同一形状の凸条３が複数個形成されている。４
は前記凸条３の両端部に穿設した貫通孔で、該貫通孔４
は基盤２の上面２ａから裏面２ｂに貫通している。そし
て、この第１射出成形部品１は、メッキ触媒入り樹脂に
より成形した場合には射出成形したそのまゝの成形部品
を使用し、一般の高耐熱性の樹脂で形成した場合には、
その全面にエッチング処理や触媒処理などのメッキ前処
理が施こされている。
【００１０】５は高耐熱性の樹脂、例えばポリフェニレ
ンサルファイド（ＰＰＳ）等で形成したメッキ不可能な
第２射出成形部品で、その基盤６はメッキ可能な前記第
１射出成形部品１と同一の大きさに形成されているとゝ
もに、図１に示すように、第１射出成形部品１の上面２
ａに嵌め合せができるよう断面同一形状に形成されてい
る。そして、この基盤６には、メッキ可能な第１射出成
形部品１に嵌め合わせた時に、第１射出成形部品１の前
記凸条３の表面３ａが露出するよう、上下に貫通した貫
通溝７が形成されている。
ンサルファイド（ＰＰＳ）等で形成したメッキ不可能な
第２射出成形部品で、その基盤６はメッキ可能な前記第
１射出成形部品１と同一の大きさに形成されているとゝ
もに、図１に示すように、第１射出成形部品１の上面２
ａに嵌め合せができるよう断面同一形状に形成されてい
る。そして、この基盤６には、メッキ可能な第１射出成
形部品１に嵌め合わせた時に、第１射出成形部品１の前
記凸条３の表面３ａが露出するよう、上下に貫通した貫
通溝７が形成されている。
【００１１】而して、図１に示すように、前記構成から
なるメッキ可能な第１射出成形部品１とメッキ不可能な
第２射出成形部品５とを嵌め合わせ、両射出成形部品
１，５を固定して一つの嵌合体Ａを形成する。この固定
は、嵌め合せ時の圧入のみでも可能であるが、形状によ
っては部分的に接着剤により接着固定しても良い。
なるメッキ可能な第１射出成形部品１とメッキ不可能な
第２射出成形部品５とを嵌め合わせ、両射出成形部品
１，５を固定して一つの嵌合体Ａを形成する。この固定
は、嵌め合せ時の圧入のみでも可能であるが、形状によ
っては部分的に接着剤により接着固定しても良い。
【００１２】そして、この嵌合体Ａに無電解メッキ処理
を施して薄いメッキ層を形成したのち、電気メッキ処理
を施こすと、第２射出成形部品５の前記貫通溝７から露
出した第１射出成形部品１の前記凸条３の表面３ａ、前
記貫通孔４の内周面及び裏面２ｂにメッキ層８ａ，８
ｂ，８ｃが夫々形成され、前記凸条３の表面３ａに形成
されたメッキ層８ａが回路パターンとなる。この場合、
凸条３の表面３ａと裏面２ｂとは貫通孔４により連通し
ているので、前記各部分の電気メッキ処理が可能とな
る。
を施して薄いメッキ層を形成したのち、電気メッキ処理
を施こすと、第２射出成形部品５の前記貫通溝７から露
出した第１射出成形部品１の前記凸条３の表面３ａ、前
記貫通孔４の内周面及び裏面２ｂにメッキ層８ａ，８
ｂ，８ｃが夫々形成され、前記凸条３の表面３ａに形成
されたメッキ層８ａが回路パターンとなる。この場合、
凸条３の表面３ａと裏面２ｂとは貫通孔４により連通し
ているので、前記各部分の電気メッキ処理が可能とな
る。
【００１３】次に、図４（イ）に示すように、第１射出
成形部品１の前記凸条３の表面３ａに形成されたメッキ
層８ａと、裏面２ｂに形成されたメッキ層８ｃとは貫通
孔４の内周面に形成されたメッキ層８ｂにより連続して
いるので、図４（ロ）に示すように、第１射出成形部品
１の基盤２の裏面２ｂ側において貫通孔４周囲の面取り
加工等を行い、同図（ハ）に示すように、絶縁部９ａを
形成して回路パターン８ａと基板２の裏面２ｂのメッキ
層８ｃとを分離し、この基板２の裏面２ｂのメッキ層８
ｃをアース部とする。
成形部品１の前記凸条３の表面３ａに形成されたメッキ
層８ａと、裏面２ｂに形成されたメッキ層８ｃとは貫通
孔４の内周面に形成されたメッキ層８ｂにより連続して
いるので、図４（ロ）に示すように、第１射出成形部品
１の基盤２の裏面２ｂ側において貫通孔４周囲の面取り
加工等を行い、同図（ハ）に示すように、絶縁部９ａを
形成して回路パターン８ａと基板２の裏面２ｂのメッキ
層８ｃとを分離し、この基板２の裏面２ｂのメッキ層８
ｃをアース部とする。
【００１４】図５（イ）（ロ）に示すものは、貫通孔４
が大径孔４ａと小径孔４ｂとの組合せから形成された段
付孔の例であり、この場合には、図５（ハ）（ニ）に示
すように、金型や治工具等により小径孔４ｂ部を打ち抜
き、絶縁部９ｂを形成して回路パターン８ａと基板２の
裏面２ｂのアース部８ｃとを分離する。
が大径孔４ａと小径孔４ｂとの組合せから形成された段
付孔の例であり、この場合には、図５（ハ）（ニ）に示
すように、金型や治工具等により小径孔４ｂ部を打ち抜
き、絶縁部９ｂを形成して回路パターン８ａと基板２の
裏面２ｂのアース部８ｃとを分離する。
【００１５】図６に示すものは、ノイズ除去フィルター
を設けた従来の多極コネクタ１０に本発明を適用した場
合の実施例で、チップコンデンサー１１を装着したフィ
ルター付きコネクタにおいて、そのコネクターピン１２
とチップコンデンサー１１とを接続する導電パターンを
形成するに当たり、本発明を適用することにより簡単に
パターン部を形成することができる。
を設けた従来の多極コネクタ１０に本発明を適用した場
合の実施例で、チップコンデンサー１１を装着したフィ
ルター付きコネクタにおいて、そのコネクターピン１２
とチップコンデンサー１１とを接続する導電パターンを
形成するに当たり、本発明を適用することにより簡単に
パターン部を形成することができる。
【００１６】すなわち、図７において、１３は樹脂性の
シールドケースで、その前面１３ａには導電パターン部
となる凸部１４を形成し、該凸部１４の中心部にコネク
タピン１２を挿入する貫通孔１５を形成するとゝもに、
このシールドケース１３の表面にエッチング処理や触媒
処理などのメッキ前処理を施こす。そして、前記凸部１
４と嵌合する貫通孔１６ａを形成した前記第２射出成形
部品に相当する絶縁枠部材１６を嵌め合せる。この際、
絶縁枠部材１６の合せ面１６ｂに接着材等を塗布し接着
固定してもよい。
シールドケースで、その前面１３ａには導電パターン部
となる凸部１４を形成し、該凸部１４の中心部にコネク
タピン１２を挿入する貫通孔１５を形成するとゝもに、
このシールドケース１３の表面にエッチング処理や触媒
処理などのメッキ前処理を施こす。そして、前記凸部１
４と嵌合する貫通孔１６ａを形成した前記第２射出成形
部品に相当する絶縁枠部材１６を嵌め合せる。この際、
絶縁枠部材１６の合せ面１６ｂに接着材等を塗布し接着
固定してもよい。
【００１７】次に、図８に示すように、絶縁枠部材１６
をシールドケース１３に一体に固定したのちに、この状
態で全体に無電解メッキ処理を施して薄いメッキ層を形
成する。そして更に、電気メッキ処理をすることによ
り、図９に示すように、絶縁枠部材１６で被覆された面
を除くシールドケース１３の全面にメッキ層１７が形成
される。なお本実施例の場合、コネクタピン１２挿入用
の貫通孔１５を通して、導電パターン部１７ａとシール
ド部１７ｃとは貫通孔１３のメッキ層１７ｂを介して一
体となるので、メッキ処理後、絶縁枠部材１６との嵌合
側とは反対側（シールドケース１３の後面１３ｂ側）に
おいて、貫通孔１５周辺を前記実施例と同様に面取り加
工することにより絶縁部（図示しない）を形成し、導電
パターン部１７ａとシールド部１７ｃ側とを分離する。
をシールドケース１３に一体に固定したのちに、この状
態で全体に無電解メッキ処理を施して薄いメッキ層を形
成する。そして更に、電気メッキ処理をすることによ
り、図９に示すように、絶縁枠部材１６で被覆された面
を除くシールドケース１３の全面にメッキ層１７が形成
される。なお本実施例の場合、コネクタピン１２挿入用
の貫通孔１５を通して、導電パターン部１７ａとシール
ド部１７ｃとは貫通孔１３のメッキ層１７ｂを介して一
体となるので、メッキ処理後、絶縁枠部材１６との嵌合
側とは反対側（シールドケース１３の後面１３ｂ側）に
おいて、貫通孔１５周辺を前記実施例と同様に面取り加
工することにより絶縁部（図示しない）を形成し、導電
パターン部１７ａとシールド部１７ｃ側とを分離する。
【００１８】図１０に示すものは、前記絶縁部の形成方
法の他の実施例で、絶縁枠部材１６の嵌合側とは反対側
において、貫通孔１５の周部に環状凸部１８を形成し、
該環状凸部１８の外側に、これと嵌合する穴１９を形成
した絶縁部材２０を嵌合により固定した後メッキ処理す
れば、環状凸部１８の外周には絶縁部が形成されるので
面取り加工を省略することができる。しかしこの場合、
メッキ処理はすべて無電解メッキ処理となるため、コス
トは増加する。
法の他の実施例で、絶縁枠部材１６の嵌合側とは反対側
において、貫通孔１５の周部に環状凸部１８を形成し、
該環状凸部１８の外側に、これと嵌合する穴１９を形成
した絶縁部材２０を嵌合により固定した後メッキ処理す
れば、環状凸部１８の外周には絶縁部が形成されるので
面取り加工を省略することができる。しかしこの場合、
メッキ処理はすべて無電解メッキ処理となるため、コス
トは増加する。
【００１９】
【発明の効果】本発明に係る回路部品の製造方法は、上
記の如く、表面に導電パターン用の凸部を有しその一部
に貫通孔を穿設したメッキ可能な第１射出成形部材の上
面に、凸の部分を切除した前記第１射出成形部材と断面
ほゞ同一形状のメッキ不可能な第２射出成形部材を嵌合
するとゝもに、この嵌合体全体に無電解メッキ処理を施
した後、電気メッキ処理を施して前記第１射出成形部材
の露出面に導電パターンを形成するとゝもに、該第１射
出成形部材の裏面における前記貫通孔の周縁部を切除し
て絶縁部を形成することを特徴とするものであるから、
生産工程が少なくてすみ、且つ電気メッキ処理が可能で
あるため廉価に生産することが出来るとゝもに、立体回
路パターンでも自在に形成できるといった諸効果があ
る。
記の如く、表面に導電パターン用の凸部を有しその一部
に貫通孔を穿設したメッキ可能な第１射出成形部材の上
面に、凸の部分を切除した前記第１射出成形部材と断面
ほゞ同一形状のメッキ不可能な第２射出成形部材を嵌合
するとゝもに、この嵌合体全体に無電解メッキ処理を施
した後、電気メッキ処理を施して前記第１射出成形部材
の露出面に導電パターンを形成するとゝもに、該第１射
出成形部材の裏面における前記貫通孔の周縁部を切除し
て絶縁部を形成することを特徴とするものであるから、
生産工程が少なくてすみ、且つ電気メッキ処理が可能で
あるため廉価に生産することが出来るとゝもに、立体回
路パターンでも自在に形成できるといった諸効果があ
る。
【図１】本発明に係る回路部品の構成部材の分解斜視図
である。
である。
【図２】本発明方法によって形成した回路部品の全体斜
視図である。
視図である。
【図３】同回路部品の部分拡大斜視図である。
【図４】図３のIII − III線断面説明図である。
【図５】他実施例の図４相当断面説明図である。
【図６】従来の多極コネクタの斜視図である。
【図７】図６に示す多極コネクタを本発明方法により形
成する第１説明図である。
成する第１説明図である。
【図８】図６に示す多極コネクタを本発明方法により形
成する第２説明図である。
成する第２説明図である。
【図９】本発明方法により形成した図６に示す多極コネ
クタの斜視図である
クタの斜視図である
【図１０】他実施例の部分斜視図である。
【図１１】従来のワンショットモールド法の説明図であ
る。
る。
【図１２】従来の２ショットモールド法の説明図であ
る。
る。
１ 第１射出成形部品 ２ 基板 ２ａ 上面 ２ｂ 裏面 ３ 凸条 ３ａ 同表面 ４ 貫通孔 ５ 第２射出成形部品 ６ 基盤 ７ 貫通溝 ８ メッキ層 ９ａ 絶縁部 ９ｂ 絶縁部 １０ 多極コネクタ １１ チップコンデンサー １２ コネクターピン １３ シールドケース １４ 凸部 １５ 貫通孔 １６ 絶縁枠部材 １７ メッキ層 １８ 環状凸部 １９ 嵌合穴 ２０ 絶縁部材
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/02 Ｎ 3/42 Ｂ 7511−4Ｅ // Ｂ２９Ｌ 31:34
Claims (1)
- 【請求項１】 表面に導電パターン用の凸部を有しその
一部に貫通孔を穿設したメッキ可能な第１射出成形部材
の上面に、凸の部分を切除した前記第１射出成形部材と
断面ほゞ同一形状のメッキ不可能な第２射出成形部材を
嵌合するとゝもに、この嵌合体全体に無電解メッキ処理
を施した後、電気メッキ処理を施して前記第１射出成形
部材の露出面に導電パターンを形成するとゝもに、該第
１射出成形部材の裏面における前記貫通孔の周縁部を切
除して絶縁部を形成することを特徴とする回路部品の製
造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4126757A JPH0773155B2 (ja) | 1992-04-20 | 1992-04-20 | 回路部品の製造方法 |
| GB9305477A GB2266410B (en) | 1992-04-20 | 1993-03-17 | Circuit part and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4126757A JPH0773155B2 (ja) | 1992-04-20 | 1992-04-20 | 回路部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05299815A JPH05299815A (ja) | 1993-11-12 |
| JPH0773155B2 true JPH0773155B2 (ja) | 1995-08-02 |
Family
ID=14943171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4126757A Expired - Fee Related JPH0773155B2 (ja) | 1992-04-20 | 1992-04-20 | 回路部品の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0773155B2 (ja) |
| GB (1) | GB2266410B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0992987A (ja) * | 1995-09-22 | 1997-04-04 | Yazaki Corp | 電気接続箱の製造方法 |
| DE10023736A1 (de) | 2000-05-15 | 2001-11-22 | Harting Elektrooptische Bauteile Gmbh & Co Kg | Leiterplatte sowie Verfahren zur Herstellung einer Leiterplatte |
| TW526689B (en) * | 2000-06-12 | 2003-04-01 | Bourns Inc | Molded electronic assembly |
| DE50209164D1 (de) * | 2002-07-18 | 2007-02-15 | Festo Ag & Co | Spritzgegossener Leiterträger und Verfahren zu seiner Herstellung |
| JP4915220B2 (ja) | 2006-11-24 | 2012-04-11 | 富士通株式会社 | 携帯端末装置 |
| JP4974376B2 (ja) * | 2007-12-26 | 2012-07-11 | 株式会社ミツバ | 成膜成形体およびその製造装置 |
| JP6757666B2 (ja) * | 2013-10-11 | 2020-09-23 | マグナ インターナショナル インコーポレイテッド | 選択的クロムめっき方法 |
| JP6278370B2 (ja) * | 2014-08-05 | 2018-02-14 | 株式会社江東彫刻 | 配線回路部品を作製するための金型 |
| WO2018009543A1 (en) | 2016-07-07 | 2018-01-11 | Molex, Llc | Molded interconnect device and method of making same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2171355B (en) * | 1985-02-22 | 1989-11-22 | Kollmorgen Tech Corp | Molded articles suitable for adherent metallization, molded metallized articles and processes for making the same |
| IN167760B (ja) * | 1986-08-15 | 1990-12-15 | Kollmorgen Tech Corp |
-
1992
- 1992-04-20 JP JP4126757A patent/JPH0773155B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-17 GB GB9305477A patent/GB2266410B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2266410B (en) | 1995-07-05 |
| GB9305477D0 (en) | 1993-05-05 |
| JPH05299815A (ja) | 1993-11-12 |
| GB2266410A (en) | 1993-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1228932A (en) | Injection molded multi-layer circuit board and method of making same | |
| EP0727932B1 (en) | Electromagnetic shielded casing | |
| US5390412A (en) | Method for making printed circuit boards | |
| JP2629299B2 (ja) | 雄コネクタ | |
| JPH0773155B2 (ja) | 回路部品の製造方法 | |
| GB2371261B (en) | Electrical component with conductive tracks | |
| US5979048A (en) | Method of manufacturing connectors | |
| US5901429A (en) | Method of manufacturing composite pancake slip ring assembly | |
| EP0835046B1 (en) | Component mounting board, process for producing the board, and process for producing the module | |
| JPH05235511A (ja) | 合成樹脂複合成形品，及びその製造方法 | |
| JP3087989B2 (ja) | 回路部品の製造方法 | |
| JP3345691B2 (ja) | コネクターの製造方法 | |
| JPS587898A (ja) | 回路配線体の製造方法 | |
| KR19990084276A (ko) | 양면회로기판의 제조방법. | |
| JPH06140734A (ja) | 回路端子付プラスチック成形品 | |
| JPS587897A (ja) | 回路配線板の製造方法 | |
| JPH08264988A (ja) | 立体回路基板、及び、その製造方法 | |
| TW202335378A (zh) | 電連接器結構、其製造方法及電連接器總成 | |
| JPH04239795A (ja) | 射出成形回路部品の製造方法 | |
| JPH0378291A (ja) | 立体配線基板の製造方法 | |
| JP3264182B2 (ja) | 加速度センサの製造方法 | |
| JPH0378289A (ja) | 立体配線基板の製造方法 | |
| JPH02271589A (ja) | 回路一体型ジャンクションブロック | |
| JPH02266589A (ja) | 弾性回路基板 | |
| JPH06216500A (ja) | パターン状金属層を有するプラスチック成形体及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |