JPH0767146A - 半導体メモリによる映像記録再生装置のメモリ診断回路 - Google Patents
半導体メモリによる映像記録再生装置のメモリ診断回路Info
- Publication number
- JPH0767146A JPH0767146A JP5213889A JP21388993A JPH0767146A JP H0767146 A JPH0767146 A JP H0767146A JP 5213889 A JP5213889 A JP 5213889A JP 21388993 A JP21388993 A JP 21388993A JP H0767146 A JPH0767146 A JP H0767146A
- Authority
- JP
- Japan
- Prior art keywords
- data
- semiconductor memory
- memory
- address
- video recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
(57)【要約】
【目的】この発明の目的は、ＣＰＵのサイクルタイムに
影響されず、また映像データの記録／再生中のメモリ異
常発生に対応可能な半導体映像記録装置のメモリ診断回
路を提供することにある。 【構成】この発明は、ブランキング期間は映像記録用の
半導体メモリ１１の書き込み／読み出しが中断されてい
ることを利用し、その期間に半導体メモリ１１の被診断
領域を部分的に指定してかつブランキング期間毎に被診
断領域をシフトしつつテストデータを書き込み、読み出
して元のテストデータと比較することで、各領域の正常
／異常の診断を行う。さらに、診断の結果、異常と判別
された領域はスキップしてアドレスを発生させる。
影響されず、また映像データの記録／再生中のメモリ異
常発生に対応可能な半導体映像記録装置のメモリ診断回
路を提供することにある。 【構成】この発明は、ブランキング期間は映像記録用の
半導体メモリ１１の書き込み／読み出しが中断されてい
ることを利用し、その期間に半導体メモリ１１の被診断
領域を部分的に指定してかつブランキング期間毎に被診
断領域をシフトしつつテストデータを書き込み、読み出
して元のテストデータと比較することで、各領域の正常
／異常の診断を行う。さらに、診断の結果、異常と判別
された領域はスキップしてアドレスを発生させる。
Description
【０００１】
【産業上の利用分野】この発明は、映像記録媒体として
半導体メモリを用いた半導体メモリによる映像記録再生
装置に係り、特に半導体メモリの正常／異常を診断する
メモリ診断回路の改良に関する。
半導体メモリを用いた半導体メモリによる映像記録再生
装置に係り、特に半導体メモリの正常／異常を診断する
メモリ診断回路の改良に関する。
【０００２】
【従来の技術】従来の半導体メモリによる映像記録再生
装置に用いられているメモリ診断回路は、図３に示すよ
うに構成される。図３において、１はＣＰＵ（中央処理
装置）、２はプログラムＲＯＭ、３はアドレス発生回
路、４は映像記録用ＲＡＭである。尚、ここでは説明を
簡単にするため、通常の記録再生系の構成は省略する。
装置に用いられているメモリ診断回路は、図３に示すよ
うに構成される。図３において、１はＣＰＵ（中央処理
装置）、２はプログラムＲＯＭ、３はアドレス発生回
路、４は映像記録用ＲＡＭである。尚、ここでは説明を
簡単にするため、通常の記録再生系の構成は省略する。
【０００３】ＣＰＵ１は、メモリ診断モードが指定され
ると、プログラムＲＯＭ２に予め格納されているメモリ
診断プログラムを取り込み、そのプログラムに基づいて
処理を実行する。
ると、プログラムＲＯＭ２に予め格納されているメモリ
診断プログラムを取り込み、そのプログラムに基づいて
処理を実行する。
【０００４】まず、書き込みを指示するコントロール信
号をアドレス発生回路３及びＲＡＭ４に与えてそれぞれ
データ書き込み状態に設定し、ＲＯＭ２に格納されてい
るテストデータを映像記録用ＲＡＭ４に書き込む。
号をアドレス発生回路３及びＲＡＭ４に与えてそれぞれ
データ書き込み状態に設定し、ＲＯＭ２に格納されてい
るテストデータを映像記録用ＲＡＭ４に書き込む。
【０００５】次に、読み出しを指示するコントロール信
号をアドレス発生回路３及びＲＡＭ４に与えてそれぞれ
データ読み出し状態に設定し、書き込まれたテストデー
タをＲＡＭ３から読み出して、元のテストデータと比較
する。ここで両者が一致していた場合にはＲＡＭ４は正
常であると判断し、不一致の場合には異常と判断する。
号をアドレス発生回路３及びＲＡＭ４に与えてそれぞれ
データ読み出し状態に設定し、書き込まれたテストデー
タをＲＡＭ３から読み出して、元のテストデータと比較
する。ここで両者が一致していた場合にはＲＡＭ４は正
常であると判断し、不一致の場合には異常と判断する。
【０００６】しかしながら、上記のような従来のメモリ
診断回路では、ＣＰＵが正常／異常の判断をするため、
処理時間がＣＰＵのサイクルタイムに大きく左右され、
ＲＡＭの容量が大きくなるにつれて非常に長い時間を費
やさなければならなくなる。また、映像データの記録／
再生中には全くメモリ診断を行うことができないため、
記録／再生中のメモリ異常発生に対応することができな
い。
診断回路では、ＣＰＵが正常／異常の判断をするため、
処理時間がＣＰＵのサイクルタイムに大きく左右され、
ＲＡＭの容量が大きくなるにつれて非常に長い時間を費
やさなければならなくなる。また、映像データの記録／
再生中には全くメモリ診断を行うことができないため、
記録／再生中のメモリ異常発生に対応することができな
い。
【０００７】
【発明が解決しようとする課題】以上述べたように、従
来の半導体メモリによる映像記録再生装置のメモリ診断
回路では、ＣＰＵが正常／異常の判断をするため、処理
時間がＣＰＵのサイクルタイムに大きく左右され、また
映像データの記録／再生中のメモリ異常発生に対応する
ことができない。
来の半導体メモリによる映像記録再生装置のメモリ診断
回路では、ＣＰＵが正常／異常の判断をするため、処理
時間がＣＰＵのサイクルタイムに大きく左右され、また
映像データの記録／再生中のメモリ異常発生に対応する
ことができない。
【０００８】この発明は上記の課題を解決するためにな
されたもので、ＣＰＵのサイクルタイムに影響されず、
また映像データの記録／再生中のメモリ異常発生に対応
可能な半導体メモリによる映像記録再生装置のメモリ診
断回路を提供することを目的とする。
されたもので、ＣＰＵのサイクルタイムに影響されず、
また映像データの記録／再生中のメモリ異常発生に対応
可能な半導体メモリによる映像記録再生装置のメモリ診
断回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
にこの発明は、半導体メモリを用いて映像データを記録
／再生する半導体メモリによる映像記録再生装置に用い
られ、前記半導体メモリの正常／異常を診断するメモリ
診断回路において、前記映像データのブランキング期間
内に、前記半導体メモリ上のデータを部分的に順に一時
退避するデータ退避手段と、前記ブランキング期間内
に、前記データ退避手段でデータが退避された半導体メ
モリ上の記憶領域にテストデータを書き込み、読み出す
テストデータ書き込み／読み出し手段と、前記ブランキ
ング期間内に、前記半導体メモリから読み出されたテス
トデータを元のテストデータと比較し、異常の有無を判
別する異常判定手段と、前記ブランキング期間内に、前
記異常判定手段で異常なしと判定されたときには前記デ
ータ退避手段で退避された映像データを半導体メモリの
元の記憶領域に戻す正常時制御手段とを具備して構成さ
れる。
にこの発明は、半導体メモリを用いて映像データを記録
／再生する半導体メモリによる映像記録再生装置に用い
られ、前記半導体メモリの正常／異常を診断するメモリ
診断回路において、前記映像データのブランキング期間
内に、前記半導体メモリ上のデータを部分的に順に一時
退避するデータ退避手段と、前記ブランキング期間内
に、前記データ退避手段でデータが退避された半導体メ
モリ上の記憶領域にテストデータを書き込み、読み出す
テストデータ書き込み／読み出し手段と、前記ブランキ
ング期間内に、前記半導体メモリから読み出されたテス
トデータを元のテストデータと比較し、異常の有無を判
別する異常判定手段と、前記ブランキング期間内に、前
記異常判定手段で異常なしと判定されたときには前記デ
ータ退避手段で退避された映像データを半導体メモリの
元の記憶領域に戻す正常時制御手段とを具備して構成さ
れる。
【００１０】さらに、前記ブランキング期間内に、前記
異常判定手段で異常ありと判定されたときには異常発生
箇所のアドレス値を格納し、以降このアドレス位置にデ
ータを記憶させないように制御する異常時アドレス制御
手段とを備えることを特徴とする。
異常判定手段で異常ありと判定されたときには異常発生
箇所のアドレス値を格納し、以降このアドレス位置にデ
ータを記憶させないように制御する異常時アドレス制御
手段とを備えることを特徴とする。
【００１１】
【作用】上記の半導体メモリによる映像記録再生装置の
メモリ診断回路では、ブランキング期間は映像記録用の
半導体メモリの書き込み／読み出しが中断されているこ
とを利用し、その期間に半導体メモリの被診断領域を部
分的に指定してかつブランキング期間毎に被診断領域を
シフトしつつテストデータを書き込み、読み出して元の
テストデータと比較することで、各領域の正常／異常の
診断を行う。さらに、診断の結果、異常と判別された領
域はスキップしてアドレスを発生させる。
メモリ診断回路では、ブランキング期間は映像記録用の
半導体メモリの書き込み／読み出しが中断されているこ
とを利用し、その期間に半導体メモリの被診断領域を部
分的に指定してかつブランキング期間毎に被診断領域を
シフトしつつテストデータを書き込み、読み出して元の
テストデータと比較することで、各領域の正常／異常の
診断を行う。さらに、診断の結果、異常と判別された領
域はスキップしてアドレスを発生させる。
【００１２】
【実施例】以下、図１を参照してこの発明の一実施例を
詳細に説明する。図１はこの発明に係る半導体メモリに
よる映像記録再生装置の構成をブロック化して示すもの
である。図１において、１１は記録媒体となる映像記録
用ＲＡＭである。このＲＡＭ１１の書き込み／読み出し
モードの切替えのためのコントロール信号及び書き込み
／読み出しアドレスはアドレス発生回路１２によって発
生される。このアドレス発生回路１２はＣＰＵ（中央処
理装置）１３によって管理される。
詳細に説明する。図１はこの発明に係る半導体メモリに
よる映像記録再生装置の構成をブロック化して示すもの
である。図１において、１１は記録媒体となる映像記録
用ＲＡＭである。このＲＡＭ１１の書き込み／読み出し
モードの切替えのためのコントロール信号及び書き込み
／読み出しアドレスはアドレス発生回路１２によって発
生される。このアドレス発生回路１２はＣＰＵ（中央処
理装置）１３によって管理される。
【００１３】上記ＣＰＵ１３に対して、プログラムＲＯ
Ｍ１４、ＣＰＵ用ＲＡＭ１５、操作パネル１６が設けら
れる。上記プログラムＲＯＭ１４には記録モード、再生
モード等のモード別のアドレス管理プログラムが格納さ
れている。すなわち、ＣＰＵ１３は操作パネル１６から
モード指定を受けると、プログラムＲＯＭ１４から対応
するアドレス管理プログラムを読み出してアドレス管理
処理を行う。
Ｍ１４、ＣＰＵ用ＲＡＭ１５、操作パネル１６が設けら
れる。上記プログラムＲＯＭ１４には記録モード、再生
モード等のモード別のアドレス管理プログラムが格納さ
れている。すなわち、ＣＰＵ１３は操作パネル１６から
モード指定を受けると、プログラムＲＯＭ１４から対応
するアドレス管理プログラムを読み出してアドレス管理
処理を行う。
【００１４】上記ＣＰＵ用ＲＡＭ１５は映像記録用ＲＡ
Ｍ１１のアドレス管理マップを格納しておくためのもの
である。このマップは映像素材番号と共に映像のフィー
ルド単位で先頭アドレスを管理している。
Ｍ１１のアドレス管理マップを格納しておくためのもの
である。このマップは映像素材番号と共に映像のフィー
ルド単位で先頭アドレスを管理している。
【００１５】上記映像記録用ＲＡＭ１１の映像データ入
出力はデータバスを通じて行われる。ブランキング期間
検出回路１７はこのデータバスから映像データを取り込
み、ブランキング期間を検出し、その検出信号を上記ア
ドレス発生回路１２に送出する。このとき、アドレス発
生回路１２はアドレス発生を中断し、ブランキング期間
のデータ記録／再生を行わないようにしている。これに
よってＲＡＭ１１のメモリ容量を節約している。
出力はデータバスを通じて行われる。ブランキング期間
検出回路１７はこのデータバスから映像データを取り込
み、ブランキング期間を検出し、その検出信号を上記ア
ドレス発生回路１２に送出する。このとき、アドレス発
生回路１２はアドレス発生を中断し、ブランキング期間
のデータ記録／再生を行わないようにしている。これに
よってＲＡＭ１１のメモリ容量を節約している。
【００１６】すなわち、操作パネル１６を通じて記録モ
ードが指定されると、ＣＰＵ１３はプログラムＲＯＭ１
４から記録モードの処理プログラムを受取り、その処理
を実行する。このモードでは、ＣＰＵ１３はＣＰＵ用Ｒ
ＡＭ１５に格納されたアドレス管理マップを参照して映
像記録用ＲＡＭ１１の空領域を識別し、その先頭アドレ
ス値を記録モード指令と共にアドレス発生回路１２に与
える。
ードが指定されると、ＣＰＵ１３はプログラムＲＯＭ１
４から記録モードの処理プログラムを受取り、その処理
を実行する。このモードでは、ＣＰＵ１３はＣＰＵ用Ｒ
ＡＭ１５に格納されたアドレス管理マップを参照して映
像記録用ＲＡＭ１１の空領域を識別し、その先頭アドレ
ス値を記録モード指令と共にアドレス発生回路１２に与
える。
【００１７】この指令を受けたアドレス発生回路１２
は、書き込み制御信号により映像記録用ＲＡＭ１１を記
録状態に設定した後、先頭アドレス値から順に書き込み
アドレスを発生し、これをＲＡＭ１１に与えて入力映像
データを記録させる。記録終了時には、ＣＰＵ１３はＣ
ＰＵ用ＲＡＭ１５のアドレス管理マップを更新する。
は、書き込み制御信号により映像記録用ＲＡＭ１１を記
録状態に設定した後、先頭アドレス値から順に書き込み
アドレスを発生し、これをＲＡＭ１１に与えて入力映像
データを記録させる。記録終了時には、ＣＰＵ１３はＣ
ＰＵ用ＲＡＭ１５のアドレス管理マップを更新する。
【００１８】また、操作パネル１６を通じて通常再生モ
ードが指定され、目的とする素材番号及びフィールドが
指定されると、ＣＰＵ１３はプログラムＲＯＭ１４から
通常再生モードの処理プログラムを受取り、その処理を
実行する。このモードでは、ＣＰＵ１３はＣＰＵ用ＲＡ
Ｍ１５に格納されたアドレス管理マップを参照して、目
的の素材のフィールドの先頭アドレス値を読み出し、そ
の値を通常再生モード指令と共にアドレス発生回路１２
に与える。
ードが指定され、目的とする素材番号及びフィールドが
指定されると、ＣＰＵ１３はプログラムＲＯＭ１４から
通常再生モードの処理プログラムを受取り、その処理を
実行する。このモードでは、ＣＰＵ１３はＣＰＵ用ＲＡ
Ｍ１５に格納されたアドレス管理マップを参照して、目
的の素材のフィールドの先頭アドレス値を読み出し、そ
の値を通常再生モード指令と共にアドレス発生回路１２
に与える。
【００１９】このとき、アドレス発生回路１２は読み出
し制御信号により映像記録用ＲＡＭ１１を読み出し状態
に設定し、ＣＰＵ３から与えられた先頭アドレス値から
順に読み出しアドレスを発生し、これをＲＡＭ１１に与
える。これによって、ＲＡＭ１１から映像データを任意
のフィールドから順に読み出すことができる。
し制御信号により映像記録用ＲＡＭ１１を読み出し状態
に設定し、ＣＰＵ３から与えられた先頭アドレス値から
順に読み出しアドレスを発生し、これをＲＡＭ１１に与
える。これによって、ＲＡＭ１１から映像データを任意
のフィールドから順に読み出すことができる。
【００２０】尚、上記アドレス発生回路１２はブランキ
ング期間でアドレス発生を中断しているとき、書き込み
／読み出し制御信号の出力も停止するものとする。上記
構成による映像記録再生装置には、専用のメモリ診断回
路１８が設けられている。この回路１８はタイミング制
御回路１８１、テストデータ発生回路１８２、テスト用
アドレス発生回路１８３、データ判定回路１８４、異常
アドレス記憶回路１８５、一時退避用ＲＡＭ１８６、ゲ
ート回路１８７で構成される。
ング期間でアドレス発生を中断しているとき、書き込み
／読み出し制御信号の出力も停止するものとする。上記
構成による映像記録再生装置には、専用のメモリ診断回
路１８が設けられている。この回路１８はタイミング制
御回路１８１、テストデータ発生回路１８２、テスト用
アドレス発生回路１８３、データ判定回路１８４、異常
アドレス記憶回路１８５、一時退避用ＲＡＭ１８６、ゲ
ート回路１８７で構成される。
【００２１】上記タイミング制御回路１８１はブランキ
ング期間検出回路１７から出力される検出信号を入力し
てブランキング期間を識別し、その期間を図２に示すよ
うにデータ退避期間、テストデータ書き込み期間、テス
トデータ読み出し／比較期間、データ再書き込み期間に
分割し、それぞれの期間を示すタイミング信号を生成す
るものである。
ング期間検出回路１７から出力される検出信号を入力し
てブランキング期間を識別し、その期間を図２に示すよ
うにデータ退避期間、テストデータ書き込み期間、テス
トデータ読み出し／比較期間、データ再書き込み期間に
分割し、それぞれの期間を示すタイミング信号を生成す
るものである。
【００２２】上記テストデータ発生回路１８２はメモリ
診断用のテストデータを発生するもので、タイミング制
御回路１８１から書き込み期間を示すタイミング信号を
受けている間はテストデータをデータバスに送出し、読
み出し期間を示すタイミング信号を受けている間はテス
トデータをデータ判定回路１８４に送出する。
診断用のテストデータを発生するもので、タイミング制
御回路１８１から書き込み期間を示すタイミング信号を
受けている間はテストデータをデータバスに送出し、読
み出し期間を示すタイミング信号を受けている間はテス
トデータをデータ判定回路１８４に送出する。
【００２３】上記テスト用アドレス発生回路１８３は、
ブランキング期間中、通常の記録／再生用のアドレス発
生回路１２に代わって起動される。そして、タイミング
制御回路１８１からデータ退避期間、テストデータ書き
込み期間、テストデータ読み出し／比較期間、データ再
書き込み期間を示すタイミング信号を受ける毎に同じア
ドレスを繰り返し発生する。そのアドレス範囲はブラン
キング期間毎に順次シフトされ、これによってメモリ領
域が巡回的に指定される。
ブランキング期間中、通常の記録／再生用のアドレス発
生回路１２に代わって起動される。そして、タイミング
制御回路１８１からデータ退避期間、テストデータ書き
込み期間、テストデータ読み出し／比較期間、データ再
書き込み期間を示すタイミング信号を受ける毎に同じア
ドレスを繰り返し発生する。そのアドレス範囲はブラン
キング期間毎に順次シフトされ、これによってメモリ領
域が巡回的に指定される。
【００２４】ここで発生された書き込み／読み出しアド
レスはそれぞれアドレスバスを通じて映像記録用ＲＡＭ
１１に送出され、一部（例えば下位数ビット）は一時退
避用ＲＡＭ１８６にも送出される。また、読み出しアド
レスは異常アドレス記憶回路１８５にも供給される。
レスはそれぞれアドレスバスを通じて映像記録用ＲＡＭ
１１に送出され、一部（例えば下位数ビット）は一時退
避用ＲＡＭ１８６にも送出される。また、読み出しアド
レスは異常アドレス記憶回路１８５にも供給される。
【００２５】また、上記テスト用アドレス発生回路１８
３は、タイミング制御回路１８１からデータ退避期間、
テストデータ読み出し／比較期間を示すタイミング信号
を受けたときは、映像記録用ＲＡＭ１１に読み出し制御
信号を送り、当該ＲＡＭ１１を読み出し状態に設定する
と共に、一時退避用ＲＡＭ１８６に書き込み制御信号を
送り、当該ＲＡＭ１８６を書き込み状態に設定する。
３は、タイミング制御回路１８１からデータ退避期間、
テストデータ読み出し／比較期間を示すタイミング信号
を受けたときは、映像記録用ＲＡＭ１１に読み出し制御
信号を送り、当該ＲＡＭ１１を読み出し状態に設定する
と共に、一時退避用ＲＡＭ１８６に書き込み制御信号を
送り、当該ＲＡＭ１８６を書き込み状態に設定する。
【００２６】一方、テストデータ書き込み期間、データ
再書き込み期間を示すタイミング信号を受けたときは、
映像記録用ＲＡＭ１１に書き込み制御信号を送り、当該
ＲＡＭ１１を書き込み状態に設定すると共に、一時退避
用ＲＡＭ１８６に読み出し制御信号を送り、当該ＲＡＭ
１８６を読み出し状態に設定する。
再書き込み期間を示すタイミング信号を受けたときは、
映像記録用ＲＡＭ１１に書き込み制御信号を送り、当該
ＲＡＭ１１を書き込み状態に設定すると共に、一時退避
用ＲＡＭ１８６に読み出し制御信号を送り、当該ＲＡＭ
１８６を読み出し状態に設定する。
【００２７】上記データ判定回路１８４は、タイミング
制御回路１８１からテストデータ読み出し／比較期間を
示すタイミング信号を受けている間、映像記録用ＲＡＭ
１１から読み出されたテストデータをデータバスから取
り込み、テストデータ発生回路１８２から直接供給され
る元のテストデータと比較する。その結果、両者が一致
している場合は正常、不一致の場合は異常と判別し、異
常があった場合には異常検出信号を異常アドレス記憶回
路１８５に送出する。
制御回路１８１からテストデータ読み出し／比較期間を
示すタイミング信号を受けている間、映像記録用ＲＡＭ
１１から読み出されたテストデータをデータバスから取
り込み、テストデータ発生回路１８２から直接供給され
る元のテストデータと比較する。その結果、両者が一致
している場合は正常、不一致の場合は異常と判別し、異
常があった場合には異常検出信号を異常アドレス記憶回
路１８５に送出する。
【００２８】上記異常アドレス記憶回路１８５は異常検
出信号を受けた時点でテスト用アドレス発生回路１８３
から供給されるアドレス値を取り込むことで、異常アド
レスを記憶しておく。ここで記憶された異常アドレス情
報はアドレス発生回路１２に送られる。このアドレス発
生回路１２は、通常の記録／再生時に異常アドレス値を
飛び越して書き込み／読み出しアドレスを発生する。
出信号を受けた時点でテスト用アドレス発生回路１８３
から供給されるアドレス値を取り込むことで、異常アド
レスを記憶しておく。ここで記憶された異常アドレス情
報はアドレス発生回路１２に送られる。このアドレス発
生回路１２は、通常の記録／再生時に異常アドレス値を
飛び越して書き込み／読み出しアドレスを発生する。
【００２９】上記一時退避用ＲＡＭ１８６は、テスト用
アドレス発生回路１８３からの書き込み制御信号を受け
て書き込み状態となり、その間に映像記録用ＲＡＭ１１
から読み出される映像データを一時的に退避する。ま
た、テスト用アドレス発生回路１８３からの読み出し制
御信号を受けて読み出し状態となり、格納していた映像
データを読み出して映像記録用ＲＡＭ１１に送出し、再
書き込みさせる。
アドレス発生回路１８３からの書き込み制御信号を受け
て書き込み状態となり、その間に映像記録用ＲＡＭ１１
から読み出される映像データを一時的に退避する。ま
た、テスト用アドレス発生回路１８３からの読み出し制
御信号を受けて読み出し状態となり、格納していた映像
データを読み出して映像記録用ＲＡＭ１１に送出し、再
書き込みさせる。
【００３０】上記ゲート回路１８７はデータバスに介在
され、ブランキング期間検出回路１７の検出期間にデー
タバス上のデータ入出力を遮断するもので、テストデー
タが外部に送出されないようにしている。
され、ブランキング期間検出回路１７の検出期間にデー
タバス上のデータ入出力を遮断するもので、テストデー
タが外部に送出されないようにしている。
【００３１】上記構成において、以下その動作を説明す
る。映像記録再生装置が記録／再生モードであるとき、
アドレス発生回路１２からの書き込み／読み出し制御信
号及び書き込み／読み出しアドレスによって、映像デー
タが映像記録用ＲＡＭ１１に記録／再生されているが、
ブランキング期間はデータの記録／再生が無駄となるた
め、記録／再生処理が中断状態となっている。この発明
はこの点に着目し、ブランキング期間を利用して映像記
録用ＲＡＭ１１の診断を行うようにしたことを特徴とす
る。
る。映像記録再生装置が記録／再生モードであるとき、
アドレス発生回路１２からの書き込み／読み出し制御信
号及び書き込み／読み出しアドレスによって、映像デー
タが映像記録用ＲＡＭ１１に記録／再生されているが、
ブランキング期間はデータの記録／再生が無駄となるた
め、記録／再生処理が中断状態となっている。この発明
はこの点に着目し、ブランキング期間を利用して映像記
録用ＲＡＭ１１の診断を行うようにしたことを特徴とす
る。
【００３２】まず、ブランキング期間検出回路１７によ
りデータバス上の映像データからブランキング期間を検
出されると、タイミング制御回路１８１によりデータ退
避指令が各ブロックへ送られる。
りデータバス上の映像データからブランキング期間を検
出されると、タイミング制御回路１８１によりデータ退
避指令が各ブロックへ送られる。
【００３３】このとき、映像記録用ＲＡＭ１１は読み出
し状態、一時退避用ＲＡＭ１８６は書き込み状態に設定
され、テスト用アドレス発生回路１８３で発生されるア
ドレス領域のデータがＲＡＭ１１からＲＡＭ１８６に退
避される。
し状態、一時退避用ＲＡＭ１８６は書き込み状態に設定
され、テスト用アドレス発生回路１８３で発生されるア
ドレス領域のデータがＲＡＭ１１からＲＡＭ１８６に退
避される。
【００３４】次に、タイミング制御回路１８１からテス
トデータ書き込み指令が送出されると、映像記録用ＲＡ
Ｍ１１は書き込み状態に設定され、一時退避用ＲＡＭ１
８６は切り離される。このとき、退避させたデータのア
ドレスと同じアドレスがＲＡＭ１１に送られ、そのアド
レス領域にテストデータ発生回路１８２から出力される
テストデータが書き込まれる。
トデータ書き込み指令が送出されると、映像記録用ＲＡ
Ｍ１１は書き込み状態に設定され、一時退避用ＲＡＭ１
８６は切り離される。このとき、退避させたデータのア
ドレスと同じアドレスがＲＡＭ１１に送られ、そのアド
レス領域にテストデータ発生回路１８２から出力される
テストデータが書き込まれる。
【００３５】この書き込みが終了し、タイミング制御回
路１８２からテストデータ読み出し指令が送出される
と、映像記録用ＲＡＭ１１は読み出し状態に設定され、
テストデータ書き込み時と同じアドレスの読み出しアド
レスが与えられて、書き込まれたテストデータが読み出
される。
路１８２からテストデータ読み出し指令が送出される
と、映像記録用ＲＡＭ１１は読み出し状態に設定され、
テストデータ書き込み時と同じアドレスの読み出しアド
レスが与えられて、書き込まれたテストデータが読み出
される。
【００３６】読み出されたテストデータはデータ判定回
路１８４に送られ、テストデータ発生回路１８２から直
接供給される元のテストデータと比較される。ここで両
者が一致しているときはそのアドレス領域は正常と判定
され、そのままデータの書き込み／読み出しに供され
る。不一致の場合は、そのアドレス領域は異常と判定さ
れ、そのアドレス値が異常アドレス記憶回路１８５に記
憶される。
路１８４に送られ、テストデータ発生回路１８２から直
接供給される元のテストデータと比較される。ここで両
者が一致しているときはそのアドレス領域は正常と判定
され、そのままデータの書き込み／読み出しに供され
る。不一致の場合は、そのアドレス領域は異常と判定さ
れ、そのアドレス値が異常アドレス記憶回路１８５に記
憶される。
【００３７】データ判定が終了し、タイミング制御回路
１８２からデータ再書き込み指令が送出されると、映像
記録用ＲＡＭ１１は書き込み状態に、一時退避用ＲＡＭ
１８６は読み出し状態に設定され、退避時と同じアドレ
スの書き込みアドレスにより、退避させたデータがＲＡ
Ｍ１１の元のアドレス領域に戻され、一ブランキング期
間のメモリ診断が終了する。
１８２からデータ再書き込み指令が送出されると、映像
記録用ＲＡＭ１１は書き込み状態に、一時退避用ＲＡＭ
１８６は読み出し状態に設定され、退避時と同じアドレ
スの書き込みアドレスにより、退避させたデータがＲＡ
Ｍ１１の元のアドレス領域に戻され、一ブランキング期
間のメモリ診断が終了する。
【００３８】ブランキング期間が終了すると、再びアド
レス発生回路１２が起動され、データの書き込み／読み
出しを行う。このとき、アドレス発生回路１２は上記異
常アドレス記憶回路１８５の記憶アドレス値をスキップ
してアドレスを発生する。
レス発生回路１２が起動され、データの書き込み／読み
出しを行う。このとき、アドレス発生回路１２は上記異
常アドレス記憶回路１８５の記憶アドレス値をスキップ
してアドレスを発生する。
【００３９】以後、ブランキング期間毎にメモリ診断が
領域をシフトして実施され、これによって映像データの
書き込み／読み出しを行っている最中に全領域のメモリ
診断を行うことができる。
領域をシフトして実施され、これによって映像データの
書き込み／読み出しを行っている最中に全領域のメモリ
診断を行うことができる。
【００４０】したがって、上記のように半導体メモリに
よる映像記録再生装置に上記構成のメモリ診断回路を搭
載すれば、専用のハードウェアによる診断回路１８で全
て処理を行うため、ＣＰＵ１３のサイクルタイムに影響
されず、また映像データの記録／再生中にメモリ診断を
行うので、その最中にメモリの異常が発生しても、直ち
にこれに対応することができる。
よる映像記録再生装置に上記構成のメモリ診断回路を搭
載すれば、専用のハードウェアによる診断回路１８で全
て処理を行うため、ＣＰＵ１３のサイクルタイムに影響
されず、また映像データの記録／再生中にメモリ診断を
行うので、その最中にメモリの異常が発生しても、直ち
にこれに対応することができる。
【００４１】尚、上記実施例ではメモリ診断回路１８の
各ブロックをそれぞれ専用に設けたが、例えばＣＰＵ１
３の処理速度に余裕があるのならば、タイミング制御回
路１８１の機能をＣＰＵ１３に持たせても構わない。ま
た、異常アドレス記憶回路１８５の機能をアドレス管理
ＲＡＭ１５に持たせるようにしてもよい。さらに、一時
退避用ＲＡＭ１８６は映像記録用ＲＡＭ１１の内部に配
置するようにしても同様に実施可能である。
各ブロックをそれぞれ専用に設けたが、例えばＣＰＵ１
３の処理速度に余裕があるのならば、タイミング制御回
路１８１の機能をＣＰＵ１３に持たせても構わない。ま
た、異常アドレス記憶回路１８５の機能をアドレス管理
ＲＡＭ１５に持たせるようにしてもよい。さらに、一時
退避用ＲＡＭ１８６は映像記録用ＲＡＭ１１の内部に配
置するようにしても同様に実施可能である。
【００４２】その他、アドレス発生回路１２をテスト用
として兼用してもよく、この発明の要旨を逸脱しない範
囲で種々変形しても同様に実施可能であることはいうま
でもない。
として兼用してもよく、この発明の要旨を逸脱しない範
囲で種々変形しても同様に実施可能であることはいうま
でもない。
【００４３】
【発明の効果】以上のようにこの発明によれば、ＣＰＵ
のサイクルタイムに影響されず、また映像データの記録
／再生中のメモリ異常発生に対応可能な半導体メモリに
よる映像記録再生装置のメモリ診断回路を提供すること
ができる。
のサイクルタイムに影響されず、また映像データの記録
／再生中のメモリ異常発生に対応可能な半導体メモリに
よる映像記録再生装置のメモリ診断回路を提供すること
ができる。
【図１】この発明に係る半導体メモリによる映像記録再
生装置のメモリ診断回路の一実施例の構成を示すブロッ
ク回路図。
生装置のメモリ診断回路の一実施例の構成を示すブロッ
ク回路図。
【図２】同実施例の動作を説明するためのタイミング
図。
図。
【図３】従来の半導体メモリによる映像記録再生装置の
メモリ診断回路の構成を示すブロック回路図。
メモリ診断回路の構成を示すブロック回路図。
１…ＣＰＵ（中央処理装置）、２…プログラムＲＯＭ、
３…アドレス発生回路、４…映像記録用ＲＡＭ、１１…
映像記録用ＲＡＭ，１２…アドレス発生回路、１３…Ｃ
ＰＵ（中央処理装置）、１４…プログラムＲＯＭ、１５
…ＣＰＵ用ＲＡＭ、１６…操作パネル、１７…ブランキ
ング期間検出回路、１８…メモリ診断回路、１８１…タ
イミング制御回路、１８２…テストデータ発生回路、１
８３…テスト用アドレス発生回路、１８４…データ判定
回路、１８５…異常アドレス記憶回路、１８６…一時退
避用ＲＡＭ、１８７…ゲート回路。
３…アドレス発生回路、４…映像記録用ＲＡＭ、１１…
映像記録用ＲＡＭ，１２…アドレス発生回路、１３…Ｃ
ＰＵ（中央処理装置）、１４…プログラムＲＯＭ、１５
…ＣＰＵ用ＲＡＭ、１６…操作パネル、１７…ブランキ
ング期間検出回路、１８…メモリ診断回路、１８１…タ
イミング制御回路、１８２…テストデータ発生回路、１
８３…テスト用アドレス発生回路、１８４…データ判定
回路、１８５…異常アドレス記憶回路、１８６…一時退
避用ＲＡＭ、１８７…ゲート回路。
Claims (2)
- 【請求項１】半導体メモリを用いて映像データを記録／
再生する半導体メモリによる映像記録再生装置に用いら
れ、前記半導体メモリの正常／異常を診断するメモリ診
断回路において、 前記映像データのブランキング期間内に、前記半導体メ
モリ上のデータを部分的に順に一時退避するデータ退避
手段と、 前記ブランキング期間内に、前記データ退避手段でデー
タが退避された半導体メモリ上の記憶領域にテストデー
タを書き込み、読み出すテストデータ書き込み／読み出
し手段と、 前記ブランキング期間内に、前記半導体メモリから読み
出されたテストデータを元のテストデータと比較し、異
常の有無を判別する異常判定手段と、 前記ブランキング期間内に、前記異常判定手段で異常な
しと判定されたときには前記データ退避手段で退避され
た映像データを半導体メモリの元の記憶領域に戻す正常
時制御手段とを具備する半導体メモリによる映像記録再
生装置のメモリ診断回路。 - 【請求項２】さらに、前記ブランキング期間内に、前記
異常判定手段で異常ありと判定されたときには異常発生
箇所のアドレス値を格納し、以降このアドレス位置にデ
ータを記憶させないように制御する異常時アドレス制御
手段とを備えることを特徴とする請求項１記載の半導体
メモリによる映像記録再生装置のメモリ診断回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5213889A JPH0767146A (ja) | 1993-08-30 | 1993-08-30 | 半導体メモリによる映像記録再生装置のメモリ診断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5213889A JPH0767146A (ja) | 1993-08-30 | 1993-08-30 | 半導体メモリによる映像記録再生装置のメモリ診断回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0767146A true JPH0767146A (ja) | 1995-03-10 |
Family
ID=16646699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5213889A Pending JPH0767146A (ja) | 1993-08-30 | 1993-08-30 | 半導体メモリによる映像記録再生装置のメモリ診断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0767146A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000357129A (ja) * | 1999-05-10 | 2000-12-26 | Motorola Inc | メモリ検証を有する電子制御装置および方法 |
| WO2001045399A1 (en) * | 1999-12-16 | 2001-06-21 | Intel Corporation | Method and apparatus to execute a memory maintenance operation during a screen blanking interval |
| JP2002244934A (ja) * | 2001-02-19 | 2002-08-30 | Toyo Commun Equip Co Ltd | メモリ監視装置および方法 |
| JP2005141725A (ja) * | 2003-10-16 | 2005-06-02 | Pioneer Plasma Display Corp | メモリアクセス回路、そのメモリアクセス回路の動作方法およびそのメモリアクセス回路を用いる表示装置 |
| JP2011048763A (ja) * | 2009-08-28 | 2011-03-10 | Fujitsu Ltd | メモリ診断方法及びメモリ回路 |
| JP2014048920A (ja) * | 2012-08-31 | 2014-03-17 | Aisin Aw Co Ltd | 電子装置 |
-
1993
- 1993-08-30 JP JP5213889A patent/JPH0767146A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000357129A (ja) * | 1999-05-10 | 2000-12-26 | Motorola Inc | メモリ検証を有する電子制御装置および方法 |
| WO2001045399A1 (en) * | 1999-12-16 | 2001-06-21 | Intel Corporation | Method and apparatus to execute a memory maintenance operation during a screen blanking interval |
| US6593930B1 (en) | 1999-12-16 | 2003-07-15 | Intel Corporation | Method and apparatus to execute a memory maintenance operation during a screen blanking interval |
| JP2002244934A (ja) * | 2001-02-19 | 2002-08-30 | Toyo Commun Equip Co Ltd | メモリ監視装置および方法 |
| JP2005141725A (ja) * | 2003-10-16 | 2005-06-02 | Pioneer Plasma Display Corp | メモリアクセス回路、そのメモリアクセス回路の動作方法およびそのメモリアクセス回路を用いる表示装置 |
| JP2011048763A (ja) * | 2009-08-28 | 2011-03-10 | Fujitsu Ltd | メモリ診断方法及びメモリ回路 |
| JP2014048920A (ja) * | 2012-08-31 | 2014-03-17 | Aisin Aw Co Ltd | 電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100233201B1 (ko) | 디지탈 신호기록방법 및 디스크 재생장치 | |
| US4507693A (en) | Control apparatus for rotation type storage device | |
| JPH10125006A (ja) | 信号記録装置および信号記録方法 | |
| JPH0767146A (ja) | 半導体メモリによる映像記録再生装置のメモリ診断回路 | |
| JPH09128165A (ja) | 固体記録再生装置 | |
| US5911031A (en) | IC card memory for recording and reproducing audio and/or video data concurrently or separately and a control method thereof | |
| JPH04351774A (ja) | 画像記録再生装置 | |
| JPH11242802A (ja) | 磁気テープの劣化領域管理方式及び磁気テープの劣化領域管理方法及び磁気テープ装置制御プログラムを格納した記録媒体 | |
| JPS5979406A (ja) | 磁気デイスク制御装置 | |
| US6201776B1 (en) | Apparatus for reproducing program data recorded on an optical disc at a multiple velocity | |
| JPH02119483A (ja) | デジタルビデオテープレコーダのメモリ装置 | |
| JPH1186465A (ja) | 信号処理装置 | |
| JP2693848B2 (ja) | ディジタルオーディオテープレコーダの再生信号モニタ方法 | |
| JP3254926B2 (ja) | 情報信号再生装置 | |
| JPH0628779A (ja) | ディスク装置におけるデータ記録制御方法 | |
| JP2001024978A (ja) | 記録再生装置 | |
| JPH1049312A (ja) | 磁気ディスク装置 | |
| JPH09282807A (ja) | テープ状記録媒体の記録再生装置及び記録再生方法 | |
| JPH03286473A (ja) | ディスク記録再生装置及びディスク記録再生装置のデータアドレス管理方法 | |
| JP2000113569A (ja) | ディスク制御装置およびその制御方法ならびにディスク記憶媒体 | |
| JPH09185400A (ja) | 不良メモリ素子を用いたオーディオ信号の記録／再生装置及びその方法 | |
| JPH0635620A (ja) | 記憶装置の制御方式 | |
| JPH11275510A (ja) | デジタルカメラ | |
| JPH06205366A (ja) | 記録再生装置 | |
| JPH04373047A (ja) | メモリ診断方式 |