JPH0761190B2 - ハウリング防止機能を備えた音響装置 - Google Patents
ハウリング防止機能を備えた音響装置Info
- Publication number
- JPH0761190B2 JPH0761190B2 JP2078478A JP7847890A JPH0761190B2 JP H0761190 B2 JPH0761190 B2 JP H0761190B2 JP 2078478 A JP2078478 A JP 2078478A JP 7847890 A JP7847890 A JP 7847890A JP H0761190 B2 JPH0761190 B2 JP H0761190B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- coefficient
- group
- multiplier
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
- H04R3/02—Circuits for transducers, loudspeakers or microphones for preventing acoustic reaction, i.e. acoustic oscillatory feedback
Landscapes
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Otolaryngology (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Circuit For Audible Band Transducer (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】 技術分野 本発明はハウリング防止機能を備えた音響装置に関す
る。
る。
背景技術 拡声器等の音響装置は第11図に示すようにマイクロホン
１によって音声等を受けてマイクロホン信号に変換した
後、そのマイクロホン１の出力オーディオ信号であるマ
イクロホン信号をマイクアンプ２及びパワーアンプ３に
おいて増幅してスピーカ４より放音する構成となってい
る。このような音響装置においては音量を上げたり、マ
イクロホン１をスピーカ４に近づけたりするとハウリン
グが生ずることがある。ハウリングは、マイクロホン信
号がスピーカ４から放音され、この音が再度マイクロホ
ン１に受音されてスピーカ４から放音されてこれを繰り
返す正帰還ループを形成することにより生ずるのであ
る。
１によって音声等を受けてマイクロホン信号に変換した
後、そのマイクロホン１の出力オーディオ信号であるマ
イクロホン信号をマイクアンプ２及びパワーアンプ３に
おいて増幅してスピーカ４より放音する構成となってい
る。このような音響装置においては音量を上げたり、マ
イクロホン１をスピーカ４に近づけたりするとハウリン
グが生ずることがある。ハウリングは、マイクロホン信
号がスピーカ４から放音され、この音が再度マイクロホ
ン１に受音されてスピーカ４から放音されてこれを繰り
返す正帰還ループを形成することにより生ずるのであ
る。
このハウリングを防止するためにマイクアンプ２に高域
成分をカットした周波数特性を持たせたものがある。ま
た、第12図に示すようにマイクアンプ２とパワーアンプ
３との間にA/D変換器５、遅延回路６及びD/A変換器７を
設け、遅延回路６の遅延時間を発振器８の出力信号に応
じて時間的変化させ、それをディジタル処理したものが
ある。
成分をカットした周波数特性を持たせたものがある。ま
た、第12図に示すようにマイクアンプ２とパワーアンプ
３との間にA/D変換器５、遅延回路６及びD/A変換器７を
設け、遅延回路６の遅延時間を発振器８の出力信号に応
じて時間的変化させ、それをディジタル処理したものが
ある。
しかしながら、前者においてはマイクロホン信号の高域
成分が欠落してしまうので音質が劣化するだけでなく、
高域成分以外の信号成分によるハウリングに対しては効
果がないという問題点があった。また、後者においては
全ての帯域のマイクロホン信号を遅延しているので、そ
の出力音にはいわゆるコーラス現象が生じることとな
り、音質が悪化するという問題点があった。
成分が欠落してしまうので音質が劣化するだけでなく、
高域成分以外の信号成分によるハウリングに対しては効
果がないという問題点があった。また、後者においては
全ての帯域のマイクロホン信号を遅延しているので、そ
の出力音にはいわゆるコーラス現象が生じることとな
り、音質が悪化するという問題点があった。
発明の概要 ［発明の目的］ 本発明の目的は、音質を悪化させることなくハウリング
を防止することができる音響装置を提供することであ
る。
を防止することができる音響装置を提供することであ
る。
［発明の構成］ 本願第１の発明による音響装置は、マイクロホンから出
力されたオーディオ信号を入力するハウリング防止機能
を備えた音響装置であり、複数の互いに異なる周波数帯
域に群遅延特性を有するオールパスフィルタをオーディ
オ信号の伝送ラインに備え、その群遅延特性各々が時間
経過に従って変化することを特徴としている。
力されたオーディオ信号を入力するハウリング防止機能
を備えた音響装置であり、複数の互いに異なる周波数帯
域に群遅延特性を有するオールパスフィルタをオーディ
オ信号の伝送ラインに備え、その群遅延特性各々が時間
経過に従って変化することを特徴としている。
本願第２の発明による音響装置は、マイクロホンから出
力されたオーディオ信号を入力するハウリング防止機能
を備えた音響装置であり、複数の互いに異なる周波数帯
域に群遅延特性を有しかつその群遅延特性各々が時間経
過に従って変化するオールパスフィルタをオーディオ信
号の伝送ラインに備え、群遅延特性各々の時間経過に従
った変化速度を周波数が高くなるに従って速くしたこと
を特徴としている。
力されたオーディオ信号を入力するハウリング防止機能
を備えた音響装置であり、複数の互いに異なる周波数帯
域に群遅延特性を有しかつその群遅延特性各々が時間経
過に従って変化するオールパスフィルタをオーディオ信
号の伝送ラインに備え、群遅延特性各々の時間経過に従
った変化速度を周波数が高くなるに従って速くしたこと
を特徴としている。
実 施 例 以下、本発明の実施例を図面を参照しつつ詳細に説明す
る。
る。
第１図に示した本願第１の発明の一実施例たる音響装置
においては、マイクロホン１からの出力信号がマイクア
ンプ２に供給され、マイクアンプ２の出力にはA/D変換
器５が接続されている。A/D変換器５の出力にはDSP（デ
ィジタル信号処理プロセッサ）９が接続されている。DS
P9は後述の如く構成され、マイクロコンピュータ10によ
って制御されるようになっている。DSP9の出力にはD/A
変換器７が接続され、DSP9から出力されたディジタルオ
ーディオ信号がアナログオーディオ信号に変換される。
D/A変換器７の出力には従来と同様にパワーアンプ３を
介してスピーカ４が接続される。
においては、マイクロホン１からの出力信号がマイクア
ンプ２に供給され、マイクアンプ２の出力にはA/D変換
器５が接続されている。A/D変換器５の出力にはDSP（デ
ィジタル信号処理プロセッサ）９が接続されている。DS
P9は後述の如く構成され、マイクロコンピュータ10によ
って制御されるようになっている。DSP9の出力にはD/A
変換器７が接続され、DSP9から出力されたディジタルオ
ーディオ信号がアナログオーディオ信号に変換される。
D/A変換器７の出力には従来と同様にパワーアンプ３を
介してスピーカ４が接続される。
DSP9の構成を概略的に示すと第２図の如くである。すな
わち、A/D変換器５からのディジタル信号はDSP2内の入
力インターフェース13に供給される。入力インターフェ
ース13にはデータバス14が接続されており、このデータ
バス14は信号データ群を一時記憶するデータメモリ12及
び乗算器15の一方の入力に接続されている。乗算器15の
他方の入力には係数データを保持するためのバッファメ
モリ16が接続されている。バッファメモリ16には係数RA
M17が接続され、RAM17には複数の係数データが記憶され
る。後述のシーケンスコントローラ20からのタイミング
信号に応じてRAM17に記憶された係数データ群のうちか
ら１つの係数データが順次読み出され、それがバッファ
メモリ16に供給されて保持される。バッファメモリ16に
保持された係数データは乗算器15に供給される。ALU
（加算器）18は乗算器15の計算出力を累算するために設
けられており、一方の入力に乗算器15の計算出力が供給
され、他方はデータバス14に接続されている。ALU18の
計算出力にはアキュームレータ19が接続され、アキュー
ムレータ19の出力はデータバス14に接続されている。デ
ータバス14には遅延データを作成するために外部メモリ
21のデータ書き込み及び読み出しを制御するメモリ制御
回路22が接続されている。
わち、A/D変換器５からのディジタル信号はDSP2内の入
力インターフェース13に供給される。入力インターフェ
ース13にはデータバス14が接続されており、このデータ
バス14は信号データ群を一時記憶するデータメモリ12及
び乗算器15の一方の入力に接続されている。乗算器15の
他方の入力には係数データを保持するためのバッファメ
モリ16が接続されている。バッファメモリ16には係数RA
M17が接続され、RAM17には複数の係数データが記憶され
る。後述のシーケンスコントローラ20からのタイミング
信号に応じてRAM17に記憶された係数データ群のうちか
ら１つの係数データが順次読み出され、それがバッファ
メモリ16に供給されて保持される。バッファメモリ16に
保持された係数データは乗算器15に供給される。ALU
（加算器）18は乗算器15の計算出力を累算するために設
けられており、一方の入力に乗算器15の計算出力が供給
され、他方はデータバス14に接続されている。ALU18の
計算出力にはアキュームレータ19が接続され、アキュー
ムレータ19の出力はデータバス14に接続されている。デ
ータバス14には遅延データを作成するために外部メモリ
21のデータ書き込み及び読み出しを制御するメモリ制御
回路22が接続されている。
また、データバス14には出力インターフェース23が接続
され、出力インターフェース23から出力されるディジタ
ルオーディオ信号がDSP9の出力信号としてD/A変換器７
に供給される。
され、出力インターフェース23から出力されるディジタ
ルオーディオ信号がDSP9の出力信号としてD/A変換器７
に供給される。
インターフェース13,23、乗算器15、係数RAM17、ALU1
8、アキュームレータ19及びメモリ制御回路22の動作は
シーケンスコントローラ20によって制御される。シーケ
ンスコントローラ20はプログラムメモリ24に書き込まれ
た処理プログラムに従って動作すると共にマイクロコン
ピュータ10からの指令に応じて動作する。また、マイク
ロコンピュータ10には操作により各種指令を発生するた
めにキーボード11が接続されている。キーボード11のキ
ーの操作に応じてマイクロコンピュータ10はRAM17の係
数データの書き込みを制御する。
8、アキュームレータ19及びメモリ制御回路22の動作は
シーケンスコントローラ20によって制御される。シーケ
ンスコントローラ20はプログラムメモリ24に書き込まれ
た処理プログラムに従って動作すると共にマイクロコン
ピュータ10からの指令に応じて動作する。また、マイク
ロコンピュータ10には操作により各種指令を発生するた
めにキーボード11が接続されている。キーボード11のキ
ーの操作に応じてマイクロコンピュータ10はRAM17の係
数データの書き込みを制御する。
かかる構成においては、A/D変換器５に供給されるマイ
クロホン信号は所定のサンプリング周期毎にディジタル
オーディオ信号データに変換されてインターフェース13
を介してデータメモリ12に供給されて記憶される。一
方、RAM17から読み出された係数データはバッファメモ
リ16に供給されて保持される。シーケンスコントローラ
20はインターフェース13からデータを読み込むタイミン
グ、データメモリ12から乗算器15へ選択的にデータを転
送するタイミング、RAM17から各係数データを出力する
タイミング、乗算器15の乗算動作タイミング、ALU18の
加算動作タイミング、アキュームレータ19の出力タイミ
ング及びインターフェース23から演算結果のデータを出
力するタイミング等のタイミングをとる。これらのタイ
ミングが適切にとられることにより、例えば、バッファ
メモリ16から係数データα１が、またデータメモリ12か
らデータd1が乗算器15に供給され、乗算器15において先
ず、α１・d1が演算される。このα１・d1が演算される
とALU18において０＋α１・d1が演算され、その演算結
果がアキュームレータ19において保持される。次いで、
バッファメモリ16から係数データα２が、またデータメ
モリ12からデータd2が出力されると、乗算器15において
α２・d2が演算され、アキュームレータ19からα１・d1
が出力されて、ALU18においてα１・d1＋α２・d2が演
算され、その演算結果がアキュームレータ19において保
持される。これを繰り返すことにより が算出される。
クロホン信号は所定のサンプリング周期毎にディジタル
オーディオ信号データに変換されてインターフェース13
を介してデータメモリ12に供給されて記憶される。一
方、RAM17から読み出された係数データはバッファメモ
リ16に供給されて保持される。シーケンスコントローラ
20はインターフェース13からデータを読み込むタイミン
グ、データメモリ12から乗算器15へ選択的にデータを転
送するタイミング、RAM17から各係数データを出力する
タイミング、乗算器15の乗算動作タイミング、ALU18の
加算動作タイミング、アキュームレータ19の出力タイミ
ング及びインターフェース23から演算結果のデータを出
力するタイミング等のタイミングをとる。これらのタイ
ミングが適切にとられることにより、例えば、バッファ
メモリ16から係数データα１が、またデータメモリ12か
らデータd1が乗算器15に供給され、乗算器15において先
ず、α１・d1が演算される。このα１・d1が演算される
とALU18において０＋α１・d1が演算され、その演算結
果がアキュームレータ19において保持される。次いで、
バッファメモリ16から係数データα２が、またデータメ
モリ12からデータd2が出力されると、乗算器15において
α２・d2が演算され、アキュームレータ19からα１・d1
が出力されて、ALU18においてα１・d1＋α２・d2が演
算され、その演算結果がアキュームレータ19において保
持される。これを繰り返すことにより が算出される。
また、反射音用等の遅延データを作成する場合にはデー
タメモリ12からデータが読み出されてデータバス14を介
してメモリ制御回路22に供給される。メモリ制御回路22
は外部メモリ21に供給されたデータを順次書き込み、書
き込んだ後、定められた遅延時間データだけ経過すると
そのデータを読み出しそれを遅延データとする。その遅
延データはデータバス14を介してデータメモリ12に供給
されて記憶され上記の演算動作に用いられる。
タメモリ12からデータが読み出されてデータバス14を介
してメモリ制御回路22に供給される。メモリ制御回路22
は外部メモリ21に供給されたデータを順次書き込み、書
き込んだ後、定められた遅延時間データだけ経過すると
そのデータを読み出しそれを遅延データとする。その遅
延データはデータバス14を介してデータメモリ12に供給
されて記憶され上記の演算動作に用いられる。
かかる本発明による音響装置におけるDSP9の動作を等価
回路で示すと第３図の如く２次IIR型フィルタとして構
成されたものとなる。このフィルタにおいては、オーデ
ィオデータ信号が供給される入力端には係数乗算器31及
び遅延素子32が接続されている。遅延素子32の出力には
係数乗算器33及び遅延素子34が接続されている。遅延素
子34の出力には更に係数乗算器35が接続されている。係
数乗算器31,33,35の各出力は加算器36に接続されてい
る。加算器36の出力には遅延素子37が接続されている。
遅延素子37の出力には係数乗算器38及び遅延素子39が接
続されている。遅延素子39の出力には更に係数乗算器40
が接続されている。係数乗算器38,40の各出力も加算器3
6に接続されている。
回路で示すと第３図の如く２次IIR型フィルタとして構
成されたものとなる。このフィルタにおいては、オーデ
ィオデータ信号が供給される入力端には係数乗算器31及
び遅延素子32が接続されている。遅延素子32の出力には
係数乗算器33及び遅延素子34が接続されている。遅延素
子34の出力には更に係数乗算器35が接続されている。係
数乗算器31,33,35の各出力は加算器36に接続されてい
る。加算器36の出力には遅延素子37が接続されている。
遅延素子37の出力には係数乗算器38及び遅延素子39が接
続されている。遅延素子39の出力には更に係数乗算器40
が接続されている。係数乗算器38,40の各出力も加算器3
6に接続されている。
遅延素子32,34,37,39の各遅延時間は１サンプリング周
期に相当する。よって、乗算器33に供給されるデータは
乗算器31に供給されるデータより１サンプル前のデータ
であり、乗算器35に供給されるデータは乗算器31に供給
されるデータより２サンプル前のデータである。乗算器
38,40についても同様である。
期に相当する。よって、乗算器33に供給されるデータは
乗算器31に供給されるデータより１サンプル前のデータ
であり、乗算器35に供給されるデータは乗算器31に供給
されるデータより２サンプル前のデータである。乗算器
38,40についても同様である。
乗算器31の係数がa0、乗算器33の係数がa1、乗算器35の
係数がa2、乗算器38の係数がb1、乗算器40の係数がb2で
ある。これら係数がa0＝A,a1＝B,a2＝1,b1＝−B,b2＝−
Ａの如く設定されることによりオールパスフィルタとし
て動作する。すなわち、このA,Bの値の設定に応じて中
心周波数及び遅延時間が変化するので、各帯域の中心周
波数毎に所望の遅延時間を得るようにA,Bを設定すれ
ば、オーパスフィルタは第４図に示すように各帯域の中
心周波数をf1ないしf2とする群遅延特性を備えることと
なる。
係数がa2、乗算器38の係数がb1、乗算器40の係数がb2で
ある。これら係数がa0＝A,a1＝B,a2＝1,b1＝−B,b2＝−
Ａの如く設定されることによりオールパスフィルタとし
て動作する。すなわち、このA,Bの値の設定に応じて中
心周波数及び遅延時間が変化するので、各帯域の中心周
波数毎に所望の遅延時間を得るようにA,Bを設定すれ
ば、オーパスフィルタは第４図に示すように各帯域の中
心周波数をf1ないしf2とする群遅延特性を備えることと
なる。
かかる群遅延特性を備えたオーパスフィルタの１帯域を
DSP9によってディジタル処理により形成する場合、DSP9
は次の如く動作する。
DSP9によってディジタル処理により形成する場合、DSP9
は次の如く動作する。
先ず、第１ステップにおいてデータメモリ12のｎ番地か
ら入力オーディオ信号データｄｎを読み出し、またRAM1
7から係数データa2を読み出してバッファメモリ16に転
送することにより乗算器15にて乗算させる。その乗算結
果a2・ｄｎには第１ステップより２ステップ後の第３ス
テップにおいてALU18によって０が加算されてその加算
結果がアキュームレータ19に保持される。
ら入力オーディオ信号データｄｎを読み出し、またRAM1
7から係数データa2を読み出してバッファメモリ16に転
送することにより乗算器15にて乗算させる。その乗算結
果a2・ｄｎには第１ステップより２ステップ後の第３ス
テップにおいてALU18によって０が加算されてその加算
結果がアキュームレータ19に保持される。
第２ステップにおいてはデータメモリ12のｎ−１番地か
ら信号データｄn-1を読み出し、読み出された信号デー
タｄn-1とRAM17から新たに読み出した係数データa1とを
乗算器15にて乗算させる。その乗算結果a1・ｄn-1には
第４ステップにおいてALU18によってアキュームレータ1
9の保持値（第３ステップの加算結果）が加算されてそ
の加算結果がアキュームレータ19に保持される。次い
で、第３ステップにおいては入力信号データINをインタ
ーフェース13からデータメモリ12のｎ−２番地及び乗算
器15に転送して係数データa0と乗算器15にて乗算させ
る。その乗算結果a0・INには第５ステップにおいてALU1
8によってアキュームレータ19の保持値（第４ステップ
の加算結果）が加算されてその加算結果がアキュームレ
ータ19に保持される。
ら信号データｄn-1を読み出し、読み出された信号デー
タｄn-1とRAM17から新たに読み出した係数データa1とを
乗算器15にて乗算させる。その乗算結果a1・ｄn-1には
第４ステップにおいてALU18によってアキュームレータ1
9の保持値（第３ステップの加算結果）が加算されてそ
の加算結果がアキュームレータ19に保持される。次い
で、第３ステップにおいては入力信号データINをインタ
ーフェース13からデータメモリ12のｎ−２番地及び乗算
器15に転送して係数データa0と乗算器15にて乗算させ
る。その乗算結果a0・INには第５ステップにおいてALU1
8によってアキュームレータ19の保持値（第４ステップ
の加算結果）が加算されてその加算結果がアキュームレ
ータ19に保持される。
第４ステップにおいてはデータメモリ12のｎ＋２番地か
ら信号データｄn+2を読み出し、読み出した信号データ
ｄn+2とRAM17から新たに読み出した係数データb2とを乗
算器15にて乗算させる。その乗算結果b2・ｄn+2には第
６ステップにおいてALU18によってアキュームレータ19
の保持値（第５ステップの加算結果）が加算されてその
加算結果がアキュームレータ19に保持される。そして第
５ステップにおいてデータメモリ12のｎ＋１番地から信
号データｄn+1を読み出し、読み出された信号データd
n+1と読み出された係数データb1とを乗算器15にて乗算
させる。その乗算結果b1・ｄn+1には第７ステップにお
いてALU18によってアキュームレータ19の保持値（第６
ステップの加算結果）が加算されてその加算結果が出力
データとしてアキュームレータ19に保持される。
ら信号データｄn+2を読み出し、読み出した信号データ
ｄn+2とRAM17から新たに読み出した係数データb2とを乗
算器15にて乗算させる。その乗算結果b2・ｄn+2には第
６ステップにおいてALU18によってアキュームレータ19
の保持値（第５ステップの加算結果）が加算されてその
加算結果がアキュームレータ19に保持される。そして第
５ステップにおいてデータメモリ12のｎ＋１番地から信
号データｄn+1を読み出し、読み出された信号データd
n+1と読み出された係数データb1とを乗算器15にて乗算
させる。その乗算結果b1・ｄn+1には第７ステップにお
いてALU18によってアキュームレータ19の保持値（第６
ステップの加算結果）が加算されてその加算結果が出力
データとしてアキュームレータ19に保持される。
各係数データa0〜a2及びb1,b4はマイクロコンピュータ1
0の内部メモリ（図示せず）から読み出されてRAM17の所
定の係数データエリアに転送されたものである。また、
この係数データエリアには係数データa0〜a2及びb1,b2
を１データ群として上記したA,Bの値の異なる複数のデ
ータ群がa2,a1,a0,b2,b1の順にアドレスの１番地から記
憶される。すなわち、第５図に示すように各々が係数デ
ータa2,a1,a0,b2,b1を有する係数データ群F1,F2〜F5,F1
＋△F,F2＋△F,……F4＋５△F,F5＋５△Ｆが読み出し順
に記憶される。データ群F1,F2,F3,F4,F5は群遅延特性の
各帯域の中心周波数f1,f2,f3,f4,f5を得るデータ群であ
り、この各中心周波数を基準周波数とする。なお、f1＜
f2＜f3＜f4＜f5である。データ群F1＋△Ｆは周波数f1に
単位変化幅△ｆを加算した周波数を群遅延特性の中心周
波数とするときのデータ群である。データ群F1＋２△Ｆ
は周波数f1に変化幅２×△ｆを加算した周波数を群遅延
特性の中心周波数とするときのデータ群である。同様
に、データ群F1＋３△F,F1＋４△F,F1＋５△Ｆは各々周
波数f1に変化幅３×△f,4×△f,5×△ｆを加算した周波
数を群遅延特性の各帯域の中心周波数とするときのデー
タ群である。他のデータ群F2,F3,F4,F5についても同様
である。読み出しの際にはシステムコントローラ20のタ
イミング信号によってアドレス１番地から順に、すなわ
ちデータ群F1の係数データa2,a1,a0,b2,b1、次にF2の係
数データa2,a1,a0,b2,b1……の如く係数データが読み出
される。そしてデータ群F5＋５△Ｆの係数データa2,a1,
a0,b2,b1が読み出されると、再びアドレス１番地のデー
タ群F1の係数データが読み出される。
0の内部メモリ（図示せず）から読み出されてRAM17の所
定の係数データエリアに転送されたものである。また、
この係数データエリアには係数データa0〜a2及びb1,b2
を１データ群として上記したA,Bの値の異なる複数のデ
ータ群がa2,a1,a0,b2,b1の順にアドレスの１番地から記
憶される。すなわち、第５図に示すように各々が係数デ
ータa2,a1,a0,b2,b1を有する係数データ群F1,F2〜F5,F1
＋△F,F2＋△F,……F4＋５△F,F5＋５△Ｆが読み出し順
に記憶される。データ群F1,F2,F3,F4,F5は群遅延特性の
各帯域の中心周波数f1,f2,f3,f4,f5を得るデータ群であ
り、この各中心周波数を基準周波数とする。なお、f1＜
f2＜f3＜f4＜f5である。データ群F1＋△Ｆは周波数f1に
単位変化幅△ｆを加算した周波数を群遅延特性の中心周
波数とするときのデータ群である。データ群F1＋２△Ｆ
は周波数f1に変化幅２×△ｆを加算した周波数を群遅延
特性の中心周波数とするときのデータ群である。同様
に、データ群F1＋３△F,F1＋４△F,F1＋５△Ｆは各々周
波数f1に変化幅３×△f,4×△f,5×△ｆを加算した周波
数を群遅延特性の各帯域の中心周波数とするときのデー
タ群である。他のデータ群F2,F3,F4,F5についても同様
である。読み出しの際にはシステムコントローラ20のタ
イミング信号によってアドレス１番地から順に、すなわ
ちデータ群F1の係数データa2,a1,a0,b2,b1、次にF2の係
数データa2,a1,a0,b2,b1……の如く係数データが読み出
される。そしてデータ群F5＋５△Ｆの係数データa2,a1,
a0,b2,b1が読み出されると、再びアドレス１番地のデー
タ群F1の係数データが読み出される。
読み出された係数データ群F1〜F5各々は第１タイミング
のサンプリング信号データ群に乗算され、係数データ群
F1＋△Ｆ〜F5＋△Ｆ各々は次の第２タイミングのサンプ
リング信号データ群に乗算される。以下、係数データ群
F1＋２△Ｆ〜F5＋２△Ｆ各々、F1＋3F〜F5＋３△Ｆ各
々、F1＋４△Ｆ〜F5＋４△Ｆ各々、F1＋５△Ｆ〜F5＋５
△Ｆ各々も同様であり、これを繰り返す。
のサンプリング信号データ群に乗算され、係数データ群
F1＋△Ｆ〜F5＋△Ｆ各々は次の第２タイミングのサンプ
リング信号データ群に乗算される。以下、係数データ群
F1＋２△Ｆ〜F5＋２△Ｆ各々、F1＋3F〜F5＋３△Ｆ各
々、F1＋４△Ｆ〜F5＋４△Ｆ各々、F1＋５△Ｆ〜F5＋５
△Ｆ各々も同様であり、これを繰り返す。
よって、群遅延特性の各帯域の中心周波数は第６図に示
すように読み出される係数データ群F1〜F5に対してf1〜
f5、係数データ群F1＋△Ｆ〜F5＋△Ｆに対してf1＋△ｆ
〜f5＋△ｆ、係数データ群F1＋２△Ｆ〜F5＋２△Ｆに対
してf1＋２△ｆ〜f5＋２△ｆ、係数データ群F1＋３△Ｆ
〜F5＋３△Ｆに対してf1＋３△ｆ〜f5＋３△ｆ、係数デ
ータ群F1＋４△Ｆ〜F5＋４△Ｆに対してf1＋４△ｆ〜f5
＋４△ｆ、係数データ群F1＋５△Ｆ〜F5＋５△Ｆに対し
てf1＋５△ｆ〜f5＋５△ｆとなり、これを繰り返すの
で、群遅延特性の各帯域の中心周波数が時間経過と共に
変化するのである。例えば、中心周波数f1を基準とする
遅延特性は第７図に示すように、中心周波数f1の特性
，中心周波数f1＋ｆ△の特性，中心周波数f1＋２△
ｆの特性，中心周波数f1＋３△ｆの特性，中心周波
数f1＋４△ｆの特性，中心周波数f4＋５△ｆの特性
の如く変化する。これにより第４図に示すように各帯域
毎に５△ｆの幅で時間変化する群遅延特性が得られる。
すように読み出される係数データ群F1〜F5に対してf1〜
f5、係数データ群F1＋△Ｆ〜F5＋△Ｆに対してf1＋△ｆ
〜f5＋△ｆ、係数データ群F1＋２△Ｆ〜F5＋２△Ｆに対
してf1＋２△ｆ〜f5＋２△ｆ、係数データ群F1＋３△Ｆ
〜F5＋３△Ｆに対してf1＋３△ｆ〜f5＋３△ｆ、係数デ
ータ群F1＋４△Ｆ〜F5＋４△Ｆに対してf1＋４△ｆ〜f5
＋４△ｆ、係数データ群F1＋５△Ｆ〜F5＋５△Ｆに対し
てf1＋５△ｆ〜f5＋５△ｆとなり、これを繰り返すの
で、群遅延特性の各帯域の中心周波数が時間経過と共に
変化するのである。例えば、中心周波数f1を基準とする
遅延特性は第７図に示すように、中心周波数f1の特性
，中心周波数f1＋ｆ△の特性，中心周波数f1＋２△
ｆの特性，中心周波数f1＋３△ｆの特性，中心周波
数f1＋４△ｆの特性，中心周波数f4＋５△ｆの特性
の如く変化する。これにより第４図に示すように各帯域
毎に５△ｆの幅で時間変化する群遅延特性が得られる。
次に、本願第２の発明の実施例について説明する。この
実施例においても本願第１の発明の実施例として示した
第１図及び第２図に示した構成を備えている。
実施例においても本願第１の発明の実施例として示した
第１図及び第２図に示した構成を備えている。
本願第１の発明の実施例と異なる点として、RAM17の係
数データエリアには第８図に示すように、読出しアドレ
ス順にデータ群F1,F2,〜F5,F1＋△Ｆ〜F5＋△F,F1＋△
F,F2＋２△F,F3＋２△Ｆ〜F5＋２△F,F1＋△F,F2＋２△
F,F3＋３△F,F4＋３△F,F5＋３△F,F1＋△F,F2＋２△F,
F3＋３△F,F4＋４△F,F5＋４△F,F1＋△F,F2＋２△F,F3
＋３△F,F4＋４△F,F5＋５△Ｆが書き込まれる。これら
各々係数データ群はa2,a1,a0,b2,b1を読み出しアドレス
順に有している。読出しの際にはかかる順に係数データ
が読み出される。
数データエリアには第８図に示すように、読出しアドレ
ス順にデータ群F1,F2,〜F5,F1＋△Ｆ〜F5＋△F,F1＋△
F,F2＋２△F,F3＋２△Ｆ〜F5＋２△F,F1＋△F,F2＋２△
F,F3＋３△F,F4＋３△F,F5＋３△F,F1＋△F,F2＋２△F,
F3＋３△F,F4＋４△F,F5＋４△F,F1＋△F,F2＋２△F,F3
＋３△F,F4＋４△F,F5＋５△Ｆが書き込まれる。これら
各々係数データ群はa2,a1,a0,b2,b1を読み出しアドレス
順に有している。読出しの際にはかかる順に係数データ
が読み出される。
読み出された係数データ群F1〜F5各々は第１タイミング
のサンプリング信号データ群に乗算され、係数データ群
F1＋△Ｆ〜F5＋△Ｆ各々は次の第２タイミングのサンプ
リング信号データ群に乗算され、係数データ群F1＋△F,
F2＋２△F,F3＋２△Ｆ〜F5＋２△Ｆ各々は第３タイミン
グのサンプリング信号データ群に乗算され、係数データ
群F1＋△F,F2＋２△F,F3＋３△F,F4＋３△F,F5＋３△Ｆ
各々は第４タイミングのサンプリング信号データ群に乗
算され、係数データ群F1＋△F,F2＋２△F,F3＋３△F,F4
＋４△F,F5＋５△Ｆ各々は第５タイミングのサンプリン
グ信号データ群に乗算され、一巡すると再び係数データ
群F1〜F5各々が第６タイミングのサンプリング信号デー
タ群に乗算され、これを繰り返すことになる。
のサンプリング信号データ群に乗算され、係数データ群
F1＋△Ｆ〜F5＋△Ｆ各々は次の第２タイミングのサンプ
リング信号データ群に乗算され、係数データ群F1＋△F,
F2＋２△F,F3＋２△Ｆ〜F5＋２△Ｆ各々は第３タイミン
グのサンプリング信号データ群に乗算され、係数データ
群F1＋△F,F2＋２△F,F3＋３△F,F4＋３△F,F5＋３△Ｆ
各々は第４タイミングのサンプリング信号データ群に乗
算され、係数データ群F1＋△F,F2＋２△F,F3＋３△F,F4
＋４△F,F5＋５△Ｆ各々は第５タイミングのサンプリン
グ信号データ群に乗算され、一巡すると再び係数データ
群F1〜F5各々が第６タイミングのサンプリング信号デー
タ群に乗算され、これを繰り返すことになる。
よって、群遅延特性の各帯域の中心周波数は第９図に示
すように読み出される係数データ群に応じて先ず、f1〜
f5、第２にf1＋△ｆ〜f5＋△ｆ、第３にf1＋△f,f2＋２
△f,f3＋２△f,f4＋２△f,f5＋２△f,第４にf1＋△f,f2
＋２△f,f3＋３△f,f4＋３△f,f5＋３△ｆ、第５にf1＋
△f,f2＋２△f,f3＋３△f,f4＋４△f,f5＋４△ｆ、第６
にf1＋△f,f2＋２△f,f3＋３△f,f4＋４△f,f5＋５△ｆ
となり、これを繰り返すので、群遅延特性の各中心周波
数が時間経過と共に変化するのである。しかも各帯域毎
にその変化幅が異なり、周波数が高い帯域ほど変化幅が
大きくなる。すなわち第10図に示すように第１帯域まで
は周波数f1を基準として変化幅△ｆ、第２帯域では周波
数f2を基準として変化幅２△ｆ、第３帯域では周波数f3
を基準として変化幅３△ｆ、第４帯域では周波数f4を基
準として変化幅４△ｆ、第５帯域では周波数f5を基準と
して変化幅５△ｆとなる。これにより周波数が高くなる
に従って時間変化が速い群遅延特性が得られる。
すように読み出される係数データ群に応じて先ず、f1〜
f5、第２にf1＋△ｆ〜f5＋△ｆ、第３にf1＋△f,f2＋２
△f,f3＋２△f,f4＋２△f,f5＋２△f,第４にf1＋△f,f2
＋２△f,f3＋３△f,f4＋３△f,f5＋３△ｆ、第５にf1＋
△f,f2＋２△f,f3＋３△f,f4＋４△f,f5＋４△ｆ、第６
にf1＋△f,f2＋２△f,f3＋３△f,f4＋４△f,f5＋５△ｆ
となり、これを繰り返すので、群遅延特性の各中心周波
数が時間経過と共に変化するのである。しかも各帯域毎
にその変化幅が異なり、周波数が高い帯域ほど変化幅が
大きくなる。すなわち第10図に示すように第１帯域まで
は周波数f1を基準として変化幅△ｆ、第２帯域では周波
数f2を基準として変化幅２△ｆ、第３帯域では周波数f3
を基準として変化幅３△ｆ、第４帯域では周波数f4を基
準として変化幅４△ｆ、第５帯域では周波数f5を基準と
して変化幅５△ｆとなる。これにより周波数が高くなる
に従って時間変化が速い群遅延特性が得られる。
なお、DSPを用いずに各帯域毎に第３図に示した２次IIR
型フィルタを回路形成しそれを直列接続してその各乗算
係数を制御しても良いことは明らかである。
型フィルタを回路形成しそれを直列接続してその各乗算
係数を制御しても良いことは明らかである。
また、上記した各実施例においては、オールパスフィル
タの構成として２次IIR型フィルタを用いたが、これに
限定されるものではない。
タの構成として２次IIR型フィルタを用いたが、これに
限定されるものではない。
更に、上記した実施例においては、単位変化幅△ｆを一
定としたが、帯域毎に或いは所定の帯域とそれ以外の帯
域とで異ならせても良い。
定としたが、帯域毎に或いは所定の帯域とそれ以外の帯
域とで異ならせても良い。
発明の効果 以上の如く、本発明のハウリング防止機構を備えた音響
装置においては、マイクロホンからのオーディオ信号の
伝送ラインに時間変化する群遅延特性を有するオールパ
スフィルタを備えたので、スピーカからの放射音とこの
音がマイクロホンに入力された音との間の位相差を時間
経過に従って変化させることができる。すなわち、正帰
還ループが時間経過と共に変化するのでハウリングを防
止することができる。またオールパスフィルタは周波数
に対して一定な振幅特性を有し、その群遅延特性は周波
数に関する特性であり、しかも群遅延特性においては各
帯域毎に遅延特性が変化する。よって、高域における音
質の劣化やコーラス現象も生じないので、音質を悪化さ
せることなくハウリングを防止することができる。
装置においては、マイクロホンからのオーディオ信号の
伝送ラインに時間変化する群遅延特性を有するオールパ
スフィルタを備えたので、スピーカからの放射音とこの
音がマイクロホンに入力された音との間の位相差を時間
経過に従って変化させることができる。すなわち、正帰
還ループが時間経過と共に変化するのでハウリングを防
止することができる。またオールパスフィルタは周波数
に対して一定な振幅特性を有し、その群遅延特性は周波
数に関する特性であり、しかも群遅延特性においては各
帯域毎に遅延特性が変化する。よって、高域における音
質の劣化やコーラス現象も生じないので、音質を悪化さ
せることなくハウリングを防止することができる。
また、本発明のハウリング防止機構を備えた音響装置に
おいては、マイクロホンからのオーディオ信号の伝送ラ
インに時間変化する群遅延特性を有するオールパスフィ
ルタを備え、そのオーパスフィルタの群遅延特性の時間
変化を周波数が高くなるに従って速くしたので、相対的
な変調周波数（周波数変化幅／基準周波数）を高域にな
るほど高くすることができる。よって、高域における正
帰還ループの変化が速くなりハウリング防止機構を良好
なものにすることができる。
おいては、マイクロホンからのオーディオ信号の伝送ラ
インに時間変化する群遅延特性を有するオールパスフィ
ルタを備え、そのオーパスフィルタの群遅延特性の時間
変化を周波数が高くなるに従って速くしたので、相対的
な変調周波数（周波数変化幅／基準周波数）を高域にな
るほど高くすることができる。よって、高域における正
帰還ループの変化が速くなりハウリング防止機構を良好
なものにすることができる。
【図面の簡単な説明】 第１図は本発明の実施例を示すブロック図、第２図は第
１図の装置中のDSPの構成を示すブロック図、第３図はD
SPの動作と同一の動作を行なう等価回路を示す回路図、
第４図は本願第１の発明の実施例における群遅延特性を
示す図、第５図はDSP内のRAMにおける係数データ群の記
憶状態を示す図、第６図は本願第１の発明の実施例にお
ける各帯域の中心周波数の変化を示す図、第７図は本願
第１の発明の実施例における群遅延特性の第１帯域の遅
延特性の変化を示す図、第８図は本願第２の発明の実施
例における係数データ群の記憶状態を示す図、第９図は
本願第２の発明の実施例における各帯域の中心周波数の
変化を示す図、第10図は本願第２の発明の実施例におけ
る群遅延特性を示す図、第11図及び第12図は従来のハウ
リング防止機能を備えた音響装置を示すブロック図であ
る。 主要部分の符号の説明 １……マイクロホン ９……DSP 10……マイクロコンピュータ 31,33,35,38,40……乗算器 32,34,37,39……遅延素子 36……加算器
１図の装置中のDSPの構成を示すブロック図、第３図はD
SPの動作と同一の動作を行なう等価回路を示す回路図、
第４図は本願第１の発明の実施例における群遅延特性を
示す図、第５図はDSP内のRAMにおける係数データ群の記
憶状態を示す図、第６図は本願第１の発明の実施例にお
ける各帯域の中心周波数の変化を示す図、第７図は本願
第１の発明の実施例における群遅延特性の第１帯域の遅
延特性の変化を示す図、第８図は本願第２の発明の実施
例における係数データ群の記憶状態を示す図、第９図は
本願第２の発明の実施例における各帯域の中心周波数の
変化を示す図、第10図は本願第２の発明の実施例におけ
る群遅延特性を示す図、第11図及び第12図は従来のハウ
リング防止機能を備えた音響装置を示すブロック図であ
る。 主要部分の符号の説明 １……マイクロホン ９……DSP 10……マイクロコンピュータ 31,33,35,38,40……乗算器 32,34,37,39……遅延素子 36……加算器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−2807（ＪＰ，Ａ) 特開 平１−160208（ＪＰ，Ａ) 特開 昭60−169213（ＪＰ，Ａ)
Claims (4)
- 【請求項１】マイクロホンから出力されたオーディオ信
号を入力するハウリング防止機能を備えた音響装置であ
って、複数の互いに異なる周波数帯域に群遅延特性を有
するオールパスフィルタを前記オーディオ信号の伝送ラ
インに備え、前記群遅延特性各々が時間経過に従って変
化することを特徴とするハウリング防止機能を備えた音
響装置。 - 【請求項２】前記オールパスフィルタはIIR型フィルタ
からなることを特徴とする請求項１記載の音響装置。 - 【請求項３】前記２次IIR型フィルタはディジタル信号
プロセッサにおいて演算処理により形成されることを特
徴とする請求項２記載の音響装置。 - 【請求項４】マイクロホンから出力されたオーディオ信
号を入力するハウリング防止機能を備えた音響装置であ
って、複数の互いに異なる周波数帯域に群遅延特性を有
しかつ前記群遅延特性各々が時間経過に従って変化する
オールパスフィルタを前記オーディオ信号の伝送ライン
に備え、前記群遅延特性各々の時間経過に従った変化速
度を周波数が高くなるに従って速くしたことを特徴とす
るハウリング防止機能を備えた音響装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2078478A JPH0761190B2 (ja) | 1990-01-16 | 1990-03-27 | ハウリング防止機能を備えた音響装置 |
| GB9017833A GB2240007B (en) | 1990-01-16 | 1990-08-14 | Sound system with howling-prevention function |
| US07/999,544 US5307417A (en) | 1990-01-16 | 1992-12-31 | Sound system with howling-prevention function |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP799890 | 1990-01-16 | ||
| JP2-7998 | 1990-01-16 | ||
| JP2078478A JPH0761190B2 (ja) | 1990-01-16 | 1990-03-27 | ハウリング防止機能を備えた音響装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03263999A JPH03263999A (ja) | 1991-11-25 |
| JPH0761190B2 true JPH0761190B2 (ja) | 1995-06-28 |
Family
ID=26342414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2078478A Expired - Lifetime JPH0761190B2 (ja) | 1990-01-16 | 1990-03-27 | ハウリング防止機能を備えた音響装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5307417A (ja) |
| JP (1) | JPH0761190B2 (ja) |
| GB (1) | GB2240007B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5905757A (en) * | 1996-10-04 | 1999-05-18 | Motorola, Inc. | Filter co-processor |
| GB2330744B (en) | 1997-10-24 | 2002-05-29 | Mitel Corp | Howling controller |
| US20020176588A1 (en) * | 2001-05-22 | 2002-11-28 | Shinji Seto | Oscillation prevention circuit |
| US8081766B2 (en) * | 2006-03-06 | 2011-12-20 | Loud Technologies Inc. | Creating digital signal processing (DSP) filters to improve loudspeaker transient response |
| KR102263700B1 (ko) * | 2015-08-06 | 2021-06-10 | 삼성전자주식회사 | 단말기 및 단말기의 동작 방법 |
| JP2022180730A (ja) | 2021-05-25 | 2022-12-07 | 株式会社Ｊｖｃケンウッド | 音声処理装置、音声処理方法、及び音声処理プログラム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3681531A (en) * | 1970-09-04 | 1972-08-01 | Industrial Research Prod Inc | Digital delay system for audio signal processing |
| JPS5417524B2 (ja) * | 1973-05-09 | 1979-06-30 | ||
| HU169185B (ja) * | 1974-06-05 | 1976-10-28 | ||
| HU172630B (hu) * | 1976-09-14 | 1978-11-28 | Elektroakusztikai Gyar | Sistema ozvuchenija s malen'koj sklonnost'ju k vozbuzhdeniju |
| GB2073994A (en) * | 1980-02-23 | 1981-10-21 | Parmee Acoustics Collins Elect | Improvements in and relating to electrical mixers |
| US4449237A (en) * | 1982-04-14 | 1984-05-15 | Cincinnati Electronics Corporation | Audio feedback suppressor |
| DE3526591A1 (de) * | 1985-07-25 | 1987-01-29 | Schmidt Enzmann Dirk | Verfahren zur unterdrueckung der rueckkopplung in elektroakustischen anlagen |
| JPH01160208A (ja) * | 1987-12-17 | 1989-06-23 | Matsushita Electric Ind Co Ltd | 群遅延制御音質調整装置 |
| JPH02155398A (ja) * | 1988-12-07 | 1990-06-14 | Biiba Kk | ハウリング防止装置 |
-
1990
- 1990-03-27 JP JP2078478A patent/JPH0761190B2/ja not_active Expired - Lifetime
- 1990-08-14 GB GB9017833A patent/GB2240007B/en not_active Expired - Fee Related
-
1992
- 1992-12-31 US US07/999,544 patent/US5307417A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03263999A (ja) | 1991-11-25 |
| US5307417A (en) | 1994-04-26 |
| GB2240007B (en) | 1994-05-11 |
| GB9017833D0 (en) | 1990-09-26 |
| GB2240007A (en) | 1991-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03150910A (ja) | ディジタルオーディオ信号処理装置 | |
| GB2282933A (en) | Active noise controller including a lattice-type digital filter | |
| JPH04149598A (ja) | 音場補正装置 | |
| JPH0761190B2 (ja) | ハウリング防止機能を備えた音響装置 | |
| JPH0477093A (ja) | ハウリング防止機能を備えた音響装置 | |
| JP2757740B2 (ja) | ディストーション回路 | |
| JP3112913B2 (ja) | 音質調整装置 | |
| JPH07306681A (ja) | 楽音生成装置 | |
| JP3419175B2 (ja) | エンベロープ検出方法 | |
| JPH10336785A (ja) | オーディオ信号処理装置、その信号処理法及びその処理方法によるプログラムを記録した記録済媒体 | |
| JPH082720Y2 (ja) | 残響付加装置 | |
| JP3683978B2 (ja) | 飽和信号処理装置 | |
| JP3055560B2 (ja) | デジタルフィルタのフィルタ係数変更方法 | |
| JPH0738553B2 (ja) | 音響装置のラウドネスコントロール回路 | |
| JP4432951B2 (ja) | 楽音発生装置および電子楽器 | |
| JP2501717B2 (ja) | 騒音制御装置 | |
| JP3200940B2 (ja) | 楽音制御装置 | |
| JPH04142899A (ja) | 狭室用音場補正装置 | |
| JP2535476B2 (ja) | 騒音制御装置 | |
| JP2890530B2 (ja) | 音声速度変換装置 | |
| JPH03201900A (ja) | 音場補正装置 | |
| JP2822860B2 (ja) | 楽音合成装置 | |
| JP3055563B2 (ja) | デジタルフィルタのフィルタ係数変更方法 | |
| JP3149506B2 (ja) | 電子楽器のフィルタ装置 | |
| JP2744095B2 (ja) | 能動消音装置 |