JP3149506B2 - 電子楽器のフィルタ装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電子楽器等で処理さ
れるデジタルの楽音信号にフィルタリング処理を施して
所望の楽音信号を形成するのに適した電子楽器のフィル
タ装置に関する。

【０００２】

【従来の技術】従来、電子楽器等で使用されているデジ
タルフィルタとしては、再帰型（ＩＩＲ：Ｉｎｆｉｎｉ
ｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタ及
び非再帰型（ＦＩＲ：Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ
Ｒｅｓｐｏｎｓｅ）フィルタがある。最近では、これら
のＩＩＲ型又はＦＩＲ型のデジタルフィルタを用いてロ
ーパスフィルタ（ＬＰＦ）やハイパスフィルタ（ＨＰ
Ｆ）等を構成し楽音波形のフィルタリング以外に使用し
たり、それを楽音信号のエンベロープ波形の形成や波形
データの補間等に使用している。

【０００３】図１０は特公昭５７−３９３４３号（特開
昭５２−１０２７１０号）公報に掲載されているＩＩＲ
型デジタルフィルタの基本構成を示す図である。図１０
において、ＩＩＲ型デジタルフィルタは、減算器１１、
乗算器１２、加算器１３及びシフトレジスタ（遅延器）
１４から構成されている。

【０００４】減算器１１は入力信号Ｓａからシフトレジ
スタ（遅延器）１４の現在値信号Ｓｂを減算し、その減
算値Ｄを乗算器１２に出力する。乗算器１２は、１より
も小さい値のフィルタ係数αを減算値Ｄに乗じた乗算値
αＤを加算器１３に出力する。加算器１３は、シフトレ
ジスタ（遅延器）１４の現在値信号Ｓｂと乗算値αＤと
を加算した加算値Ｓｂ＋αＤをシフトレジスタ（遅延
器）４に出力する。シフトレジスタ（遅延器）１４は加
算器１３からの加算値Ｓｂ＋αＤを入力し、それを所定
のサンプリング周期だけ遅延させて減算器１１及び加算
器１３に出力する。加算器１３とシフトレジスタ１４は
乗算値αＤを次々と加算していく累算器として動作す
る。

【０００５】図１０のようなＩＩＲ型デジタルフィルタ
にレベル１．０の入力信号Ｓａを入力すると、シフトレ
ジスタ１４からは図１１に示すように、フィルタ係数α
に応じて入力信号Ｓａに徐々に漸近していく指数関数的
な現在値信号Ｓｂが出力されるようになる。すなわち、
フィルタ係数αが大きいほど急峻な傾きを示し、逆にフ
ィルタ係数αが小さくなればなるほど緩やかな傾きで入
力信号Ｓａに漸近していく。従って、このＩＩＲ型フィ
ルタを用いてアタック、ディケイ、サスティン、リリー
スからなるエンベロープ信号ＥＮＶを出力しようとする
と、その出力波形は図１２のようなそれぞれ傾きの異な
った指数関数曲線の結合されたもので構成される。

【０００６】

【発明が解決しようとする課題】上述のように、従来の
デジタルフィルタは、フィルタ係数に応じてその出力波
形が図１１のような指数関数曲線に限定されているた
め、電子楽器への応用が限られていた。また、出力波形
の形状を指数関数曲線以外のものに変更するためには、
フィルタ係数αをリアルタイムに変化するための回路を
別個設けなければならず、他の回路への負担が非常に大
きくなるという欠点を有していた。

【０００７】この発明は上述の点に鑑みてなされたもの
であり、フィルタ係数をリアルタイムに可変制御するこ
とのできる電子楽器のフィルタ装置を提供することを目
的とする。

【０００８】

【課題を解決するための手段】 この発明に係る電子楽
器のフィルタ装置は、フィルタ係数を入力し、該フィル
タ係数に応じたフィルタリング処理を行うフィルタ回路
と、前記フィルタ回路の所定の位置における信号を入力
し、入力した信号に基づき前記フィルタ回路に入力され
るべきフィルタ係数の値を該入力した所定の位置におけ
る信号の値の時間的変化に追従して可変制御し、可変制
御したフィルタ係数を前記フィルタ回路に入力する係数
制御手段とを具えることを特徴とするものである。

【０００９】

【作用】 フィルタ回路は、フィルタ係数を入力し、該
フィルタ係数に応じたフィルタリング処理を入力信号に
対して行う。ここで、係数制御手段は、前記フィルタ回
路の所定の位置における信号を入力し、入力した信号に
基づき前記フィルタ回路に入力されるべきフィルタ係数
の値を該入力した所定の位置における信号の値の時間的
変化に追従して可変制御し、可変制御したフィルタ係数
を前記フィルタ回路に入力する。フィルタ回路の所定の
位置における信号値は、時間の経過と共に時々刻々と変
化するので、係数制御手段から出力されるフィルタ係数
もその信号値に基づき時々刻々と変化するようになる。
従って、この発明によれば、従来のようにフィルタ係数
をリアルタイムに変化させるための特別な回路を設けな
くても、フィルタ係数をリアルタイムに変化させること
ができる。

【００１０】 なお、係数制御手段に入力するフィルタ
回路の所定の位置における信号としては、該フィルタ回
路内に設けられたフィルタ係数を乗算するための乗算手
段の信号入力に入力される信号を用いるとよい。該乗算
手段の係数入力には前記係数制御手段で可変制御された
フィルタ係数が入力される。また、フィルタ回路として
は、当該電子楽器のフィルタ装置に入力される第１の入
力信号と該フィルタ回路内の所定の第２の入力信号との
差を演算する差分演算手段と、前記差分演算手段の出力
値に前記係数制御手段から与えられるフィルタ係数を乗
じる乗算手段と、前記乗算手段の出力値を累算し、その
累算信号値を前記第２の入力信号として前記差分演算手
段に与えると共に当該電子楽器のフィルタ装置の出力信
号として出力する累算手段とで構成するとよい。

【００１１】さらに、このようなフィルタ装置を用いて
電子楽器のエンベロープ発生装置を構成してもよい。そ
の場合に、このフィルタ装置をカスケード接続し、前段
のフィルタ装置の累算手段からの出力値を後段のフィル
タ装置に入力し、後段のフィルタ装置の前記減算手段か
らの出力値をエンベロープ信号として出力することによ
って、より表現力豊かなエンベロープ信号を発生するこ
とができるようになる。

【００１２】

【実施例】以下、この発明の実施例を添付図面に従って
詳細に説明する。図３はこの発明に係るフィルタ装置を
使用した電子楽器の全体構成を示すハードブロック図で
ある。図３の実施例において、電子楽器全体の制御は、
マイクロプロセッサユニット、ＲＯＭ及びデータ及びワ
ーキングＲＡＭを含むマイクロコンピュータによって行
われる。

【００１３】演奏情報発生手段３１は、発生すべき楽音
の音高を指定するための複数の鍵を備えた鍵盤、この鍵
盤のそれぞれの鍵に対応して設けられた複数のキースイ
ッチからなる押鍵検出回路、音色ＴＣ、エンベロープＥ
ＮＶ、エフェクトＥＦ等を選択・設定・制御するための
各種操作子を含む操作パネルなどで構成されている。

【００１４】鍵盤は音楽演奏のための基本的な操作子で
あり、これ以外の演奏操作子を内蔵した演奏情報発生手
段でもよいことはいうまでもない。押鍵検出回路は、鍵
盤の新たな鍵が押圧されたときは、その押圧された鍵の
キーコードＫＣを含むキーオン信号ＫＯＮを出力し、鍵
が新たに離鍵されたときはその離鍵された鍵のキーコー
ドＫＣを含むキーオフ信号ＫＯＦを出力すると共に、鍵
押し下げ時の押鍵操作速度又は押圧力等を判別してタッ
チデータＩＴを生成する処理を行い、生成したタッチデ
ータをベロシティデータとして出力する。

【００１５】楽音合成手段３２は、複数のチャンネルで
楽音信号の同時発生が可能であり、演奏情報発生手段３
１からの演奏情報（キーコードＫＣ、キーオン信号ＫＯ
Ｎ、キーオフ信号ＫＯＦ、タッチデータＩＴ、音色ＴＣ
などの各種のパラメータ）を入力し、これらのデータに
基づいた楽音信号を発生する。

【００１６】楽音合成手段３２における楽音信号発生方
式はいかなるものを用いてもよい。例えば、発生すべき
楽音の音高に対応して変化するアドレスデータに応じて
波形メモリに記憶した楽音波形サンプル値データを順次
読み出すメモリ読み出し方式、又は上記アドレスデータ
を位相角パラメータデータとして所定の周波数変調演算
を実行して楽音波形サンプル値データを求めるＦＭ方
式、あるいは上記アドレスデータを位相角パラメータデ
ータとして所定の振幅変調演算を実行して楽音波形サン
プル値データを求めるＡＭ方式等の公知の方式を適宜採
用してもよい。

【００１７】なお、この実施例では、メモリ読み出し方
式を採用した場合について説明する。従って、楽音合成
手段３２は発生すべき楽音の音高ＫＣや音色ＴＣ等に対
応して変化するアドレスデータＡＤを発生するアドレス
生成手段３３と、楽音波形サンプル値データを記憶して
いる波形メモリ３４と、楽音波形に表情を付加するため
のエンベロープ信号ＥＮＶを発生するエンベロープ発生
回路３６及び波形メモリ３４から出力される楽音波形に
エンベロープ信号ＥＮＶを掛け合わせる乗算回路３５と
から構成される。サウンドシステム３７は、アンプ等か
ら構成され、楽音合成手段３２から出力される楽音信号
をスピーカシステム３８を介して発音する。なお、サウ
ンドシステム１７はこの他にも楽音発生時のボリューム
や定位等を制御する。

【００１８】図１は図３のエンベロープ発生回路３６を
構成するこの発明に係るＩＩＲ型デジタルフィルタの概
略を示すブロック図である。減算回路１はエンベロープ
信号ＥＮＶの各状態（アタック、ディケイ、サスティ
ン、リリース）に対応して設定される目標値信号（入力
信号）Ｓａを図３の演奏情報発生手段３１から入力し、
その目標値信号Ｓａから累算回路４の現在値信号Ｓｂを
減算し、その減算値Ｄを係数補正回路２及び乗算回路３
に出力する。

【００１９】係数補正回路２は減算値Ｄ、フィルタ係数
α及び係数補正値βに応じて補正された新たな乗算係数
を乗算回路３に出力する。係数補正回路２から出力され
る乗算係数の詳細については後述する。乗算回路３は、
係数補正回路２から出力される１よりも小さい値の乗算
係数を減算回路１の減算値Ｄに乗じ、その乗算値を累算
回路４に出力する。累算回路４は、乗算回路３から出力
される乗算値を順次累算し、その累算値Ｓｂを減算回路
１にフィードバックする。

【００２０】図２は図１のＩＩＲ型デジタルフィルタの
係数補正回路２及び累算回路４の詳細構成を示す図であ
る。図２において図１と同じ構成のものには同一の符号
が付してあるので、その説明は省略する。係数補正回路
２は絶対値検出器２ａ、正規化回路２ｂ、増幅率βの増
幅器２ｃ、加算器２ｄ及び増幅率αの増幅器２ｅからな
る。

【００２１】絶対値検出器２ａは減算回路１からの減算
値Ｄの絶対値を検出して正規化回路２ｂに出力するもの
である。現在値信号Ｓｂよりも目標値信号Ｓａが小さい
場合には、減算値Ｄは負の値となるので、絶対値を取ら
ずにフィルタ係数を決定すると、減算値Ｄが負の値であ
るにもかかわらず乗算回路３からは正の値が出力される
ようになるからである。正規化回路２ｂは、絶対値検出
器２ａで検出された減算値Ｄの絶対値を１よりも小さな
値に正規化し、正規化された減算値Ｎを増幅器２ｃに出
力する。正規化回路２ｂで正規化するのは、係数補正回
路２から乗算回路３に最終的に与えられる乗算係数が１
よりも小さな値でなければならないからである。

【００２２】増幅器２ｃは、正規化回路２ｂで正規化さ
れた減算値Ｎを増幅率βで増幅し、その増幅値βＮを加
算器２ｄに出力する。加算器２ｄは増幅器２ｄからの減
算値βＮに１を加算し、その加算値１＋βＮを増幅器２
ｅに出力する。増幅器２ｅは、加算器２ｄからの加算値
１＋βＮを増幅率αで増幅し、その増幅値α＋αβＮを
乗算係数として乗算回路３に出力する。

【００２３】累算回路４は、加算器４ａ及び遅延回路４
ｂからなる。加算器４ａは乗算回路３の乗算値Ｄ（α＋
αβＮ）と、遅延回路４ｂから出力される１サンプリン
グ周期前の現在値信号Ｓｂとを加算し、その加算値Ｓｂ
＋Ｄ（α＋αβＮ）をローパス出力ＬＰ ＯＵＴとして
出力すると共に、遅延回路４ｂに出力する。遅延回路４
ｂは加算器４ａからの加算値Ｓｂ＋Ｄ（α＋αβＮ）を
入力し、それを１サンプリング周期だけ遅延させて減算
回路１及び加算器４ａにフィードバックする。

【００２４】図２のＩＩＲ型デジタルフィルタにレベル
１．０の入力信号Ｓａを入力すると、加算器４ａからは
係数α及び係数補正値βに応じて入力信号Ｓａに徐々に
漸近していく、図５及び図６に示すような現在値信号Ｓ
ｂが出力される。加算器４ａから出力される現在値信号
Ｓｂは、入力信号Ｓａに対するローパス出力である。

【００２５】図５は係数αをα＝０．０１に固定し、係
数補正値βをβ＝０、β＝−０．７、β＝−０．９に変
化した場合に、加算器４ａから出力されるローパス出力
を示す図である。図５に示すように、係数αをある程度
小さく（α＝０．０１）設定し、係数補正値βの値を可
変してやることによって、ローパス出力の傾き具合を適
宜制御することができる。従って、図２のＩＩＲ型デジ
タルフィルタを用いてエンベロープ発生回路３６を構成
することによって、そのエンベロープ波形の立ち上がり
具合を適宜制御することが可能となる。この場合、β＝
−０．７の時に、ほぼ直線的に立ち上がるエンベロープ
波形を得ることができる。

【００２６】図６は係数αをα＝０．０５に固定し、係
数補正値βをβ＝０、β＝−０．９、β＝−０．９９、
β＝−０．９９９、β＝−０．９９９９、β＝−０．９
９９９９、β＝−０．９９９９９９に変化した場合に、
加算器４ａから出力されるローパス出力を示す図であ
る。図６に示すように、係数αをある程度大きく（α＝
０．０５）設定し、係数補正値βの値を可変してやるこ
とによって、ローパス出力の立ち上がりのタイミングを
適宜制御することができる。従って、図２のＩＩＲ型デ
ジタルフィルタを用いてエンベロープ発生回路３６を構
成することによって、そのエンベロープ波形の立ち上が
りタイミングを適宜制御することが可能となり、例え
ば、キーオンしてから所定時間経過後に楽音が発音され
るキーオンディレイなどの機能に利用することができる
ようになる。この場合、係数αをさらに大きくすれば、
各波形の立ち上がりと肩の部分をさらに鋭角にすること
ができる。但し、その際には係数補正値βの有効桁数を
大きく取る必要がある。

【００２７】一方、図２のＩＩＲ型デジタルフィルタに
レベル１．０の入力信号Ｓａを入力すると、減算回路１
からは係数α及び係数補正値βに応じて入力信号Ｓａか
ら徐々に原点に漸近していく、図７及び図８に示すよう
な減算値Ｄを出力するようになる。減算回路１から出力
される減算値Ｄは、入力信号Ｓａに対するハイパス出力
である。

【００２８】図７は係数αをα＝０．０１に固定し、係
数補正値βをβ＝０、β＝−０．７、β＝−０．９に変
化した場合に、減算回路１から出力されるハイパス出力
（減算値Ｄ）を示す図である。図７に示すように、係数
αをある程度小さく（α＝０．０１）設定し、係数補正
値βの値を可変してやることによって、図５のローパス
出力の場合と同様に、ハイパス出力の立ち下がりにおけ
る傾き具合を適宜制御することができる。

【００２９】図８は係数αをα＝０．０５に固定し、係
数補正値βをβ＝０、β＝−０．９、β＝−０．９９、
β＝−０．９９９、β＝−０．９９９９、β＝−０．９
９９９９、β＝−０．９９９９９９に変化した場合に、
減算回路１から出力されるハイパス出力（減算値Ｄ）を
示す図である。図８に示すように、係数αをある程度大
きく（α＝０．０５）設定し、係数補正値βの値を可変
してやることによって、図６のローパス出力の場合と同
様に、ハイパス出力の立ち下がりのタイミングを適宜制
御することができる。

【００３０】図２のＩＩＲ型デジタルフィルタを用いて
エンベロープ波形を形成する場合には、まずキーオン信
号ＫＯＮの入力に応じてそのエンベロープ波形のアタッ
ク部の押圧力に対応したレベルＬａの入力信号Ｓａを目
標値として減算回路１に、アタック部の波形に対応した
係数αａ及び係数補正値βａを増幅器２ｃ及び２ｅに与
えることによって、図２のＩＩＲ型デジタルフィルタは
エンベロープ波形のアタック部の波形を出力する。

【００３１】そして、アタック部に対応した所定時間経
過後にエンベロープ波形のサスティン部に対応したレベ
ルＬｓの入力信号Ｓａを次の目標値として減算回路１
に、ディケイ部の波形に対応した係数αｄ及び係数補正
値βｄを増幅器２ｃ及び２ｅに与えることによって、図
２のＩＩＲ型デジタルフィルタはエンベロープ波形のデ
ィケイ部及びサスティン部の波形を出力する。

【００３２】キーオフ信号ＫＯＦの入力に応じてレベル
０の入力信号Ｓａを目標値として減算回路１に、リリー
ス部の波形に対応した係数αｒ及び係数補正値βｒを増
幅器２ｃ及び２ｅに与えることによって、図２のＩＩＲ
型デジタルフィルタはエンベロープ波形のリリース部の
波形を出力する。以上のようにして、図２のＩＩＲ型デ
ジタルフィルタをエンベロープ発生回路として動作させ
ることができる。

【００３３】上述の実施例では、図２のＩＩＲ型デジタ
ルフィルタをエンベロープ発生回路として動作させるた
めに、目標値となる入力信号Ｓａのレベルを変更した
り、係数α及び係数補正値βを時間的に切り替えたりす
る必要があった。次に、入力信号Ｓａを与えるだけでエ
ンベロープ波形を生成することのできる実施例について
図４を用いて説明する。

【００３４】図４は、選択回路４２を介してカスケード
に接続された２つのフィルタユニット４１及び４３から
構成されたエンベロープ発生回路である。フィルタユニ
ット４１及び４３は共に図２のＩＩＲ型デジタルフィル
タで構成されている。フィルタユニット４１は、係数α
１及び係数補正値β１に応じて、所定のローパス出力Ｌ
Ｐ１ＯＵＴ及びハイパス出力ＨＰ１ＯＵＴを出力する。

【００３５】フィルタユニット４１のローパス出力ＬＰ
１ＯＵＴ及びハイパス出力ＨＰ１ＯＵＴは選択回路４２
に出力される。選択回路４２は選択信号ＴＹＰＥ１に応
じてローパス出力ＬＰ１ＯＵＴ又はハイパス出力ＨＰ１
ＯＵＴのいずれか一方を選択的に次段のフィルタユニッ
ト４３及び選択回路４５に出力する。

【００３６】フィルタユニット４３は、係数α２及び係
数補正値β２に応じて、所定のローパス出力ＬＰ２ＯＵ
Ｔ及びハイパス出力ＨＰ２ＯＵＴを出力する。

【００３７】フィルタユニット４３のローパス出力ＬＰ
２ＯＵＴ及びハイパス出力ＨＰ２ＯＵＴは選択回路４４
に出力される。選択回路４４は選択信号ＴＹＰＥ２に応
じてローパス出力ＬＰ２ＯＵＴ又はハイパス出力ＨＰ２
ＯＵＴのいずれか一方を選択的に選択回路４５に出力す
る。選択回路４５は、選択回路４２からの出力（ローパ
ス出力ＬＰ１ＯＵＴ又はハイパス出力ＨＰ１ＯＵＴ）
と、選択回路４４からの出力（ローパス出力ＬＰ２ＯＵ
Ｔ又はハイパス出力ＨＰ２ＯＵＴ）とを入力し、その中
のいずれか一つを選択的に出力する。すなわち、選択回
路４５は、ローパス出力ＬＰ１ＯＵＴ、ハイパス出力Ｈ
Ｐ１ＯＵＴ、ローパス出力ＬＰ２ＯＵＴ及びハイパス出
力ＨＰ２ＯＵＴの中のいずれか一つを選択的に出力する
こととなる。

【００３８】図４において、選択回路４２でフィルタユ
ニット４１のローパス出力ＬＰ１ＯＵＴを選択し、選択
回路４５で再びそのローパス出力ＬＰ１ＯＵＴを選択的
に出力すれば、図４のエンベロープ発生回路は係数α１
及び係数補正値β１のＩＩＲ型デジタルフィルタをロー
パスフィルタとして使用した場合と同じになる。また、
図４において、選択回路４２でフィルタユニット４１の
ローパス出力ＬＰ１ＯＵＴを選択し、選択回路４５でフ
ィルタユニット４３のローパス出力ＬＰ２ＯＵＴを選択
的に出力すれば、図４のエンベロープ発生回路は、係数
α１及び係数補正値β１のＩＩＲ型デジタルフィルタと
係数α２及び係数補正値β２のＩＩＲ型デジタルフィル
タとのカスケード接続からなるローパスフィルタとな
る。

【００３９】また、図４のエンベロープ発生回路を係数
α１，α２及び係数補正値β１，β２を時間的に変化さ
せることなく、単に入力信号を与えるだけでエンベロー
プ波形を生成することができるようにするには、選択回
路４２でフィルタユニット４１のローパス出力ＬＰ１Ｏ
ＵＴを選択し、選択回路４４でフィルタユニット４３の
ハイパス出力ＨＰ２ＯＵＴを選択し、選択回路４５で選
択回路４４の出力を選択すればよい。すると、フィルタ
ユニット４１はローパスフィルタとして動作し、フィル
タユニット４３はハイパスフィルタとして動作する。そ
して、図４のエンベロープ発生回路からは、図９のよう
にアタック部、ディケイ部、サスティン部及びリリース
部が滑らかに接続されたエンベロープ波形が出力される
ようになる。

【００４０】図９は、ローパスフィルタとして動作する
フィルタユニット４１の係数α１をα１＝０．０５、係
数β１をβ１＝０とし、ハイパスフィルタとして動作す
るフィルタユニット４３の係数α２をα２＝０．０１と
した場合に、係数β２をβ２＝０、β２＝−０．５、β
２＝−０．９、β２＝−０．９９に変化した場合に、選
択回路４５から出力されるエンベロープ波形の様子を示
す図である。図から明らかなように、フィルタユニット
４１の係数α１及び係数補正値β１及びフィルタユニッ
ト４３の係数α２を固定して、フィルタユニット４３の
係数補正値β２を変化させることによって、エンベロー
プ波形のサスティン部の傾きを適宜制御することができ
る。この他にも係数α１，α２及び係数補正値β１，β
２を適宜変更設定することによって、所望のエンベロー
プ波形を形成することが可能となる。

【００４１】なお、図２の実施例では、乗算回路３の乗
算係数をα＋αβＮの場合について説明したが、これに
限らず乗算係数の値が減算値Ｄの大きさに応じて適宜変
化すればよい。例えば、乗算回路３の乗算係数として係
数補正回路２がα＋βＮを演算して出力してもよい。ま
た、上述の実施例では、フィルタ装置をエンベロープ発
生回路に適用した場合について説明したが、これ以外
に、楽音のピッチや音色を時間変化させるために利用し
てもよい。例えば、楽音波形そのものをこの発明のフィ
ルタでカットオフ周波数を時変させながらフィルタリン
グすることができる。

【００４２】さらに、図４の実施例では、フィルタユニ
ットをカスケード接続した場合について説明したが、こ
れに限らず、フィルタユニットを縦横に接続し、その出
力を適宜選択することによってあらゆる特性のフィルタ
を構成してもよいことはいうまでもない。上述の実施例
では、この発明に係るフィルタ装置を電子楽器のエンベ
ロープ発生回路に適用した場合について説明したが、図
８のフィルタ特性の出力値をエンベロープ波形に更に乗
算し、キーオンディレィなどとして利用してもよい。

【００４３】差分演算手段の出力値に所定の演算を施し
て１よりも小さなフィルタ係数を乗算手段に出力する係
数制御手段の実施態様は、上記実施例によれば次ように
である。 （ａ）この係数制御手段は、第１及び第２の係数を入力
する入力手段と、差分演算手段の出力値の絶対値を検出
する検出手段と、この絶対値を１よりも小さな値に正規
化する正規化手段と、この正規化手段の出力値に第１の
係数を乗じる係数乗算手段と、この係数乗算手段の出力
値と第２の係数とを加算し、その加算値をフィルタ係数
として出力する加算手段とから構成されるものである請
求項３に記載の電子楽器のフィルタ装置。

【００４４】

【発明の効果】以上のように、この発明の電子楽器のフ
ィルタ装置によればフィルタ係数をリアルタイムに変化
させるための特別な回路を設けなくても、フィルタ係数
をリアルタイムに変化させることができるという効果が
ある。さらに、この発明のフィルタ装置を電子楽器のエ
ンベロープ発生回路に利用した場合、従来の演算型又は
メモリ型のエンベロープ発生回路に比べて著しく構成が
簡単になるという効果がある。

【図面の簡単な説明】

【図１】 この発明に係るフィルタ装置の概略構成を示
すブロック図である。

【図２】 図１のフィルタ装置の詳細構成の一例を示す
図である。

【図３】 この発明に係るフィルタ装置を使用した電子
楽器の全体構成を示すブロック図である。

【図４】 図２のフィルタ装置のカスケード接続からな
るエンベロープ発生回路の概略構成を示すブロック図で
ある。

【図５】 図２のフィルタ装置の係数を所定値に固定し
て係数補正値を変化させた場合のローパス出力を示す図
である。

【図６】 図２のフィルタ装置の係数を所定値に固定し
て係数補正値を変化させた場合のローパス出力を示す図
である。

【図７】 図２のフィルタ装置の係数を所定値に固定し
て係数補正値を変化させた場合のハイパス出力を示す図
である。

【図８】 図２のフィルタ装置の係数を所定値に固定し
て係数補正値を変化させた場合のハイパス出力を示す図
である。

【図９】 図４のエンベロープ発生回路のローパスフィ
ルタとして動作するフィルタユニットの係数と係数補正
値を固定し、ハイパスフィルタとして動作するフィルタ
ユニットの係数を固定し、その係数補正値を変化させた
場合の出力エンベロープ波形を示す図である。

【図１０】 従来のＩＩＲ型デジタルフィルタの概略構
成を示す図である。

【図１１】 図１０のＩＩＲ型デジタルフィルタの係数
を変化させた場合のローパス出力を示す図である。

【図１２】 図１０のＩＩＲ型デジタルフィルタからな
るエンベロープ発生回路の出力波形を示す図である。

【符号の説明】

１…減算回路、２…係数補正回路、３…乗算回路、４…
累算回路、２ａ…絶対値検出器、２ｂ…正規化回路、２
ｃ，２ｅ…増幅器、２ｄ，４ａ…加算器、４ｂ…遅延
器、３１…演奏情報発生手段、３２…楽音合成手段、３
３…アドレス生成手段、３４…波形メモリ手段、３５…
乗算回路、３６…エンベロープ発生回路、３７…サウン
ドシステム、３８…スピーカシステム、４１，４３…フ
ィルタユニット、４２，４４，４５…選択回路

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 フィルタ係数を入力し、該フィルタ係数
   に応じたフィルタリング処理を行うフィルタ回路と、前記 フィルタ回路の所定の位置における信号を入力し、
   入力した信号に基づき前記フィルタ回路に入力されるべ
   きフィルタ係数の値を該入力した所定の位置における信
   号の値の時間的変化に追従して可変制御し、可変制御し
   たフィルタ係数を前記フィルタ回路に入力する係数制御
   手段とを具えることを特徴とする電子楽器のフィルタ装
   置。
2. 【請求項２】 前記係数制御手段に入力する前記フィル
   タ回路の所定の位置における信号は、該フィルタ回路内
   に設けられたフィルタ係数を乗算するための乗算手段の
   信号入力に入力される信号であり、該乗算手段の係数入
   力には前記係数制御手段で可変制御されたフィルタ係数
   が入力される請求項１に記載の電子楽器のフィルタ装
   置。
3. 【請求項３】 前記フィルタ回路は、当該電子楽器のフィルタ装置に入力される 第１の入力信
   号と該フィルタ回路内の所定の第２の入力信号との差を
   演算する差分演算手段と、 前記差分演算手段の出力値に前記係数制御手段から与え
   られるフィルタ係数を乗じる乗算手段と、前記 乗算手段の出力値を累算し、その累算信号値を前記
   第２の入力信号として前記差分演算手段に与えると共に
   当該電子楽器のフィルタ装置の出力信号として出力する
   累算手段とから構成されることを特徴する請求項１又は
   ２に記載の電子楽器のフィルタ装置。
4. 【請求項４】 請求項１、２又は３に記載の電子楽器の
   フィルタ装置を用いて構成された電子楽器のエンベロー
   プ発生装置。
5. 【請求項５】 請求項１、２又は３に記載の電子楽器の
   フィルタ装置をカスケード接続し、前段のフィルタ装置
   の累算手段からの出力値を後段のフィルタ装置に入力
   し、後段のフィルタ装置の前記減算手段からの出力値を
   エンベロープ信号として出力することを特徴する電子楽
   器のエンベロープ発生装置。