JP3149506B2 - 電子楽器のフィルタ装置 - Google Patents
電子楽器のフィルタ装置Info
- Publication number
- JP3149506B2 JP3149506B2 JP05920192A JP5920192A JP3149506B2 JP 3149506 B2 JP3149506 B2 JP 3149506B2 JP 05920192 A JP05920192 A JP 05920192A JP 5920192 A JP5920192 A JP 5920192A JP 3149506 B2 JP3149506 B2 JP 3149506B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- coefficient
- input
- signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【0001】
【産業上の利用分野】この発明は、電子楽器等で処理さ
れるデジタルの楽音信号にフィルタリング処理を施して
所望の楽音信号を形成するのに適した電子楽器のフィル
タ装置に関する。
れるデジタルの楽音信号にフィルタリング処理を施して
所望の楽音信号を形成するのに適した電子楽器のフィル
タ装置に関する。
【0002】
【従来の技術】従来、電子楽器等で使用されているデジ
タルフィルタとしては、再帰型(IIR:Infini
te Impulse Response)フィルタ及
び非再帰型(FIR:Finite Impulse
Response)フィルタがある。最近では、これら
のIIR型又はFIR型のデジタルフィルタを用いてロ
ーパスフィルタ(LPF)やハイパスフィルタ(HP
F)等を構成し楽音波形のフィルタリング以外に使用し
たり、それを楽音信号のエンベロープ波形の形成や波形
データの補間等に使用している。
タルフィルタとしては、再帰型(IIR:Infini
te Impulse Response)フィルタ及
び非再帰型(FIR:Finite Impulse
Response)フィルタがある。最近では、これら
のIIR型又はFIR型のデジタルフィルタを用いてロ
ーパスフィルタ(LPF)やハイパスフィルタ(HP
F)等を構成し楽音波形のフィルタリング以外に使用し
たり、それを楽音信号のエンベロープ波形の形成や波形
データの補間等に使用している。
【0003】図10は特公昭57−39343号(特開
昭52−102710号)公報に掲載されているIIR
型デジタルフィルタの基本構成を示す図である。図10
において、IIR型デジタルフィルタは、減算器11、
乗算器12、加算器13及びシフトレジスタ(遅延器)
14から構成されている。
昭52−102710号)公報に掲載されているIIR
型デジタルフィルタの基本構成を示す図である。図10
において、IIR型デジタルフィルタは、減算器11、
乗算器12、加算器13及びシフトレジスタ(遅延器)
14から構成されている。
【0004】減算器11は入力信号Saからシフトレジ
スタ(遅延器)14の現在値信号Sbを減算し、その減
算値Dを乗算器12に出力する。乗算器12は、1より
も小さい値のフィルタ係数αを減算値Dに乗じた乗算値
αDを加算器13に出力する。加算器13は、シフトレ
ジスタ(遅延器)14の現在値信号Sbと乗算値αDと
を加算した加算値Sb+αDをシフトレジスタ(遅延
器)4に出力する。シフトレジスタ(遅延器)14は加
算器13からの加算値Sb+αDを入力し、それを所定
のサンプリング周期だけ遅延させて減算器11及び加算
器13に出力する。加算器13とシフトレジスタ14は
乗算値αDを次々と加算していく累算器として動作す
る。
スタ(遅延器)14の現在値信号Sbを減算し、その減
算値Dを乗算器12に出力する。乗算器12は、1より
も小さい値のフィルタ係数αを減算値Dに乗じた乗算値
αDを加算器13に出力する。加算器13は、シフトレ
ジスタ(遅延器)14の現在値信号Sbと乗算値αDと
を加算した加算値Sb+αDをシフトレジスタ(遅延
器)4に出力する。シフトレジスタ(遅延器)14は加
算器13からの加算値Sb+αDを入力し、それを所定
のサンプリング周期だけ遅延させて減算器11及び加算
器13に出力する。加算器13とシフトレジスタ14は
乗算値αDを次々と加算していく累算器として動作す
る。
【0005】図10のようなIIR型デジタルフィルタ
にレベル1.0の入力信号Saを入力すると、シフトレ
ジスタ14からは図11に示すように、フィルタ係数α
に応じて入力信号Saに徐々に漸近していく指数関数的
な現在値信号Sbが出力されるようになる。すなわち、
フィルタ係数αが大きいほど急峻な傾きを示し、逆にフ
ィルタ係数αが小さくなればなるほど緩やかな傾きで入
力信号Saに漸近していく。従って、このIIR型フィ
ルタを用いてアタック、ディケイ、サスティン、リリー
スからなるエンベロープ信号ENVを出力しようとする
と、その出力波形は図12のようなそれぞれ傾きの異な
った指数関数曲線の結合されたもので構成される。
にレベル1.0の入力信号Saを入力すると、シフトレ
ジスタ14からは図11に示すように、フィルタ係数α
に応じて入力信号Saに徐々に漸近していく指数関数的
な現在値信号Sbが出力されるようになる。すなわち、
フィルタ係数αが大きいほど急峻な傾きを示し、逆にフ
ィルタ係数αが小さくなればなるほど緩やかな傾きで入
力信号Saに漸近していく。従って、このIIR型フィ
ルタを用いてアタック、ディケイ、サスティン、リリー
スからなるエンベロープ信号ENVを出力しようとする
と、その出力波形は図12のようなそれぞれ傾きの異な
った指数関数曲線の結合されたもので構成される。
【0006】
【発明が解決しようとする課題】上述のように、従来の
デジタルフィルタは、フィルタ係数に応じてその出力波
形が図11のような指数関数曲線に限定されているた
め、電子楽器への応用が限られていた。また、出力波形
の形状を指数関数曲線以外のものに変更するためには、
フィルタ係数αをリアルタイムに変化するための回路を
別個設けなければならず、他の回路への負担が非常に大
きくなるという欠点を有していた。
デジタルフィルタは、フィルタ係数に応じてその出力波
形が図11のような指数関数曲線に限定されているた
め、電子楽器への応用が限られていた。また、出力波形
の形状を指数関数曲線以外のものに変更するためには、
フィルタ係数αをリアルタイムに変化するための回路を
別個設けなければならず、他の回路への負担が非常に大
きくなるという欠点を有していた。
【0007】この発明は上述の点に鑑みてなされたもの
であり、フィルタ係数をリアルタイムに可変制御するこ
とのできる電子楽器のフィルタ装置を提供することを目
的とする。
であり、フィルタ係数をリアルタイムに可変制御するこ
とのできる電子楽器のフィルタ装置を提供することを目
的とする。
【0008】
【課題を解決するための手段】 この発明に係る電子楽
器のフィルタ装置は、フィルタ係数を入力し、該フィル
タ係数に応じたフィルタリング処理を行うフィルタ回路
と、前記フィルタ回路の所定の位置における信号を入力
し、入力した信号に基づき前記フィルタ回路に入力され
るべきフィルタ係数の値を該入力した所定の位置におけ
る信号の値の時間的変化に追従して可変制御し、可変制
御したフィルタ係数を前記フィルタ回路に入力する係数
制御手段とを具えることを特徴とするものである。
器のフィルタ装置は、フィルタ係数を入力し、該フィル
タ係数に応じたフィルタリング処理を行うフィルタ回路
と、前記フィルタ回路の所定の位置における信号を入力
し、入力した信号に基づき前記フィルタ回路に入力され
るべきフィルタ係数の値を該入力した所定の位置におけ
る信号の値の時間的変化に追従して可変制御し、可変制
御したフィルタ係数を前記フィルタ回路に入力する係数
制御手段とを具えることを特徴とするものである。
【0009】
【作用】 フィルタ回路は、フィルタ係数を入力し、該
フィルタ係数に応じたフィルタリング処理を入力信号に
対して行う。ここで、係数制御手段は、前記フィルタ回
路の所定の位置における信号を入力し、入力した信号に
基づき前記フィルタ回路に入力されるべきフィルタ係数
の値を該入力した所定の位置における信号の値の時間的
変化に追従して可変制御し、可変制御したフィルタ係数
を前記フィルタ回路に入力する。フィルタ回路の所定の
位置における信号値は、時間の経過と共に時々刻々と変
化するので、係数制御手段から出力されるフィルタ係数
もその信号値に基づき時々刻々と変化するようになる。
従って、この発明によれば、従来のようにフィルタ係数
をリアルタイムに変化させるための特別な回路を設けな
くても、フィルタ係数をリアルタイムに変化させること
ができる。
フィルタ係数に応じたフィルタリング処理を入力信号に
対して行う。ここで、係数制御手段は、前記フィルタ回
路の所定の位置における信号を入力し、入力した信号に
基づき前記フィルタ回路に入力されるべきフィルタ係数
の値を該入力した所定の位置における信号の値の時間的
変化に追従して可変制御し、可変制御したフィルタ係数
を前記フィルタ回路に入力する。フィルタ回路の所定の
位置における信号値は、時間の経過と共に時々刻々と変
化するので、係数制御手段から出力されるフィルタ係数
もその信号値に基づき時々刻々と変化するようになる。
従って、この発明によれば、従来のようにフィルタ係数
をリアルタイムに変化させるための特別な回路を設けな
くても、フィルタ係数をリアルタイムに変化させること
ができる。
【0010】 なお、係数制御手段に入力するフィルタ
回路の所定の位置における信号としては、該フィルタ回
路内に設けられたフィルタ係数を乗算するための乗算手
段の信号入力に入力される信号を用いるとよい。該乗算
手段の係数入力には前記係数制御手段で可変制御された
フィルタ係数が入力される。また、フィルタ回路として
は、当該電子楽器のフィルタ装置に入力される第1の入
力信号と該フィルタ回路内の所定の第2の入力信号との
差を演算する差分演算手段と、前記差分演算手段の出力
値に前記係数制御手段から与えられるフィルタ係数を乗
じる乗算手段と、前記乗算手段の出力値を累算し、その
累算信号値を前記第2の入力信号として前記差分演算手
段に与えると共に当該電子楽器のフィルタ装置の出力信
号として出力する累算手段とで構成するとよい。
回路の所定の位置における信号としては、該フィルタ回
路内に設けられたフィルタ係数を乗算するための乗算手
段の信号入力に入力される信号を用いるとよい。該乗算
手段の係数入力には前記係数制御手段で可変制御された
フィルタ係数が入力される。また、フィルタ回路として
は、当該電子楽器のフィルタ装置に入力される第1の入
力信号と該フィルタ回路内の所定の第2の入力信号との
差を演算する差分演算手段と、前記差分演算手段の出力
値に前記係数制御手段から与えられるフィルタ係数を乗
じる乗算手段と、前記乗算手段の出力値を累算し、その
累算信号値を前記第2の入力信号として前記差分演算手
段に与えると共に当該電子楽器のフィルタ装置の出力信
号として出力する累算手段とで構成するとよい。
【0011】さらに、このようなフィルタ装置を用いて
電子楽器のエンベロープ発生装置を構成してもよい。そ
の場合に、このフィルタ装置をカスケード接続し、前段
のフィルタ装置の累算手段からの出力値を後段のフィル
タ装置に入力し、後段のフィルタ装置の前記減算手段か
らの出力値をエンベロープ信号として出力することによ
って、より表現力豊かなエンベロープ信号を発生するこ
とができるようになる。
電子楽器のエンベロープ発生装置を構成してもよい。そ
の場合に、このフィルタ装置をカスケード接続し、前段
のフィルタ装置の累算手段からの出力値を後段のフィル
タ装置に入力し、後段のフィルタ装置の前記減算手段か
らの出力値をエンベロープ信号として出力することによ
って、より表現力豊かなエンベロープ信号を発生するこ
とができるようになる。
【0012】
【実施例】以下、この発明の実施例を添付図面に従って
詳細に説明する。図3はこの発明に係るフィルタ装置を
使用した電子楽器の全体構成を示すハードブロック図で
ある。図3の実施例において、電子楽器全体の制御は、
マイクロプロセッサユニット、ROM及びデータ及びワ
ーキングRAMを含むマイクロコンピュータによって行
われる。
詳細に説明する。図3はこの発明に係るフィルタ装置を
使用した電子楽器の全体構成を示すハードブロック図で
ある。図3の実施例において、電子楽器全体の制御は、
マイクロプロセッサユニット、ROM及びデータ及びワ
ーキングRAMを含むマイクロコンピュータによって行
われる。
【0013】演奏情報発生手段31は、発生すべき楽音
の音高を指定するための複数の鍵を備えた鍵盤、この鍵
盤のそれぞれの鍵に対応して設けられた複数のキースイ
ッチからなる押鍵検出回路、音色TC、エンベロープE
NV、エフェクトEF等を選択・設定・制御するための
各種操作子を含む操作パネルなどで構成されている。
の音高を指定するための複数の鍵を備えた鍵盤、この鍵
盤のそれぞれの鍵に対応して設けられた複数のキースイ
ッチからなる押鍵検出回路、音色TC、エンベロープE
NV、エフェクトEF等を選択・設定・制御するための
各種操作子を含む操作パネルなどで構成されている。
【0014】鍵盤は音楽演奏のための基本的な操作子で
あり、これ以外の演奏操作子を内蔵した演奏情報発生手
段でもよいことはいうまでもない。押鍵検出回路は、鍵
盤の新たな鍵が押圧されたときは、その押圧された鍵の
キーコードKCを含むキーオン信号KONを出力し、鍵
が新たに離鍵されたときはその離鍵された鍵のキーコー
ドKCを含むキーオフ信号KOFを出力すると共に、鍵
押し下げ時の押鍵操作速度又は押圧力等を判別してタッ
チデータITを生成する処理を行い、生成したタッチデ
ータをベロシティデータとして出力する。
あり、これ以外の演奏操作子を内蔵した演奏情報発生手
段でもよいことはいうまでもない。押鍵検出回路は、鍵
盤の新たな鍵が押圧されたときは、その押圧された鍵の
キーコードKCを含むキーオン信号KONを出力し、鍵
が新たに離鍵されたときはその離鍵された鍵のキーコー
ドKCを含むキーオフ信号KOFを出力すると共に、鍵
押し下げ時の押鍵操作速度又は押圧力等を判別してタッ
チデータITを生成する処理を行い、生成したタッチデ
ータをベロシティデータとして出力する。
【0015】楽音合成手段32は、複数のチャンネルで
楽音信号の同時発生が可能であり、演奏情報発生手段3
1からの演奏情報(キーコードKC、キーオン信号KO
N、キーオフ信号KOF、タッチデータIT、音色TC
などの各種のパラメータ)を入力し、これらのデータに
基づいた楽音信号を発生する。
楽音信号の同時発生が可能であり、演奏情報発生手段3
1からの演奏情報(キーコードKC、キーオン信号KO
N、キーオフ信号KOF、タッチデータIT、音色TC
などの各種のパラメータ)を入力し、これらのデータに
基づいた楽音信号を発生する。
【0016】楽音合成手段32における楽音信号発生方
式はいかなるものを用いてもよい。例えば、発生すべき
楽音の音高に対応して変化するアドレスデータに応じて
波形メモリに記憶した楽音波形サンプル値データを順次
読み出すメモリ読み出し方式、又は上記アドレスデータ
を位相角パラメータデータとして所定の周波数変調演算
を実行して楽音波形サンプル値データを求めるFM方
式、あるいは上記アドレスデータを位相角パラメータデ
ータとして所定の振幅変調演算を実行して楽音波形サン
プル値データを求めるAM方式等の公知の方式を適宜採
用してもよい。
式はいかなるものを用いてもよい。例えば、発生すべき
楽音の音高に対応して変化するアドレスデータに応じて
波形メモリに記憶した楽音波形サンプル値データを順次
読み出すメモリ読み出し方式、又は上記アドレスデータ
を位相角パラメータデータとして所定の周波数変調演算
を実行して楽音波形サンプル値データを求めるFM方
式、あるいは上記アドレスデータを位相角パラメータデ
ータとして所定の振幅変調演算を実行して楽音波形サン
プル値データを求めるAM方式等の公知の方式を適宜採
用してもよい。
【0017】なお、この実施例では、メモリ読み出し方
式を採用した場合について説明する。従って、楽音合成
手段32は発生すべき楽音の音高KCや音色TC等に対
応して変化するアドレスデータADを発生するアドレス
生成手段33と、楽音波形サンプル値データを記憶して
いる波形メモリ34と、楽音波形に表情を付加するため
のエンベロープ信号ENVを発生するエンベロープ発生
回路36及び波形メモリ34から出力される楽音波形に
エンベロープ信号ENVを掛け合わせる乗算回路35と
から構成される。サウンドシステム37は、アンプ等か
ら構成され、楽音合成手段32から出力される楽音信号
をスピーカシステム38を介して発音する。なお、サウ
ンドシステム17はこの他にも楽音発生時のボリューム
や定位等を制御する。
式を採用した場合について説明する。従って、楽音合成
手段32は発生すべき楽音の音高KCや音色TC等に対
応して変化するアドレスデータADを発生するアドレス
生成手段33と、楽音波形サンプル値データを記憶して
いる波形メモリ34と、楽音波形に表情を付加するため
のエンベロープ信号ENVを発生するエンベロープ発生
回路36及び波形メモリ34から出力される楽音波形に
エンベロープ信号ENVを掛け合わせる乗算回路35と
から構成される。サウンドシステム37は、アンプ等か
ら構成され、楽音合成手段32から出力される楽音信号
をスピーカシステム38を介して発音する。なお、サウ
ンドシステム17はこの他にも楽音発生時のボリューム
や定位等を制御する。
【0018】図1は図3のエンベロープ発生回路36を
構成するこの発明に係るIIR型デジタルフィルタの概
略を示すブロック図である。減算回路1はエンベロープ
信号ENVの各状態(アタック、ディケイ、サスティ
ン、リリース)に対応して設定される目標値信号(入力
信号)Saを図3の演奏情報発生手段31から入力し、
その目標値信号Saから累算回路4の現在値信号Sbを
減算し、その減算値Dを係数補正回路2及び乗算回路3
に出力する。
構成するこの発明に係るIIR型デジタルフィルタの概
略を示すブロック図である。減算回路1はエンベロープ
信号ENVの各状態(アタック、ディケイ、サスティ
ン、リリース)に対応して設定される目標値信号(入力
信号)Saを図3の演奏情報発生手段31から入力し、
その目標値信号Saから累算回路4の現在値信号Sbを
減算し、その減算値Dを係数補正回路2及び乗算回路3
に出力する。
【0019】係数補正回路2は減算値D、フィルタ係数
α及び係数補正値βに応じて補正された新たな乗算係数
を乗算回路3に出力する。係数補正回路2から出力され
る乗算係数の詳細については後述する。乗算回路3は、
係数補正回路2から出力される1よりも小さい値の乗算
係数を減算回路1の減算値Dに乗じ、その乗算値を累算
回路4に出力する。累算回路4は、乗算回路3から出力
される乗算値を順次累算し、その累算値Sbを減算回路
1にフィードバックする。
α及び係数補正値βに応じて補正された新たな乗算係数
を乗算回路3に出力する。係数補正回路2から出力され
る乗算係数の詳細については後述する。乗算回路3は、
係数補正回路2から出力される1よりも小さい値の乗算
係数を減算回路1の減算値Dに乗じ、その乗算値を累算
回路4に出力する。累算回路4は、乗算回路3から出力
される乗算値を順次累算し、その累算値Sbを減算回路
1にフィードバックする。
【0020】図2は図1のIIR型デジタルフィルタの
係数補正回路2及び累算回路4の詳細構成を示す図であ
る。図2において図1と同じ構成のものには同一の符号
が付してあるので、その説明は省略する。係数補正回路
2は絶対値検出器2a、正規化回路2b、増幅率βの増
幅器2c、加算器2d及び増幅率αの増幅器2eからな
る。
係数補正回路2及び累算回路4の詳細構成を示す図であ
る。図2において図1と同じ構成のものには同一の符号
が付してあるので、その説明は省略する。係数補正回路
2は絶対値検出器2a、正規化回路2b、増幅率βの増
幅器2c、加算器2d及び増幅率αの増幅器2eからな
る。
【0021】絶対値検出器2aは減算回路1からの減算
値Dの絶対値を検出して正規化回路2bに出力するもの
である。現在値信号Sbよりも目標値信号Saが小さい
場合には、減算値Dは負の値となるので、絶対値を取ら
ずにフィルタ係数を決定すると、減算値Dが負の値であ
るにもかかわらず乗算回路3からは正の値が出力される
ようになるからである。正規化回路2bは、絶対値検出
器2aで検出された減算値Dの絶対値を1よりも小さな
値に正規化し、正規化された減算値Nを増幅器2cに出
力する。正規化回路2bで正規化するのは、係数補正回
路2から乗算回路3に最終的に与えられる乗算係数が1
よりも小さな値でなければならないからである。
値Dの絶対値を検出して正規化回路2bに出力するもの
である。現在値信号Sbよりも目標値信号Saが小さい
場合には、減算値Dは負の値となるので、絶対値を取ら
ずにフィルタ係数を決定すると、減算値Dが負の値であ
るにもかかわらず乗算回路3からは正の値が出力される
ようになるからである。正規化回路2bは、絶対値検出
器2aで検出された減算値Dの絶対値を1よりも小さな
値に正規化し、正規化された減算値Nを増幅器2cに出
力する。正規化回路2bで正規化するのは、係数補正回
路2から乗算回路3に最終的に与えられる乗算係数が1
よりも小さな値でなければならないからである。
【0022】増幅器2cは、正規化回路2bで正規化さ
れた減算値Nを増幅率βで増幅し、その増幅値βNを加
算器2dに出力する。加算器2dは増幅器2dからの減
算値βNに1を加算し、その加算値1+βNを増幅器2
eに出力する。増幅器2eは、加算器2dからの加算値
1+βNを増幅率αで増幅し、その増幅値α+αβNを
乗算係数として乗算回路3に出力する。
れた減算値Nを増幅率βで増幅し、その増幅値βNを加
算器2dに出力する。加算器2dは増幅器2dからの減
算値βNに1を加算し、その加算値1+βNを増幅器2
eに出力する。増幅器2eは、加算器2dからの加算値
1+βNを増幅率αで増幅し、その増幅値α+αβNを
乗算係数として乗算回路3に出力する。
【0023】累算回路4は、加算器4a及び遅延回路4
bからなる。加算器4aは乗算回路3の乗算値D(α+
αβN)と、遅延回路4bから出力される1サンプリン
グ周期前の現在値信号Sbとを加算し、その加算値Sb
+D(α+αβN)をローパス出力LP OUTとして
出力すると共に、遅延回路4bに出力する。遅延回路4
bは加算器4aからの加算値Sb+D(α+αβN)を
入力し、それを1サンプリング周期だけ遅延させて減算
回路1及び加算器4aにフィードバックする。
bからなる。加算器4aは乗算回路3の乗算値D(α+
αβN)と、遅延回路4bから出力される1サンプリン
グ周期前の現在値信号Sbとを加算し、その加算値Sb
+D(α+αβN)をローパス出力LP OUTとして
出力すると共に、遅延回路4bに出力する。遅延回路4
bは加算器4aからの加算値Sb+D(α+αβN)を
入力し、それを1サンプリング周期だけ遅延させて減算
回路1及び加算器4aにフィードバックする。
【0024】図2のIIR型デジタルフィルタにレベル
1.0の入力信号Saを入力すると、加算器4aからは
係数α及び係数補正値βに応じて入力信号Saに徐々に
漸近していく、図5及び図6に示すような現在値信号S
bが出力される。加算器4aから出力される現在値信号
Sbは、入力信号Saに対するローパス出力である。
1.0の入力信号Saを入力すると、加算器4aからは
係数α及び係数補正値βに応じて入力信号Saに徐々に
漸近していく、図5及び図6に示すような現在値信号S
bが出力される。加算器4aから出力される現在値信号
Sbは、入力信号Saに対するローパス出力である。
【0025】図5は係数αをα=0.01に固定し、係
数補正値βをβ=0、β=−0.7、β=−0.9に変
化した場合に、加算器4aから出力されるローパス出力
を示す図である。図5に示すように、係数αをある程度
小さく(α=0.01)設定し、係数補正値βの値を可
変してやることによって、ローパス出力の傾き具合を適
宜制御することができる。従って、図2のIIR型デジ
タルフィルタを用いてエンベロープ発生回路36を構成
することによって、そのエンベロープ波形の立ち上がり
具合を適宜制御することが可能となる。この場合、β=
−0.7の時に、ほぼ直線的に立ち上がるエンベロープ
波形を得ることができる。
数補正値βをβ=0、β=−0.7、β=−0.9に変
化した場合に、加算器4aから出力されるローパス出力
を示す図である。図5に示すように、係数αをある程度
小さく(α=0.01)設定し、係数補正値βの値を可
変してやることによって、ローパス出力の傾き具合を適
宜制御することができる。従って、図2のIIR型デジ
タルフィルタを用いてエンベロープ発生回路36を構成
することによって、そのエンベロープ波形の立ち上がり
具合を適宜制御することが可能となる。この場合、β=
−0.7の時に、ほぼ直線的に立ち上がるエンベロープ
波形を得ることができる。
【0026】図6は係数αをα=0.05に固定し、係
数補正値βをβ=0、β=−0.9、β=−0.99、
β=−0.999、β=−0.9999、β=−0.9
9999、β=−0.999999に変化した場合に、
加算器4aから出力されるローパス出力を示す図であ
る。図6に示すように、係数αをある程度大きく(α=
0.05)設定し、係数補正値βの値を可変してやるこ
とによって、ローパス出力の立ち上がりのタイミングを
適宜制御することができる。従って、図2のIIR型デ
ジタルフィルタを用いてエンベロープ発生回路36を構
成することによって、そのエンベロープ波形の立ち上が
りタイミングを適宜制御することが可能となり、例え
ば、キーオンしてから所定時間経過後に楽音が発音され
るキーオンディレイなどの機能に利用することができる
ようになる。この場合、係数αをさらに大きくすれば、
各波形の立ち上がりと肩の部分をさらに鋭角にすること
ができる。但し、その際には係数補正値βの有効桁数を
大きく取る必要がある。
数補正値βをβ=0、β=−0.9、β=−0.99、
β=−0.999、β=−0.9999、β=−0.9
9999、β=−0.999999に変化した場合に、
加算器4aから出力されるローパス出力を示す図であ
る。図6に示すように、係数αをある程度大きく(α=
0.05)設定し、係数補正値βの値を可変してやるこ
とによって、ローパス出力の立ち上がりのタイミングを
適宜制御することができる。従って、図2のIIR型デ
ジタルフィルタを用いてエンベロープ発生回路36を構
成することによって、そのエンベロープ波形の立ち上が
りタイミングを適宜制御することが可能となり、例え
ば、キーオンしてから所定時間経過後に楽音が発音され
るキーオンディレイなどの機能に利用することができる
ようになる。この場合、係数αをさらに大きくすれば、
各波形の立ち上がりと肩の部分をさらに鋭角にすること
ができる。但し、その際には係数補正値βの有効桁数を
大きく取る必要がある。
【0027】一方、図2のIIR型デジタルフィルタに
レベル1.0の入力信号Saを入力すると、減算回路1
からは係数α及び係数補正値βに応じて入力信号Saか
ら徐々に原点に漸近していく、図7及び図8に示すよう
な減算値Dを出力するようになる。減算回路1から出力
される減算値Dは、入力信号Saに対するハイパス出力
である。
レベル1.0の入力信号Saを入力すると、減算回路1
からは係数α及び係数補正値βに応じて入力信号Saか
ら徐々に原点に漸近していく、図7及び図8に示すよう
な減算値Dを出力するようになる。減算回路1から出力
される減算値Dは、入力信号Saに対するハイパス出力
である。
【0028】図7は係数αをα=0.01に固定し、係
数補正値βをβ=0、β=−0.7、β=−0.9に変
化した場合に、減算回路1から出力されるハイパス出力
(減算値D)を示す図である。図7に示すように、係数
αをある程度小さく(α=0.01)設定し、係数補正
値βの値を可変してやることによって、図5のローパス
出力の場合と同様に、ハイパス出力の立ち下がりにおけ
る傾き具合を適宜制御することができる。
数補正値βをβ=0、β=−0.7、β=−0.9に変
化した場合に、減算回路1から出力されるハイパス出力
(減算値D)を示す図である。図7に示すように、係数
αをある程度小さく(α=0.01)設定し、係数補正
値βの値を可変してやることによって、図5のローパス
出力の場合と同様に、ハイパス出力の立ち下がりにおけ
る傾き具合を適宜制御することができる。
【0029】図8は係数αをα=0.05に固定し、係
数補正値βをβ=0、β=−0.9、β=−0.99、
β=−0.999、β=−0.9999、β=−0.9
9999、β=−0.999999に変化した場合に、
減算回路1から出力されるハイパス出力(減算値D)を
示す図である。図8に示すように、係数αをある程度大
きく(α=0.05)設定し、係数補正値βの値を可変
してやることによって、図6のローパス出力の場合と同
様に、ハイパス出力の立ち下がりのタイミングを適宜制
御することができる。
数補正値βをβ=0、β=−0.9、β=−0.99、
β=−0.999、β=−0.9999、β=−0.9
9999、β=−0.999999に変化した場合に、
減算回路1から出力されるハイパス出力(減算値D)を
示す図である。図8に示すように、係数αをある程度大
きく(α=0.05)設定し、係数補正値βの値を可変
してやることによって、図6のローパス出力の場合と同
様に、ハイパス出力の立ち下がりのタイミングを適宜制
御することができる。
【0030】図2のIIR型デジタルフィルタを用いて
エンベロープ波形を形成する場合には、まずキーオン信
号KONの入力に応じてそのエンベロープ波形のアタッ
ク部の押圧力に対応したレベルLaの入力信号Saを目
標値として減算回路1に、アタック部の波形に対応した
係数αa及び係数補正値βaを増幅器2c及び2eに与
えることによって、図2のIIR型デジタルフィルタは
エンベロープ波形のアタック部の波形を出力する。
エンベロープ波形を形成する場合には、まずキーオン信
号KONの入力に応じてそのエンベロープ波形のアタッ
ク部の押圧力に対応したレベルLaの入力信号Saを目
標値として減算回路1に、アタック部の波形に対応した
係数αa及び係数補正値βaを増幅器2c及び2eに与
えることによって、図2のIIR型デジタルフィルタは
エンベロープ波形のアタック部の波形を出力する。
【0031】そして、アタック部に対応した所定時間経
過後にエンベロープ波形のサスティン部に対応したレベ
ルLsの入力信号Saを次の目標値として減算回路1
に、ディケイ部の波形に対応した係数αd及び係数補正
値βdを増幅器2c及び2eに与えることによって、図
2のIIR型デジタルフィルタはエンベロープ波形のデ
ィケイ部及びサスティン部の波形を出力する。
過後にエンベロープ波形のサスティン部に対応したレベ
ルLsの入力信号Saを次の目標値として減算回路1
に、ディケイ部の波形に対応した係数αd及び係数補正
値βdを増幅器2c及び2eに与えることによって、図
2のIIR型デジタルフィルタはエンベロープ波形のデ
ィケイ部及びサスティン部の波形を出力する。
【0032】キーオフ信号KOFの入力に応じてレベル
0の入力信号Saを目標値として減算回路1に、リリー
ス部の波形に対応した係数αr及び係数補正値βrを増
幅器2c及び2eに与えることによって、図2のIIR
型デジタルフィルタはエンベロープ波形のリリース部の
波形を出力する。以上のようにして、図2のIIR型デ
ジタルフィルタをエンベロープ発生回路として動作させ
ることができる。
0の入力信号Saを目標値として減算回路1に、リリー
ス部の波形に対応した係数αr及び係数補正値βrを増
幅器2c及び2eに与えることによって、図2のIIR
型デジタルフィルタはエンベロープ波形のリリース部の
波形を出力する。以上のようにして、図2のIIR型デ
ジタルフィルタをエンベロープ発生回路として動作させ
ることができる。
【0033】上述の実施例では、図2のIIR型デジタ
ルフィルタをエンベロープ発生回路として動作させるた
めに、目標値となる入力信号Saのレベルを変更した
り、係数α及び係数補正値βを時間的に切り替えたりす
る必要があった。次に、入力信号Saを与えるだけでエ
ンベロープ波形を生成することのできる実施例について
図4を用いて説明する。
ルフィルタをエンベロープ発生回路として動作させるた
めに、目標値となる入力信号Saのレベルを変更した
り、係数α及び係数補正値βを時間的に切り替えたりす
る必要があった。次に、入力信号Saを与えるだけでエ
ンベロープ波形を生成することのできる実施例について
図4を用いて説明する。
【0034】図4は、選択回路42を介してカスケード
に接続された2つのフィルタユニット41及び43から
構成されたエンベロープ発生回路である。フィルタユニ
ット41及び43は共に図2のIIR型デジタルフィル
タで構成されている。フィルタユニット41は、係数α
1及び係数補正値β1に応じて、所定のローパス出力L
P1OUT及びハイパス出力HP1OUTを出力する。
に接続された2つのフィルタユニット41及び43から
構成されたエンベロープ発生回路である。フィルタユニ
ット41及び43は共に図2のIIR型デジタルフィル
タで構成されている。フィルタユニット41は、係数α
1及び係数補正値β1に応じて、所定のローパス出力L
P1OUT及びハイパス出力HP1OUTを出力する。
【0035】フィルタユニット41のローパス出力LP
1OUT及びハイパス出力HP1OUTは選択回路42
に出力される。選択回路42は選択信号TYPE1に応
じてローパス出力LP1OUT又はハイパス出力HP1
OUTのいずれか一方を選択的に次段のフィルタユニッ
ト43及び選択回路45に出力する。
1OUT及びハイパス出力HP1OUTは選択回路42
に出力される。選択回路42は選択信号TYPE1に応
じてローパス出力LP1OUT又はハイパス出力HP1
OUTのいずれか一方を選択的に次段のフィルタユニッ
ト43及び選択回路45に出力する。
【0036】フィルタユニット43は、係数α2及び係
数補正値β2に応じて、所定のローパス出力LP2OU
T及びハイパス出力HP2OUTを出力する。
数補正値β2に応じて、所定のローパス出力LP2OU
T及びハイパス出力HP2OUTを出力する。
【0037】フィルタユニット43のローパス出力LP
2OUT及びハイパス出力HP2OUTは選択回路44
に出力される。選択回路44は選択信号TYPE2に応
じてローパス出力LP2OUT又はハイパス出力HP2
OUTのいずれか一方を選択的に選択回路45に出力す
る。選択回路45は、選択回路42からの出力(ローパ
ス出力LP1OUT又はハイパス出力HP1OUT)
と、選択回路44からの出力(ローパス出力LP2OU
T又はハイパス出力HP2OUT)とを入力し、その中
のいずれか一つを選択的に出力する。すなわち、選択回
路45は、ローパス出力LP1OUT、ハイパス出力H
P1OUT、ローパス出力LP2OUT及びハイパス出
力HP2OUTの中のいずれか一つを選択的に出力する
こととなる。
2OUT及びハイパス出力HP2OUTは選択回路44
に出力される。選択回路44は選択信号TYPE2に応
じてローパス出力LP2OUT又はハイパス出力HP2
OUTのいずれか一方を選択的に選択回路45に出力す
る。選択回路45は、選択回路42からの出力(ローパ
ス出力LP1OUT又はハイパス出力HP1OUT)
と、選択回路44からの出力(ローパス出力LP2OU
T又はハイパス出力HP2OUT)とを入力し、その中
のいずれか一つを選択的に出力する。すなわち、選択回
路45は、ローパス出力LP1OUT、ハイパス出力H
P1OUT、ローパス出力LP2OUT及びハイパス出
力HP2OUTの中のいずれか一つを選択的に出力する
こととなる。
【0038】図4において、選択回路42でフィルタユ
ニット41のローパス出力LP1OUTを選択し、選択
回路45で再びそのローパス出力LP1OUTを選択的
に出力すれば、図4のエンベロープ発生回路は係数α1
及び係数補正値β1のIIR型デジタルフィルタをロー
パスフィルタとして使用した場合と同じになる。また、
図4において、選択回路42でフィルタユニット41の
ローパス出力LP1OUTを選択し、選択回路45でフ
ィルタユニット43のローパス出力LP2OUTを選択
的に出力すれば、図4のエンベロープ発生回路は、係数
α1及び係数補正値β1のIIR型デジタルフィルタと
係数α2及び係数補正値β2のIIR型デジタルフィル
タとのカスケード接続からなるローパスフィルタとな
る。
ニット41のローパス出力LP1OUTを選択し、選択
回路45で再びそのローパス出力LP1OUTを選択的
に出力すれば、図4のエンベロープ発生回路は係数α1
及び係数補正値β1のIIR型デジタルフィルタをロー
パスフィルタとして使用した場合と同じになる。また、
図4において、選択回路42でフィルタユニット41の
ローパス出力LP1OUTを選択し、選択回路45でフ
ィルタユニット43のローパス出力LP2OUTを選択
的に出力すれば、図4のエンベロープ発生回路は、係数
α1及び係数補正値β1のIIR型デジタルフィルタと
係数α2及び係数補正値β2のIIR型デジタルフィル
タとのカスケード接続からなるローパスフィルタとな
る。
【0039】また、図4のエンベロープ発生回路を係数
α1,α2及び係数補正値β1,β2を時間的に変化さ
せることなく、単に入力信号を与えるだけでエンベロー
プ波形を生成することができるようにするには、選択回
路42でフィルタユニット41のローパス出力LP1O
UTを選択し、選択回路44でフィルタユニット43の
ハイパス出力HP2OUTを選択し、選択回路45で選
択回路44の出力を選択すればよい。すると、フィルタ
ユニット41はローパスフィルタとして動作し、フィル
タユニット43はハイパスフィルタとして動作する。そ
して、図4のエンベロープ発生回路からは、図9のよう
にアタック部、ディケイ部、サスティン部及びリリース
部が滑らかに接続されたエンベロープ波形が出力される
ようになる。
α1,α2及び係数補正値β1,β2を時間的に変化さ
せることなく、単に入力信号を与えるだけでエンベロー
プ波形を生成することができるようにするには、選択回
路42でフィルタユニット41のローパス出力LP1O
UTを選択し、選択回路44でフィルタユニット43の
ハイパス出力HP2OUTを選択し、選択回路45で選
択回路44の出力を選択すればよい。すると、フィルタ
ユニット41はローパスフィルタとして動作し、フィル
タユニット43はハイパスフィルタとして動作する。そ
して、図4のエンベロープ発生回路からは、図9のよう
にアタック部、ディケイ部、サスティン部及びリリース
部が滑らかに接続されたエンベロープ波形が出力される
ようになる。
【0040】図9は、ローパスフィルタとして動作する
フィルタユニット41の係数α1をα1=0.05、係
数β1をβ1=0とし、ハイパスフィルタとして動作す
るフィルタユニット43の係数α2をα2=0.01と
した場合に、係数β2をβ2=0、β2=−0.5、β
2=−0.9、β2=−0.99に変化した場合に、選
択回路45から出力されるエンベロープ波形の様子を示
す図である。図から明らかなように、フィルタユニット
41の係数α1及び係数補正値β1及びフィルタユニッ
ト43の係数α2を固定して、フィルタユニット43の
係数補正値β2を変化させることによって、エンベロー
プ波形のサスティン部の傾きを適宜制御することができ
る。この他にも係数α1,α2及び係数補正値β1,β
2を適宜変更設定することによって、所望のエンベロー
プ波形を形成することが可能となる。
フィルタユニット41の係数α1をα1=0.05、係
数β1をβ1=0とし、ハイパスフィルタとして動作す
るフィルタユニット43の係数α2をα2=0.01と
した場合に、係数β2をβ2=0、β2=−0.5、β
2=−0.9、β2=−0.99に変化した場合に、選
択回路45から出力されるエンベロープ波形の様子を示
す図である。図から明らかなように、フィルタユニット
41の係数α1及び係数補正値β1及びフィルタユニッ
ト43の係数α2を固定して、フィルタユニット43の
係数補正値β2を変化させることによって、エンベロー
プ波形のサスティン部の傾きを適宜制御することができ
る。この他にも係数α1,α2及び係数補正値β1,β
2を適宜変更設定することによって、所望のエンベロー
プ波形を形成することが可能となる。
【0041】なお、図2の実施例では、乗算回路3の乗
算係数をα+αβNの場合について説明したが、これに
限らず乗算係数の値が減算値Dの大きさに応じて適宜変
化すればよい。例えば、乗算回路3の乗算係数として係
数補正回路2がα+βNを演算して出力してもよい。ま
た、上述の実施例では、フィルタ装置をエンベロープ発
生回路に適用した場合について説明したが、これ以外
に、楽音のピッチや音色を時間変化させるために利用し
てもよい。例えば、楽音波形そのものをこの発明のフィ
ルタでカットオフ周波数を時変させながらフィルタリン
グすることができる。
算係数をα+αβNの場合について説明したが、これに
限らず乗算係数の値が減算値Dの大きさに応じて適宜変
化すればよい。例えば、乗算回路3の乗算係数として係
数補正回路2がα+βNを演算して出力してもよい。ま
た、上述の実施例では、フィルタ装置をエンベロープ発
生回路に適用した場合について説明したが、これ以外
に、楽音のピッチや音色を時間変化させるために利用し
てもよい。例えば、楽音波形そのものをこの発明のフィ
ルタでカットオフ周波数を時変させながらフィルタリン
グすることができる。
【0042】さらに、図4の実施例では、フィルタユニ
ットをカスケード接続した場合について説明したが、こ
れに限らず、フィルタユニットを縦横に接続し、その出
力を適宜選択することによってあらゆる特性のフィルタ
を構成してもよいことはいうまでもない。上述の実施例
では、この発明に係るフィルタ装置を電子楽器のエンベ
ロープ発生回路に適用した場合について説明したが、図
8のフィルタ特性の出力値をエンベロープ波形に更に乗
算し、キーオンディレィなどとして利用してもよい。
ットをカスケード接続した場合について説明したが、こ
れに限らず、フィルタユニットを縦横に接続し、その出
力を適宜選択することによってあらゆる特性のフィルタ
を構成してもよいことはいうまでもない。上述の実施例
では、この発明に係るフィルタ装置を電子楽器のエンベ
ロープ発生回路に適用した場合について説明したが、図
8のフィルタ特性の出力値をエンベロープ波形に更に乗
算し、キーオンディレィなどとして利用してもよい。
【0043】差分演算手段の出力値に所定の演算を施し
て1よりも小さなフィルタ係数を乗算手段に出力する係
数制御手段の実施態様は、上記実施例によれば次ように
である。 (a)この係数制御手段は、第1及び第2の係数を入力
する入力手段と、差分演算手段の出力値の絶対値を検出
する検出手段と、この絶対値を1よりも小さな値に正規
化する正規化手段と、この正規化手段の出力値に第1の
係数を乗じる係数乗算手段と、この係数乗算手段の出力
値と第2の係数とを加算し、その加算値をフィルタ係数
として出力する加算手段とから構成されるものである請
求項3に記載の電子楽器のフィルタ装置。
て1よりも小さなフィルタ係数を乗算手段に出力する係
数制御手段の実施態様は、上記実施例によれば次ように
である。 (a)この係数制御手段は、第1及び第2の係数を入力
する入力手段と、差分演算手段の出力値の絶対値を検出
する検出手段と、この絶対値を1よりも小さな値に正規
化する正規化手段と、この正規化手段の出力値に第1の
係数を乗じる係数乗算手段と、この係数乗算手段の出力
値と第2の係数とを加算し、その加算値をフィルタ係数
として出力する加算手段とから構成されるものである請
求項3に記載の電子楽器のフィルタ装置。
【0044】
【発明の効果】以上のように、この発明の電子楽器のフ
ィルタ装置によればフィルタ係数をリアルタイムに変化
させるための特別な回路を設けなくても、フィルタ係数
をリアルタイムに変化させることができるという効果が
ある。さらに、この発明のフィルタ装置を電子楽器のエ
ンベロープ発生回路に利用した場合、従来の演算型又は
メモリ型のエンベロープ発生回路に比べて著しく構成が
簡単になるという効果がある。
ィルタ装置によればフィルタ係数をリアルタイムに変化
させるための特別な回路を設けなくても、フィルタ係数
をリアルタイムに変化させることができるという効果が
ある。さらに、この発明のフィルタ装置を電子楽器のエ
ンベロープ発生回路に利用した場合、従来の演算型又は
メモリ型のエンベロープ発生回路に比べて著しく構成が
簡単になるという効果がある。
【図1】 この発明に係るフィルタ装置の概略構成を示
すブロック図である。
すブロック図である。
【図2】 図1のフィルタ装置の詳細構成の一例を示す
図である。
図である。
【図3】 この発明に係るフィルタ装置を使用した電子
楽器の全体構成を示すブロック図である。
楽器の全体構成を示すブロック図である。
【図4】 図2のフィルタ装置のカスケード接続からな
るエンベロープ発生回路の概略構成を示すブロック図で
ある。
るエンベロープ発生回路の概略構成を示すブロック図で
ある。
【図5】 図2のフィルタ装置の係数を所定値に固定し
て係数補正値を変化させた場合のローパス出力を示す図
である。
て係数補正値を変化させた場合のローパス出力を示す図
である。
【図6】 図2のフィルタ装置の係数を所定値に固定し
て係数補正値を変化させた場合のローパス出力を示す図
である。
て係数補正値を変化させた場合のローパス出力を示す図
である。
【図7】 図2のフィルタ装置の係数を所定値に固定し
て係数補正値を変化させた場合のハイパス出力を示す図
である。
て係数補正値を変化させた場合のハイパス出力を示す図
である。
【図8】 図2のフィルタ装置の係数を所定値に固定し
て係数補正値を変化させた場合のハイパス出力を示す図
である。
て係数補正値を変化させた場合のハイパス出力を示す図
である。
【図9】 図4のエンベロープ発生回路のローパスフィ
ルタとして動作するフィルタユニットの係数と係数補正
値を固定し、ハイパスフィルタとして動作するフィルタ
ユニットの係数を固定し、その係数補正値を変化させた
場合の出力エンベロープ波形を示す図である。
ルタとして動作するフィルタユニットの係数と係数補正
値を固定し、ハイパスフィルタとして動作するフィルタ
ユニットの係数を固定し、その係数補正値を変化させた
場合の出力エンベロープ波形を示す図である。
【図10】 従来のIIR型デジタルフィルタの概略構
成を示す図である。
成を示す図である。
【図11】 図10のIIR型デジタルフィルタの係数
を変化させた場合のローパス出力を示す図である。
を変化させた場合のローパス出力を示す図である。
【図12】 図10のIIR型デジタルフィルタからな
るエンベロープ発生回路の出力波形を示す図である。
るエンベロープ発生回路の出力波形を示す図である。
1…減算回路、2…係数補正回路、3…乗算回路、4…
累算回路、2a…絶対値検出器、2b…正規化回路、2
c,2e…増幅器、2d,4a…加算器、4b…遅延
器、31…演奏情報発生手段、32…楽音合成手段、3
3…アドレス生成手段、34…波形メモリ手段、35…
乗算回路、36…エンベロープ発生回路、37…サウン
ドシステム、38…スピーカシステム、41,43…フ
ィルタユニット、42,44,45…選択回路
累算回路、2a…絶対値検出器、2b…正規化回路、2
c,2e…増幅器、2d,4a…加算器、4b…遅延
器、31…演奏情報発生手段、32…楽音合成手段、3
3…アドレス生成手段、34…波形メモリ手段、35…
乗算回路、36…エンベロープ発生回路、37…サウン
ドシステム、38…スピーカシステム、41,43…フ
ィルタユニット、42,44,45…選択回路
Claims (5)
- 【請求項1】 フィルタ係数を入力し、該フィルタ係数
に応じたフィルタリング処理を行うフィルタ回路と、前記 フィルタ回路の所定の位置における信号を入力し、
入力した信号に基づき前記フィルタ回路に入力されるべ
きフィルタ係数の値を該入力した所定の位置における信
号の値の時間的変化に追従して可変制御し、可変制御し
たフィルタ係数を前記フィルタ回路に入力する係数制御
手段とを具えることを特徴とする電子楽器のフィルタ装
置。 - 【請求項2】 前記係数制御手段に入力する前記フィル
タ回路の所定の位置における信号は、該フィルタ回路内
に設けられたフィルタ係数を乗算するための乗算手段の
信号入力に入力される信号であり、該乗算手段の係数入
力には前記係数制御手段で可変制御されたフィルタ係数
が入力される請求項1に記載の電子楽器のフィルタ装
置。 - 【請求項3】 前記フィルタ回路は、当該電子楽器のフィルタ装置に入力される 第1の入力信
号と該フィルタ回路内の所定の第2の入力信号との差を
演算する差分演算手段と、 前記差分演算手段の出力値に前記係数制御手段から与え
られるフィルタ係数を乗じる乗算手段と、前記 乗算手段の出力値を累算し、その累算信号値を前記
第2の入力信号として前記差分演算手段に与えると共に
当該電子楽器のフィルタ装置の出力信号として出力する
累算手段とから構成されることを特徴する請求項1又は
2に記載の電子楽器のフィルタ装置。 - 【請求項4】 請求項1、2又は3に記載の電子楽器の
フィルタ装置を用いて構成された電子楽器のエンベロー
プ発生装置。 - 【請求項5】 請求項1、2又は3に記載の電子楽器の
フィルタ装置をカスケード接続し、前段のフィルタ装置
の累算手段からの出力値を後段のフィルタ装置に入力
し、後段のフィルタ装置の前記減算手段からの出力値を
エンベロープ信号として出力することを特徴する電子楽
器のエンベロープ発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05920192A JP3149506B2 (ja) | 1992-02-14 | 1992-02-14 | 電子楽器のフィルタ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05920192A JP3149506B2 (ja) | 1992-02-14 | 1992-02-14 | 電子楽器のフィルタ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05224674A JPH05224674A (ja) | 1993-09-03 |
JP3149506B2 true JP3149506B2 (ja) | 2001-03-26 |
Family
ID=13106578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05920192A Expired - Fee Related JP3149506B2 (ja) | 1992-02-14 | 1992-02-14 | 電子楽器のフィルタ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3149506B2 (ja) |
-
1992
- 1992-02-14 JP JP05920192A patent/JP3149506B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05224674A (ja) | 1993-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0769701B2 (ja) | 楽音波形信号形成装置 | |
US5270954A (en) | Filter device and electronic musical instrument using the filter device | |
US5313013A (en) | Tone signal synthesizer with touch control | |
JPH02222996A (ja) | 効果装置 | |
JP3158536B2 (ja) | 楽音信号発生装置 | |
JP3149506B2 (ja) | 電子楽器のフィルタ装置 | |
JPS6227397B2 (ja) | ||
JPH0535277A (ja) | 電子楽器 | |
JP3433483B2 (ja) | 効果装置 | |
JPH0761190B2 (ja) | ハウリング防止機能を備えた音響装置 | |
JP3419175B2 (ja) | エンベロープ検出方法 | |
JP2671648B2 (ja) | ディジタルデータの補間装置 | |
JP3018620B2 (ja) | 電子楽器 | |
JP2508333B2 (ja) | 楽音波形信号形成装置 | |
JP3856927B2 (ja) | 効果装置 | |
JP3927624B2 (ja) | サラウンド回路 | |
JP2679443B2 (ja) | 電子楽器のタッチレスポンス装置 | |
JP2626436B2 (ja) | 効果付与装置 | |
JPH0155469B2 (ja) | ||
JP2611243B2 (ja) | 振幅圧縮伸長回路 | |
JP3217739B2 (ja) | デジタルフィルタ装置及びデジタルフィルタ方法 | |
CN113678194A (zh) | 滤波器效果赋予装置、电子乐器以及电子乐器的控制方法 | |
JP2757717B2 (ja) | 効果付与装置 | |
JPH0795010A (ja) | ディジタルフィルタ | |
JP2650482B2 (ja) | 電子楽器の効果付与装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |