JPH0759053B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH0759053B2 JPH0759053B2 JP61120248A JP12024886A JPH0759053B2 JP H0759053 B2 JPH0759053 B2 JP H0759053B2 JP 61120248 A JP61120248 A JP 61120248A JP 12024886 A JP12024886 A JP 12024886A JP H0759053 B2 JPH0759053 B2 JP H0759053B2
- Authority
- JP
- Japan
- Prior art keywords
- preamplifier
- voltage
- signal output
- image pickup
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、固体撮像装置に係り、特に低雑音、低消費電
力化に好適な固体撮像装置に関する。
力化に好適な固体撮像装置に関する。
テレビジョンなどの映像信号を得るための撮像手段とし
て、半導体技術を用いた固体撮像装置が実用化されてい
る。固体撮像装置は、装置自体を小型軽量化でき、撮像
した信号をワイヤにより直接取り出すことができる等、
撮像管を用いたものに比べ多くの利点があり、今後ます
ます多用される傾向にある。
て、半導体技術を用いた固体撮像装置が実用化されてい
る。固体撮像装置は、装置自体を小型軽量化でき、撮像
した信号をワイヤにより直接取り出すことができる等、
撮像管を用いたものに比べ多くの利点があり、今後ます
ます多用される傾向にある。
固体撮像装置として幾多の型式のものが提案されてきた
が、現在ではMOS形撮像装置とCCD形撮像装置が主流とな
つている。
が、現在ではMOS形撮像装置とCCD形撮像装置が主流とな
つている。
従来のMOS形撮像装置は、例えば特開昭57−46592号公報
に記載のように、MOS形撮像素子の出力とプリアンプの
入力とを直結すなわち直流結合していた。その理由を第
7図と第8図により説明する。
に記載のように、MOS形撮像素子の出力とプリアンプの
入力とを直結すなわち直流結合していた。その理由を第
7図と第8図により説明する。
第7図は固体撮像素子の出力とプリアンプの入力を交流
結合した場合の説明図であつて、1は撮像素子、2はプ
リアンプ、3は容量、4は撮像素子の信号出力端子、5
はプリアンプの出力端子、6は抵抗、7は電源、12は帰
還抵抗である。同図において、撮像素子1とプリアンプ
2とを容量Ccを介して交流結合にすると、撮像素子に直
流バイアス(これは通常ビデオ電圧Vvと呼ばれている)
を供給する必要があり、この直流バイアスは電源7と抵
抗Rvの直列回路で供給している。そうすると、この抵抗
Rvで熱雑音が発生し、感度が低下してしまう。このよう
な熱雑音を低減するには抵抗Rvを大とすればよいが、そ
れに応じて電源7の電圧を大としなければならず、現実
的でない。
結合した場合の説明図であつて、1は撮像素子、2はプ
リアンプ、3は容量、4は撮像素子の信号出力端子、5
はプリアンプの出力端子、6は抵抗、7は電源、12は帰
還抵抗である。同図において、撮像素子1とプリアンプ
2とを容量Ccを介して交流結合にすると、撮像素子に直
流バイアス(これは通常ビデオ電圧Vvと呼ばれている)
を供給する必要があり、この直流バイアスは電源7と抵
抗Rvの直列回路で供給している。そうすると、この抵抗
Rvで熱雑音が発生し、感度が低下してしまう。このよう
な熱雑音を低減するには抵抗Rvを大とすればよいが、そ
れに応じて電源7の電圧を大としなければならず、現実
的でない。
このため、上記公報記載のように、撮像素子とプリアン
プを直流結合して読み出す方法をとると、プリアンプの
電源電圧が高くなつてしまうという問題がある。この問
題について第8図により詳しく説明する。
プを直流結合して読み出す方法をとると、プリアンプの
電源電圧が高くなつてしまうという問題がある。この問
題について第8図により詳しく説明する。
第8図は固体撮像素子の出力に直流結合されるプリアン
プの概略構成図であつて、その詳細な回路は上記公報の
第7図を参照されたい。第8図において、5はプリアン
プの出力、8,9は電源、10は初段アンプを構成する接合
形電界効果トランジスタ(JFET)、11は負荷抵抗、12は
帰還抵抗、13はアンプでJFET10と共にプリアンプを構成
する。また、14はプリアンプの入力端子である。
プの概略構成図であつて、その詳細な回路は上記公報の
第7図を参照されたい。第8図において、5はプリアン
プの出力、8,9は電源、10は初段アンプを構成する接合
形電界効果トランジスタ(JFET)、11は負荷抵抗、12は
帰還抵抗、13はアンプでJFET10と共にプリアンプを構成
する。また、14はプリアンプの入力端子である。
同図において、プリアンプは雑音特性が特に重要であ
り、初段のアンプには図示のように接合形電界効果トラ
ンジスタ(JFET)10を用いる。雑音を減らすにはJFET10
のドレイン・ソース間電圧Vds、ドレイン・ソース間電
流Ids、および負荷抵抗Rlをそれぞれ大きくする方が良
いことが知られている。1つのめやすとして、 Vds>2V,Ids>6mA,Rl>400Ω ……(1) の条件を守れば理想条件と比べてあまり差のない雑音特
性が得られる。
り、初段のアンプには図示のように接合形電界効果トラ
ンジスタ(JFET)10を用いる。雑音を減らすにはJFET10
のドレイン・ソース間電圧Vds、ドレイン・ソース間電
流Ids、および負荷抵抗Rlをそれぞれ大きくする方が良
いことが知られている。1つのめやすとして、 Vds>2V,Ids>6mA,Rl>400Ω ……(1) の条件を守れば理想条件と比べてあまり差のない雑音特
性が得られる。
さて、撮像素子の直流バイアスVvが3vのとき、(1)式
の条件を守ろうとすると、ゲート電圧Vgは3vであるか
ら、ソース電圧Vsは約3.5v,ドレイン電圧はVdsを加えて
5.5vになる。Rlでの電圧ドロツプ2.4vを加えると電源電
圧Vccは大略8v以上必要となる。一般的には、 VccVg+5v ……………(2) が1つの目安となる。
の条件を守ろうとすると、ゲート電圧Vgは3vであるか
ら、ソース電圧Vsは約3.5v,ドレイン電圧はVdsを加えて
5.5vになる。Rlでの電圧ドロツプ2.4vを加えると電源電
圧Vccは大略8v以上必要となる。一般的には、 VccVg+5v ……………(2) が1つの目安となる。
上記したように従来のMOS形撮像装置においては、撮像
素子とプリアンプを単に直流結合すると、プリアンプの
電源電圧が高くなつてしまうという問題があり、これが
撮像装置の低電力化の1つの妨げとなつていた。また、
交流結合のプリアンプを用いて電源電圧を下げようとす
ると、熱雑音が増加して感度が低下するという問題があ
つた。
素子とプリアンプを単に直流結合すると、プリアンプの
電源電圧が高くなつてしまうという問題があり、これが
撮像装置の低電力化の1つの妨げとなつていた。また、
交流結合のプリアンプを用いて電源電圧を下げようとす
ると、熱雑音が増加して感度が低下するという問題があ
つた。
本発明は感度を低下せしめることなく、プリアンプの電
源電圧を下げることができるようにした固体撮像装置を
提供することを目的とする。
源電圧を下げることができるようにした固体撮像装置を
提供することを目的とする。
上記目的は、(1)撮像素子の信号出力とプリアンプの
入力とを交流結合し、(2)撮像素子に直流バイアス電
圧供給端子を設け、信号出力線とスイツチを介して接続
し、ブランキング期間にスイツチを導通させることによ
り雑音の増加なく直流バイアスを供給するように構成す
ることによつて達成される。
入力とを交流結合し、(2)撮像素子に直流バイアス電
圧供給端子を設け、信号出力線とスイツチを介して接続
し、ブランキング期間にスイツチを導通させることによ
り雑音の増加なく直流バイアスを供給するように構成す
ることによつて達成される。
上記(1)の構成により、プリアンプの入力直流電位Vg
を下げることができ、プリアンプの電源電圧Vccを下げ
ることができる。すなわち、(2)式より、第8図にお
いて、例えばVg=1vではVcc=6v,Vg=0vではVcc=5vの
設計が可能となる。またVcc一定の条件では、プリアン
プの雑音を、わずかではあるが、原理的に減らすことが
できる。
を下げることができ、プリアンプの電源電圧Vccを下げ
ることができる。すなわち、(2)式より、第8図にお
いて、例えばVg=1vではVcc=6v,Vg=0vではVcc=5vの
設計が可能となる。またVcc一定の条件では、プリアン
プの雑音を、わずかではあるが、原理的に減らすことが
できる。
また、上記(2)の構成により、走査期間においては直
流バイアス電圧供給端子と信号出力線との間に介在させ
たスイツチが開放であるので、従来例に比べて熱雑音は
変わらない。水平ブランキング期間にスイツチを導通さ
せて信号出力線に直流電圧を与える。走査期間での信号
読出しに伴ない、信号電荷量に応じて信号出力線の電位
が減少するが、この問題は信号出力線とプリアンプ間の
結合容量の値を大きくすることで容易に解消できる。ス
イツチのオン抵抗における電圧ドロツプは避けることが
できず、信号出力線の直流電位は電圧源の値より若干小
さな値となる。この関係を、信号出力線に与える直流バ
イアス電圧をVv,信号出力線の直流電位をVv′、スイツ
チのオン抵抗をRon、平均信号電流をIav、スイツチが導
通している時間の割合をαとして式で表わすと、次のよ
うになる。
流バイアス電圧供給端子と信号出力線との間に介在させ
たスイツチが開放であるので、従来例に比べて熱雑音は
変わらない。水平ブランキング期間にスイツチを導通さ
せて信号出力線に直流電圧を与える。走査期間での信号
読出しに伴ない、信号電荷量に応じて信号出力線の電位
が減少するが、この問題は信号出力線とプリアンプ間の
結合容量の値を大きくすることで容易に解消できる。ス
イツチのオン抵抗における電圧ドロツプは避けることが
できず、信号出力線の直流電位は電圧源の値より若干小
さな値となる。この関係を、信号出力線に与える直流バ
イアス電圧をVv,信号出力線の直流電位をVv′、スイツ
チのオン抵抗をRon、平均信号電流をIav、スイツチが導
通している時間の割合をαとして式で表わすと、次のよ
うになる。
ΔV≡Vv−Vv′=Iav・Ron/α …………(3) 本発明によれば、上記したように、熱雑音が増加しない
ため、スイツチのオン抵抗Ronの値を小さくすることが
でき、電圧差ΔVを小さく抑えることができる。例え
ば、Ron=10kΩ、α=0.1の設計例では、Iav=0.1μA
のとき、ΔV=10mVであり、これによる飽和信号レベル
の変化は全く問題とならない。また入射光量に応じてΔ
Vがゼロから数十ミリボルトまでゆるやかに変化する点
についても、後段における周期的な直流再生(通常、1
水平周期ごとに光学黒の部分を一定電位にクランプす
る)により対処でき、黒レベルを変動させる原因にはな
らない。
ため、スイツチのオン抵抗Ronの値を小さくすることが
でき、電圧差ΔVを小さく抑えることができる。例え
ば、Ron=10kΩ、α=0.1の設計例では、Iav=0.1μA
のとき、ΔV=10mVであり、これによる飽和信号レベル
の変化は全く問題とならない。また入射光量に応じてΔ
Vがゼロから数十ミリボルトまでゆるやかに変化する点
についても、後段における周期的な直流再生(通常、1
水平周期ごとに光学黒の部分を一定電位にクランプす
る)により対処でき、黒レベルを変動させる原因にはな
らない。
以下、本発明の実施例を図面を用いて説明する。
第1図は本発明による固体撮像装置の第一の実施例を示
す(a)回路構成図、(b)タイミングチヤートであ
る。この実施例は、前記した特開昭57−46592号公報に
記載された通常のMOS形撮像素子にスイツチ40を追加し
たものであり、基本動作は上記公知例に述べられている
通りである。
す(a)回路構成図、(b)タイミングチヤートであ
る。この実施例は、前記した特開昭57−46592号公報に
記載された通常のMOS形撮像素子にスイツチ40を追加し
たものであり、基本動作は上記公知例に述べられている
通りである。
同図(a)において、2はプリアンプ、3は結合容量
(Cc)、4は信号出力端子、5はプリアンプ出力端子、
12は帰還抵抗、21は水平走査回路、22は垂直走査回路、
23は信号出力線、25は垂直信号線、27,28はスイツチン
グ素子であるMOSトランジスタ、32は光電変換素子であ
るフオトダイオード、33はゲート線、40はスイツチであ
るMOSトランジスタ、41はリセツトパルスを印加するパ
ルス入力端子、42は直流バイアスを印加する直流電圧入
力端子、h1〜h3は水平走査回路21の走査回路出力パル
ス、v1〜v3は垂直走査回路22の走査回路出力パルス、10
0は撮像素子である。また同図(b)において、v1〜v2,
h1〜h3は走査回路出力パルス、rpはリセツトパルスであ
る。
(Cc)、4は信号出力端子、5はプリアンプ出力端子、
12は帰還抵抗、21は水平走査回路、22は垂直走査回路、
23は信号出力線、25は垂直信号線、27,28はスイツチン
グ素子であるMOSトランジスタ、32は光電変換素子であ
るフオトダイオード、33はゲート線、40はスイツチであ
るMOSトランジスタ、41はリセツトパルスを印加するパ
ルス入力端子、42は直流バイアスを印加する直流電圧入
力端子、h1〜h3は水平走査回路21の走査回路出力パル
ス、v1〜v3は垂直走査回路22の走査回路出力パルス、10
0は撮像素子である。また同図(b)において、v1〜v2,
h1〜h3は走査回路出力パルス、rpはリセツトパルスであ
る。
第1図(a)に示した回路の動作を同図(b)に示した
タイミングチヤートを参照して説明する。
タイミングチヤートを参照して説明する。
水平ブランキング期間に、垂直走査パルスv1〜v2により
選択された行のフオトダイオード32上の信号電荷を垂直
信号線25に移すと共に、端子41からのリセツトパルスrp
によりスイツチ40を導通させて信号出力線23の電位を前
記Vv′にリセツトする。水平走査期間では、水平走査パ
ルスh1〜h3により水平MOSトランジスタ27を順次導通さ
せて、信号を読出すが、このときスイツチ40は開放であ
るので、スイツチ40による熱雑音の増加はない。信号読
出しと同時に垂直信号線25はほぼVv′の電位にリセツト
されるため、次の水平ブランキング期間に選択されるフ
オトダイオード32は、信号読出しと同時にほぼVv′にリ
セツトされる。
選択された行のフオトダイオード32上の信号電荷を垂直
信号線25に移すと共に、端子41からのリセツトパルスrp
によりスイツチ40を導通させて信号出力線23の電位を前
記Vv′にリセツトする。水平走査期間では、水平走査パ
ルスh1〜h3により水平MOSトランジスタ27を順次導通さ
せて、信号を読出すが、このときスイツチ40は開放であ
るので、スイツチ40による熱雑音の増加はない。信号読
出しと同時に垂直信号線25はほぼVv′の電位にリセツト
されるため、次の水平ブランキング期間に選択されるフ
オトダイオード32は、信号読出しと同時にほぼVv′にリ
セツトされる。
撮像素子100とプリアンプ2は交流結合しているので、
プリアンプ2の電源電圧を従来より下げることができ
る。
プリアンプ2の電源電圧を従来より下げることができ
る。
第2図は本発明による固体撮像装置の第二の実施例を示
す(a)回路構成図、(b)タイミングチヤートであつ
て、例えば特開昭59−144278号公報記載の「水平読出
し」MOS形撮像素子に本発明によるスイツチを追加した
ものである。
す(a)回路構成図、(b)タイミングチヤートであつ
て、例えば特開昭59−144278号公報記載の「水平読出
し」MOS形撮像素子に本発明によるスイツチを追加した
ものである。
同図において、24は信号出力線、26は水平信号線、101
は撮像素子であり第1図と同一部分には同一符号を付し
てある。
は撮像素子であり第1図と同一部分には同一符号を付し
てある。
同図において、水平ブランキング期間にリセツトパルス
rpによりスイツチ40を導通させて、信号出力線24と水平
信号線26をVv′にリセツトする。走査期間では垂直走査
パルスv1,v2により、選択された行の垂直MOSトランジス
タ29,30が導通しており、水平走査パルスh1〜h3で水平M
OSトランジスタ31を順次導通させることによりその行の
フオトダイオード32上の信号を読出す。この信号読出し
と同時に、フオトダイオード32はほぼVv′の電位にリセ
ツトされる。
rpによりスイツチ40を導通させて、信号出力線24と水平
信号線26をVv′にリセツトする。走査期間では垂直走査
パルスv1,v2により、選択された行の垂直MOSトランジス
タ29,30が導通しており、水平走査パルスh1〜h3で水平M
OSトランジスタ31を順次導通させることによりその行の
フオトダイオード32上の信号を読出す。この信号読出し
と同時に、フオトダイオード32はほぼVv′の電位にリセ
ツトされる。
撮像素子101とプリアンプ2とは交流結合しているの
で、プリアンプの電源電圧を従来より下げることができ
る。
で、プリアンプの電源電圧を従来より下げることができ
る。
なお、発明者らの検討により、水平走査に伴なうチヤー
ジポンプ電流を許容限以下におさえる駆動条件が見つか
つており、この条件で用いる場合には水平MOSトランジ
スタ31と垂直MOSトランジスタ30の設置場所を入替える
ことも可能である。
ジポンプ電流を許容限以下におさえる駆動条件が見つか
つており、この条件で用いる場合には水平MOSトランジ
スタ31と垂直MOSトランジスタ30の設置場所を入替える
ことも可能である。
第3図は本発明による固体撮像装置の第三の実施例を示
す回路構成図であつて、102は撮像素子、第2図と同一
部分には同一符号を付してある。
す回路構成図であつて、102は撮像素子、第2図と同一
部分には同一符号を付してある。
同図において実施例は、第2図に示した実施例における
水平、垂直のMOSトランジスタ31,30の場所を入替え、か
つスイツチ40を信号出力線24のみに設け、各水平信号線
26と端子42の間のMOSトランジスタを除いて簡略化した
例である。
水平、垂直のMOSトランジスタ31,30の場所を入替え、か
つスイツチ40を信号出力線24のみに設け、各水平信号線
26と端子42の間のMOSトランジスタを除いて簡略化した
例である。
前記第2図に示した実施例では、水平信号線26を毎水平
期間リセツトしないと、光電変換による水平信号線26の
電位の低下がMOSトランジスタ30,31の両MOSスイツチン
グ素子間の容量に伝わり、いわゆる“スミア”の現象を
引起こすが、第3図の実施例ではこの問題はなく、スイ
ツチ40の数を減らすことができる。この実施例の駆動タ
イミングチヤートは第2図(b)と同じでよい。
期間リセツトしないと、光電変換による水平信号線26の
電位の低下がMOSトランジスタ30,31の両MOSスイツチン
グ素子間の容量に伝わり、いわゆる“スミア”の現象を
引起こすが、第3図の実施例ではこの問題はなく、スイ
ツチ40の数を減らすことができる。この実施例の駆動タ
イミングチヤートは第2図(b)と同じでよい。
以上、本発明による固体撮像装置のいくつかの実施例を
説明した。これらの実施例のポイントは、信号出力線に
ブランキング期間にスイツチを介して直流電位を供給す
ることである。以上の説明では、簡単のため信号出力線
が1本の例について説明したが、複数本の信号出力線を
有する撮像素子にも適用可能であることはいうまでもな
い。
説明した。これらの実施例のポイントは、信号出力線に
ブランキング期間にスイツチを介して直流電位を供給す
ることである。以上の説明では、簡単のため信号出力線
が1本の例について説明したが、複数本の信号出力線を
有する撮像素子にも適用可能であることはいうまでもな
い。
さて、プリアンプであるが、低電源電圧化は前記第8図
の回路構成で、Vg,Vs,Vd,Vccを並行して下げた定数設計
により達成できる。ただし、第8図の回路構成ではVgを
0v近くに下げたときに出力部におけるダイナミツクレン
ジが苦しくなる。以下、第4図によりこの問題を解消し
たプリアンプについて説明する。
の回路構成で、Vg,Vs,Vd,Vccを並行して下げた定数設計
により達成できる。ただし、第8図の回路構成ではVgを
0v近くに下げたときに出力部におけるダイナミツクレン
ジが苦しくなる。以下、第4図によりこの問題を解消し
たプリアンプについて説明する。
第4図は出力部におけるダイナミツクレンジの問題を解
消したプリアンプの一例を示す回路図であつて、50,54
は容量、51〜53は抵抗で第8図と同一部分は同一符号を
付してある。
消したプリアンプの一例を示す回路図であつて、50,54
は容量、51〜53は抵抗で第8図と同一部分は同一符号を
付してある。
同図において、アンプの直流帰還量を、抵抗53と51で減
衰させることにより、出力端子5における出力直流電圧
をJFET10のゲート電圧Vgより高くすることができ、ダイ
ナミツクレンジの問題を解決することができる。抵抗53
を除いた設計も考えられ、この場合はVg=0vで出力直流
電圧は自由に選択することができる。
衰させることにより、出力端子5における出力直流電圧
をJFET10のゲート電圧Vgより高くすることができ、ダイ
ナミツクレンジの問題を解決することができる。抵抗53
を除いた設計も考えられ、この場合はVg=0vで出力直流
電圧は自由に選択することができる。
以上述べた本発明のいくつかの実施例は、通常の家庭用
ビデオカメラでは問題なく動作する。しかし水平走査期
間に実効ビデオバイアスVv′がわずかではあれ減少して
いくのは事実であるし、Vv′が入射光量に応じて変化す
るのも事実であり、特殊用途においてこれらが問題とな
る場合も考えられうる。
ビデオカメラでは問題なく動作する。しかし水平走査期
間に実効ビデオバイアスVv′がわずかではあれ減少して
いくのは事実であるし、Vv′が入射光量に応じて変化す
るのも事実であり、特殊用途においてこれらが問題とな
る場合も考えられうる。
第5図は実効ビデオバイアスの変化を軽減するように構
成した本発明の第四の実施例を示す(a)ブロツク図、
(b)平均入射光量−電圧変換回路出力の関係を示す特
性図であつて、60はビデオ出力端子、61は信号処理回
路、62は電圧変換回路、63はタイミング発生回路、64は
抵抗、65はダイオード、103は撮像素子である。
成した本発明の第四の実施例を示す(a)ブロツク図、
(b)平均入射光量−電圧変換回路出力の関係を示す特
性図であつて、60はビデオ出力端子、61は信号処理回
路、62は電圧変換回路、63はタイミング発生回路、64は
抵抗、65はダイオード、103は撮像素子である。
第5図は、例えば電源投入直後の撮像を可能ならしめる
ために結合容量Ccの値を小さく設計する場合に、実効ビ
デオバイアスVv′の1水平走査期間内での変動を減らす
ようにした構成例である。この構成のポイントは入射光
量の大小に応じてrpパルスの低レベルを変化させ、入射
光量大のときには多少の熱雑音増加を許容してスイツチ
40を走査期間にある程度高い抵抗で導通させるようにし
た点にある。走査期間にスイツチ40を導通させる分だ
け、水平走査期間中のVv′の変動を小さく抑えることが
できる。図中、V2はAGC制御電圧、あるいはアイリス制
御電圧など入射光量によつて変化する電圧であり、電圧
変換回路62により同図(b)に示すような電圧に変換さ
れる。入射光量が大きいときには電圧変換回路62の出力
は電圧V1であり、これからダイオード65の電圧ドロツプ
を差引いた電圧が走査期間の端子41の電圧となる。電圧
V1は入射光量が大きいときに雑音の増加が目立たない範
囲で設定する。なお撮像素子103は、前記実施例におけ
る撮像素子100〜102のいずれでも良い。
ために結合容量Ccの値を小さく設計する場合に、実効ビ
デオバイアスVv′の1水平走査期間内での変動を減らす
ようにした構成例である。この構成のポイントは入射光
量の大小に応じてrpパルスの低レベルを変化させ、入射
光量大のときには多少の熱雑音増加を許容してスイツチ
40を走査期間にある程度高い抵抗で導通させるようにし
た点にある。走査期間にスイツチ40を導通させる分だ
け、水平走査期間中のVv′の変動を小さく抑えることが
できる。図中、V2はAGC制御電圧、あるいはアイリス制
御電圧など入射光量によつて変化する電圧であり、電圧
変換回路62により同図(b)に示すような電圧に変換さ
れる。入射光量が大きいときには電圧変換回路62の出力
は電圧V1であり、これからダイオード65の電圧ドロツプ
を差引いた電圧が走査期間の端子41の電圧となる。電圧
V1は入射光量が大きいときに雑音の増加が目立たない範
囲で設定する。なお撮像素子103は、前記実施例におけ
る撮像素子100〜102のいずれでも良い。
第6図は入射光量による実効ビデオバイアスVv′の変化
を減少せしめるようにした本発明による固体撮像装置の
第五の実施例を示すブロツク図であり、スイツチ40のオ
ン抵抗Ronによる電圧ドロツプをあらかじめ見込んで、
ビデオバイアスVvの値を光量に応じて変化させるように
構成したものである。
を減少せしめるようにした本発明による固体撮像装置の
第五の実施例を示すブロツク図であり、スイツチ40のオ
ン抵抗Ronによる電圧ドロツプをあらかじめ見込んで、
ビデオバイアスVvの値を光量に応じて変化させるように
構成したものである。
以上説明したように、本発明によれば、熱雑音を増加さ
せることなく直流バイアスを撮像素子に供給することが
できるので、撮像素子の出力を感度の低下なくプリアン
プと交流結合することができ、プリアンプの電源電圧を
下げることができる。例えば従来8vは必要であつたプリ
アンプの電源電圧を、本発明を用いることにより5vにま
で下げることが可能となり、上記従来技術の欠点を除い
て優れた機能の固体撮像装置を提供することができる。
せることなく直流バイアスを撮像素子に供給することが
できるので、撮像素子の出力を感度の低下なくプリアン
プと交流結合することができ、プリアンプの電源電圧を
下げることができる。例えば従来8vは必要であつたプリ
アンプの電源電圧を、本発明を用いることにより5vにま
で下げることが可能となり、上記従来技術の欠点を除い
て優れた機能の固体撮像装置を提供することができる。
第1図は本発明による固体撮像装置の第一の実施例を示
す(a)回路構成図、(b)タイミングチヤート、第2
図は本発明による固体撮像装置の第二の実施例を示す
(a)回路構成図、(b)タイミングチヤート、第3図
は本発明による固体撮像装置の第三の実施例を示す回路
構成図、第4図は出力部におけるダイナミツクレンジの
問題を解消したプリアンプの一例を示す回路図、第5図
は実効ビデオバイアスの変化を軽減するよう構成した本
発明の第四の実施例を示す(a)ブロツク図、(b)平
均入射光量−電圧変換回路出力の関係を示す特性図、第
6図は入射光量による実効ビデオバイアスの変化を減少
せしめるようにした本発明の第五の実施例を示すブロツ
ク図、第7図は固体撮像素子の出力とプリアンプの入力
を交流結合した場合の説明図、第8図は固体撮像素子の
出力に直流結合されるプリアンプの概略構成図である。 2……プリアンプ、21……水平走査回路、22……垂直走
査回路、23……信号出力線、25……垂直信号線、40……
スイツチ、41……リセツトパルス入力端子、42……直流
電圧入力端子、100……撮像素子。
す(a)回路構成図、(b)タイミングチヤート、第2
図は本発明による固体撮像装置の第二の実施例を示す
(a)回路構成図、(b)タイミングチヤート、第3図
は本発明による固体撮像装置の第三の実施例を示す回路
構成図、第4図は出力部におけるダイナミツクレンジの
問題を解消したプリアンプの一例を示す回路図、第5図
は実効ビデオバイアスの変化を軽減するよう構成した本
発明の第四の実施例を示す(a)ブロツク図、(b)平
均入射光量−電圧変換回路出力の関係を示す特性図、第
6図は入射光量による実効ビデオバイアスの変化を減少
せしめるようにした本発明の第五の実施例を示すブロツ
ク図、第7図は固体撮像素子の出力とプリアンプの入力
を交流結合した場合の説明図、第8図は固体撮像素子の
出力に直流結合されるプリアンプの概略構成図である。 2……プリアンプ、21……水平走査回路、22……垂直走
査回路、23……信号出力線、25……垂直信号線、40……
スイツチ、41……リセツトパルス入力端子、42……直流
電圧入力端子、100……撮像素子。
Claims (1)
- 【請求項1】複数個の光電変換素子と、単数または複数
の信号出力線と、該光電変換素子と該信号出力線とを結
合する複数個のスイッチング素子とを有する撮像素子を
備えた固体撮像装置において、 該信号出力線を容量を介して前置増幅器に結合し、 該信号出力線から信号を取り出す期間以外の期間に導通
するスイッチを介して該信号出力線に直流バイアス電圧
を供給し、 該撮像素子への直流バイアス電圧の供給期間を該信号出
力線から信号を取り出す期間以外の期間としたことを特
徴とする固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61120248A JPH0759053B2 (ja) | 1986-05-27 | 1986-05-27 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61120248A JPH0759053B2 (ja) | 1986-05-27 | 1986-05-27 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62277862A JPS62277862A (ja) | 1987-12-02 |
JPH0759053B2 true JPH0759053B2 (ja) | 1995-06-21 |
Family
ID=14781501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61120248A Expired - Fee Related JPH0759053B2 (ja) | 1986-05-27 | 1986-05-27 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0759053B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100398618B1 (ko) * | 2001-03-12 | 2003-09-19 | 주식회사 케이이씨 | 전력소모를 최소화한 라인 필터회로를 가지는 열영상리드아웃 집적회로 |
JP4788782B2 (ja) * | 2009-01-30 | 2011-10-05 | ソニー株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60172A (ja) * | 1984-05-30 | 1985-01-05 | Hitachi Ltd | 固体撮像装置 |
-
1986
- 1986-05-27 JP JP61120248A patent/JPH0759053B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS62277862A (ja) | 1987-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100552946B1 (ko) | 확장된 동적 범위의 이미지 센서 시스템 | |
US7394492B2 (en) | Solid state image pickup device, method of driving solid state image pickup device, and camera using the solid state image pickup device | |
US7636118B2 (en) | Solid state image sensor with fixed pattern noise reduction | |
US9490291B2 (en) | Solid state imaging device and camera system | |
US6636261B1 (en) | Driven capacitor storage pixel sensor and array | |
US4466018A (en) | Image pickup apparatus with gain controlled output amplifier | |
US7502060B2 (en) | Solid-state imaging device providing wide dynamic range and high low-illuminance sensitivity | |
EP1187217A2 (en) | Solid-state image sensing device | |
US20080012976A1 (en) | Image pickup apparatus | |
US20030189159A1 (en) | Photoelectric conversion device and gate voltage control | |
JPH08149376A (ja) | 固体撮像装置 | |
US6781627B1 (en) | Solid state imaging device and electric charge detecting apparatus used for the same | |
KR100362875B1 (ko) | 증폭형 고체 촬상장치 | |
GB2045572A (en) | Solid-state imaging device | |
JP2897106B2 (ja) | 固体撮像装置 | |
JPH0759053B2 (ja) | 固体撮像装置 | |
US6717616B1 (en) | Amplifier assisted active pixel read out structure | |
JP2829886B2 (ja) | ヘッド分離型ビデオカメラ | |
JP2555150B2 (ja) | 固体撮像装置 | |
JP2965083B2 (ja) | 光電変換装置 | |
JPH08251488A (ja) | 固体撮像装置 | |
JP2500210B2 (ja) | 固体撮像素子 | |
GB2108351A (en) | Image pick-up apparatus | |
JPH06334810A (ja) | イメージセンサ | |
JPH11122545A (ja) | 動き検出用固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |