JPH0758316B2 - 回路基板検査方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子部品等が実装された回路基板の良否を
検査する回路基板検査方法に関するものである。

〔従来例〕

電子部品が実装された回路基板の検査にインサーキット
テスタと称される回路基板検査装置が利用されるように
なってきた。

この種の装置は、一般に、測定用信号源として直流及び
交流の電流、電圧源を備え、測定項目によってそれらを
適宜使い分けるようにしているが、信号源の種類が多い
ため装置が比較的複雑となり、また、測定に時間がかか
ること、ユーザ側で検査プログラム等の作成に要する負
担が大きいこと、などの欠点を有している。

本出願人はこれらの事情に鑑み、信号源に交流電圧を用
いて被検査基板のインピーダンスを測定し、あらかじめ
良品と確認されている基板から測定して得たデータと比
較してその良否を判定するようにした高速で、かつ、ユ
ーザ側でのプログラム作成を必要としないインサーキッ
トテスタの発明、考案をいくつか提案してきた。

その１つである特願昭63-129724号明細書による発明の
大要を第４図にて手短かに説明すると、被検査回路基板
（以下、「テスト基板」という。）１は例えば回路パタ
ーン2aないし2eと、各パターン間に装着されたに電子部
品3aないし3cとからなり、同パターンには装置本体４か
らピンP₁〜P₄が接触している。これらのピンは例えばス
キャナ５内の信号源側リレーS₁〜S₄と測定部側リレー
S₁′〜S₄′を介してそれぞれ信号源６と測定部７へ接続
され、各リレーのオン、オフは測定部７にて駆動される
ようになっている。また、信号源６も測定部７により制
御され、１測定につき所定周波数の交流電圧を１サイク
ル送出するようになっている。

この先願発明においては、例えば１つのピンを測定部７
へ接続するとともに他の全ピンを信号源６に接続し、上
記１つのピンを介して測定部７に流れ込む電流によりそ
の間のインピーダンスを測定するが、特にテスト基板の
低インピーダンス箇所に対しては特定の２つのピンを指
定し、それぞれ測定部７と信号源６に接続してその間の
インピーダンスを測定するようになっている。ここでは
前者を「１ピン対他の全ピン間測定」、後者を「指定ピ
ン間測定」と略記することにする。

基板検査を行うに当っては上記したようにまずまず良品
と確認された複数の基板のインピーダンスを測定してそ
のデータを収集するが、上記先願発明は１ピン対他の全
ピン間測定と指定ピン間測定をマニアル、あるいは自動
のいずれにてでもできるようになっている。いま、マニ
アルによる１ピン対他の全ピン間測定の例を説明する
と、例えば良品基板の１つを装置にセットし、測定部７
へ接続するピンP₁を図示しないキーボード上のキーにて
指定する。これにより、測定部７からスキャナ５へ例え
ば第５図のステップ１に示されるような制御信号が発せ
られ、測定部側のリレーS₁′はオン（１）で他のリレー
S₂′〜S₄′はオフ（０）となり、信号源側の各リレーは
上記の反転信号によりそれぞれS₁はオフ（０）、S₂′〜
S_i′はオン（１）にされる。

このリレーのオン、オフ制御と同時的に信号源６から測
定用交流電圧が１サイクル送出され、その正の半波と負
の半波に対する基板のインピーダンスが測定される。以
下、同様にしてピンP₂からP₄まで測定を行うと、その検
査ステップと各ステップのインピーダンス測定データが
測定部７の図示しないメモリへ取り込まれる。

他の良品基板については上記マニアル測定で形成された
検査ステップに従ってピンP₁からP₄まで自動的に測定を
行い、これら各良品基板のインピーダンスデータにより
比較基準値とそれに対する許容差の上限値及び下限値を
求め、上記メモリに入れる。しかるのちテスト基板の検
査に入り、その測定データを上記基準値と比較して良否
を判定するようになっている。

上記１ピン対他の全ピン間測定は、例えば測定部７の図
示しない入力レンジを固定した状態で行うようになって
いるが、基板に大容量のコンデンサとか小インダクタン
スコイル等の低インピーダンス素子が装着されている場
合には、ブリッジなどによりショートと区別することが
困難となることがある。このような場合には入力レンジ
を最低レンジに切り換えて指定ピン間測定を行い、その
値を確認するようにしている。通常、測定系には配線等
により約５Ωのインピーダンスがあるから、それを考慮
して例えば最小比較値Ｋ（≒５Ω）とおき、測定値＞Ｋ
ならば非ショート、測定値Ｋならばショートと判断す
るようになっている。

この指定ピン間測定について、上記第４図の要部を抜す
いした第６図を参照しながら補足説明すると、例えば基
板１のパターン間にはジャンパ線JP、それぞれ５Ωより
大きいインピーダンスを有する抵抗Ｒ及びコンデンサＣ
が装着されていたとする。この場合、ジャンパ線JPのイ
ンピーダンスは小さいということが初めから予想できる
から、同ジャンパ線に対してはピンP₁とP₂による指定ピ
ン間測定を設定する。すなわち、図示のようにピンP₁の
測定部側リレーS₁′はオンで信号源側リレーS₁はオフ、
ピンP₂の測定部側リレーS₂′はオフでその信号源側リレ
ーS₂はオンとし、ピンP₃,P₄の各リレーはすべてオフに
する。この状態でP₁とP₂間のインピーダンスを測定し、
測定値Ｋであることによりジャンパ線として機能する
ことを確かめる。

抵抗ＲとコンデンサＣに対しては、例えば第７図に示さ
れるように１ピン対他の全ピン間測定を設定する。すな
わち、ピンP₂の測定部側リレーS₂′はオンでその信号源
側リレーS₂はオフとし、ピンP₁,P₃,P₄の各測定部側リレ
ーS₁′，S₃′，S₄′はオフとする。この場合、ピンP₃,P
₄の信号源側リレーS₃及びS₄はオンにするが、ピンP₁の
信号源側リレーS₁はオフに固定する。その理由は、もし
このリレーS₁を他のリレーと同様にオンにするとほとん
どゼロに近いジャンパ線のインピーダンスがピンP₂と他
のピンP₃,P₄間のインピーダンスへ並列的に加わり、１
ピン対他の全ピン間測定が無意味となるからである。そ
のため、測定部７内の図示しないメモリには各信号源側
リレーS₁〜S₄に対する制御テーブルが用意されており、
指定ピン間測定により低インピーダンス検出を行った場
合には、ピンを測定部に接続したリレーと対をなすリレ
ー、すなわち図示の例ではS₁に対して特定のマークデー
タを制御テーブルに書き込んで他のリレーと区別し、以
後の検査ステップでは非動作状態に保持するようになっ
ている。

このようにして、良品基板から１ピン対他の全ピン間測
定、もしくは１ピン対他の全ピン間測定と指定ピン間測
定ステップを構成し、各ステップにおけるインピーダン
ス基準値とそれに対する許容差、及び信号源側リレーに
対する制御テーブル等を設定したのち、テスト基板の測
定に入るようになっている。

〔発明が解決しようとする課題〕

上記先願発明は、良品基板を測定してそのデータをメモ
リに収集し、リレー制御テーブルにしたがって各リレー
をオン、オフ駆動すればテスト基板の検査ステップも自
動的に進行するという利点がある。

ところで基板検査に当っては、例えば前検査としてまず
指定ピン間測定により回路パターンの断線やはんだブリ
ッジ、及びスルーホール等の導通不良の有無を調べ、そ
の後１ピン対他の全ピン間測定の本検査に入ることが望
ましい。この場合、先願発明においては一般のインサー
キットテスタと同様に接触ピンは１パターンにつき１本
にされ、その位置は第８図（Ａ）及び第８図（Ｂ）の実
線で示すようにパターンの形状等を勘案して決められて
いる。したがって、パターン自体の断線や導通不良等を
調べる場合には同図の点線で示すように上記のピンを避
けた位置へ専用のピンを設ける必要があり、ピン設定に
手間がかかるという好ましくない点があった。

この発明は上記の事情を考慮してなされたもので、その
目的は、専用ピン設定の煩しさを解消するとともに、パ
ターン、スルーホール等の導通検査と、装着部品を含む
基板のインピーダンス測定とを連続的に行うようにした
回路基板検査方法を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、この発明は、被検査回路基板
の各パターンに接触する複数のピン中、その１つのピン
と他の全ピン、もしくは特定の２つのピンの１つと他の
１つのピンを上記各ピンに対応して設けられたリレーに
よりそれぞれ測定部側と信号源側に接続し、これを測定
ステップに応じて順次切り換えるとともに、上記信号源
から上記被検査回路基板へ測定用交流信号を供給してそ
の応答信号を上記測定部に取り込み、１ピン対他の全ピ
ン間測定、もしくは特定のピン間測定により各検査ステ
ップにおける上記被検査回路基板のインピーダンスを測
定し、その測定値と良品基板よりあらかじめ求められて
いる基準値とを比較し、同被検査回路基板の良否を判定
する回路基板検査方法において、上記各ピンを上記良品
基板の各パターンに形成されているランドに接触するよ
うに配置した後、同良品基板の各ランドについて、上記
１ピン対他の全ピン間測定を行ない、その１ピンと他の
いずれかの１ピンとの間で所定値以下のインピーダンス
が検出された場合には、その２つのピン間のみにてイン
ピーダンス測定を実施するピン間測定ステップを生成す
るとともに、ピン間測定とされたピンに対応する上記リ
レーを同ピン間測定ステップ以外の測定ステップでは上
記信号源に対して非接続状態に設定し、上記被検査回路
基板の測定にあたっては、まず、上記ピン間測定ステッ
プを実施し、しかる後残りの各ピンについて１ピン対他
の全ピン間測定を行なうようにしたことを特徴としてい
る。

〔作用〕

上記手段を備えることにより、例えば同一パターン上の
２つのランドに接触するピンを指定してピン間測定を行
えば、当該ランドの良、不良とランド間におけるパター
ン切れ等の有無が検出可能となる。

また、この検査終了後１ピン対他の全ピン間測定を行う
ことにより、上記先願発明と同様に装着部品を含むテス
ト基板のインピーダンスがわかる。

〔実施例〕

第１図に示されているように、この実施例においてはテ
スト基板１の各パターンに形成されたランドに接触する
ｎ個のピン、図示の例では６個のピンP₁〜P₆を有し、作
図の都合上図示されて無いがスキャナ５内には上記先願
発明と同様、各ピンP₁〜P₆をそれぞれ測定部７と信号源
６に接続する信号源側リレーと測定部側リレーが各々設
けられている。また、測定部７には例えばソフトウェア
からなる測定モード設定手段7aが設けられているが、実
質的には上記第４図に示されている先願発明の測定部と
同一構成になっている。

いま、被検査基板として良品基板をセットし、例えばピ
ンP₁からP₆まで順に１ピン対他の全ピン間測定によりそ
のデータを収集するものとすると、第２図のステップ１
に示されるようにスキャナ５内の図示しない測定部側リ
レーによりピンP₁は測定部７に接続され、ピンP₂〜P₆は
それぞれ信号源側リレーにて信号源６に接続される。し
かしピンP₁,P₂間はジャンパ線JPによりショート状態に
なっているので最小比較値Ｋ（５Ω）以下と判定され自
動的にピンP₁,P₂によるピン間測定が設定され、それと
同時に一旦信号源６に接続されたピンP₃〜P₆はスキャナ
５の図示しないリレーによりオフに切り換えられる。

このピン間測定の際、ピンP₁を測定部７に接続するリレ
ーと対をなす他方の信号源側リレーは測定部７の図示し
ないリレー制御テーブルによりオフに固定されるように
なっている。したがって次のステップ２においてピンP₂
が測定部７に接続されたときP₁は非動作状態（△印）と
なり、ピンP₃〜P₆が信号源６に接続される。この場合、
P₂,P₃間はパターン2bにてショート状態になってＫ（５
Ω）以下であるからステップ１の場合と同様に自動的に
ピン間測定にされ、ピンP₄〜P₆はオフに切り換えられ
る。このピン間測定の際、ピンP₂を信号源６へ接続する
リレーは図示しないリレー制御テーブルにより上記ステ
ップ１の場合と同様にオフに固定される。

ステップ３においては、ピンP₃を測定部７へ接続し、ピ
ンP₄〜P₆を信号源６へ接続して、残りの各ピンについて
１ピン対他の全ピン間測定が行われる。ステップ４にお
いては、一旦セットされた１ピン（P₄）対他の全ピン
（P₃,P₅,P₆）間測定がスルーホールを介してパターン2d
によりショート状態となり、同様にP₄,P₅によるパター
ン2dのピン間測定に切り換えられ、ステップ５と６につ
いてはピンP₅,P₆をそれぞれ測定部７へ接続して１ピン
対他の全ピン間測定が行われる。

すなわち、指定ピン間測定にて低インピーダンス検出を
行った場合、測定部に接続されたピンの信号源側リレー
はリレー制御テーブルによりオフに固定され、そのピン
は以後の検査ステップにおいて信号源へ接続されないよ
うになっている。

以上のようにして良品基板の測定が終わると、例えば６
ステップ中ステップ1,2,4については指定ピン間測定が
自動的に生成され、そのデータが測定部７内の図示しな
いメモリに収集される。また、ステップ3,5,6について
は１ピン対他の全ピン間測定が行われ、同様にそのデー
タが収集される。

次に、テスト基板１を装置にセットして検査を行う。こ
の場合、例えば測定モード設定手段7aにより上記図示し
ないメモリに収集されたデータから指定ピン間測定ステ
ップと、その残りの各ピンについての１ピン対他の全ピ
ン間測定ステップが自動的に設定される。これにより、
測定部７はまずステップ1,2,4の検査を実行し、次にス
テップ3,5,6の検査を実行する。

上記指定ピン間測定ステップにおいては、既に述べたよ
うに前検査として各ランドにおけるジャンパ線のはんだ
付け不良、スルーホールの導通不良、パターン切れの有
無等の検出が行われる。また、１ピン対他の全ピン間測
定ステップにおいては、装着部品のインピーダンス測
定、はんだブリッジ、部品抜け、ダイオード、電解コン
デンサ類の逆付け等の検出が行われる。

なお、第３図には上記検査を例えばマイクロコンピュー
タにて自動的に制御する場合の一例が流れ線図で示され
ている。

〔効果〕

以上、詳細に説明したように、この発明においては良品
と確認されている基板のランドに接触するピンを設け、
例えば１ピン対他の全ピン間測定によりそのデータをメ
モリへ収集するとともに、基板の低インピーダンス箇所
については自動的に２つのピンによる指定ピン間測定ス
テップを生成して実行し、同様にそのデータを収集する
ようになっている。

したがって、上記良品基板にて生成された指定ピン間測
定ステップを例えばテスト基板の前検査に適用して測定
を行い、次に上記１ピン対他の全ピン間測定ステップを
テスト基板の本検査に適用して測定を行うと、前者の測
定にてパターン切れやランドの導通不良等が検出でき、
後者の測定にて装着部品を含む基板のインピーダンス測
定や部品抜け、はんだブリッジ、部品の逆付け等良否判
定に必要な項目を検出することができる。

また、基板の各ランドに対向する位置にピンを設ければ
よいから、従来の１パターンにつき１本のピンを設定す
る場合、パターンの形状を考慮しながらピンの位置決め
をしたり、パターン検査用の専用ピンを別に設定すると
いう煩わしが解消される。

【図面の簡単な説明】

第１図ないし第３図はこの発明の実施例に係り、第１図
はこの発明が適用された回路基板検査装置の構成を示す
ブロック線図、第２図は接触ピンの接続状態説明図、第
３図は基板検査をマイクロコンピュータにて自動制御す
る場合の一例を示すフローチャート、第４図ないし第８
図は従来装置例であって、第４図は装置構成を示すブロ
ック線図、第５図はスキャナリレーの動作説明図、第６
図及び第７図は装置の要部抜すい図、第８図（Ａ）及び
（Ｂ）は専用ピン設定の説明図である。 図中、１は被検査回路基板、2aないし2eはパターン、５
はスキャナ、６は信号源、７は測定部である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】被検査回路基板の各パターンに接触する複
   数のピン中、その１つのピンと他の全ピン、もしくは特
   定の２つのピンの１つと他の１つのピンを上記各ピンに
   対応して設けられたリレーによりそれぞれ測定部側と信
   号源側に接続し、これを測定ステップに応じて順次切り
   換えるとともに、上記信号源から上記被検査回路基板へ
   測定用交流信号を供給してその応答信号を上記測定部に
   取り込み、１ピン対他の全ピン間測定、もしくは特定の
   ピン間測定により各検査ステップにおける上記被検査回
   路基板のインピーダンスを測定し、その測定値と良品基
   板よりあらかじめ求められている基準値とを比較し、同
   被検査回路基板の良否を判定する回路基板検査方法にお
   いて、 上記各ピンを上記良品基板の各パターンに形成されてい
   るランドに接触するように配置した後、同良品基板の各
   ランドについて、上記１ピン対他の全ピン間測定を行な
   い、その１ピンと他のいずれかの１ピンとの間で所定値
   以下のインピーダンスが検出された場合には、その２つ
   のピン間のみにてインピーダンス測定を実施するピン間
   測定ステップを生成するとともに、ピン間測定とされた
   ピンに対応する上記リレーを同ピン間測定ステップ以外
   の測定ステップでは上記信号源に対して非接続状態に設
   定し、上記被検査回路基板の測定にあたっては、まず、
   上記ピン間測定ステップを実施し、しかる後残りの各ピ
   ンについて１ピン対他の全ピン間測定を行なうようにし
   たことを特徴とする回路基板検査方法。