JPH0753198Y2 - マイクロコンピュータ - Google Patents

Description

【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、不揮発性メモリ、例えばEEP−ROMやEP−ROM
を内蔵したワンチップマイクロコンピュータに関する。

（ロ）従来の技術 通常ワンチップマイクロコンピュータには、データを記
憶するRAMとプログラムが固定的に格納されるROMを内蔵
しており、予め作成されたプログラムをワンチップマイ
クロコンピュータを製造する段階でマスクによりROM内
に書き込んでいる。

ところが、一度書き込まれたプログラムは、変更するこ
とが不可能であり、初めからマスクを作り替えなければ
ならなかった。そこで、マイクロコンピュータ内にROM
の代りにEP−ROMあるいはEEP−ROMを内蔵し、これらのE
P−ROMやEEP−ROMにプログラムを格納するワンチップマ
イクロコンピュータが実現されている。このマイクロコ
ンピュータを使用すれば、一度書き込んだプログラムを
容易に変更することが可能となる。

（ハ）考案が解決しようとする問題点 しかしながら、上述したEP−ROMあるいはEEP−ROMは、
最低動作電圧が3.0Vと高く、且つ、消費電力が大きい欠
点がある。このようなEP−ROMあるいはEEP−ROMを内蔵
したマイクロコンピュータは、ビデオテープレコーダ
（VTR）、オーディオ機器、電子炊飯ジャー、温風暖房
機等のタイマー機能を有するものには適していない。理
由は、停電時にも計時動作を行わせるために、マイクロ
コンピュータの電源をバックアップする必要があるた
め、消費電力の大きいEP−ROMあるいはEEP−ROM内蔵の
マイクロコンピュータでは、バックアップ電源を電圧が
高く且つ容量の大きいものとしなければならず、大型化
してしまうからであった。

（ニ）問題点を解決するための手段 本考案は上述した点に鑑みて創作されたものであり、プ
ログラムカウンタでアドレス指定される不揮発性メモリ
と、該不揮発性メモリのアドレスとは異なったアドレス
で前記プログラムカウンタでアドレス指定されるROM
と、前記不揮発性メモリあるいは前記ROMから読み出さ
れた命令コードを保持するインストラクションレジスタ
と、該インストラクションレジスタに保持された命令コ
ードに応じた制御信号を発生するインストラクションデ
コーダと、該インストラクションデコーダから所定命令
コードに応じて出力される制御信号に基いて前記不揮発
性メモリの電源を遮断する手段とを備えることにより、
停電時に不揮発性メモリの電源を遮断することで、低電
圧及び低消費電力で動作するマイクロコンピュータを提
供するものである。

（ホ）作用 上述の手段によれば、マイクロコンピュータが停電を検
出したとき、アドレスカウンタがROMに格納されたプロ
グラムをアドレス指定することでROMに格納された所定
命令が実行され、不揮発性メモリの電源が遮断される。
一方、停電中に必要な動作は、ROMに格納されたプログ
ラムを読み出すことによって為されるため、低電圧、且
つ、低消費電力の動作となる。これにより、バックアッ
プ電源の小型化が図れる。

（ヘ）実施例 第１図は本考案の実施例を示すブロック図であり、
（１）はEP−ROM、（２）はROM、（３）はプログラムカ
ウンタ、（４）はインストラクションレジスタ、（５）
はインストラクションデコーダ、（６）はＲ−SFF、
（７）は割込み制御回路である。

EP−ROM（１）は、周知の如く、電気的にプログラム可
能で紫外線によって消去できるものであり、動作電圧は
5.0Vで消費電流は10mA程度必要である。一方、ROM
（２）は、マイクロコンピュータの製造時にマスクによ
ってプログラムされるもので、動作電圧は1.0V以上で、
消費電流は数〜10μＡ程度である。このEP−ROM（１）
及びROM（２）は、プログラムカウンタ（３）でアドレ
ス指定されるプログラムメモリ領域を形成しており、EP
−ROM（１）は、アドレス「０」〜「ｍ」まで、ROM
（２）はアドレス「ｍ＋１」〜「ｎ」となっている。通
電状態で行うためのプログラムは、EP−ROM（１）に格
納され、停電状態で行うためのプログラム、例えば、計
時動作のためのプログラムは、ROM（２）に格納され
る。

EP−ROM（１）及びROM（２）の出力は、インストラクシ
ョンバス（８）に接続され、読み出された命令コード
は、インストラクションレジスタ（４）に保持される。
インストラクションレジスタ（４）は、実行中の命令コ
ードを保持するためのレジスタである。インストラクシ
ョンデコーダ（５）は、インストラクションレジスタ
（４）に保持された命令コードに対応して各種の制御信
号を出力する。また、本実施例に係わる命令には、EP−
ROM（１）の電源をオン及びオフする命令EPROMSET、及
びEPROMRESETが設けられており、インストラクションデ
コーダ（５）は、命令EPROMSETに対応して制御信号SET
を出力し、命令EPROMRESETに対応して制御信号RESETを
出力する。制御信号SETは、Ｒ−SFF（６）のセット入力
Ｓに印加され、制御信号RESETは、Ｒ−SFF（６）のリセ
ット入力Ｒに印加される。Ｐ−RFF（６）は、EP−ROM
（１）に電源V_DDを供給するＰチャンネル型のMOSFET
（９）を制御している。即ち、Ｒ−SFF（６）がセット
されると出力によりMOSFET（９）がオンしてEP−ROM
（１）に電源が供給され、Ｒ−SFF（６）がリセットさ
れるとMOSFET（９）がオフしてEP−ROM（１）の電源が
遮断される。

割込み制御回路（７）は、外部の割込み端子▲▼
に割込み要求信号が印加されたとき、プログラムカウン
タ（３）にROM（２）の所定アドレスを指定するデータ
をプリセットする機能を有する。もちろんプログラムカ
ウンタ（３）は、インストラクションデコーダ（５）に
よって制御され、命令で指定されるアドレスがプリセッ
トされる。

第２図に停電時に於けるプログラムの流れを示す。割込
み端子▲▼にAC電源を整流して得られる直流電圧
を印加しておくことにより、停電すると割込み端子▲
▼の電圧が低下し接地レベルになる。これにより、
割込み制御回路（７）に割込み要求が印加される。もち
ろん、停電した場合にはバックアップ電源（図示されて
いない）から電源が供給される。割込み制御回路（７）
は、プログラムカウンタ（３）にROM（２）の所定アド
レスをプリセットするため、命令コードはROM（２）の
所定アドレスから読み出される。この命令をEPROMRESET
とすることにより、EP−ROM（１）の電源が遮断され
る。次に、ROM（２）内に格納されたプログラム、例え
ば、計時プログラムが実行される。更に、入力端子に整
流して得た直流電圧を印加しておき、この入力端子のレ
ベルを判定することにより電源が復帰したか否かを検出
する。電源復帰が検出されると、命令EPROMSETを実行し
て、EP−ROM（１）の電源を供給し、EP−ROM（１）の所
定アドレスへジャンプする。その後は、EP−ROM（１）
内に格納された通常動作のプログラムを実行する。もち
ろん、計時動作は、ROM（２）内の計時プログラムを読
み出して行う。

このように、プログラムを格納しているEP−ROM（１）
の電源をROM（２）内に格納された命令で遮断及び供給
の制御ができるので、停電時にEP−ROM（１）で消費す
る電流がなくなり、バックアップ電源が低電圧及び低容
量となる。

尚、本実施例では、EP−ROM（１）の電源を直接制御す
るものであったが、EP−ROM（１）内のセンスアンプの
電流路を遮断して不動作状態にし、消費電力の低減を図
っても良い。

（ト）考案の効果 上述の如く本考案によれば、停電時に低電圧及び低消費
電力で動作させることのできる不揮発性メモリ内蔵のマ
イクロコンピュータが得られるもので、バックアップ電
源が小型化できる利点を有している。

【図面の簡単な説明】

第１図は本考案の実施例を示すブロック図、第２図はプ
ログラムの流れを示すフロー図である。 （１）……EP−ROM、（２）……ROM、（３）……プログ
ラムカウンタ、（４）……インストラクションレジス
タ、（５）……インストラクションデコーダ、（６）…
…Ｒ−SFF、（７）……割込み制御回路、（８）……イ
ンストラクションバス、（９）……ＰチャンネルMOSFE
T。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】プログラムの格納されたアドレスを指定す
   るプログラムカウンタと、 該プログラムカウンタでアドレス指定され、通電状態に
   実行されるプログラムが書き込まれた電気的に書き込み
   可能な読み出し専用の不揮発性メモリ（EP−ROMあるい
   はEEP−ROM等）と、 電源バックアップ状態でも実行されるプログラムが書き
   込まれ、前記不揮発性メモリのアドレスとは異なったア
   ドレスで前記プログラムカウンタによってアドレス指定
   されるリードオンメモリ（ROM）と、 前記不揮発性メモリあるいは前記ROMから読み出された
   命令コードを保持するインストラクションレジスタと、 該インストラクションレジスタに保持された命令コード
   に応じた制御信号を発生するインストラクションデコー
   ダと、 電源遮断時に、前記ROMから読み出された所定の命令コ
   ードに応じて前記インストラクションデコーダから出力
   される制御信号に基づいて前記不揮発性メモリに流れる
   電流を減じ不動作状態にする手段とを備え、 電源のバックアップ状態になった場合には、前記ROMの
   動作を維持した状態で前記不揮発性メモリの動作を停止
   することにより消費電力を低下することを特徴とするマ
   イクロコンピュータ。