JPH0752741B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0752741B2 JPH0752741B2 JP12393286A JP12393286A JPH0752741B2 JP H0752741 B2 JPH0752741 B2 JP H0752741B2 JP 12393286 A JP12393286 A JP 12393286A JP 12393286 A JP12393286 A JP 12393286A JP H0752741 B2 JPH0752741 B2 JP H0752741B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrode
- adhesive
- wiring
- expansion coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 239000000853 adhesive Substances 0.000 claims description 25
- 230000001070 adhesive effect Effects 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置とくに多端子，狭ピッチのIC,LSIの
パッケージング構造に関するものである。
パッケージング構造に関するものである。
従来の技術 従来の技術を第２図とともに説明する。まず、セラミッ
ク，ガラス，ガラスエポキシ等よりなる配線基板１の配
線２を有する面に、接着剤５を塗布する。配線２は、Cr
−Au,Al,Cu,ITO等であり、接着剤５は、熱硬化型又は、
紫外線硬化型のエポキシ，シリコーン，アクリル等の樹
脂である。次に、半導体素子３の電極４を導体配線２と
を一致させ半導体素子３を加圧し配線基板１に押し当て
る。この時、配線２上の接着剤５は周囲に押し出され、
半導体素子３の電極４と配線２は電気的に接触する。半
導体素子３の電極４は、Al,Au,Cu等であり、接着剤５が
樹脂である為、膨張係数は、接着剤５より半導体素子３
の電極４のほうが小さい。次に、半導体素子３を加圧し
た状態で接着剤５を硬化させ、その後加圧を解除し、半
導体素子３を配線基板に固着する。この時、半導体素子
３の電極４と配線２は接着剤５の接着力により電気的に
接触した状態を保持することができるものである。
ク，ガラス，ガラスエポキシ等よりなる配線基板１の配
線２を有する面に、接着剤５を塗布する。配線２は、Cr
−Au,Al,Cu,ITO等であり、接着剤５は、熱硬化型又は、
紫外線硬化型のエポキシ，シリコーン，アクリル等の樹
脂である。次に、半導体素子３の電極４を導体配線２と
を一致させ半導体素子３を加圧し配線基板１に押し当て
る。この時、配線２上の接着剤５は周囲に押し出され、
半導体素子３の電極４と配線２は電気的に接触する。半
導体素子３の電極４は、Al,Au,Cu等であり、接着剤５が
樹脂である為、膨張係数は、接着剤５より半導体素子３
の電極４のほうが小さい。次に、半導体素子３を加圧し
た状態で接着剤５を硬化させ、その後加圧を解除し、半
導体素子３を配線基板に固着する。この時、半導体素子
３の電極４と配線２は接着剤５の接着力により電気的に
接触した状態を保持することができるものである。
発明が解決しようとする問題点 以上の様に従来の技術では、半導体素子の電極を基板の
配線に直接接触させる方法である為、多端子，狭ピッチ
の半導体素子のパッケージングに有利な方法であるが、
接着剤５が樹脂である為、その膨張係数が半導体素子の
電極４のそれよりも大きい為、次に示す問題点がある。
配線に直接接触させる方法である為、多端子，狭ピッチ
の半導体素子のパッケージングに有利な方法であるが、
接着剤５が樹脂である為、その膨張係数が半導体素子の
電極４のそれよりも大きい為、次に示す問題点がある。
（１） 高温時に、樹脂の厚み方向での膨張が生じ、半
導体素子の電極と基板の導体配線との間にギャップが生
じて導通不良となり、非常に耐熱性の低いものである。
導体素子の電極と基板の導体配線との間にギャップが生
じて導通不良となり、非常に耐熱性の低いものである。
問題点を解決するための手段 本発明では、上記問題点を解決する為に半導体素子の電
極の膨張係数よりも、半導体素子の固着に用いる絶縁性
接着剤の膨張係数を小さくした構成とするものである。
極の膨張係数よりも、半導体素子の固着に用いる絶縁性
接着剤の膨張係数を小さくした構成とするものである。
作用 半導体素子の電極より、絶縁性接着剤の膨張係数を小さ
くすることにより、高温時において接着剤が膨張しても
それ以上に半導体素子の電極が膨張する為導通不良が生
じないものである。
くすることにより、高温時において接着剤が膨張しても
それ以上に半導体素子の電極が膨張する為導通不良が生
じないものである。
実 施 例 本発明の一実施例を第１図と共に説明する。まず、第１
図ａに示す様に、セラミック，ガラス等よりなる配線基
板11の後に半導体素子が固着される領域に、導体配線12
を含んで、接着剤15を塗布する。導体配線12は、Cr−A
u,Al,Cu,ITO ，タングステン,Ag/Pd等であり、その厚
みは、0.1μ〜50μ程度である。接着剤15は後に固着す
る半導体素子の電極に比べ、膨張係数の小さい材料を選
択する。例えば、SiO2を有機溶剤に溶かしたSiO2被膜形
成に用いられるSiO2被膜形成用塗布液を用いる。これに
より形成したSiO2膜の膨張係数は５×10-71/℃程度であ
り、半導体素子の電極よりも十分小さい値である。接着
剤15の塗布方法は、ディスペンサー等を用いる。
図ａに示す様に、セラミック，ガラス等よりなる配線基
板11の後に半導体素子が固着される領域に、導体配線12
を含んで、接着剤15を塗布する。導体配線12は、Cr−A
u,Al,Cu,ITO ，タングステン,Ag/Pd等であり、その厚
みは、0.1μ〜50μ程度である。接着剤15は後に固着す
る半導体素子の電極に比べ、膨張係数の小さい材料を選
択する。例えば、SiO2を有機溶剤に溶かしたSiO2被膜形
成に用いられるSiO2被膜形成用塗布液を用いる。これに
より形成したSiO2膜の膨張係数は５×10-71/℃程度であ
り、半導体素子の電極よりも十分小さい値である。接着
剤15の塗布方法は、ディスペンサー等を用いる。
次に、第１図ｂに示す様に、半導体素子13の電極14と配
線12を一致させ半導体素子13を配線基板11に加圧ツール
16により加圧する。この時、配線12上の接着剤15は、周
囲に押し出され、半導体素子13の電極14と配線12は電気
的に接触する。次に加圧した状態で、接着剤15を硬化す
る。硬化の方法は、接着剤15が前記したSiO2被膜形成用
塗布液の場合は、加熱硬化型である為、加圧ツール16に
加熱部を設け、300℃〜400℃の加熱で硬化することがで
きる。上記の300℃〜400℃の加熱により半導体素子13と
配線基板11間に存在するSiO2被膜形成用塗布液中の有機
溶剤は蒸発し、SiO2を主成分とする層に変化し、その層
が配線基板11及び半導体素子13と接着される。半導体素
子13の電極14の厚みは、0.5μ〜30μ程度であり、材料
はAl,Cu,Au,Pb/Sn半田等である。これらの材料の膨張係
数は、1.4×10-51/℃〜2.5×10-51/℃であり、接着剤15
の膨張係数よりも十分小さい値である。
線12を一致させ半導体素子13を配線基板11に加圧ツール
16により加圧する。この時、配線12上の接着剤15は、周
囲に押し出され、半導体素子13の電極14と配線12は電気
的に接触する。次に加圧した状態で、接着剤15を硬化す
る。硬化の方法は、接着剤15が前記したSiO2被膜形成用
塗布液の場合は、加熱硬化型である為、加圧ツール16に
加熱部を設け、300℃〜400℃の加熱で硬化することがで
きる。上記の300℃〜400℃の加熱により半導体素子13と
配線基板11間に存在するSiO2被膜形成用塗布液中の有機
溶剤は蒸発し、SiO2を主成分とする層に変化し、その層
が配線基板11及び半導体素子13と接着される。半導体素
子13の電極14の厚みは、0.5μ〜30μ程度であり、材料
はAl,Cu,Au,Pb/Sn半田等である。これらの材料の膨張係
数は、1.4×10-51/℃〜2.5×10-51/℃であり、接着剤15
の膨張係数よりも十分小さい値である。
次に、第１図ｃに示す様に、加圧ツール16を解除し、半
導体素子13を配線基板11に固着する。この時、半導体素
子13の電極14は、接着剤15の接着力により、配線12と接
触した状態が保持され、電気的な接続を得るものであ
る。
導体素子13を配線基板11に固着する。この時、半導体素
子13の電極14は、接着剤15の接着力により、配線12と接
触した状態が保持され、電気的な接続を得るものであ
る。
発明の効果 以上の様に、本発明では半導体素子の電極を配線基板の
配線に直接接触させて電気的な接続を得る方法である
為、多端子，狭ピッチの半導体素子の接続に非常に有利
な方法でありまた、半導体素子を固着する接着剤の熱膨
張係数を、半導体素子の電極の熱膨張係数よりも小さい
構成としている為、次に示す効果がある。
配線に直接接触させて電気的な接続を得る方法である
為、多端子，狭ピッチの半導体素子の接続に非常に有利
な方法でありまた、半導体素子を固着する接着剤の熱膨
張係数を、半導体素子の電極の熱膨張係数よりも小さい
構成としている為、次に示す効果がある。
（１） 高温時において、熱膨張量が接着剤より半導体
素子の電極のほうが多い為、半導体素子の電極と配線基
板の配線とは接触した状態が保持され、信頼性が著しく
向上する。
素子の電極のほうが多い為、半導体素子の電極と配線基
板の配線とは接触した状態が保持され、信頼性が著しく
向上する。
（２） （１）の理由により、大電力用や使用温度の高
い電装品への適用も可能となり、適用範囲が広がる。
い電装品への適用も可能となり、適用範囲が広がる。
第１図は本発明の一実施例の工程別断面図、第２図は従
来の技術を示す断面図である。 11……配線基板、12……配線、13……半導体素子、14…
…半導体素子の電極、15……接着剤、16……加圧ツー
ル。
来の技術を示す断面図である。 11……配線基板、12……配線、13……半導体素子、14…
…半導体素子の電極、15……接着剤、16……加圧ツー
ル。
Claims (2)
- 【請求項１】絶縁性基板の導体配線を有する面に、半導
体素子の電極を有する面を、前記導体配線と半導体素子
の電極が一致する様に前記半導体素子と絶縁基板間に形
成された絶縁性接着剤により固着し、前記半導体素子の
電極と前記導体配線が接触により電気的に接続されてお
り、前記絶縁性接着剤の膨張係数が前記半導体素子の電
極より小さいことを特徴とする半導体装置。 - 【請求項２】半導体素子の電極が突起電極であることを
特徴とする特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12393286A JPH0752741B2 (ja) | 1986-05-29 | 1986-05-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12393286A JPH0752741B2 (ja) | 1986-05-29 | 1986-05-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62281361A JPS62281361A (ja) | 1987-12-07 |
| JPH0752741B2 true JPH0752741B2 (ja) | 1995-06-05 |
Family
ID=14872917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12393286A Expired - Lifetime JPH0752741B2 (ja) | 1986-05-29 | 1986-05-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752741B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01160029A (ja) * | 1987-12-17 | 1989-06-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US5021888A (en) * | 1987-12-18 | 1991-06-04 | Kabushiki Kaisha Toshiba | Miniaturized solid state imaging device |
| JPH01244627A (ja) * | 1988-03-25 | 1989-09-29 | Matsushita Electric Ind Co Ltd | 半導体装置の実装方法 |
| JPH02185050A (ja) * | 1989-01-12 | 1990-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置の実装方法 |
-
1986
- 1986-05-29 JP JP12393286A patent/JPH0752741B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62281361A (ja) | 1987-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0171438B1 (ko) | 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판 | |
| JP2953076B2 (ja) | 半導体素子の実装構造体 | |
| JP2930186B2 (ja) | 半導体装置の実装方法および半導体装置の実装体 | |
| JPH0752741B2 (ja) | 半導体装置 | |
| JP2502794B2 (ja) | 半導体装置 | |
| JPH0777227B2 (ja) | 半導体装置の製造方法 | |
| KR920005071B1 (ko) | 배선기판 | |
| JP2574369B2 (ja) | 半導体チップの実装体およびその実装方法 | |
| JP2797650B2 (ja) | 半導体素子の実装方法 | |
| JPH10256304A (ja) | 半導体装置の製造方法 | |
| JPH01192125A (ja) | 半導体装置の実装構造 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JPH06151505A (ja) | 半導体装置およびその製造方法 | |
| JP3120837B2 (ja) | 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法 | |
| JP2847949B2 (ja) | 半導体装置 | |
| JPH012331A (ja) | 半導体装置の製造方法 | |
| JP2965496B2 (ja) | 半導体ユニット及び半導体素子の実装方法 | |
| JP2532543B2 (ja) | 半導体装置 | |
| JP3952375B2 (ja) | チップ実装体、チップ実装体の製造方法、及び、電子機器 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JP4026732B2 (ja) | 半導体装置、およびこの製造方法 | |
| JP3186236B2 (ja) | 半導体装置の製造方法 | |
| JPH0521520A (ja) | Ｉｃ実装方法 | |
| JP3100436B2 (ja) | 異方性導電膜 | |
| JP2000012613A (ja) | 異方性導電接着剤および電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |