JPH0750381A - 半導体装置およびその実装構造 - Google Patents

Abstract

(57)【要約】 【目的】 実装状態の半導体装置における確実なプロー
ビング。 【構成】 半導体装置１は実装基板２０のランド２２に
リード３の先端の接合部１２を接続して実装される。パ
ッケージ２から水平方向に延在する付け根部４と、下方
に折れ曲がる垂下部５と、再び水平方向に延在する水平
延在部６とからなるガルウィング構造のリード３は交互
に短リード１０，長リード１１となる。水平延在部６
は、短リード１０では短く全体で接合部１２を形成し、
長リード１１では長く先端側の略半分が接合部１２とな
る。短リード１０の接合部１２に対面する長リード部分
は狭幅部１３となり縁が内側に引っ込んでいる。接合部
１２は千鳥状に配列され、この接合部１２にプローブ２
５が接触するため、プロービングの精度内で大きく位置
がずれても隣接するリード３にプローブ２５が接触しな
くなり、確実な特性検査が可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置およびその実
装構造に関し、特に配線基板に実装した半導体装置のプ
ロービング技術に適用して有効な技術に関する。

【０００２】

【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化，小型化，薄型化が要請されてい
る。この結果、組み込まれる電子部品の端子（リード，
ピン）のピッチが狭小化するとともに、端子数も増大し
て多ピン化している。また、電子部品の製造コスト低減
のために、パッケージ形態としては、材料が安くかつ生
産性が良好な樹脂封止（レジンパッケージ）型半導体装
置が多用されている。レジンパッケージ型半導体装置と
しては、金属製のリードフレームを用いるもの、表面に
リードを形成した絶縁性フィルムを用いるもの（ＴＣ
Ｐ：Tape Carrier Package）等が知られている。

【０００３】リードフレームを用いた半導体装置につい
ては、日立評論社発行「日立評論」1992年第３号、平成
４年３月25日発行、Ｐ75〜Ｐ80に記載されている。この
文献には、より小型・薄型のパッケージとして、ＴＳＯ
Ｐ（Thin Small Outline Package），ＳＳＯＰ（Shrink
Small Outline Package），ＴＱＦＰ（Thin Quad Flat
Package），ＳＴＺＩＰ（Shrink Thin Zigzag Inline
Package)が開示されている。また、ＳＯＰ(Small Outli
ne Package）はパッケージの２辺にアウターリードを配
置し、ＱＦＰ(Quad Flat Package) はパッケージの４辺
にアウターリードを配置した構造となっている。そし
て、ＴＳＯＰ，ＴＱＦＰは、リードのピッチサイズが
０．５ｍｍと狭くなるとともに、パッケージの本体厚さ
が１ｍｍに薄型化されている。

【０００４】また、工業調査会発行「電子材料」１９８
４年９月号、昭和５９年９月１日発行、６４頁には、一
般のフラット・パッケージにおける端子形状の種類とし
て、（ａ）Ｊ型リード（Rolled-under) 、（ｂ）ガルウ
ィング (Gull-wing)、（ｃ）バットリード (Butt-lea
d)、（ｄ）フラットリード (Flat lead)がある旨記載さ
れている。

【０００５】一方、オーム社発行「National Technical
Report 」1993年４月号、同年４月18日発行、P104〜P1
12には、０．３ｍｍピッチＱＦＰ実装技術について記載
されている。この文献には、「検査，出荷，梱包，運送
時の危険に対してリード曲げ精度を保証する方法とし
て，・・・保護リング付きＱＦＰが，・・・ＴＰＱ（Te
st Pad with ＱＦＰ) タイプのパッケージがそれぞれ提
案されている。・・・また，ＴＰＱの方は，モールド部
の上部と下部の寸法差をつけ，両者の段差部に検査用端
子が配列したパッケージであり，・・・」旨記載されて
いる。また、ＴＰＱについては、日経ＢＰ社発行「日経
マイクロデバイス」1992年９月号、同年９月１日発行、
Ｐ15にも紹介されている。

【０００６】他方、特開平 3-27561号公報には、ガルウ
ィング構造の半導体装置の実装構造が開示されている。
この半導体装置における外部リードは、長短のリードを
交互に配設した構造となっている。そして、各リードの
先端の接合部分は平面千鳥状となり、実装時リード間の
短絡を防止する構造となっている。

【０００７】また、工業調査会発行「電子材料」1992年
10月号、同年10月１日発行、P165〜P170には、半導体装
置を実装した実装基板における検査装置（インサーキッ
トテスタ）について記載されている。この文献には、
「インサーキットテスタには，ハンダブリッジや，抵
抗，コンデンサ，コイルなどの定数測定やダイオードの
逆付けなどを検査することにより，製品不良を見つける
アナログインサーキットテスタと，ディジタル基板のＩ
Ｃを検査するために電源を加え入出力の論理値を検査す
る，いわゆるバックドライブを用いてＩＣ単体の検査を
行うディジタルインサーキットテスタがある。」旨記載
され、実装基板に実装されたＩＣの並んだ３本のリード
（端子）にそれぞれプローブの先端を接触させている
（高精度プロービング）写真も掲載されている。

【０００８】

【発明が解決しようとする課題】実装基板に実装された
ＩＣ等半導体装置の特性検査においては、前記文献にも
記載されているように、リード先端にプローブ（探針）
を上部から直接接触させる必要がある。リードのピッチ
は、０．５ｍｍ，０．３ｍｍとより狭小化の傾向にあ
り、一列に並べたプローブでのリード接触は、プローブ
が隣接するリードに接触することもあり、半導体装置の
診断ができなくなることもある。すなわち、従来の半導
体装置では、前記文献にも示されているように、実装
時、隣合うリードが接合材である半田で電気的に接続
（半田ブリッジ）されないように、リードを交互に長・
短とし、かつガルウィング構造のリードの一段低くなっ
た先端部を千鳥状に配列して接合部とした構造となって
いる。この従来の半導体装置によれば、実装時半田ブリ
ッジが生じ難くなる。しかし、実装状態の半導体装置の
プロービングにおいては、プローブが接触する箇所（パ
ッド）は、ガルウィング構造のリードの先端の一段低く
なった接合部となるため、短リードに臨むプローブの横
上方には長リードが延在する状態となり、プローブの位
置ずれによって長リードにプローブが接触する可能性は
大きくなる。特に、リードピッチの狭小化に伴うプロー
ブピッチの狭小化によって、隣接するリードへのプロー
ブの接触事故は生じ易くなる。

【０００９】本発明の目的は、実装状態で特性検査か確
実に行える半導体装置およびその実装構造を提供するこ
とにある。本発明の前記ならびにそのほかの目的と新規
な特徴は、本明細書の記述および添付図面からあきらか
になるであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体装置は、
パッケージと、このパッケージの周面から突出するとと
もに先端が実装用の接合部となるガルウィング構造の複
数のリードとからなり、かつ前記リードの突出長さは交
互に長短となっている。また、実装基板に接続されるリ
ードの接合部は、短リードの場合はガルウィング構造の
リードの一段低くなった部分全体で形成され、長リード
の場合は先端部分で形成されて千鳥状配列となってい
る。また、前記短リードの接合部に対面する長リード部
分は縁が内側に引っ込んで細くなっている。本発明の半
導体装置を実装するための実装基板は、前記半導体装置
の接合部に対応した千鳥状配列のランド（導体層）を表
面に設けた構造となっている。実装状態では、前記半導
体装置のリードの先端の接合部が半田によってランドに
接続されている。実装状態の半導体装置における特性検
査用の検査パッドは、千鳥状に配列された長短のリード
の先端接合部となる。

【００１１】

【作用】上記した手段によれば、本発明の半導体装置
は、実装基板に実装された状態では、特性検査のための
検査パッドは千鳥状配列となっている。また、短リード
の検査パッドの側方の長リード部分は縁が内側に引っ込
んで細くなっている。このため、プローブが少しずれて
も、短リードの検査パッドと長リード部分との間隔が広
くなっているため、プローブが隣接する長リードに接触
し難くなり、検査不良が発生し難くなる。

【００１２】

【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図１は本発明の一実施例による半導体装置
の実装状態での特性検査状態を示す一部の斜視図、図２
は本発明の半導体装置の平面図、図３は同じく半導体装
置の側面図である。

【００１３】本発明の半導体装置１は、外観的には図１
乃至図３に示すように、矩形のレジンからなるパッケー
ジ２と、このパッケージ２の両側面（周面）から並んで
突出する複数のリード３とからなっている。前記リード
３はガルウィング構造となり、パッケージ２の側面から
水平方向に延在する付け根部４と、下方に折れ曲がる垂
下部５と、再び水平方向に延在する一段低くなった水平
延在部６とからなっている。本発明の半導体装置１で
は、一列に並ぶリード３の各水平延在部６は、その並び
方向に沿って交互に短水平延在部７、長水平延在部９と
変化する構造となり、各リード３は短リード１０，長リ
ード１１となっている。短リード１０においては短水平
延在部７の全体が実装時の接合部１２となり、長リード
１１においては長水平延在部９の先端側の略半分の部分
が実装時の接合部１２となる。したがって、半導体装置
１における実装のための接合部１２は千鳥状配列にな
る。

【００１４】前記長水平延在部９においては、前記短水
平延在部７、すなわち短リード１０における接合部１２
となる部分に対面する部分の縁は内側に引っ込んで細く
なっている。この狭幅部１３の縁から短水平延在部７の
縁に至る間隔は、短水平延在部７と長水平延在部９との
間隔よりも広くなっている。たとえば水平延在部６のピ
ッチａは、現在０．５ｍｍ〜０．３ｍｍと狭小化してい
るが、水平延在部６と水平延在部６との間隔を、たとえ
ば水平延在部６のピッチａの半分とした場合、前記狭幅
部１３の幅はａ／２の６０〜７５％前後とすればよい。
この狭幅部１３は、強度を勘案して選択すればよい。

【００１５】一方、前記半導体装置１を実装する実装基
板２０は、図１に示すように、表面に配線層（導体層）
２１が設けられているとともに、この配線層２１によっ
てランド２２が形成されている。前記ランド２２は、前
記半導体装置１の接合部１２に対応して設けられてい
る。前記接合部１２は一リード列では千鳥状に配設され
ていることから、ランド２２も千鳥状に配設されてい
る。したがって、本発明の半導体装置１を実装基板２０
に実装する際は、前記半導体装置１の各接合部１２を、
前記実装基板２０のランド２２に重なるように位置決め
した後、ランド２２の表面にあらかじめ設けた図示しな
い半田を溶融して接合部１２をランド２２に接合させ
る。

【００１６】実装状態の半導体装置１の特性検査を行う
場合は、図１に示すように、実装基板２０の上方からそ
れぞれプローブ２５を降下させ、プローブ２５の先端を
短リード１０および長リード１１の接合部１２上面に接
触させて行う。前記接合部１２は千鳥状に配列されてい
ることから、プローブ２５もこれに合わせて千鳥状に配
列されている。このように、プローブ２５が千鳥状に配
列されることから、リード３のピッチ、すなわち水平延
在部６のピッチが狭くなっても、プローブ２５のピッチ
は広くなる。また、長水平延在部９の接合部１２の両側
には、離れて配線層２１が配設されていることから、長
水平延在部９の接合部１２に接触するプローブ２５が、
プロービングの精度内で大きくずれても、プローブ２５
が配線層２１に接触するようなことがない。また、短リ
ード１０の接合部１２に対面する長リード１１部分、す
なわち短水平延在部７に沿って延在する長水平延在部９
の部分は、その両側の縁が内側に引っ込んで細くなって
いる。この結果、短リード１０の接合部１２と、その横
に延在する長リード１１部分との間隔が広くなり、短リ
ード１０の接合部１２に接触するプローブ２５が、プロ
ービングの精度内で大きくずれても、プローブ２５が隣
接する長リード１１に接触することがなく、確実に特性
検査が実施できることになる。

【００１７】

【発明の効果】

（１）本発明の半導体装置は、パッケージから並んで突
出するリードを交互に長・短と変化させて実装用の接合
部を千鳥状に配列していることから、実装時、隣接する
リードが半田で繋がる半田ブリッジ現象が発生しなくな
るという効果が得られる。

【００１８】（２）上記（１）により、本発明の半導体
装置は、リードの長さを交互に変化させて接合部を千鳥
状に配列するとともに、短リードの接合部に対面する長
リード部分は狭幅部として縁が内側に引っ込む形状とし
てあることから、半導体装置の実装状態における特性検
査において、接合部に接触させられるプローブが、プロ
ービング精度内で大きくずれても、隣接するリードに接
触し難くなり、確実なプロービングが達成できるという
効果が得られる。

【００１９】（３）上記（１）および（２）により、本
発明によれば、リードピッチの狭小化をさらに進めるこ
とができるという効果が得られる。

【００２０】（４）上記（１）〜（３）により、本発明
によれば、実装基板に実装された状態の狭ピッチの半導
体装置の診断が確実に行えるという相乗効果が得られ
る。

【００２１】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記実施例では、パッケージの両側からリードを突出さ
せる構造の半導体装置およびその実装構造に本発明を適
用したが、パッケージの四面からそれぞれリードを突出
させる半導体装置およびその実装構造にも同様に適用で
き同様な効果が得られる。

【００２２】図４は本発明の他の実施例による半導体装
置の実装状態での特性検査状態を示す一部の斜視図であ
る。この実施例では、短リード１０および長リード１１
の接合部１２は、その長さが同じであるが、付け根部４
の長さを変えて短リード１０および長リード１１として
いる。この場合、短リード１０に接触させるプローブ２
５が長リード１１の付け根部４に接触しなくなるよう
に、長リード１１の付け根部４において、狭幅部１３を
設け、短リード１０の接合部１２の縁から長リード１１
の付け根部４の縁までの間隔を広くしたものである。こ
の実施例の半導体装置およびその実装構造においても、
前記実施例同様にプロービングの際、プローブが隣接す
るリードに接触し難くなり、確実なプロービングが可能
となる。

【００２３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるガルウ
ィング構造のリードを有する半導体装置およびその実装
構造について説明したが、それに限定されるものではな
く、たとえば、リード構造がバットリード構造やフラッ
トリード構造の半導体装置およびその実装構造にも適用
できる。本発明は少なくとも実装基板に実装された半導
体装置のプロービング技術には適用できる。

【図面の簡単な説明】

【図１】本発明の一実施例による半導体装置の実装状態
での特性検査状態を示す一部の斜視図である。

【図２】本発明の一実施例による半導体装置の平面図で
ある。

【図３】本発明の一実施例による半導体装置の側面図で
ある。

【図４】本発明の他の実施例による半導体装置の実装状
態での特性検査状態を示す一部の斜視図である。

【符号の説明】

１…半導体装置、２…パッケージ、３…リード、４…付
け根部、５…垂下部、６…水平延在部、７…短水平延在
部、９…長水平延在部、１０…短リード、１１…長リー
ド、１２…接合部、１３…狭幅部、２０…実装基板、２
１…配線層、２２…ランド、２５…プローブ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 パッケージと、このパッケージの周面か
   ら突出するとともに先端が実装用の接合部となる複数の
   リードとからなり、かつ前記リードの突出長さは交互に
   長短となることを特徴とする半導体装置であって、前記
   短リードの接合部に対面する長リード部分は縁が内側に
   引っ込んで細くなっていることを特徴とする半導体装
   置。
2. 【請求項２】 パッケージの周面から突出する複数のリ
   ードの先端の接合部を実装基板に電気的に接合してなる
   半導体装置の実装構造であって、前記半導体装置におけ
   る複数のリードは突出長さが交互に長，短と変化してい
   るとともに、短リードの接合部に対面する長リード部分
   はその縁が内側に引っ込んで細くなっていることを特徴
   とする半導体装置の実装構造。
3. 【請求項３】 前記長・短リードの千鳥状配列の先端接
   合部がプローブ用電極となっていることを特徴とする請
   求項１記載の半導体装置の実装構造。