JPH0749729A - 電源切り換え回路およびｉｃカード - Google Patents
電源切り換え回路およびｉｃカードInfo
- Publication number
- JPH0749729A JPH0749729A JP5193694A JP19369493A JPH0749729A JP H0749729 A JPH0749729 A JP H0749729A JP 5193694 A JP5193694 A JP 5193694A JP 19369493 A JP19369493 A JP 19369493A JP H0749729 A JPH0749729 A JP H0749729A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- vdd
- external power
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】ＩＣカード等に使用する複数の電源入力端子を
有し各電源の切り換えを行う回路において、電池電圧よ
りも外部電源電圧が低い場合においても、外部電源が一
定電圧以上であればそれを検出し外部電源をバックアッ
プ用メモリＩＣへ供給し、さらに電池からの給電を阻止
することで電池電力の無駄な消耗を防ぐことができる電
源切り換え回路を提供する。 【構成】第１の電源入力端子と電源出力端子の間に接続
された電源供給用スイッチ素子Ａ、他の電源入力端子と
電源出力端子の間に接続された電源供給用スイッチ素子
Ｂ、他の電源入力端子と電源出力端子の間に接続され、
電源供給用スイッチ素子Ｂと直列接続された電源供給防
止用スイッチ素子Ｃによって構成される。ＡからＣのス
イッチ素子としてダイオードまたはトランジスタを用い
てもよい。また、上記電源切り換え回路の一部または全
体が同一半導体基板上に実現される。
有し各電源の切り換えを行う回路において、電池電圧よ
りも外部電源電圧が低い場合においても、外部電源が一
定電圧以上であればそれを検出し外部電源をバックアッ
プ用メモリＩＣへ供給し、さらに電池からの給電を阻止
することで電池電力の無駄な消耗を防ぐことができる電
源切り換え回路を提供する。 【構成】第１の電源入力端子と電源出力端子の間に接続
された電源供給用スイッチ素子Ａ、他の電源入力端子と
電源出力端子の間に接続された電源供給用スイッチ素子
Ｂ、他の電源入力端子と電源出力端子の間に接続され、
電源供給用スイッチ素子Ｂと直列接続された電源供給防
止用スイッチ素子Ｃによって構成される。ＡからＣのス
イッチ素子としてダイオードまたはトランジスタを用い
てもよい。また、上記電源切り換え回路の一部または全
体が同一半導体基板上に実現される。
Description
【０００１】
【産業上の利用分野】本発明は複数の電源入力端子を有
する回路でその切り換えを行う電源切り換え回路に関す
る。
する回路でその切り換えを行う電源切り換え回路に関す
る。
【０００２】
【従来の技術】従来の電源切り換え回路を図２で説明す
る。構成図を図２（ｂ）に、具体的な実施例を図２
（ａ）に示す。
る。構成図を図２（ｂ）に、具体的な実施例を図２
（ａ）に示す。
【０００３】従来の電源切り換え回路は、図２（ｂ）の
ようにダイオード２０４・２０５および抵抗２０６で構
成される。図２（ａ）の実施例は、ＳＲＡＭ等のデータ
バックアップ用の電源を必要とするメモリＩＣを搭載し
たＩＣカードの電源切り換え回路の例である。いま、図
２（ａ）の実施例において外部電源入力端子２０１に電
圧ＶDDが印加され、バックアップ用一次電池２０７の電
圧をＶBATとすると、ＶDD＞ＶBATの場合、ダイオード２
０４を介しメモリＩＣ２０８にはＶDDが供給されバック
アップ用一次電池２０７からの電流はダイオード２０５
によって阻止される。さらにダイオード２０５は、ＶDD
側からバックアップ用一次電池２０７を充電するのを防
止する。ＶDD＜ＶBATの場合には、ＶBATが抵抗２０６、
ダイオード２０５を介してメモリＩＣ２０８に供給さ
れ、外部電源入力端子２０１からの電流はダイオード２
０４によって阻止される。さらにダイオード２０４は、
バックアップ用一次電池２０７からＶDD側へ電流が流出
するのを防ぐ。このように、メモリＩＣ２０８にはＶD
D、ＶBATのうち高い側の電圧が供給され電源切り換え動
作が行われる。
ようにダイオード２０４・２０５および抵抗２０６で構
成される。図２（ａ）の実施例は、ＳＲＡＭ等のデータ
バックアップ用の電源を必要とするメモリＩＣを搭載し
たＩＣカードの電源切り換え回路の例である。いま、図
２（ａ）の実施例において外部電源入力端子２０１に電
圧ＶDDが印加され、バックアップ用一次電池２０７の電
圧をＶBATとすると、ＶDD＞ＶBATの場合、ダイオード２
０４を介しメモリＩＣ２０８にはＶDDが供給されバック
アップ用一次電池２０７からの電流はダイオード２０５
によって阻止される。さらにダイオード２０５は、ＶDD
側からバックアップ用一次電池２０７を充電するのを防
止する。ＶDD＜ＶBATの場合には、ＶBATが抵抗２０６、
ダイオード２０５を介してメモリＩＣ２０８に供給さ
れ、外部電源入力端子２０１からの電流はダイオード２
０４によって阻止される。さらにダイオード２０４は、
バックアップ用一次電池２０７からＶDD側へ電流が流出
するのを防ぐ。このように、メモリＩＣ２０８にはＶD
D、ＶBATのうち高い側の電圧が供給され電源切り換え動
作が行われる。
【０００４】
【発明が解決しようとする課題】しかし前述の従来技術
では、例えば図２（ａ）のようなＩＣカードの電源切り
換え回路においては、外部電源入力端子２０１に印加さ
れる電圧ＶDDがメモリＩＣ２０８の動作電圧として充分
なレベルであっても、バックアップ用一次電池２０７の
電圧ＶBATよりも低いときにはメモリＩＣ２０８にはＶB
ATが供給される。低電圧動作が可能なメモリＩＣを使用
する場合、例えば外部電源として３Ｖを使用しバックア
ップ用一次電池としてリチウム電池を使用する場合、外
部電源がバックアップ用一次電池電圧よりも低いという
状況が考えられるが、前述のように従来技術ではＶDD＜
ＶBATならば外部から電源が供給されているにも関わら
ずバックアップ用一次電池２０７からメモリＩＣ２０８
に給電されるため、電池電力の無駄な消耗を招くという
問題が生ずる。そこで本発明はこのような問題を解決す
るもので、その目的とするところは、前述の例のように
バックアップ用電池電圧よりも外部電源電圧が低い場合
においても、一定電圧以上の外部電源電圧が入力された
場合にはそれを検出し外部電源をバックアップ用メモリ
ＩＣへ供給し、さらに電池からの給電を阻止することで
電池電力の無駄な消耗を防ぐことができる電源切り換え
回路を提供するところにある。
では、例えば図２（ａ）のようなＩＣカードの電源切り
換え回路においては、外部電源入力端子２０１に印加さ
れる電圧ＶDDがメモリＩＣ２０８の動作電圧として充分
なレベルであっても、バックアップ用一次電池２０７の
電圧ＶBATよりも低いときにはメモリＩＣ２０８にはＶB
ATが供給される。低電圧動作が可能なメモリＩＣを使用
する場合、例えば外部電源として３Ｖを使用しバックア
ップ用一次電池としてリチウム電池を使用する場合、外
部電源がバックアップ用一次電池電圧よりも低いという
状況が考えられるが、前述のように従来技術ではＶDD＜
ＶBATならば外部から電源が供給されているにも関わら
ずバックアップ用一次電池２０７からメモリＩＣ２０８
に給電されるため、電池電力の無駄な消耗を招くという
問題が生ずる。そこで本発明はこのような問題を解決す
るもので、その目的とするところは、前述の例のように
バックアップ用電池電圧よりも外部電源電圧が低い場合
においても、一定電圧以上の外部電源電圧が入力された
場合にはそれを検出し外部電源をバックアップ用メモリ
ＩＣへ供給し、さらに電池からの給電を阻止することで
電池電力の無駄な消耗を防ぐことができる電源切り換え
回路を提供するところにある。
【０００５】
【課題を解決するための手段】本発明の電源切り換え回
路は、複数の電源入力端子を有し各電源の切り換えを行
う回路において、 ａ）第１の電源入力端子と電源出力端子の間に接続され
た電源供給用スイッチ素子、 ｂ）他の電源入力端子と電源出力端子の間に接続された
電源供給用スイッチ素子、 ｃ）他の電源入力端子と電源出力端子の間に接続され、
上記ｂ）の電源供給用スイッチ素子に直列に接続された
電源供給防止用スイッチ素子によって構成されることを
特徴とする。
路は、複数の電源入力端子を有し各電源の切り換えを行
う回路において、 ａ）第１の電源入力端子と電源出力端子の間に接続され
た電源供給用スイッチ素子、 ｂ）他の電源入力端子と電源出力端子の間に接続された
電源供給用スイッチ素子、 ｃ）他の電源入力端子と電源出力端子の間に接続され、
上記ｂ）の電源供給用スイッチ素子に直列に接続された
電源供給防止用スイッチ素子によって構成されることを
特徴とする。
【０００６】なお、上記ａ）〜ｃ）のスイッチ素子とし
てダイオードまたはトランジスタを用いてもよい。
てダイオードまたはトランジスタを用いてもよい。
【０００７】また、上記電源切り換え回路の一部または
全体が同一半導体基板上に実現されることを特徴とす
る。
全体が同一半導体基板上に実現されることを特徴とす
る。
【０００８】さらに、上記の電源切り換え回路がＩＣカ
ードに使用されることを特徴とする。
ードに使用されることを特徴とする。
【０００９】
【実施例】本発明の実施例を図１に従って説明する。図
１（ａ）はこの発明によるバックアップ用メモリＩＣの
電源切り換え回路の一実施例を示す回路図である。この
図中、Ｐ形ＭＯＳトランジスタ１０７は、トランジスタ
制御回路１０９によってオン／オフ制御される。トラン
ジスタ制御信号入力端子１０４に入力される信号の電源
系は、確実なオン／オフ制御を行うために、トランジス
タの基板電位である一次電池接続端子１０３の電源系Ｖ
BATにする必要がある。
１（ａ）はこの発明によるバックアップ用メモリＩＣの
電源切り換え回路の一実施例を示す回路図である。この
図中、Ｐ形ＭＯＳトランジスタ１０７は、トランジスタ
制御回路１０９によってオン／オフ制御される。トラン
ジスタ制御信号入力端子１０４に入力される信号の電源
系は、確実なオン／オフ制御を行うために、トランジス
タの基板電位である一次電池接続端子１０３の電源系Ｖ
BATにする必要がある。
【００１０】いま図１（ａ）で、トランジスタ制御回路
１０９は外部電源電圧ＶDDの検出回路であり、外部電源
電圧ＶDDがメモリーＩＣ１１１の動作可能下限電圧ＶL
以上の電圧レベルではＰ形ＭＯＳトランジスタ１０７を
オフさせ、ＶL以下の電圧レベルではＰ形ＭＯＳトラン
ジスタ１０７をオンさせる。
１０９は外部電源電圧ＶDDの検出回路であり、外部電源
電圧ＶDDがメモリーＩＣ１１１の動作可能下限電圧ＶL
以上の電圧レベルではＰ形ＭＯＳトランジスタ１０７を
オフさせ、ＶL以下の電圧レベルではＰ形ＭＯＳトラン
ジスタ１０７をオンさせる。
【００１１】ここでＭＯＳトランジスタの構造上生ずる
寄生ダイオードについて図３を用いて説明する。図３
（ａ）はＰ形ＭＯＳトランジスタの回路シンボルで、図
３（ｂ）はＰ形ＭＯＳトランジスタの構造を示す断面図
である。Ｐ形ＭＯＳトランジスタの場合、Ｎ基板上に構
成されるため、構造上、ソース３０１、ドレイン３０３
間に寄生ダイオード３０４が生ずる。また、図３（ｃ）
はＮ形ＭＯＳトランジスタの回路シンボルで、図３
（ｄ）はＮ形ＭＯＳトランジスタの構造を示す断面図で
ある。Ｎ形ＭＯＳトランジスタの場合、Ｐ基板上に構成
されるため、構造上、ソース３１１、ドレイン３１３間
に寄生ダイオード３１４が生ずる。但し、寄生ダイオー
ド３０４、３１４は、トランジスタがオフ状態のときの
み整流作用を持ちトランジスタがオン状態では、ソー
ス、ドレイン間が導通状態となるため消滅する。従っ
て、ＭＯＳトランジスタを常時オフ状態で使用すれば、
トランジスタをダイオードとして代用できる。
寄生ダイオードについて図３を用いて説明する。図３
（ａ）はＰ形ＭＯＳトランジスタの回路シンボルで、図
３（ｂ）はＰ形ＭＯＳトランジスタの構造を示す断面図
である。Ｐ形ＭＯＳトランジスタの場合、Ｎ基板上に構
成されるため、構造上、ソース３０１、ドレイン３０３
間に寄生ダイオード３０４が生ずる。また、図３（ｃ）
はＮ形ＭＯＳトランジスタの回路シンボルで、図３
（ｄ）はＮ形ＭＯＳトランジスタの構造を示す断面図で
ある。Ｎ形ＭＯＳトランジスタの場合、Ｐ基板上に構成
されるため、構造上、ソース３１１、ドレイン３１３間
に寄生ダイオード３１４が生ずる。但し、寄生ダイオー
ド３０４、３１４は、トランジスタがオフ状態のときの
み整流作用を持ちトランジスタがオン状態では、ソー
ス、ドレイン間が導通状態となるため消滅する。従っ
て、ＭＯＳトランジスタを常時オフ状態で使用すれば、
トランジスタをダイオードとして代用できる。
【００１２】図１（ａ）でいまＶDD＞ＶLの場合、Ｐ形
ＭＯＳトランジスタ１０７はオフし、寄生ダイオードに
より電源切り換えブロック１００は図１（ｂ）の１２０
と同等となる。この場合、一次電池１１０の電圧ＶBAT
に関わらず電源供給端子１０２にはＶDD−ＶFが出力さ
れる。ＶFはダイオードによる電圧降下分である。従っ
て、ＶDD＜ＶBATであっても、ＶDD＞ＶLであれば外部電
源側がメモリーＩＣ１１１に供給され、電池電力の無駄
な消耗を防ぐことが可能となる（図５）。つぎに、ＶDD
＜ＶLの場合、Ｐ形ＭＯＳトランジスタ１０７がオン
し、電源切り換えブロック１００は、図１（ｃ）の１３
０と同等となる。この状態では、ＶDD＜ＶBATの場合、
電源供給端子１０２の電圧ＶOUTはＶBAT−ＶFとなる
（図５）。ＶDD＜ＶLの場合には、従来の電源切り換え
回路と同等の動作をする。
ＭＯＳトランジスタ１０７はオフし、寄生ダイオードに
より電源切り換えブロック１００は図１（ｂ）の１２０
と同等となる。この場合、一次電池１１０の電圧ＶBAT
に関わらず電源供給端子１０２にはＶDD−ＶFが出力さ
れる。ＶFはダイオードによる電圧降下分である。従っ
て、ＶDD＜ＶBATであっても、ＶDD＞ＶLであれば外部電
源側がメモリーＩＣ１１１に供給され、電池電力の無駄
な消耗を防ぐことが可能となる（図５）。つぎに、ＶDD
＜ＶLの場合、Ｐ形ＭＯＳトランジスタ１０７がオン
し、電源切り換えブロック１００は、図１（ｃ）の１３
０と同等となる。この状態では、ＶDD＜ＶBATの場合、
電源供給端子１０２の電圧ＶOUTはＶBAT−ＶFとなる
（図５）。ＶDD＜ＶLの場合には、従来の電源切り換え
回路と同等の動作をする。
【００１３】図１の実施例は、Ｐ形ＭＯＳトランジスタ
を用いた例であるが、これをＮ形ＭＯＳトランジスタで
実現したものが本発明の第２の実施例の図４である。図
中Ｎ形ＭＯＳトランジスタ４０７は、トランジスタ制御
回路４０９によってオン／オフ制御される。トランジス
タ制御信号入力端子４０４に入力される信号の電源系
は、確実なオン／オフ制御を行うためにトランジスタの
基板電位である電源供給端子４０２の電源系にする必要
がある。
を用いた例であるが、これをＮ形ＭＯＳトランジスタで
実現したものが本発明の第２の実施例の図４である。図
中Ｎ形ＭＯＳトランジスタ４０７は、トランジスタ制御
回路４０９によってオン／オフ制御される。トランジス
タ制御信号入力端子４０４に入力される信号の電源系
は、確実なオン／オフ制御を行うためにトランジスタの
基板電位である電源供給端子４０２の電源系にする必要
がある。
【００１４】いま図４（ａ）で、トランジスタ制御回路
４０９は外部電源電圧ＶDDの検出回路であり、外部電源
電圧ＶDDがメモリーＩＣ４１１の動作可能下限電圧ＶL
以上の電圧レベルではＮ形ＭＯＳトランジスタ４０７を
オフさせ、ＶL以下の電圧レベルではＮ形ＭＯＳトラン
ジスタ４０７をオンさせる。図４（ａ）でいまＶDD＞Ｖ
Lの場合、Ｎ形ＭＯＳトランジスタ４０７はオフし、寄
生ダイオードにより電源切り換えブロック４００は図４
（ｂ）の４２０と同等となる。この場合、一次電池４１
０の電圧ＶBATに関わらず電源供給端子４０２にはＶDD
−ＶFが出力される。ＶFはダイオードによる電圧降下分
である。従って、ＶDD＜ＶBATであっても、ＶDD＞ＶLで
あれば外部電源側がメモリーＩＣ４１１に供給され、電
池電力の無駄な消耗を防ぐことが可能となる（図５）。
つぎに、ＶDD＜ＶLの場合、Ｎ形ＭＯＳトランジスタ４
０７がオンし、電源切り換えブロック４００は、図４
（ｃ）の４３０と同等となる。この状態では、ＶDD＜Ｖ
BATの場合、電源供給端子４０２の電圧ＶOUTはＶBAT−
ＶFとなる（図５）。ＶDD＜ＶLの場合には、従来の電源
切り換え回路と同等の動作をする。
４０９は外部電源電圧ＶDDの検出回路であり、外部電源
電圧ＶDDがメモリーＩＣ４１１の動作可能下限電圧ＶL
以上の電圧レベルではＮ形ＭＯＳトランジスタ４０７を
オフさせ、ＶL以下の電圧レベルではＮ形ＭＯＳトラン
ジスタ４０７をオンさせる。図４（ａ）でいまＶDD＞Ｖ
Lの場合、Ｎ形ＭＯＳトランジスタ４０７はオフし、寄
生ダイオードにより電源切り換えブロック４００は図４
（ｂ）の４２０と同等となる。この場合、一次電池４１
０の電圧ＶBATに関わらず電源供給端子４０２にはＶDD
−ＶFが出力される。ＶFはダイオードによる電圧降下分
である。従って、ＶDD＜ＶBATであっても、ＶDD＞ＶLで
あれば外部電源側がメモリーＩＣ４１１に供給され、電
池電力の無駄な消耗を防ぐことが可能となる（図５）。
つぎに、ＶDD＜ＶLの場合、Ｎ形ＭＯＳトランジスタ４
０７がオンし、電源切り換えブロック４００は、図４
（ｃ）の４３０と同等となる。この状態では、ＶDD＜Ｖ
BATの場合、電源供給端子４０２の電圧ＶOUTはＶBAT−
ＶFとなる（図５）。ＶDD＜ＶLの場合には、従来の電源
切り換え回路と同等の動作をする。
【００１５】本発明の第３の実施例を図６、７に従って
説明する。図６（ａ）で、Ｐ形ＭＯＳトランジスタ６０
７−６０９はトランジスタ制御回路６１１によってオン
／オフ制御される。トランジスタ制御信号入力端子６０
４−６０６に入力される信号の電源系は、確実なオン／
オフ制御を行うためにトランジスタの基板電位となる電
源系にする必要がある。６０４、６０５は電源供給端子
６０２の電源系ＶOUT、６０６は一次電池接続端子６０
３の電源系ＶBATとなる。図６（ｂ）は図６（ａ）のト
ランジスタ制御回路６１１の回路例である。外部電源電
圧検出回路６２８は、外部電源入力端子６０１に印加さ
れるＶDDの電圧を監視し、ＶDDがメモリーＩＣ６１３の
動作可能下限電圧ＶL以上では出力レベルが”Ｈ”、ＶL
以下では出力レベルが”Ｌ”となる。なお図６（ｂ）
で、外部電源電圧検出回路６２８、インバータ６２７の
電源系は、図６（ａ）のＰ形ＭＯＳトランジスタ６０
７、６０８の基板電位であるＶOUT系である。また、電
圧変換回路６２９は、入力されるＶOUT系の信号レベル
をＶBAT系に変換する。トランジスタ制御回路６１１の
出力レベルは、ＶDDがＶL以上のとき６１４は”Ｌ”、
６１５、６１６は”Ｈ”となり、ＶDDがＶL以下のとき
６１４は”Ｈ”、６１５、６１６は”Ｌ”となる。い
ま、図６（ａ）でＶDD＞ＶLのとき、Ｐ形ＭＯＳトラン
ジスタ６０７はオン、６０８、６０９はオフの状態とな
り、電源切り換えブロック６００は図７（ａ）の６４０
と同等となる。このため、電源供給端子６０２にはＶDD
が出力され、Ｐ形ＭＯＳトランジスタ６０８、６０９の
寄生ダイオード６４８、６４９により一次電池６１２へ
のＶDDによる充電、さらに一次電池６１２からの電源供
給端子６０２への給電が阻止される。次にＶDD＜ＶLの
とき、Ｐ形ＭＯＳトランジスタ６０７はオフ、６０８、
６０９はオンの状態となり、電源切り換えブロック６０
０は図７（ｂ）の６６０と同等となる。このため、電源
供給端子６０２にはＶBATが出力される（図１０）。図
６、７の実施例の利点は、図４の実施例のようにダイオ
ードでの電圧降下分ＶFなしにＶDDまたはＶBATを電源供
給端子側に給電できるところにある。
説明する。図６（ａ）で、Ｐ形ＭＯＳトランジスタ６０
７−６０９はトランジスタ制御回路６１１によってオン
／オフ制御される。トランジスタ制御信号入力端子６０
４−６０６に入力される信号の電源系は、確実なオン／
オフ制御を行うためにトランジスタの基板電位となる電
源系にする必要がある。６０４、６０５は電源供給端子
６０２の電源系ＶOUT、６０６は一次電池接続端子６０
３の電源系ＶBATとなる。図６（ｂ）は図６（ａ）のト
ランジスタ制御回路６１１の回路例である。外部電源電
圧検出回路６２８は、外部電源入力端子６０１に印加さ
れるＶDDの電圧を監視し、ＶDDがメモリーＩＣ６１３の
動作可能下限電圧ＶL以上では出力レベルが”Ｈ”、ＶL
以下では出力レベルが”Ｌ”となる。なお図６（ｂ）
で、外部電源電圧検出回路６２８、インバータ６２７の
電源系は、図６（ａ）のＰ形ＭＯＳトランジスタ６０
７、６０８の基板電位であるＶOUT系である。また、電
圧変換回路６２９は、入力されるＶOUT系の信号レベル
をＶBAT系に変換する。トランジスタ制御回路６１１の
出力レベルは、ＶDDがＶL以上のとき６１４は”Ｌ”、
６１５、６１６は”Ｈ”となり、ＶDDがＶL以下のとき
６１４は”Ｈ”、６１５、６１６は”Ｌ”となる。い
ま、図６（ａ）でＶDD＞ＶLのとき、Ｐ形ＭＯＳトラン
ジスタ６０７はオン、６０８、６０９はオフの状態とな
り、電源切り換えブロック６００は図７（ａ）の６４０
と同等となる。このため、電源供給端子６０２にはＶDD
が出力され、Ｐ形ＭＯＳトランジスタ６０８、６０９の
寄生ダイオード６４８、６４９により一次電池６１２へ
のＶDDによる充電、さらに一次電池６１２からの電源供
給端子６０２への給電が阻止される。次にＶDD＜ＶLの
とき、Ｐ形ＭＯＳトランジスタ６０７はオフ、６０８、
６０９はオンの状態となり、電源切り換えブロック６０
０は図７（ｂ）の６６０と同等となる。このため、電源
供給端子６０２にはＶBATが出力される（図１０）。図
６、７の実施例の利点は、図４の実施例のようにダイオ
ードでの電圧降下分ＶFなしにＶDDまたはＶBATを電源供
給端子側に給電できるところにある。
【００１６】図６、７の実施例は、Ｐ形ＭＯＳトランジ
スタを用いた例であるが、これをＮ形ＭＯＳトランジス
タで実現したものが本発明の第４の実施例図８、９であ
る。図８（ａ）で、Ｎ形ＭＯＳトランジスタ７０７−７
０９はトランジスタ制御回路７１１によってオン／オフ
制御される。トランジスタ制御信号入力端子７０４−７
０６に入力される信号の電源系は、確実なオン／オフ制
御を行うためにトランジスタの基板電位となる電源系に
する必要がある。７０４は外部電源入力端子７０１の電
源系ＶDD、７０５は電源供給端子７０２の電源系ＶOU
T、７０６は一次電池接続端子７０３の電源系ＶBATとな
る。図８（ｂ）は図８（ａ）のトランジスタ制御回路７
１１の回路例である。外部電源電圧検出回路７３０は、
外部電源入力端子７０１に印加されるＶDDの電圧を監視
し、ＶDDがメモリーＩＣ７１３の動作可能下限電圧ＶL
以上では出力レベルが”Ｈ”、ＶL以下では出力レベル
が”Ｌ”となる。なお図８（ｂ）で、外部電源電圧検出
回路７３０、インバータ７２８の電源系は、図８（ａ）
のＮ形ＭＯＳトランジスタ７０８の基板電位であるＶOU
T系である。また、電圧変換回路７２７は、入力される
ＶOUT系の信号レベルをＶDD系に変換する。さらに電圧
変換回路７２９は、入力されるＶOUT系の信号レベルを
ＶBAT系に変換する。トランジスタ制御回路７１１の出
力レベルは、ＶDDがＶL以上のとき７１４は”Ｈ”、７
１５、７１６は”Ｌ”となり、ＶDDがＶL以下のとき７
１４は”Ｌ”、７１５、７１６は”Ｈ”となる。いま、
図８（ａ）でＶDD＞ＶLのとき、Ｎ形ＭＯＳトランジス
タ７０７はオン、７０８、７０９はオフの状態となり、
電源切り換えブロック７００は図９（ａ）の７４０と同
等となる。このため、電源供給端子７０２にはＶDDが出
力され、Ｎ形ＭＯＳトランジスタ７０８、７０９の寄生
ダイオード７４８、７４９により一次電池７１２へのＶ
DDによる充電、さらに一次電池７１２からの電源供給端
子７０２への給電が阻止される。次にＶDD＜ＶLのと
き、Ｎ形ＭＯＳトランジスタ７０７はオフ、７０８、７
０９はオンの状態となり、電源切り換えブロック７００
は図９（ｂ）の７６０と同等となる。このため、電源供
給端子７０２にはＶBATが出力される（図１１）。図
８、９の実施例の利点は、図６、７の実施例と同様、図
５の実施例のようにダイオードでの電圧降下分ＶFなし
にＶDDまたはＶBATを負荷側に供給できるところにあ
る。
スタを用いた例であるが、これをＮ形ＭＯＳトランジス
タで実現したものが本発明の第４の実施例図８、９であ
る。図８（ａ）で、Ｎ形ＭＯＳトランジスタ７０７−７
０９はトランジスタ制御回路７１１によってオン／オフ
制御される。トランジスタ制御信号入力端子７０４−７
０６に入力される信号の電源系は、確実なオン／オフ制
御を行うためにトランジスタの基板電位となる電源系に
する必要がある。７０４は外部電源入力端子７０１の電
源系ＶDD、７０５は電源供給端子７０２の電源系ＶOU
T、７０６は一次電池接続端子７０３の電源系ＶBATとな
る。図８（ｂ）は図８（ａ）のトランジスタ制御回路７
１１の回路例である。外部電源電圧検出回路７３０は、
外部電源入力端子７０１に印加されるＶDDの電圧を監視
し、ＶDDがメモリーＩＣ７１３の動作可能下限電圧ＶL
以上では出力レベルが”Ｈ”、ＶL以下では出力レベル
が”Ｌ”となる。なお図８（ｂ）で、外部電源電圧検出
回路７３０、インバータ７２８の電源系は、図８（ａ）
のＮ形ＭＯＳトランジスタ７０８の基板電位であるＶOU
T系である。また、電圧変換回路７２７は、入力される
ＶOUT系の信号レベルをＶDD系に変換する。さらに電圧
変換回路７２９は、入力されるＶOUT系の信号レベルを
ＶBAT系に変換する。トランジスタ制御回路７１１の出
力レベルは、ＶDDがＶL以上のとき７１４は”Ｈ”、７
１５、７１６は”Ｌ”となり、ＶDDがＶL以下のとき７
１４は”Ｌ”、７１５、７１６は”Ｈ”となる。いま、
図８（ａ）でＶDD＞ＶLのとき、Ｎ形ＭＯＳトランジス
タ７０７はオン、７０８、７０９はオフの状態となり、
電源切り換えブロック７００は図９（ａ）の７４０と同
等となる。このため、電源供給端子７０２にはＶDDが出
力され、Ｎ形ＭＯＳトランジスタ７０８、７０９の寄生
ダイオード７４８、７４９により一次電池７１２へのＶ
DDによる充電、さらに一次電池７１２からの電源供給端
子７０２への給電が阻止される。次にＶDD＜ＶLのと
き、Ｎ形ＭＯＳトランジスタ７０７はオフ、７０８、７
０９はオンの状態となり、電源切り換えブロック７００
は図９（ｂ）の７６０と同等となる。このため、電源供
給端子７０２にはＶBATが出力される（図１１）。図
８、９の実施例の利点は、図６、７の実施例と同様、図
５の実施例のようにダイオードでの電圧降下分ＶFなし
にＶDDまたはＶBATを負荷側に供給できるところにあ
る。
【００１７】本発明の第５の実施例を図１２、１３、１
４に示す。図１２は外部電源入力端子９０１に接続され
る外部電源、一次電池９１７、二次電池９１８の３電源
系の切り換えを行う場合の回路例である。この回路の機
能は、外部電源電圧ＶDDがメモリーＩＣの動作可能下
限電圧ＶL以上であればＶDDを電源供給端子９０２に接
続、ＶDDがＶL以下で、一次電池９１４の電圧ＶBAT1
がＶL以上であれば一次電池９１７を電源供給端子９０
２に接続、ＶDD＜ＶLかつＶBAT1＜ＶLであれば二次電
池９１８を電源供給端子９０２に接続する（図１５、図
１６）。図１２で、Ｐ形ＭＯＳトランジスタ９１０−９
１２、９１４、９１５はトランジスタ制御回路９２０に
よってオン／オフ制御される。トランジスタ制御信号入
力端子９０５−９０９に入力される信号の電源系は、確
実なオン／オフ制御を行うためにトランジスタの基板電
位となる電源系にする必要がある。９０５、９０６、９
０８は電源供給端子９０２の電源系ＶOUT、９０７は一
次電池接続端子９０３の電源系ＶBAT1、９０９は二次電
池接続端子９０４の電源系ＶBAT2となる。図１３は、図
１２のトランジスタ制御回路９２０の回路例である。外
部電源電圧検出回路９３０は、外部電源入力端子９０１
に印加されるＶDDの電圧を監視し、ＶDDがメモリーＩＣ
９１９の動作可能下限電圧ＶL以上では出力レベルが”
Ｈ”、ＶL以下では出力レベルが”Ｌ”となる。また、
一次電池外部電源電圧検出回路９３０は、外部電源入力
端子９０１に印加されるＶDDの電圧を監視し、ＶDDがメ
モリーＩＣ９１９の動作可能下限電圧ＶL以上では出力
レベルが”Ｈ”、ＶL以下では出力レベルが”Ｌ”とな
る。図１３で、外部電源電圧検出回路９３０、一次電池
電圧検出回路９３１、インバータ９３２、２入力ＮＯＲ
ゲート９３４、２入力ＯＲゲート９３３、９３６の電源
系は、図１２のＰ形ＭＯＳトランジスタ９１０、９１
１、９１４の基板電位であるＶOUT系である。また、電
圧変換回路９３５、９３６は、入力されるＶOUT系の信
号レベルを９３５はＶBAT1系に、９３６はＶBAT2系に変
換する。
４に示す。図１２は外部電源入力端子９０１に接続され
る外部電源、一次電池９１７、二次電池９１８の３電源
系の切り換えを行う場合の回路例である。この回路の機
能は、外部電源電圧ＶDDがメモリーＩＣの動作可能下
限電圧ＶL以上であればＶDDを電源供給端子９０２に接
続、ＶDDがＶL以下で、一次電池９１４の電圧ＶBAT1
がＶL以上であれば一次電池９１７を電源供給端子９０
２に接続、ＶDD＜ＶLかつＶBAT1＜ＶLであれば二次電
池９１８を電源供給端子９０２に接続する（図１５、図
１６）。図１２で、Ｐ形ＭＯＳトランジスタ９１０−９
１２、９１４、９１５はトランジスタ制御回路９２０に
よってオン／オフ制御される。トランジスタ制御信号入
力端子９０５−９０９に入力される信号の電源系は、確
実なオン／オフ制御を行うためにトランジスタの基板電
位となる電源系にする必要がある。９０５、９０６、９
０８は電源供給端子９０２の電源系ＶOUT、９０７は一
次電池接続端子９０３の電源系ＶBAT1、９０９は二次電
池接続端子９０４の電源系ＶBAT2となる。図１３は、図
１２のトランジスタ制御回路９２０の回路例である。外
部電源電圧検出回路９３０は、外部電源入力端子９０１
に印加されるＶDDの電圧を監視し、ＶDDがメモリーＩＣ
９１９の動作可能下限電圧ＶL以上では出力レベルが”
Ｈ”、ＶL以下では出力レベルが”Ｌ”となる。また、
一次電池外部電源電圧検出回路９３０は、外部電源入力
端子９０１に印加されるＶDDの電圧を監視し、ＶDDがメ
モリーＩＣ９１９の動作可能下限電圧ＶL以上では出力
レベルが”Ｈ”、ＶL以下では出力レベルが”Ｌ”とな
る。図１３で、外部電源電圧検出回路９３０、一次電池
電圧検出回路９３１、インバータ９３２、２入力ＮＯＲ
ゲート９３４、２入力ＯＲゲート９３３、９３６の電源
系は、図１２のＰ形ＭＯＳトランジスタ９１０、９１
１、９１４の基板電位であるＶOUT系である。また、電
圧変換回路９３５、９３６は、入力されるＶOUT系の信
号レベルを９３５はＶBAT1系に、９３６はＶBAT2系に変
換する。
【００１８】いま、図１２でＶDD＞ＶLのとき、Ｐ形Ｍ
ＯＳトランジスタ９１０はオン、９１１、９１２、９１
４、９１５はオフの状態となり、電源切り換えブロック
９００は図１４（ａ）の９４０と同等となる。このた
め、電源供給端子９０２にはＶDDが出力され、Ｐ形ＭＯ
Ｓトランジスタ９１１、９１２、９１４、９１５の寄生
ダイオード９４１−９４４により一次電池の充電、一次
電池および二次電池からの電源供給端子への給電は阻止
される。次に、ＶDD＜ＶLでＶBAT1＞ＶLの場合、Ｐ形Ｍ
ＯＳトランジスタ９１０、９１４、９１５はオフ、９１
１、９１２はオンの状態となり、電源切り換えブロック
９００は図１４（ｂ）の９６０と同等となる。このた
め、電源供給端子９０２にはＶBAT1が出力され、Ｐ形Ｍ
ＯＳトランジスタ９１０、９１４、９１５の寄生ダイオ
ード９６１、９４３、９４４により一次電池の充電、Ｖ
DD、二次電池からの電源供給端子への給電が阻止され
る。さらに、ＶDD＜ＶLでＶBAT1＜ＶLの場合、Ｐ形ＭＯ
Ｓトランジスタ９１０、９１１、９１２はオフ、９１
４、９１５はオンの状態となり、電源切り換えブロック
９００は図１４（ｃ）の９８０と同等となる。このた
め、電源供給端子９０２にはＶBAT2が出力され、Ｐ形Ｍ
ＯＳトランジスタ９１０、９１１、９１２の寄生ダイオ
ード９６１、９４１、９４２により一次電池の充電、Ｖ
DD、一次電池からの電源供給端子への給電が阻止され
る。この実施例ではＰ形ＭＯＳトランジスタを用いてい
るが、これをＮ形ＭＯＳトランジスタで実現することも
可能である。
ＯＳトランジスタ９１０はオン、９１１、９１２、９１
４、９１５はオフの状態となり、電源切り換えブロック
９００は図１４（ａ）の９４０と同等となる。このた
め、電源供給端子９０２にはＶDDが出力され、Ｐ形ＭＯ
Ｓトランジスタ９１１、９１２、９１４、９１５の寄生
ダイオード９４１−９４４により一次電池の充電、一次
電池および二次電池からの電源供給端子への給電は阻止
される。次に、ＶDD＜ＶLでＶBAT1＞ＶLの場合、Ｐ形Ｍ
ＯＳトランジスタ９１０、９１４、９１５はオフ、９１
１、９１２はオンの状態となり、電源切り換えブロック
９００は図１４（ｂ）の９６０と同等となる。このた
め、電源供給端子９０２にはＶBAT1が出力され、Ｐ形Ｍ
ＯＳトランジスタ９１０、９１４、９１５の寄生ダイオ
ード９６１、９４３、９４４により一次電池の充電、Ｖ
DD、二次電池からの電源供給端子への給電が阻止され
る。さらに、ＶDD＜ＶLでＶBAT1＜ＶLの場合、Ｐ形ＭＯ
Ｓトランジスタ９１０、９１１、９１２はオフ、９１
４、９１５はオンの状態となり、電源切り換えブロック
９００は図１４（ｃ）の９８０と同等となる。このた
め、電源供給端子９０２にはＶBAT2が出力され、Ｐ形Ｍ
ＯＳトランジスタ９１０、９１１、９１２の寄生ダイオ
ード９６１、９４１、９４２により一次電池の充電、Ｖ
DD、一次電池からの電源供給端子への給電が阻止され
る。この実施例ではＰ形ＭＯＳトランジスタを用いてい
るが、これをＮ形ＭＯＳトランジスタで実現することも
可能である。
【００１９】今回の実施例では、電源切り換え回路のス
イッチ素子として、Ｐ形ＭＯＳトランジスタおよびＮ形
ＭＯＳトランジスタを使用しているが、これをバイポー
ラトランジスタで実現することも可能である。
イッチ素子として、Ｐ形ＭＯＳトランジスタおよびＮ形
ＭＯＳトランジスタを使用しているが、これをバイポー
ラトランジスタで実現することも可能である。
【００２０】
【発明の効果】以上のべたように本発明によれば、低電
圧動作のバックアップ用メモリーＩＣの電源切り換え回
路のように、外部から入力される電源電圧よりもバック
アップ用電池電圧の方が高い状態が生じた場合において
も、外部から入力される電源がメモリーＩＣの動作可能
な電圧であれば、外部から入力される電源をメモリーＩ
Ｃに供給する電源切り換え回路を実現できる。さらに、
バックアップ用電池からメモリＩＣへの給電を阻止して
電池電力の無駄な消耗を防ぐ電源切り換え回路を実現す
ることができる。
圧動作のバックアップ用メモリーＩＣの電源切り換え回
路のように、外部から入力される電源電圧よりもバック
アップ用電池電圧の方が高い状態が生じた場合において
も、外部から入力される電源がメモリーＩＣの動作可能
な電圧であれば、外部から入力される電源をメモリーＩ
Ｃに供給する電源切り換え回路を実現できる。さらに、
バックアップ用電池からメモリＩＣへの給電を阻止して
電池電力の無駄な消耗を防ぐ電源切り換え回路を実現す
ることができる。
【図１】 本発明の電源切り換え回路図。
【図２】 従来の電源切り換え回路図。
【図３】 ＭＯＳトランジスタの寄生ダイオード説明
図。
図。
【図４】 本発明の第２の実施例を示す回路図。
【図５】 図４の回路の動作波形図。
【図６】 本発明の第３の実施例を示す回路図。
【図７】 本発明の第３の実施例を示す回路図。
【図８】 本発明の第４の実施例を示す回路図。
【図９】 本発明の第４の実施例を示す回路図。
【図１０】 図６、図７の回路の動作波形図。
【図１１】 図８、図９の回路の動作波形図。
【図１２】 本発明の第５の実施例を示す回路図。
【図１３】 本発明の第５の実施例を示す回路図。
【図１４】 本発明の第５の実施例を示す回路図。
【図１５】 図１２、図１３、図１４の回路の動作波形
図。
図。
【図１６】 図１２、図１３、図１４の回路の動作波形
図。
図。
１００、１２０、１３０：電源切り換えブロック １０１：外部電源入力端子 １０２：電源供給端子 １０３：一次電池接続端子 １０４：トランジスタ制御信号入力端子 １０５、１０６：ダイオード １０７：Ｐ形ＭＯＳトランジスタ １０８：電流制限抵抗 １０９：トランジスタ制御回路 １１０：一次電池 １１１：メモリーＩＣ １２７：寄生ダイオード ２０１：外部電源入力端子 ２０２：一次電池接続端子 ２０３：電源供給端子 ２０４、２０５：ダイオード ２０６：電流制限抵抗 ２０７：一次電池 ２０８：メモリーＩＣ ３０１、３１１：ソース ３０２、３１２：ゲート ３０３、３１３：ドレイン ３０４、３１４：寄生ダイオード ４００、４２０、４３０：電源切り換えブロック ４０１：外部電源入力端子 ４０２：電源供給端子 ４０３：一次電池接続端子 ４０４：トランジスタ制御信号入力端子 ４０５、４０６：ダイオード ４０７：Ｎ形ＭＯＳトランジスタ ４０８：電流制限抵抗 ４０９：トランジスタ制御回路 ４１０：一次電池 ４１１：メモリーＩＣ ４２７：寄生ダイオード ６００、６４０、６６０：電源切り換えブロック ６０１：外部電源入力端子 ６０２：電源供給端子 ６０３：一次電池接続端子 ６０４−６０６：トランジスタ制御信号入力端子 ６０７−６０９：Ｐ形ＭＯＳトランジスタ ６１０：電流制限抵抗 ６１１：トランジスタ制御回路 ６１２：一次電池 ６１３：メモリーＩＣ ６１４−６１６：トランジスタ制御回路出力端子 ６２７：インバータ ６２８：外部電源電圧検出回路 ６２９：電圧変換回路 ６４８、６４９、６６７：寄生ダイオード ７００、７４０、７６０：電源切り換えブロック ７０１：外部電源入力端子 ７０２：電源供給端子 ７０３：一次電池接続端子 ７０４−７０６：トランジスタ制御信号入力端子 ７０７−７０９：Ｎ形ＭＯＳトランジスタ ７１０：電流制限抵抗 ７１１：トランジスタ制御回路 ７１２：一次電池 ７１３：メモリーＩＣ ７１４−７１６：トランジスタ制御回路出力端子 ７２７、７２９：電圧変換回路 ７２８：インバータ ７３０：外部電源電圧検出回路 ７４８、７４９、７６７：寄生ダイオード ９００、９４０、９６０、９８０：電源切り換えブロッ
ク ９０１：外部電源入力端子 ９０２：電源供給端子 ９０３：一次電池接続端子 ９０４：二次電池接続端子 ９０５−９０９：トランジスタ制御信号入力端子 ９１０−９１２、９１４、９１５：Ｐ形ＭＯＳトランジ
スタ ９１３、９１６：電流制限抵抗 ９１７：一次電池 ９１８：二次電池 ９１９：メモリーＩＣ ９２０：トランジスタ制御回路 ９２５−９２９：トランジスタ制御回路出力端子 ９３０：外部電源電圧検出回路 ９３１：一次電池電圧検出回路 ９３２：インバータ ９３３、９３６：２入力ＯＲゲート ９３４：２入力ＮＯＲゲート ９３５、９３７：電圧変換回路 ９４１、９４２、９４３、９４４、９６１：寄生ダイオ
ード
ク ９０１：外部電源入力端子 ９０２：電源供給端子 ９０３：一次電池接続端子 ９０４：二次電池接続端子 ９０５−９０９：トランジスタ制御信号入力端子 ９１０−９１２、９１４、９１５：Ｐ形ＭＯＳトランジ
スタ ９１３、９１６：電流制限抵抗 ９１７：一次電池 ９１８：二次電池 ９１９：メモリーＩＣ ９２０：トランジスタ制御回路 ９２５−９２９：トランジスタ制御回路出力端子 ９３０：外部電源電圧検出回路 ９３１：一次電池電圧検出回路 ９３２：インバータ ９３３、９３６：２入力ＯＲゲート ９３４：２入力ＮＯＲゲート ９３５、９３７：電圧変換回路 ９４１、９４２、９４３、９４４、９６１：寄生ダイオ
ード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｋ 19/07 Ｇ０６Ｋ 19/00 Ｊ
Claims (5)
- 【請求項１】複数の電源入力端子を有し各電源の切り換
えを行う回路において、以下の構成を有することを特徴
とする電源切り換え回路。 ａ）第１の電源入力端子と電源出力端子の間に接続され
た電源供給用スイッチ素子。 ｂ）他の電源入力端子と電源出力端子の間に接続された
電源供給用スイッチ素子。 ｃ）他の電源入力端子と電源出力端子の間に接続され、
上記ｂ）の電源供給用スイッチ素子に直列に接続された
電源供給防止用スイッチ素子。 - 【請求項２】前記スイッチ素子としてダイオードを用い
ることを特徴とする請求項１記載の電源切り換え回路。 - 【請求項３】前記スイッチ素子としてトランジスタを用
いることを特徴とする請求項１記載の電源切り換え回
路。 - 【請求項４】請求項１ないし３記載の電源切り換え回路
の一部または全体が同一半導体基板上に実現されること
を特徴とする電源切り換え回路。 - 【請求項５】請求項１ないし４記載の電源切り換え回路
を使用したことを特徴とするＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5193694A JPH0749729A (ja) | 1993-08-04 | 1993-08-04 | 電源切り換え回路およびｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5193694A JPH0749729A (ja) | 1993-08-04 | 1993-08-04 | 電源切り換え回路およびｉｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0749729A true JPH0749729A (ja) | 1995-02-21 |
Family
ID=16312230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5193694A Withdrawn JPH0749729A (ja) | 1993-08-04 | 1993-08-04 | 電源切り換え回路およびｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0749729A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014130406A (ja) * | 2012-12-28 | 2014-07-10 | Renesas Electronics Corp | 半導体装置 |
-
1993
- 1993-08-04 JP JP5193694A patent/JPH0749729A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014130406A (ja) * | 2012-12-28 | 2014-07-10 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6169892B2 (ja) | 半導体集積回路およびその動作方法 | |
| US6297687B1 (en) | Drive control circuit of charged pump circuit | |
| US4754160A (en) | Power supply switching circuit | |
| EP0442688A2 (en) | Switching circuit | |
| JPH04211818A (ja) | 集積回路及び電子機器 | |
| US20020109484A1 (en) | Battery state monitoring circuit | |
| JP2973063B2 (ja) | スイッチ回路 | |
| US4990847A (en) | Microcomputer | |
| US20020140466A1 (en) | Output circuit of semiconductor circuit wtih power consumption reduced | |
| KR0161308B1 (ko) | 전원 접속 회로 및 전원선용 스위치 집적 회로 | |
| JP2009219176A (ja) | 電子回路のバックアップ電源回路 | |
| US5278798A (en) | Semiconductor memory device | |
| JP2002335626A (ja) | 逆電流防止回路 | |
| EP0727869B1 (en) | Booster | |
| US8742829B2 (en) | Low leakage digital buffer using bootstrap inter-stage | |
| EP1505710B1 (en) | Power supply apparatus with a backup time | |
| JPH06284589A (ja) | 半導体装置および二次電池電源装置 | |
| JPH0749729A (ja) | 電源切り換え回路およびｉｃカード | |
| JP6718109B2 (ja) | 過電圧保護回路及び過電圧保護制御方法 | |
| JP4499251B2 (ja) | 電源回路およびバックアップ電池を有する携帯用電子機器 | |
| US7023189B2 (en) | Voltage regulator circuit of integrated circuit chip | |
| JPH10257671A (ja) | 電子回路装置 | |
| US6861724B2 (en) | Semiconductor integrated circuit | |
| JPH05276688A (ja) | ２次電池の負荷回路 | |
| US10879886B1 (en) | Switch circuit suppressing damage to the switch circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060308 |