JPH0749729A - 電源切り換え回路およびicカード - Google Patents
電源切り換え回路およびicカードInfo
- Publication number
- JPH0749729A JPH0749729A JP5193694A JP19369493A JPH0749729A JP H0749729 A JPH0749729 A JP H0749729A JP 5193694 A JP5193694 A JP 5193694A JP 19369493 A JP19369493 A JP 19369493A JP H0749729 A JPH0749729 A JP H0749729A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- vdd
- external power
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】ICカード等に使用する複数の電源入力端子を
有し各電源の切り換えを行う回路において、電池電圧よ
りも外部電源電圧が低い場合においても、外部電源が一
定電圧以上であればそれを検出し外部電源をバックアッ
プ用メモリICへ供給し、さらに電池からの給電を阻止
することで電池電力の無駄な消耗を防ぐことができる電
源切り換え回路を提供する。 【構成】第1の電源入力端子と電源出力端子の間に接続
された電源供給用スイッチ素子A、他の電源入力端子と
電源出力端子の間に接続された電源供給用スイッチ素子
B、他の電源入力端子と電源出力端子の間に接続され、
電源供給用スイッチ素子Bと直列接続された電源供給防
止用スイッチ素子Cによって構成される。AからCのス
イッチ素子としてダイオードまたはトランジスタを用い
てもよい。また、上記電源切り換え回路の一部または全
体が同一半導体基板上に実現される。
有し各電源の切り換えを行う回路において、電池電圧よ
りも外部電源電圧が低い場合においても、外部電源が一
定電圧以上であればそれを検出し外部電源をバックアッ
プ用メモリICへ供給し、さらに電池からの給電を阻止
することで電池電力の無駄な消耗を防ぐことができる電
源切り換え回路を提供する。 【構成】第1の電源入力端子と電源出力端子の間に接続
された電源供給用スイッチ素子A、他の電源入力端子と
電源出力端子の間に接続された電源供給用スイッチ素子
B、他の電源入力端子と電源出力端子の間に接続され、
電源供給用スイッチ素子Bと直列接続された電源供給防
止用スイッチ素子Cによって構成される。AからCのス
イッチ素子としてダイオードまたはトランジスタを用い
てもよい。また、上記電源切り換え回路の一部または全
体が同一半導体基板上に実現される。
Description
【0001】
【産業上の利用分野】本発明は複数の電源入力端子を有
する回路でその切り換えを行う電源切り換え回路に関す
る。
する回路でその切り換えを行う電源切り換え回路に関す
る。
【0002】
【従来の技術】従来の電源切り換え回路を図2で説明す
る。構成図を図2(b)に、具体的な実施例を図2
(a)に示す。
る。構成図を図2(b)に、具体的な実施例を図2
(a)に示す。
【0003】従来の電源切り換え回路は、図2(b)の
ようにダイオード204・205および抵抗206で構
成される。図2(a)の実施例は、SRAM等のデータ
バックアップ用の電源を必要とするメモリICを搭載し
たICカードの電源切り換え回路の例である。いま、図
2(a)の実施例において外部電源入力端子201に電
圧VDDが印加され、バックアップ用一次電池207の電
圧をVBATとすると、VDD>VBATの場合、ダイオード2
04を介しメモリIC208にはVDDが供給されバック
アップ用一次電池207からの電流はダイオード205
によって阻止される。さらにダイオード205は、VDD
側からバックアップ用一次電池207を充電するのを防
止する。VDD<VBATの場合には、VBATが抵抗206、
ダイオード205を介してメモリIC208に供給さ
れ、外部電源入力端子201からの電流はダイオード2
04によって阻止される。さらにダイオード204は、
バックアップ用一次電池207からVDD側へ電流が流出
するのを防ぐ。このように、メモリIC208にはVD
D、VBATのうち高い側の電圧が供給され電源切り換え動
作が行われる。
ようにダイオード204・205および抵抗206で構
成される。図2(a)の実施例は、SRAM等のデータ
バックアップ用の電源を必要とするメモリICを搭載し
たICカードの電源切り換え回路の例である。いま、図
2(a)の実施例において外部電源入力端子201に電
圧VDDが印加され、バックアップ用一次電池207の電
圧をVBATとすると、VDD>VBATの場合、ダイオード2
04を介しメモリIC208にはVDDが供給されバック
アップ用一次電池207からの電流はダイオード205
によって阻止される。さらにダイオード205は、VDD
側からバックアップ用一次電池207を充電するのを防
止する。VDD<VBATの場合には、VBATが抵抗206、
ダイオード205を介してメモリIC208に供給さ
れ、外部電源入力端子201からの電流はダイオード2
04によって阻止される。さらにダイオード204は、
バックアップ用一次電池207からVDD側へ電流が流出
するのを防ぐ。このように、メモリIC208にはVD
D、VBATのうち高い側の電圧が供給され電源切り換え動
作が行われる。
【0004】
【発明が解決しようとする課題】しかし前述の従来技術
では、例えば図2(a)のようなICカードの電源切り
換え回路においては、外部電源入力端子201に印加さ
れる電圧VDDがメモリIC208の動作電圧として充分
なレベルであっても、バックアップ用一次電池207の
電圧VBATよりも低いときにはメモリIC208にはVB
ATが供給される。低電圧動作が可能なメモリICを使用
する場合、例えば外部電源として3Vを使用しバックア
ップ用一次電池としてリチウム電池を使用する場合、外
部電源がバックアップ用一次電池電圧よりも低いという
状況が考えられるが、前述のように従来技術ではVDD<
VBATならば外部から電源が供給されているにも関わら
ずバックアップ用一次電池207からメモリIC208
に給電されるため、電池電力の無駄な消耗を招くという
問題が生ずる。そこで本発明はこのような問題を解決す
るもので、その目的とするところは、前述の例のように
バックアップ用電池電圧よりも外部電源電圧が低い場合
においても、一定電圧以上の外部電源電圧が入力された
場合にはそれを検出し外部電源をバックアップ用メモリ
ICへ供給し、さらに電池からの給電を阻止することで
電池電力の無駄な消耗を防ぐことができる電源切り換え
回路を提供するところにある。
では、例えば図2(a)のようなICカードの電源切り
換え回路においては、外部電源入力端子201に印加さ
れる電圧VDDがメモリIC208の動作電圧として充分
なレベルであっても、バックアップ用一次電池207の
電圧VBATよりも低いときにはメモリIC208にはVB
ATが供給される。低電圧動作が可能なメモリICを使用
する場合、例えば外部電源として3Vを使用しバックア
ップ用一次電池としてリチウム電池を使用する場合、外
部電源がバックアップ用一次電池電圧よりも低いという
状況が考えられるが、前述のように従来技術ではVDD<
VBATならば外部から電源が供給されているにも関わら
ずバックアップ用一次電池207からメモリIC208
に給電されるため、電池電力の無駄な消耗を招くという
問題が生ずる。そこで本発明はこのような問題を解決す
るもので、その目的とするところは、前述の例のように
バックアップ用電池電圧よりも外部電源電圧が低い場合
においても、一定電圧以上の外部電源電圧が入力された
場合にはそれを検出し外部電源をバックアップ用メモリ
ICへ供給し、さらに電池からの給電を阻止することで
電池電力の無駄な消耗を防ぐことができる電源切り換え
回路を提供するところにある。
【0005】
【課題を解決するための手段】本発明の電源切り換え回
路は、複数の電源入力端子を有し各電源の切り換えを行
う回路において、 a)第1の電源入力端子と電源出力端子の間に接続され
た電源供給用スイッチ素子、 b)他の電源入力端子と電源出力端子の間に接続された
電源供給用スイッチ素子、 c)他の電源入力端子と電源出力端子の間に接続され、
上記b)の電源供給用スイッチ素子に直列に接続された
電源供給防止用スイッチ素子によって構成されることを
特徴とする。
路は、複数の電源入力端子を有し各電源の切り換えを行
う回路において、 a)第1の電源入力端子と電源出力端子の間に接続され
た電源供給用スイッチ素子、 b)他の電源入力端子と電源出力端子の間に接続された
電源供給用スイッチ素子、 c)他の電源入力端子と電源出力端子の間に接続され、
上記b)の電源供給用スイッチ素子に直列に接続された
電源供給防止用スイッチ素子によって構成されることを
特徴とする。
【0006】なお、上記a)〜c)のスイッチ素子とし
てダイオードまたはトランジスタを用いてもよい。
てダイオードまたはトランジスタを用いてもよい。
【0007】また、上記電源切り換え回路の一部または
全体が同一半導体基板上に実現されることを特徴とす
る。
全体が同一半導体基板上に実現されることを特徴とす
る。
【0008】さらに、上記の電源切り換え回路がICカ
ードに使用されることを特徴とする。
ードに使用されることを特徴とする。
【0009】
【実施例】本発明の実施例を図1に従って説明する。図
1(a)はこの発明によるバックアップ用メモリICの
電源切り換え回路の一実施例を示す回路図である。この
図中、P形MOSトランジスタ107は、トランジスタ
制御回路109によってオン/オフ制御される。トラン
ジスタ制御信号入力端子104に入力される信号の電源
系は、確実なオン/オフ制御を行うために、トランジス
タの基板電位である一次電池接続端子103の電源系V
BATにする必要がある。
1(a)はこの発明によるバックアップ用メモリICの
電源切り換え回路の一実施例を示す回路図である。この
図中、P形MOSトランジスタ107は、トランジスタ
制御回路109によってオン/オフ制御される。トラン
ジスタ制御信号入力端子104に入力される信号の電源
系は、確実なオン/オフ制御を行うために、トランジス
タの基板電位である一次電池接続端子103の電源系V
BATにする必要がある。
【0010】いま図1(a)で、トランジスタ制御回路
109は外部電源電圧VDDの検出回路であり、外部電源
電圧VDDがメモリーIC111の動作可能下限電圧VL
以上の電圧レベルではP形MOSトランジスタ107を
オフさせ、VL以下の電圧レベルではP形MOSトラン
ジスタ107をオンさせる。
109は外部電源電圧VDDの検出回路であり、外部電源
電圧VDDがメモリーIC111の動作可能下限電圧VL
以上の電圧レベルではP形MOSトランジスタ107を
オフさせ、VL以下の電圧レベルではP形MOSトラン
ジスタ107をオンさせる。
【0011】ここでMOSトランジスタの構造上生ずる
寄生ダイオードについて図3を用いて説明する。図3
(a)はP形MOSトランジスタの回路シンボルで、図
3(b)はP形MOSトランジスタの構造を示す断面図
である。P形MOSトランジスタの場合、N基板上に構
成されるため、構造上、ソース301、ドレイン303
間に寄生ダイオード304が生ずる。また、図3(c)
はN形MOSトランジスタの回路シンボルで、図3
(d)はN形MOSトランジスタの構造を示す断面図で
ある。N形MOSトランジスタの場合、P基板上に構成
されるため、構造上、ソース311、ドレイン313間
に寄生ダイオード314が生ずる。但し、寄生ダイオー
ド304、314は、トランジスタがオフ状態のときの
み整流作用を持ちトランジスタがオン状態では、ソー
ス、ドレイン間が導通状態となるため消滅する。従っ
て、MOSトランジスタを常時オフ状態で使用すれば、
トランジスタをダイオードとして代用できる。
寄生ダイオードについて図3を用いて説明する。図3
(a)はP形MOSトランジスタの回路シンボルで、図
3(b)はP形MOSトランジスタの構造を示す断面図
である。P形MOSトランジスタの場合、N基板上に構
成されるため、構造上、ソース301、ドレイン303
間に寄生ダイオード304が生ずる。また、図3(c)
はN形MOSトランジスタの回路シンボルで、図3
(d)はN形MOSトランジスタの構造を示す断面図で
ある。N形MOSトランジスタの場合、P基板上に構成
されるため、構造上、ソース311、ドレイン313間
に寄生ダイオード314が生ずる。但し、寄生ダイオー
ド304、314は、トランジスタがオフ状態のときの
み整流作用を持ちトランジスタがオン状態では、ソー
ス、ドレイン間が導通状態となるため消滅する。従っ
て、MOSトランジスタを常時オフ状態で使用すれば、
トランジスタをダイオードとして代用できる。
【0012】図1(a)でいまVDD>VLの場合、P形
MOSトランジスタ107はオフし、寄生ダイオードに
より電源切り換えブロック100は図1(b)の120
と同等となる。この場合、一次電池110の電圧VBAT
に関わらず電源供給端子102にはVDD−VFが出力さ
れる。VFはダイオードによる電圧降下分である。従っ
て、VDD<VBATであっても、VDD>VLであれば外部電
源側がメモリーIC111に供給され、電池電力の無駄
な消耗を防ぐことが可能となる(図5)。つぎに、VDD
<VLの場合、P形MOSトランジスタ107がオン
し、電源切り換えブロック100は、図1(c)の13
0と同等となる。この状態では、VDD<VBATの場合、
電源供給端子102の電圧VOUTはVBAT−VFとなる
(図5)。VDD<VLの場合には、従来の電源切り換え
回路と同等の動作をする。
MOSトランジスタ107はオフし、寄生ダイオードに
より電源切り換えブロック100は図1(b)の120
と同等となる。この場合、一次電池110の電圧VBAT
に関わらず電源供給端子102にはVDD−VFが出力さ
れる。VFはダイオードによる電圧降下分である。従っ
て、VDD<VBATであっても、VDD>VLであれば外部電
源側がメモリーIC111に供給され、電池電力の無駄
な消耗を防ぐことが可能となる(図5)。つぎに、VDD
<VLの場合、P形MOSトランジスタ107がオン
し、電源切り換えブロック100は、図1(c)の13
0と同等となる。この状態では、VDD<VBATの場合、
電源供給端子102の電圧VOUTはVBAT−VFとなる
(図5)。VDD<VLの場合には、従来の電源切り換え
回路と同等の動作をする。
【0013】図1の実施例は、P形MOSトランジスタ
を用いた例であるが、これをN形MOSトランジスタで
実現したものが本発明の第2の実施例の図4である。図
中N形MOSトランジスタ407は、トランジスタ制御
回路409によってオン/オフ制御される。トランジス
タ制御信号入力端子404に入力される信号の電源系
は、確実なオン/オフ制御を行うためにトランジスタの
基板電位である電源供給端子402の電源系にする必要
がある。
を用いた例であるが、これをN形MOSトランジスタで
実現したものが本発明の第2の実施例の図4である。図
中N形MOSトランジスタ407は、トランジスタ制御
回路409によってオン/オフ制御される。トランジス
タ制御信号入力端子404に入力される信号の電源系
は、確実なオン/オフ制御を行うためにトランジスタの
基板電位である電源供給端子402の電源系にする必要
がある。
【0014】いま図4(a)で、トランジスタ制御回路
409は外部電源電圧VDDの検出回路であり、外部電源
電圧VDDがメモリーIC411の動作可能下限電圧VL
以上の電圧レベルではN形MOSトランジスタ407を
オフさせ、VL以下の電圧レベルではN形MOSトラン
ジスタ407をオンさせる。図4(a)でいまVDD>V
Lの場合、N形MOSトランジスタ407はオフし、寄
生ダイオードにより電源切り換えブロック400は図4
(b)の420と同等となる。この場合、一次電池41
0の電圧VBATに関わらず電源供給端子402にはVDD
−VFが出力される。VFはダイオードによる電圧降下分
である。従って、VDD<VBATであっても、VDD>VLで
あれば外部電源側がメモリーIC411に供給され、電
池電力の無駄な消耗を防ぐことが可能となる(図5)。
つぎに、VDD<VLの場合、N形MOSトランジスタ4
07がオンし、電源切り換えブロック400は、図4
(c)の430と同等となる。この状態では、VDD<V
BATの場合、電源供給端子402の電圧VOUTはVBAT−
VFとなる(図5)。VDD<VLの場合には、従来の電源
切り換え回路と同等の動作をする。
409は外部電源電圧VDDの検出回路であり、外部電源
電圧VDDがメモリーIC411の動作可能下限電圧VL
以上の電圧レベルではN形MOSトランジスタ407を
オフさせ、VL以下の電圧レベルではN形MOSトラン
ジスタ407をオンさせる。図4(a)でいまVDD>V
Lの場合、N形MOSトランジスタ407はオフし、寄
生ダイオードにより電源切り換えブロック400は図4
(b)の420と同等となる。この場合、一次電池41
0の電圧VBATに関わらず電源供給端子402にはVDD
−VFが出力される。VFはダイオードによる電圧降下分
である。従って、VDD<VBATであっても、VDD>VLで
あれば外部電源側がメモリーIC411に供給され、電
池電力の無駄な消耗を防ぐことが可能となる(図5)。
つぎに、VDD<VLの場合、N形MOSトランジスタ4
07がオンし、電源切り換えブロック400は、図4
(c)の430と同等となる。この状態では、VDD<V
BATの場合、電源供給端子402の電圧VOUTはVBAT−
VFとなる(図5)。VDD<VLの場合には、従来の電源
切り換え回路と同等の動作をする。
【0015】本発明の第3の実施例を図6、7に従って
説明する。図6(a)で、P形MOSトランジスタ60
7−609はトランジスタ制御回路611によってオン
/オフ制御される。トランジスタ制御信号入力端子60
4−606に入力される信号の電源系は、確実なオン/
オフ制御を行うためにトランジスタの基板電位となる電
源系にする必要がある。604、605は電源供給端子
602の電源系VOUT、606は一次電池接続端子60
3の電源系VBATとなる。図6(b)は図6(a)のト
ランジスタ制御回路611の回路例である。外部電源電
圧検出回路628は、外部電源入力端子601に印加さ
れるVDDの電圧を監視し、VDDがメモリーIC613の
動作可能下限電圧VL以上では出力レベルが”H”、VL
以下では出力レベルが”L”となる。なお図6(b)
で、外部電源電圧検出回路628、インバータ627の
電源系は、図6(a)のP形MOSトランジスタ60
7、608の基板電位であるVOUT系である。また、電
圧変換回路629は、入力されるVOUT系の信号レベル
をVBAT系に変換する。トランジスタ制御回路611の
出力レベルは、VDDがVL以上のとき614は”L”、
615、616は”H”となり、VDDがVL以下のとき
614は”H”、615、616は”L”となる。い
ま、図6(a)でVDD>VLのとき、P形MOSトラン
ジスタ607はオン、608、609はオフの状態とな
り、電源切り換えブロック600は図7(a)の640
と同等となる。このため、電源供給端子602にはVDD
が出力され、P形MOSトランジスタ608、609の
寄生ダイオード648、649により一次電池612へ
のVDDによる充電、さらに一次電池612からの電源供
給端子602への給電が阻止される。次にVDD<VLの
とき、P形MOSトランジスタ607はオフ、608、
609はオンの状態となり、電源切り換えブロック60
0は図7(b)の660と同等となる。このため、電源
供給端子602にはVBATが出力される(図10)。図
6、7の実施例の利点は、図4の実施例のようにダイオ
ードでの電圧降下分VFなしにVDDまたはVBATを電源供
給端子側に給電できるところにある。
説明する。図6(a)で、P形MOSトランジスタ60
7−609はトランジスタ制御回路611によってオン
/オフ制御される。トランジスタ制御信号入力端子60
4−606に入力される信号の電源系は、確実なオン/
オフ制御を行うためにトランジスタの基板電位となる電
源系にする必要がある。604、605は電源供給端子
602の電源系VOUT、606は一次電池接続端子60
3の電源系VBATとなる。図6(b)は図6(a)のト
ランジスタ制御回路611の回路例である。外部電源電
圧検出回路628は、外部電源入力端子601に印加さ
れるVDDの電圧を監視し、VDDがメモリーIC613の
動作可能下限電圧VL以上では出力レベルが”H”、VL
以下では出力レベルが”L”となる。なお図6(b)
で、外部電源電圧検出回路628、インバータ627の
電源系は、図6(a)のP形MOSトランジスタ60
7、608の基板電位であるVOUT系である。また、電
圧変換回路629は、入力されるVOUT系の信号レベル
をVBAT系に変換する。トランジスタ制御回路611の
出力レベルは、VDDがVL以上のとき614は”L”、
615、616は”H”となり、VDDがVL以下のとき
614は”H”、615、616は”L”となる。い
ま、図6(a)でVDD>VLのとき、P形MOSトラン
ジスタ607はオン、608、609はオフの状態とな
り、電源切り換えブロック600は図7(a)の640
と同等となる。このため、電源供給端子602にはVDD
が出力され、P形MOSトランジスタ608、609の
寄生ダイオード648、649により一次電池612へ
のVDDによる充電、さらに一次電池612からの電源供
給端子602への給電が阻止される。次にVDD<VLの
とき、P形MOSトランジスタ607はオフ、608、
609はオンの状態となり、電源切り換えブロック60
0は図7(b)の660と同等となる。このため、電源
供給端子602にはVBATが出力される(図10)。図
6、7の実施例の利点は、図4の実施例のようにダイオ
ードでの電圧降下分VFなしにVDDまたはVBATを電源供
給端子側に給電できるところにある。
【0016】図6、7の実施例は、P形MOSトランジ
スタを用いた例であるが、これをN形MOSトランジス
タで実現したものが本発明の第4の実施例図8、9であ
る。図8(a)で、N形MOSトランジスタ707−7
09はトランジスタ制御回路711によってオン/オフ
制御される。トランジスタ制御信号入力端子704−7
06に入力される信号の電源系は、確実なオン/オフ制
御を行うためにトランジスタの基板電位となる電源系に
する必要がある。704は外部電源入力端子701の電
源系VDD、705は電源供給端子702の電源系VOU
T、706は一次電池接続端子703の電源系VBATとな
る。図8(b)は図8(a)のトランジスタ制御回路7
11の回路例である。外部電源電圧検出回路730は、
外部電源入力端子701に印加されるVDDの電圧を監視
し、VDDがメモリーIC713の動作可能下限電圧VL
以上では出力レベルが”H”、VL以下では出力レベル
が”L”となる。なお図8(b)で、外部電源電圧検出
回路730、インバータ728の電源系は、図8(a)
のN形MOSトランジスタ708の基板電位であるVOU
T系である。また、電圧変換回路727は、入力される
VOUT系の信号レベルをVDD系に変換する。さらに電圧
変換回路729は、入力されるVOUT系の信号レベルを
VBAT系に変換する。トランジスタ制御回路711の出
力レベルは、VDDがVL以上のとき714は”H”、7
15、716は”L”となり、VDDがVL以下のとき7
14は”L”、715、716は”H”となる。いま、
図8(a)でVDD>VLのとき、N形MOSトランジス
タ707はオン、708、709はオフの状態となり、
電源切り換えブロック700は図9(a)の740と同
等となる。このため、電源供給端子702にはVDDが出
力され、N形MOSトランジスタ708、709の寄生
ダイオード748、749により一次電池712へのV
DDによる充電、さらに一次電池712からの電源供給端
子702への給電が阻止される。次にVDD<VLのと
き、N形MOSトランジスタ707はオフ、708、7
09はオンの状態となり、電源切り換えブロック700
は図9(b)の760と同等となる。このため、電源供
給端子702にはVBATが出力される(図11)。図
8、9の実施例の利点は、図6、7の実施例と同様、図
5の実施例のようにダイオードでの電圧降下分VFなし
にVDDまたはVBATを負荷側に供給できるところにあ
る。
スタを用いた例であるが、これをN形MOSトランジス
タで実現したものが本発明の第4の実施例図8、9であ
る。図8(a)で、N形MOSトランジスタ707−7
09はトランジスタ制御回路711によってオン/オフ
制御される。トランジスタ制御信号入力端子704−7
06に入力される信号の電源系は、確実なオン/オフ制
御を行うためにトランジスタの基板電位となる電源系に
する必要がある。704は外部電源入力端子701の電
源系VDD、705は電源供給端子702の電源系VOU
T、706は一次電池接続端子703の電源系VBATとな
る。図8(b)は図8(a)のトランジスタ制御回路7
11の回路例である。外部電源電圧検出回路730は、
外部電源入力端子701に印加されるVDDの電圧を監視
し、VDDがメモリーIC713の動作可能下限電圧VL
以上では出力レベルが”H”、VL以下では出力レベル
が”L”となる。なお図8(b)で、外部電源電圧検出
回路730、インバータ728の電源系は、図8(a)
のN形MOSトランジスタ708の基板電位であるVOU
T系である。また、電圧変換回路727は、入力される
VOUT系の信号レベルをVDD系に変換する。さらに電圧
変換回路729は、入力されるVOUT系の信号レベルを
VBAT系に変換する。トランジスタ制御回路711の出
力レベルは、VDDがVL以上のとき714は”H”、7
15、716は”L”となり、VDDがVL以下のとき7
14は”L”、715、716は”H”となる。いま、
図8(a)でVDD>VLのとき、N形MOSトランジス
タ707はオン、708、709はオフの状態となり、
電源切り換えブロック700は図9(a)の740と同
等となる。このため、電源供給端子702にはVDDが出
力され、N形MOSトランジスタ708、709の寄生
ダイオード748、749により一次電池712へのV
DDによる充電、さらに一次電池712からの電源供給端
子702への給電が阻止される。次にVDD<VLのと
き、N形MOSトランジスタ707はオフ、708、7
09はオンの状態となり、電源切り換えブロック700
は図9(b)の760と同等となる。このため、電源供
給端子702にはVBATが出力される(図11)。図
8、9の実施例の利点は、図6、7の実施例と同様、図
5の実施例のようにダイオードでの電圧降下分VFなし
にVDDまたはVBATを負荷側に供給できるところにあ
る。
【0017】本発明の第5の実施例を図12、13、1
4に示す。図12は外部電源入力端子901に接続され
る外部電源、一次電池917、二次電池918の3電源
系の切り換えを行う場合の回路例である。この回路の機
能は、外部電源電圧VDDがメモリーICの動作可能下
限電圧VL以上であればVDDを電源供給端子902に接
続、VDDがVL以下で、一次電池914の電圧VBAT1
がVL以上であれば一次電池917を電源供給端子90
2に接続、VDD<VLかつVBAT1<VLであれば二次電
池918を電源供給端子902に接続する(図15、図
16)。図12で、P形MOSトランジスタ910−9
12、914、915はトランジスタ制御回路920に
よってオン/オフ制御される。トランジスタ制御信号入
力端子905−909に入力される信号の電源系は、確
実なオン/オフ制御を行うためにトランジスタの基板電
位となる電源系にする必要がある。905、906、9
08は電源供給端子902の電源系VOUT、907は一
次電池接続端子903の電源系VBAT1、909は二次電
池接続端子904の電源系VBAT2となる。図13は、図
12のトランジスタ制御回路920の回路例である。外
部電源電圧検出回路930は、外部電源入力端子901
に印加されるVDDの電圧を監視し、VDDがメモリーIC
919の動作可能下限電圧VL以上では出力レベルが”
H”、VL以下では出力レベルが”L”となる。また、
一次電池外部電源電圧検出回路930は、外部電源入力
端子901に印加されるVDDの電圧を監視し、VDDがメ
モリーIC919の動作可能下限電圧VL以上では出力
レベルが”H”、VL以下では出力レベルが”L”とな
る。図13で、外部電源電圧検出回路930、一次電池
電圧検出回路931、インバータ932、2入力NOR
ゲート934、2入力ORゲート933、936の電源
系は、図12のP形MOSトランジスタ910、91
1、914の基板電位であるVOUT系である。また、電
圧変換回路935、936は、入力されるVOUT系の信
号レベルを935はVBAT1系に、936はVBAT2系に変
換する。
4に示す。図12は外部電源入力端子901に接続され
る外部電源、一次電池917、二次電池918の3電源
系の切り換えを行う場合の回路例である。この回路の機
能は、外部電源電圧VDDがメモリーICの動作可能下
限電圧VL以上であればVDDを電源供給端子902に接
続、VDDがVL以下で、一次電池914の電圧VBAT1
がVL以上であれば一次電池917を電源供給端子90
2に接続、VDD<VLかつVBAT1<VLであれば二次電
池918を電源供給端子902に接続する(図15、図
16)。図12で、P形MOSトランジスタ910−9
12、914、915はトランジスタ制御回路920に
よってオン/オフ制御される。トランジスタ制御信号入
力端子905−909に入力される信号の電源系は、確
実なオン/オフ制御を行うためにトランジスタの基板電
位となる電源系にする必要がある。905、906、9
08は電源供給端子902の電源系VOUT、907は一
次電池接続端子903の電源系VBAT1、909は二次電
池接続端子904の電源系VBAT2となる。図13は、図
12のトランジスタ制御回路920の回路例である。外
部電源電圧検出回路930は、外部電源入力端子901
に印加されるVDDの電圧を監視し、VDDがメモリーIC
919の動作可能下限電圧VL以上では出力レベルが”
H”、VL以下では出力レベルが”L”となる。また、
一次電池外部電源電圧検出回路930は、外部電源入力
端子901に印加されるVDDの電圧を監視し、VDDがメ
モリーIC919の動作可能下限電圧VL以上では出力
レベルが”H”、VL以下では出力レベルが”L”とな
る。図13で、外部電源電圧検出回路930、一次電池
電圧検出回路931、インバータ932、2入力NOR
ゲート934、2入力ORゲート933、936の電源
系は、図12のP形MOSトランジスタ910、91
1、914の基板電位であるVOUT系である。また、電
圧変換回路935、936は、入力されるVOUT系の信
号レベルを935はVBAT1系に、936はVBAT2系に変
換する。
【0018】いま、図12でVDD>VLのとき、P形M
OSトランジスタ910はオン、911、912、91
4、915はオフの状態となり、電源切り換えブロック
900は図14(a)の940と同等となる。このた
め、電源供給端子902にはVDDが出力され、P形MO
Sトランジスタ911、912、914、915の寄生
ダイオード941−944により一次電池の充電、一次
電池および二次電池からの電源供給端子への給電は阻止
される。次に、VDD<VLでVBAT1>VLの場合、P形M
OSトランジスタ910、914、915はオフ、91
1、912はオンの状態となり、電源切り換えブロック
900は図14(b)の960と同等となる。このた
め、電源供給端子902にはVBAT1が出力され、P形M
OSトランジスタ910、914、915の寄生ダイオ
ード961、943、944により一次電池の充電、V
DD、二次電池からの電源供給端子への給電が阻止され
る。さらに、VDD<VLでVBAT1<VLの場合、P形MO
Sトランジスタ910、911、912はオフ、91
4、915はオンの状態となり、電源切り換えブロック
900は図14(c)の980と同等となる。このた
め、電源供給端子902にはVBAT2が出力され、P形M
OSトランジスタ910、911、912の寄生ダイオ
ード961、941、942により一次電池の充電、V
DD、一次電池からの電源供給端子への給電が阻止され
る。この実施例ではP形MOSトランジスタを用いてい
るが、これをN形MOSトランジスタで実現することも
可能である。
OSトランジスタ910はオン、911、912、91
4、915はオフの状態となり、電源切り換えブロック
900は図14(a)の940と同等となる。このた
め、電源供給端子902にはVDDが出力され、P形MO
Sトランジスタ911、912、914、915の寄生
ダイオード941−944により一次電池の充電、一次
電池および二次電池からの電源供給端子への給電は阻止
される。次に、VDD<VLでVBAT1>VLの場合、P形M
OSトランジスタ910、914、915はオフ、91
1、912はオンの状態となり、電源切り換えブロック
900は図14(b)の960と同等となる。このた
め、電源供給端子902にはVBAT1が出力され、P形M
OSトランジスタ910、914、915の寄生ダイオ
ード961、943、944により一次電池の充電、V
DD、二次電池からの電源供給端子への給電が阻止され
る。さらに、VDD<VLでVBAT1<VLの場合、P形MO
Sトランジスタ910、911、912はオフ、91
4、915はオンの状態となり、電源切り換えブロック
900は図14(c)の980と同等となる。このた
め、電源供給端子902にはVBAT2が出力され、P形M
OSトランジスタ910、911、912の寄生ダイオ
ード961、941、942により一次電池の充電、V
DD、一次電池からの電源供給端子への給電が阻止され
る。この実施例ではP形MOSトランジスタを用いてい
るが、これをN形MOSトランジスタで実現することも
可能である。
【0019】今回の実施例では、電源切り換え回路のス
イッチ素子として、P形MOSトランジスタおよびN形
MOSトランジスタを使用しているが、これをバイポー
ラトランジスタで実現することも可能である。
イッチ素子として、P形MOSトランジスタおよびN形
MOSトランジスタを使用しているが、これをバイポー
ラトランジスタで実現することも可能である。
【0020】
【発明の効果】以上のべたように本発明によれば、低電
圧動作のバックアップ用メモリーICの電源切り換え回
路のように、外部から入力される電源電圧よりもバック
アップ用電池電圧の方が高い状態が生じた場合において
も、外部から入力される電源がメモリーICの動作可能
な電圧であれば、外部から入力される電源をメモリーI
Cに供給する電源切り換え回路を実現できる。さらに、
バックアップ用電池からメモリICへの給電を阻止して
電池電力の無駄な消耗を防ぐ電源切り換え回路を実現す
ることができる。
圧動作のバックアップ用メモリーICの電源切り換え回
路のように、外部から入力される電源電圧よりもバック
アップ用電池電圧の方が高い状態が生じた場合において
も、外部から入力される電源がメモリーICの動作可能
な電圧であれば、外部から入力される電源をメモリーI
Cに供給する電源切り換え回路を実現できる。さらに、
バックアップ用電池からメモリICへの給電を阻止して
電池電力の無駄な消耗を防ぐ電源切り換え回路を実現す
ることができる。
【図1】 本発明の電源切り換え回路図。
【図2】 従来の電源切り換え回路図。
【図3】 MOSトランジスタの寄生ダイオード説明
図。
図。
【図4】 本発明の第2の実施例を示す回路図。
【図5】 図4の回路の動作波形図。
【図6】 本発明の第3の実施例を示す回路図。
【図7】 本発明の第3の実施例を示す回路図。
【図8】 本発明の第4の実施例を示す回路図。
【図9】 本発明の第4の実施例を示す回路図。
【図10】 図6、図7の回路の動作波形図。
【図11】 図8、図9の回路の動作波形図。
【図12】 本発明の第5の実施例を示す回路図。
【図13】 本発明の第5の実施例を示す回路図。
【図14】 本発明の第5の実施例を示す回路図。
【図15】 図12、図13、図14の回路の動作波形
図。
図。
【図16】 図12、図13、図14の回路の動作波形
図。
図。
100、120、130:電源切り換えブロック 101:外部電源入力端子 102:電源供給端子 103:一次電池接続端子 104:トランジスタ制御信号入力端子 105、106:ダイオード 107:P形MOSトランジスタ 108:電流制限抵抗 109:トランジスタ制御回路 110:一次電池 111:メモリーIC 127:寄生ダイオード 201:外部電源入力端子 202:一次電池接続端子 203:電源供給端子 204、205:ダイオード 206:電流制限抵抗 207:一次電池 208:メモリーIC 301、311:ソース 302、312:ゲート 303、313:ドレイン 304、314:寄生ダイオード 400、420、430:電源切り換えブロック 401:外部電源入力端子 402:電源供給端子 403:一次電池接続端子 404:トランジスタ制御信号入力端子 405、406:ダイオード 407:N形MOSトランジスタ 408:電流制限抵抗 409:トランジスタ制御回路 410:一次電池 411:メモリーIC 427:寄生ダイオード 600、640、660:電源切り換えブロック 601:外部電源入力端子 602:電源供給端子 603:一次電池接続端子 604−606:トランジスタ制御信号入力端子 607−609:P形MOSトランジスタ 610:電流制限抵抗 611:トランジスタ制御回路 612:一次電池 613:メモリーIC 614−616:トランジスタ制御回路出力端子 627:インバータ 628:外部電源電圧検出回路 629:電圧変換回路 648、649、667:寄生ダイオード 700、740、760:電源切り換えブロック 701:外部電源入力端子 702:電源供給端子 703:一次電池接続端子 704−706:トランジスタ制御信号入力端子 707−709:N形MOSトランジスタ 710:電流制限抵抗 711:トランジスタ制御回路 712:一次電池 713:メモリーIC 714−716:トランジスタ制御回路出力端子 727、729:電圧変換回路 728:インバータ 730:外部電源電圧検出回路 748、749、767:寄生ダイオード 900、940、960、980:電源切り換えブロッ
ク 901:外部電源入力端子 902:電源供給端子 903:一次電池接続端子 904:二次電池接続端子 905−909:トランジスタ制御信号入力端子 910−912、914、915:P形MOSトランジ
スタ 913、916:電流制限抵抗 917:一次電池 918:二次電池 919:メモリーIC 920:トランジスタ制御回路 925−929:トランジスタ制御回路出力端子 930:外部電源電圧検出回路 931:一次電池電圧検出回路 932:インバータ 933、936:2入力ORゲート 934:2入力NORゲート 935、937:電圧変換回路 941、942、943、944、961:寄生ダイオ
ード
ク 901:外部電源入力端子 902:電源供給端子 903:一次電池接続端子 904:二次電池接続端子 905−909:トランジスタ制御信号入力端子 910−912、914、915:P形MOSトランジ
スタ 913、916:電流制限抵抗 917:一次電池 918:二次電池 919:メモリーIC 920:トランジスタ制御回路 925−929:トランジスタ制御回路出力端子 930:外部電源電圧検出回路 931:一次電池電圧検出回路 932:インバータ 933、936:2入力ORゲート 934:2入力NORゲート 935、937:電圧変換回路 941、942、943、944、961:寄生ダイオ
ード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G06K 19/07 G06K 19/00 J
Claims (5)
- 【請求項1】複数の電源入力端子を有し各電源の切り換
えを行う回路において、以下の構成を有することを特徴
とする電源切り換え回路。 a)第1の電源入力端子と電源出力端子の間に接続され
た電源供給用スイッチ素子。 b)他の電源入力端子と電源出力端子の間に接続された
電源供給用スイッチ素子。 c)他の電源入力端子と電源出力端子の間に接続され、
上記b)の電源供給用スイッチ素子に直列に接続された
電源供給防止用スイッチ素子。 - 【請求項2】前記スイッチ素子としてダイオードを用い
ることを特徴とする請求項1記載の電源切り換え回路。 - 【請求項3】前記スイッチ素子としてトランジスタを用
いることを特徴とする請求項1記載の電源切り換え回
路。 - 【請求項4】請求項1ないし3記載の電源切り換え回路
の一部または全体が同一半導体基板上に実現されること
を特徴とする電源切り換え回路。 - 【請求項5】請求項1ないし4記載の電源切り換え回路
を使用したことを特徴とするICカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5193694A JPH0749729A (ja) | 1993-08-04 | 1993-08-04 | 電源切り換え回路およびicカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5193694A JPH0749729A (ja) | 1993-08-04 | 1993-08-04 | 電源切り換え回路およびicカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0749729A true JPH0749729A (ja) | 1995-02-21 |
Family
ID=16312230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5193694A Withdrawn JPH0749729A (ja) | 1993-08-04 | 1993-08-04 | 電源切り換え回路およびicカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0749729A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014130406A (ja) * | 2012-12-28 | 2014-07-10 | Renesas Electronics Corp | 半導体装置 |
-
1993
- 1993-08-04 JP JP5193694A patent/JPH0749729A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014130406A (ja) * | 2012-12-28 | 2014-07-10 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6169892B2 (ja) | 半導体集積回路およびその動作方法 | |
US6297687B1 (en) | Drive control circuit of charged pump circuit | |
US4754160A (en) | Power supply switching circuit | |
EP0442688A2 (en) | Switching circuit | |
JPH04211818A (ja) | 集積回路及び電子機器 | |
US20020109484A1 (en) | Battery state monitoring circuit | |
JP2973063B2 (ja) | スイッチ回路 | |
US4990847A (en) | Microcomputer | |
US20020140466A1 (en) | Output circuit of semiconductor circuit wtih power consumption reduced | |
KR0161308B1 (ko) | 전원 접속 회로 및 전원선용 스위치 집적 회로 | |
JP2009219176A (ja) | 電子回路のバックアップ電源回路 | |
US5278798A (en) | Semiconductor memory device | |
JP2002335626A (ja) | 逆電流防止回路 | |
EP0727869B1 (en) | Booster | |
US8742829B2 (en) | Low leakage digital buffer using bootstrap inter-stage | |
EP1505710B1 (en) | Power supply apparatus with a backup time | |
JPH06284589A (ja) | 半導体装置および二次電池電源装置 | |
JPH0749729A (ja) | 電源切り換え回路およびicカード | |
JP6718109B2 (ja) | 過電圧保護回路及び過電圧保護制御方法 | |
JP4499251B2 (ja) | 電源回路およびバックアップ電池を有する携帯用電子機器 | |
US7023189B2 (en) | Voltage regulator circuit of integrated circuit chip | |
JPH10257671A (ja) | 電子回路装置 | |
US6861724B2 (en) | Semiconductor integrated circuit | |
JPH05276688A (ja) | 2次電池の負荷回路 | |
US10879886B1 (en) | Switch circuit suppressing damage to the switch circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060308 |