JP2007287712A - 半導体装置、半導体装置の実装構造、及びそれらの製造方法 - Google Patents

半導体装置、半導体装置の実装構造、及びそれらの製造方法 Download PDF

Info

Publication number
JP2007287712A
JP2007287712A JP2006109595A JP2006109595A JP2007287712A JP 2007287712 A JP2007287712 A JP 2007287712A JP 2006109595 A JP2006109595 A JP 2006109595A JP 2006109595 A JP2006109595 A JP 2006109595A JP 2007287712 A JP2007287712 A JP 2007287712A
Authority
JP
Japan
Prior art keywords
solder
terminal pad
semiconductor device
solder layer
metal ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006109595A
Other languages
English (en)
Inventor
Yasuo Tanaka
康雄 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2006109595A priority Critical patent/JP2007287712A/ja
Priority to US11/723,395 priority patent/US20080012131A1/en
Publication of JP2007287712A publication Critical patent/JP2007287712A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】半導体装置が熱ストレスを受けた場合に、半田の下部にクラックが発生するのを防止し、端子パッドと半田との間における接合の信頼性を向上させる。
【解決手段】外部部品との接合に用いるための金属ボール２１を、第１半田層１９を介して第１端子パッド１７上に設ける。そして、熱ストレスが集中する箇所、すなわち、第１半田層１９のクラックが伸展する箇所に、金属ボール２１が存在するように第１半田層１９の層厚を設定する。
【選択図】図１

Description

この発明は、良好に接合された、端子パッド及び半田を具えた半導体装置、半導体装置の実装構造、及びそれらの製造方法に関する。
従来から、半導体装置は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）等の、加熱処理によって溶融した半田によって、回路基板と接続される。このＢＧＡやＬＧＡ等の半田は、半導体装置が製造される際に、半導体装置の表面に露出した端子パッド上に設けられる（例えば、特許文献１）。また、ＢＧＡやＬＧＡ等の半田は、半導体装置が回路基板に実装される際に、回路基板の端子パッドと接合される。
以下、特許文献１に開示されている従来技術による端子パッドと半田との接合構造について、この接合構造を有する半導体装置を例に挙げて説明する。なお、従来技術による接合構造は、印刷またはメッキにより、端子パッドの直上に半田を配置する構成となっていた。
図３は、特許文献１に開示されている、従来技術による接合構造を有する半導体装置の切り口を示す端面図である。ここでは、従来技術による接合構造を有する半導体装置として、ＢＧＡを具える半導体装置、すなわち、端子パッドの上に半田ボールを搭載している半導体装置であって、ウエハレベルＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と呼ばれる技術を用いて樹脂封止されたチップを有する半導体装置を例にとって説明する。
従来技術による接合構造を有する半導体装置（以下、単に従来技術による半導体装置と称する）は、図３に示すように、半導体装置を構成する種々の素子が形成されている基板、この基板の上側表面に形成された導電層、この導電層の上側表面に形成された絶縁層、その他を含むチップ１１１を具えている。そして、このチップ１１１は、上側表面を樹脂層１１３によって封止されている。更に、この樹脂層１１３には、端子パッド１１５が作り込まれている。ここで、この端子パッド１１５の頂面は、樹脂層１１３の上側表面から露出している。この露出した端子パッド１１５の頂面は、回路基板と半導体素子との接合部分である。
また、端子パッド１１５は、配線によってチップ１１１と電気的に接続されている（図示せず）。ここで、端子パッド１１５は、Ｃｕ（銅）によって構成されているのが一般的である。
半導体装置は、端子パッド１１５の上に、フラックス１１７が印刷され、更に、このフラックス１１７の上には半田ボール１１９が、図３の矢印で示すように搭載される。この半田ボール１１９は、例えば、Ｃｕ（銅）等の金属を材料とする球形の金属ボール１２１と、この金属ボール１２１の表面を覆う半田１２３によって構成されている。
次に、従来技術による半導体装置の製造工程について説明する。図４（Ａ）〜（Ｄ）は、従来技術による半導体装置の製造方法における、各工程段階で得られた構造体の切り口を示す端面図である。
まず、半導体装置のチップ１１１上の樹脂層１１３に端子パッド１１５が作り込まれた構造体を用意する（図４（Ａ）参照）。この構造体は、基板、この基板の上側表面に設けられた、例えば、配線、その他の所要の導電層、この導電層の上側表面に設けられた絶縁層、その他を具えたチップ１１１を有している。このチップ１１１の上には、端子パッド１１５が設けられている。更に、チップ１１１の上側表面には、端子パッド１１５の周囲を埋め込むように、樹脂層１１３が設けられている。ここで、端子パッド１１５の頂面は、樹脂層１１３の上側表面とほぼ同一面に存在しており、外部に露出している。なお、この露出している端子パッド１１５の頂面は、端子パッド１１５を構成しているＣｕ等の金属と大気中の酸素とが反応して生成された酸化膜（図示せず）によって、覆われている。
次に、端子パッド１１５の頂面にフラックス１１７を塗布する（図４（Ｂ）参照）。これによって、端子パッド１１５上に形成された、上述の酸化膜を除去し、半田１２３と端子パッド１１５とを接合しやすくする。
次に、フラックス１１７の上に半田ボール１１９を矢印で示すように搭載する（図４（Ｃ）参照）。この半田ボール１１９は、球形の金属ボール１２１と、この金属ボール１２１の全表面を覆う半田１２３とで構成されている。また、通常は、金属ボール１２１として、Ｃｕを材料としたＣｕボールを用いるのが一般的である。
ここで、従来から、半田は、例えば、Ｓｎ−Ｐｂ系等の、Ｐｂ（鉛）を含有する材料が用いられていた。「Ｓｎ−Ｐｂ系」とは、Ｓｎ（スズ）とＰｂとの混合物（以下、Ｓｎ−Ｐｂと称する）そのもの、または、Ｓｎ−Ｐｂ以外の材料を数〜数十重量％程度含有するＳｎ−Ｐｂ混合物を意味している。以下、材料名に「系」を付記して表記している場合は、その材料そのもの、または、その他の材料を数〜数十重量％程度含有するその材料を意味しているものとする。
しかしながら、Ｐｂを含有する半田は、周囲の環境を破壊する、半導体装置の製造装置を著しく腐食する等の不具合があるため、その使用が規制されつつある。そのため、近年では、使用される半田は、Ｐｂを含有する半田（以下、Ｐｂ半田と称する）から、Ｐｂを含有しない半田（以下、Ｐｂフリー半田と称する）に代わりつつある。なお、Ｐｂフリー半田は、Ｓｎ、Ａｇ（銀）、及びＣｕの混合物を含む半田（以下、Ｓｎ−Ａｇ−Ｃｕ系半田と称する）が主流となっている。
次に、半田ボール１１９の半田１２３をリフローするための加熱処理（以下、リフロー処理と称する）を行って、半田１２３を溶融する（図４（Ｄ）参照）。
このリフロー処理によって、半田１２３は、溶融されて、端子パッド１１５に接合され、ＢＧＡを形成する。
このとき、半田１２３は、端子パッド１１５との接合部分において、端子パッド１１５を構成しているＣｕと反応することによって、端子パッド１１５と半田１２３との間に、金属間反応生成物層を形成する（図示せず）。ここで、半田１２３の材料が、例えばＳｎ−Ｐｂ系半田やＳｎ−Ａｇ−Ｃｕ系半田である場合には、金属間反応生成物として、ＣｕとＳｎとの反応生成物（以下、Ｃｕ−Ｓｎ反応生成物と称する）、具体的には、Ｃｕ６Ｓｎ５等が形成される。
以上によって、ＢＧＡ、すなわち、金属ボール１２１、及び溶融してこの金属ボールの全周を覆うとともに端子パッド１１５と接合した半田１２３を具える半導体装置が製造される。なお、ＬＧＡを具える半導体装置も、図４に示す製造工程とほぼ同様の工程によって製造される。
また、ウエハレベルＣＳＰを用いて樹脂封止されたチップ１１１を有する半導体装置の他に、チップ１１１が樹脂封止されていない、例えば、フリップチップタイプの半導体装置の場合もほぼ同様の工程によって製造される。
上述のＢＧＡやＬＧＡ等の半田は、半導体装置が回路基板に実装される際に、回路基板の端子パッドと接合される。
以下、従来技術による半導体装置と回路基板との実装構造（以下、従来技術による実装構造と称する）について説明する。図５（Ａ）及び（Ｂ）は、従来技術による半導体装置の実装構造の切り口を示す端面図である。
まず、回路基板１２７には、端子パッド１２９が予め定められた位置に配置されている（図５（Ａ）参照）。ここで、この端子パッド１２９は、上述の端子パッド１１５と同様にＣｕで構成されているのが一般的である。
従来技術による実装構造では、端子パッド１１５が形成されている側の面と端子パッド１２９が形成されている側の面とが対向するように、半導体装置１２５と回路基板１２７とを配置する。図５（Ａ）に示す例では、端子パッド１１５が形成されている側の面を下向きにして、半導体装置１２５を回路基板１２７の上に配置している。
この状態で、リフロー処理、すなわち、半田１２３をリフローするための加熱処理を行って、ＢＧＡを溶融する。そして、この溶融した半田１２３は、端子パッド１２９と接合される（図５（Ｂ）参照）。
このとき、半田１２３は、端子パッド１２９との接合部分において、端子パッド１２９を構成するＣｕと反応することによって、端子パッド１２９と半田１２３との間に、金属間反応生成物層を形成する（図示せず）。ここで、既に説明したように、半田１２３の材料が、例えばＳｎ−Ｐｂ系半田やＳｎ−Ａｇ−Ｃｕ系半田である場合には、金属間反応生成物として、Ｃｕ−Ｓｎ反応生成物、具体的には、Ｃｕ６Ｓｎ５等が形成される。
このようにして、ＢＧＡやＬＧＡ等を具える半導体装置は、回路基板に実装される。
特開２００２−２６１１０５号公報
しかしながら、従来技術による半導体装置には、端子パッドと半田との間の接合の信頼性が低いという課題があった。以下、この課題について説明する。
半導体装置の端子パッドと半田との接合部分は、例えば、以下の（Ａ）〜（Ｃ）のケースで熱ストレスを受ける。
（Ａ）半導体装置は、半導体装置を製造する際のリフロー処理、すなわち、半導体装置の半田を加熱及び冷却して、端子パッドと接合する処理時において、熱ストレスを受ける。
（Ｂ）半導体装置は、具えられた端子パッドと半田との接合構造を用いて、回路基板に実装する際のリフロー処理、すなわち、回路基板の端子パッドと半導体装置の半田とを加熱及び冷却して接合する処理時において、熱ストレスを受ける。
（Ｃ）半導体装置は、内部に端子パッドと半田との接合構造を具えている半導体装置が搭載された製品を稼動する際の動作と停止処理時において、熱ストレスを受ける。
従来技術による半導体装置は、上述の（Ａ）〜（Ｃ）のケースにおいて受ける熱ストレスが要因となって、主に以下の理由により、端子パッドと半田との間にクラックが発生し易いという問題があった。なお、ここでいう「端子パッドと半田との間」とは、半導体装置が具える接合構造における端子パッドと半田との間に限らず、回路基板の端子パッドと半導体装置が具える接合構造における半田との間の両方を意味している。
近年、半導体装置は、狭ピッチ化及び薄型化する傾向にある。そのため、半導体装置は、端子の径が小さくなり、また、端子の高さが低くなってきている。端子の径が小さくなり、また、端子の高さが低くなると、半田と端子パッドとの間の接合部分のスペースは、小さくなる。そのため、半導体装置は、上述の（Ａ）〜（Ｃ）のケースで受ける熱ストレスが接合部分の下部に集中し易くなり、これによって、クラックが接合部分における半田の下部に発生し易かった。
このように、半導体装置は、クラックが発生すると、そのクラックにより、端子パッドと半田との間において接合不良となる。
従って、従来技術による半導体装置によれば、上述の理由により、端子パッドと半田との間における接合の信頼性が低下していた。
この発明の目的は、クラックが発生しておらず、端子パッドと半田とが良好に接合されている、端子パッド及び半田を具える半導体装置及びその製造方法、更に、この半導体装置と回路基板との実装構造を提案することにある。
そこで、上述の目的の達成を図るため、この発明の第１の要旨によれば、半導体装置の実装構造は、以下のような特徴を有している。
すなわち、この発明の半導体装置の実装構造は、第１端子パッドを有する下地と、第２端子パッドを有する回路基板とを具えている。
これら下地と回路基板間には、下地に対向する第１の表面、回路基板に対向する第２の表面、及び第１、第２の表面を除く第３の表面を有する金属ボールが配置されて設けられている。更に、第１端子パッドと金属ボールの第１の表面との間には、第１端子パッドと金属ボールとを接合するとともに、第１端子パッドと金属ボール間における層厚が１０μｍ以下である第１半田層が形成されている。この第１半田層と同様に、第２端子パッドと金属ボールの第２の表面との間には、第２端子パッドと金属ボールとを接合するとともに、第２端子パッドと金属ボール間における層厚が１０μｍ以下である第２半田層が形成されている。そして、金属ボールの第１、第２の表面はそれぞれ第１、第２半田層に覆われるとともに、第３の表面は第１、第２半田層から露出している。
また、この発明の第２の要旨によれば、半導体装置の製造方法は、以下の第１工程から第４工程までの各工程を含む。
すなわち、まず、第１工程では、上側表面に露出して作り込まれた第１端子パッドを有する下地を用意する。
次に、第２工程では、第１端子パッドの上側表面に第１半田層を形成する。
次に、第３工程では、第１半田層に、金属ボールを、第１半田層の上側表面と、金属ボールの下地側表面とが接するように、搭載する。
次に、第４工程では、加熱処理によってリフローされた第１半田層を利用して、金属ボールと第１端子パッドとを接合する。
また、この発明の第３の要旨によれば、上述の第１の要旨による半導体装置の実装構造の製造方法は、第２の要旨による半導体装置の製造方法の第１工程から第４工程に加え、以下の第５工程から第８工程までの各工程を含む。
すなわち、まず、第５工程では、上側表面に第２端子パッドを有する回路基板を用意する。
次に、第６工程では、第２端子パッドの上側表面に第２半田層を形成する。
次に、第７工程では、第２半田層に、上述の第２の要旨により製造された、上述の第１の要旨による半導体装置の金属ボールを、第２半田層の上側表面と、金属ボールの回路基板側表面とが接するように、搭載する。
次に、第８工程では、加熱処理によってリフローされた第２半田層を利用して、金属ボールと第２端子パッドとを接合する。
第１の要旨に係る半導体装置の実装構造（以下、単に実装構造とも称する）によれば、この実装構造は、第１端子パッド上に、回路基板等の外部部品との接合に用いるための金属ボールを具えている。この金属ボールは、従来技術において用いられていた半田ボールとは異なり、表面が半田によって覆われていない。そして、金属ボールとは別に設けられた第１半田層を介して第１端子パッドと接合されている。従って、予め半田と金属ボールとが一体化されている半田ボールとは異なり、第１半田層の層厚は、半導体装置のサイズに合わせて任意好適に設定されている。
また、この第１の要旨に係る半導体装置の実装構造によれば、この実装構造は、金属ボールと回路基板に具えられた第２端子パッドとが、第２半田層を介して接合されている。この金属ボールと第２端子パッドとの接合構造は、既に説明した金属ボールと第１端子パッドとの接合構造と同様に、第２半田層の層厚が、実装構造のサイズに合わせて任意好適に設定されている。そして、この第１の要旨に係る実装構造は、熱ストレスを受けた場合に、この熱ストレスが集中する箇所、すなわち第１半田層及び第２半田層におけるクラックが伸展する箇所に、金属ボールが存在するように第１半田層及び第２半田層の層厚が設定されている。そのため、この第１半田層及び第２半田層は、金属ボールによってクラックの伸展を遅延させられる。
従って、第１の要旨に係る半導体装置の実装構造は、例えば、上述の（Ａ）のケースにおいて受ける熱ストレス、すなわち、半導体装置を製造する際のリフロー処理、すなわち、半導体装置の半田を加熱及び冷却して、端子パッドと接合する処理時において受ける熱ストレス、また、上述の（Ｂ）のケースにおいて受ける熱ストレス、すなわち、この半導体装置を、回路基板に実装する際のリフロー処理、すなわち、加熱及び冷却することによって、回路基板と半導体装置とを、接合する処理時において受ける熱ストレス、また、上述の（Ｃ）のケースにおいて受ける熱ストレス、すなわち、この実装構造が搭載された製品を稼動する際の動作と停止処理時において受ける熱ストレス等によって、第１半田層及び第２半田層にクラックが伸展するのを遅らせることができる。よって、端子パッドと半田とが良好に接合されており、端子パッドと半田との間における接合の信頼性が、従来技術における半導体装置の実装構造と比して向上する。
また、第２の要旨に係る半導体装置の製造方法によれば、第２工程において、第１端子パッドの上側表面に第１半田層を形成し、第３工程において、第１半田層に、金属ボールを搭載する。従って、この半導体装置の製造方法では、従来技術のように、予め半田と金属ボールとが一体化されている半田ボールを用いるのではなく、第１半田層と金属ボールとを、別の製造工程において設ける。よって、用いる半田の量を調節することによって、第１半田層の層厚を、半導体装置のサイズに合わせて任意好適に設定することができる。そして、この第２の要旨に係る半導体装置の製造方法では、熱ストレスを受けた場合に、この熱ストレスが集中する箇所、すなわち第１半田層におけるクラックが伸展する箇所に、金属ボールが存在するように第１半田層の層厚を設定する。
従って、第２の要旨に係る半導体装置の製造方法では、例えば、上述の（Ａ）のケースにおける熱ストレス、すなわち、第４工程におけるリフロー処理、すなわち、第１半田層を加熱及び冷却して、第１端子パッドと接合する処理時における熱ストレス等を受けても、第１半田層のクラック伸展位置に金属ボールが存在するため、クラックの伸展を遅延させることができる。よって、端子パッドと半田とが良好に接合されており、端子パッドと半田との間における接合の信頼性が、従来技術における半導体装置と比して向上している半導体装置を製造することができる。
また、第３の要旨に係る上述の第１の要旨による半導体装置の実装構造の製造方法によれば、第６工程において、第２端子パッドの上側表面に第２半田層を形成し、第７工程において、第２半田層に、半導体装置の金属ボールを搭載する。ここで、用意する半導体装置は、上述の第１の要旨に係る半導体装置であって、第２の要旨に係る半導体装置の製造方法によって製造された半導体装置である。従って、既に説明した第２の要旨に係る半導体装置の製造方法における第１半田層と同様に、用いる半田の量を調節することによって、第２半田層の層厚を、半導体装置及び実装構造体のサイズに合わせて任意好適に設定することができる。そして、この第３の要旨に係る実装構造の製造方法では、熱ストレスを受けた場合に、この熱ストレスが集中する箇所、すなわち第２半田層におけるクラックが伸展する箇所に、金属ボールが存在するように第２半田層の層厚を設定する。
従って、第３の要旨に係る半導体装置の実装構造の製造方法では、例えば、上述の（Ｂ）のケースにおける熱ストレス、すなわち、第８工程における、半導体装置を、回路基板に実装する際のリフロー処理、すなわち、加熱及び冷却することによって、回路基板と半導体装置とを接合する処理時における熱ストレス等を受けても、第１半田層及び第２半田層のクラック伸展位置に金属ボールが存在するため、クラックの伸展を遅延させることができる。よって、端子パッドと半田とが良好に接合されており、端子パッドと半田との間における接合の信頼性が、従来技術における半導体装置の実装構造と比して向上している半導体装置の実装構造を製造することができる。
以下、図面を参照して、この発明に係る電子機器、その製造方法、及び放熱構造体について説明する。なお、各図は、この発明が理解できる程度に、各構成要素の形状、大きさ、及び配置関係を概略的に示してあるに過ぎない。従って、この発明の構成は、何ら図示の構成例にのみ限定されるものではない。
〈第１の実施の形態〉
第１の実施の形態では、第１端子パッド、金属ボール、及びこの金属ボールとは別に設けられた第１半田層であって、第１端子パッドと金属ボールとを接合する第１半田層を有する半導体装置の製造方法について説明する。この製造方法は、第１工程から第４工程までを含んでいる。以下、第１工程から順に各工程につき説明する。
図１（Ａ）〜（Ｄ）は、この発明の第１の実施の形態を説明する工程図であって、それぞれ、各製造段階で得られた構造体の断面の切り口を示す端面図である。
まず、第１工程では、上側表面に露出して作り込まれた第１端子パッド１７を有する下地１１を用意する（図１（Ａ）参照）。
この第１の実施の形態において用意する下地１１は、従来周知のものである。ここでは、従来技術による下地１１として、ウエハレベルＣＳＰと呼ばれる技術を用いて樹脂封止された下地１１を例にとって説明する。
まず、この下地１１は、例えば、種々の素子が形成されている基板、この基板の上側表面に形成された導電層、この導電層の上側表面に形成された絶縁層、その他を含むチップ１３を具えている。そして、このチップ１３は、上側表面を樹脂層１５によって封止されている。更に、この樹脂層１５には、第１端子パッド１７が作り込まれている。ここで、この第１端子パッド１７の上側表面は、樹脂層１５の上側表面とほぼ同一面に存在しており、外部に露出している。
また、この第１端子パッド１７は、配線によってチップ１３と電気的に接続されている（図示せず）。ここで、この第１端子パッド１７は、従来周知の通り、Ｃｕ（銅）等の導電性の金属によって構成されている。なお、この露出している第１端子パッド１７の上側表面は、第１端子パッド１７を構成している金属、例えば、Ｃｕと大気中の酸素とが反応して生成された酸化膜（図示せず）によって覆われている。
次に、第２工程では、第１端子パッド１７の上側表面に第１半田層１９を形成して図１（Ｂ）に示すような構造体を得る。
この第１半田層１９は、半田ペーストを従来周知の印刷技術を用いて供給することによって、形成される。ここで、この半田ペーストは、約１０重量％のフラックス、数重量％のロジン、約１重量％の活性剤、及び数重量％のアルコール系溶剤と、これらの残りの割合を占有する半田との混合物である。ここで、この半田ペーストに含まれるフラックスは、第１端子パッド１７上に形成された、上述の酸化膜を除去し、第１半田層１９と第１端子パッド１７とを接合しやすくする。また、半田は、例えば、Ｓｎ−Ａｇ−Ｃｕ系半田等が用いられ、好ましくは、９６．５重量％のＳｎ、３．０重量％のＡｇ、及び０．５重量％のＣｕを含むものを用いるのが良い。なお、これら重量％濃度の値は、この半田ペーストの効果、すなわち、続く第３及び第４工程において、金属ボールと第１端子パッド１７とを電気的に接合するという効果、および、含まれたフラックスによる、酸化膜を除去し、第１半田層１９と第１端子パッド１７とを接合しやすくするという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
また、この半田ペーストの供給量を調節することによって、第１半田層１９の層厚を調節する。このように、層厚を調節することによって、続く第３及び第４工程において、第１半田層１９と接合される金属ボールが、熱ストレスが集中する箇所、すなわち、第１半田層１９におけるクラックが伸展する箇所に存在するように第１半田層１９を形成する。ここで、この金属ボールと第１端子パッド１７の上側表面との間の距離が最小となる箇所における第１半田層１９の層厚が、好ましくは最大でも１０μｍとなるように、第１半田層１９の供給量を調節するのが良い。なお、この１０μｍの値は、クラック伸展位置に金属ボールが存在するように第１半田層１９を形成するという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
次に、第３工程では、第２工程において形成された第１半田層１９上に、矢印で示すように金属ボール２１を搭載する（図１（Ｃ）参照）。
この金属ボール２１は、例えば、Ｃｕ（銅）、Ｎｉ（ニッケル）、Ｗ（タングステン）、その他設計に応じた任意好適な金属を材料とすればよいが、９９．９９パーセント以上の高純度を有する金属ボール２１を用いるのが好ましい。ここで、金属ボール２１の材料として、高純度の金属を用いるのは、以下の理由からである。すなわち、金属ボール２１と第１半田層１９の界面において生成される金属間反応生成物の質を向上させるためである。この金属間反応生成物は、金属ボール２１を構成する金属、例えばＣｕ等と、第１半田層１９を構成する半田、例えばＳｎ−Ａｇ−Ｃｕ系半田等とが反応することによって生成する化合物であり、具体的には、Ｃｕ６Ｓｎ５等である。そして、この金属間反応生成物は、反応する金属、すなわち金属ボール２１を構成する金属の純度が低い場合には、カーケンダルボイドが生じ、クラックが発生しやすくなる。
従って、金属ボール２１と第１半田層１９との界面において生成した金属反応生成物に、クラックが発生するのを防止するために、金属ボール２１の材料として、純度の高い金属を用いるのが良い。なお、この９９．９９％の値は、生成される金属間反応生成物に、カーケンダルボイドが生じないという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
また、この金属ボール２１の形状は、ほぼ球形である。そして、この球形の金属ボール２１は、下地１１に対面する側の表面、すなわち下地側表面が、第１半田層１９の上側表面と接するように、第１半田層１９上に搭載される。このとき、第１半田層１９と接していない、金属ボール２１の下地側表面以外の表面は、露出している。ここで、この下地側表面を第１の表面とも称する。
また、この金属ボール２１は、表面が酸化されるのを防止する目的で、フラッシュメッキ処理を施されたもの、すなわち、表面に薄いメッキを有したものを用いてもよい。
次に、第４工程では、加熱処理によってリフローされた第１半田層１９を利用して、金属ボール２１と第１端子パッド１７とを接合することによって、図１（Ｄ）に示すような半導体装置２２を得る。
ここで、第１半田層１９をリフロー、すなわち、溶融させるために行う加熱処理は、従来周知の方法で行えばよく、第１半田層１９を構成する半田ペーストの材料として用いられる半田の融点に応じて、加熱温度及び加熱時間が設定される。例えば、半田ペーストの材料として、Ｓｎ−Ａｇ−Ｃｕ系半田が用いられた場合は、１５０〜２２０℃の温度で９０〜１２０秒程度の予備加熱を行った後、２２０〜２５０℃の温度で２０〜３０秒程度の本加熱を行うことで、第１半田層１９をリフローする。
また、この加熱処理によってリフローされた第１半田層１９は、上述の本加熱の後に、空冷されることによって、再び固化される。この第１半田層１９の加熱処理及び固化によって、上述の第３工程において、第１半田層１９上に搭載された金属ボール２１と第１端子パッド１７とは、接合される。この接合された金属ボール２１は、例えば、回路基板等の外部部品との接合に用いられる。
ここで、既に説明したように、第２工程において、第１半田層１９は、予め層厚が調整されている。そして、その結果、加熱処理及び固化が行われた第１半田層１９は、熱ストレスが集中する箇所、すなわち、クラックが伸展する箇所に金属ボール２１が存在するような層厚となっている。具体的には、この金属ボール２１と第１端子パッド１７の上側表面との間の距離が最小となる箇所における第１半田層１９の層厚Ｗ１が、最大でも１０μｍとなっている。
この第１の実施の形態によって製造された半導体装置２２は、第１端子パッド１７上に例えば、回路基板等の外部部品との接合に用いるための金属ボール２１を具えている。この金属ボール２１は、従来技術において用いられていた半田ボールとは異なり、表面が半田によって覆われていない。そして、金属ボール２１とは別に設けられた第１半田層１９を介して第１端子パッド１７と接合されている。従って、予め半田と金属ボールとが一体化されている半田ボールとは異なり、第１半田層１９の層厚は、半導体装置のサイズに合わせて任意好適に設定されている。そして、第１の実施の形態によって製造された半導体装置は、熱ストレスを受けた場合に、この熱ストレスが集中する箇所、すなわち第１半田層１９におけるクラックが伸展する箇所に、金属ボール２１が存在するように第１半田層１９の層厚が設定されている。
ここで、金属ボール２１と第１端子パッド１７の上側表面との間の距離が最小となる箇所における第１半田層１９の層厚Ｗ１は、最大でも１０μｍとなっている。そのため、この第１半田層１９は、金属ボール２１によってクラックの伸展を遅延させることができる。従って、第１の実施の形態によって製造された半導体装置２２は、例えば、この半導体装置を、回路基板に実装する際のリフロー処理、すなわち、加熱及び冷却することによって、回路基板等の外部部品と半導体装置とを接合する処理時において受ける熱ストレス、また、この半導体装置が搭載された製品を稼動する際の動作と停止処理時とにおいて受ける熱ストレス等によって、第１半田層１９にクラックが伸展するのを遅延させることができる。よって、端子パッドと半田とが良好に接合されており、端子パッドと半田との間における接合の信頼性が、従来技術における半導体装置と比して向上する。
また、この第１の実施の形態における半導体装置の製造方法では、第２工程において、第１端子パッド１７の上側表面に第１半田層１９を形成し、第３工程において、第１半田層１９に、金属ボール２１を搭載する。従って、この半導体装置の製造方法では、従来技術のように、予め半田と金属ボールとが一体化されている半田ボールを用いるのではなく、第１半田層１９と金属ボール２１とを、別の製造工程において設ける。よって、用いる半田の量を調節することによって、第１半田層１９の層厚を、半導体装置のサイズに合わせて任意好適に設定することができる。そして、この第１の実施の形態における半導体装置の製造方法では、熱ストレスを受けた場合に、この熱ストレスが集中する箇所、すなわち第１半田層１９におけるクラックが伸展する箇所に、金属ボール２１が存在するように第１半田層１９の層厚を設定する。
具体的には、金属ボール２１と第１端子パッド１７の上側表面との間の距離が最小となる箇所における第１半田層１９の層厚Ｗ１が、最大でも１０μｍとなるように設定する。従って、この第１の実施の形態における半導体装置の製造方法では、第４工程におけるリフロー処理、すなわち、第１半田層１９を加熱及び冷却して、第１端子パッド１７と接合する処理時における熱ストレス等を受けても、第１半田層１９のクラック伸展位置に金属ボール２１が存在するため、クラックが伸展するのを遅延させることができる。よって、端子パッドと半田とが良好に接合されており、端子パッドと半田との間における接合の信頼性が、従来技術における半導体装置と比して向上している半導体装置を製造することができる。
ここで、この第１の実施の形態では、下地１１として、ウエハレベルＣＳＰと呼ばれる従来周知の技術を用いて樹脂封止された下地１１を用いた半導体装置の製造方法の例について説明した。しかし、当然のことながら、この第１の実施の形態における半導体装置の製造方法は、樹脂封止されていない、すなわち、樹脂層１５を有していない、例えば、フリップチップタイプの下地等を用いた場合でも適用できる。
〈第２の実施の形態〉
第２の実施の形態では、上述の第１の実施の形態によって製造された半導体装置と、回路基板とを接合することで製造される、半導体装置の実装構造の製造方法について説明する。ただし、この第２の実施の形態において用いられる半導体装置は、第１の実施の形態において製造されたものと同様のものであるので、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。
この製造方法は、第１の実施の形態の第１工程から第４工程に加え、第５工程から第８工程までを含んでいる。以下、第１工程から第４工程の説明を省略し、第５工程から順に各工程につき説明する。
図２（Ａ）〜（Ｄ）は、この発明の第２の実施の形態を説明する工程図であって、それぞれ、各製造段階で得られた構造体の断面の切り口を示す端面図である。
まず、第５工程では、上側表面に第２端子パッド２５を有する回路基板２３を用意する（図２（Ａ）参照）。
回路基板２３は、例えば、プリント配線板、その他の通常用いられる従来周知の回路基板である。そして、この回路基板２３は、上側表面に、第２端子パッド２５を具えている。この第２端子パッド２５は、上述の半導体装置２２の第１端子パッド１７と同様に、従来周知の通り、Ｃｕ（銅）等の導電性の金属によって構成されている。なお、この第２端子パッド２５の上側表面は、第２端子パッド２５を構成している金属、例えば、Ｃｕと大気中の酸素とが反応して生成された酸化膜（図示せず）によって覆われている。
次に、第６工程では、第２端子パッド２５の上側表面に第２半田層２７を形成して、図２（Ｂ）に示すような構造体を得る。
この第２半田層２７は、上述の第１半田層１９と同様に、半田ペーストを従来周知の印刷技術を用いて供給することによって、形成される。ここで、この半田ペーストは、約１０重量％のフラックス、数重量％のロジン、約１重量％の活性剤、及び数重量％のアルコール系溶剤と、これらの残りの割合を占有する半田との混合物である。ここで、この半田ペーストに含まれるフラックスは、第２端子パッド２５上に形成された、上述の酸化膜を除去し、第２半田層２７と第２端子パッド２５とを接合しやすくする。また、半田は、例えば、Ｓｎ−Ａｇ−Ｃｕ系半田等が用いられ、好ましくは、９６．５重量％のＳｎ、３．０重量％のＡｇ、及び０．５重量％のＣｕを含むものを用いるのが良い。なお、これら重量％濃度の値は、この半田ペーストの効果、すなわち、続く第７及び第８工程において、半導体装置２２の金属ボール２１と第２端子パッド２５とを電気的に接合するという効果、および、含まれたフラックスによる、酸化膜を除去し、第２半田層２７と第２端子パッド２５とを接合しやすくするという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
また、この半田ペーストの供給量を調節することによって、第２半田層２７の層厚を調節する。このように、層厚を調節することによって、続く第７及び第８工程において、第２半田層２７と接合される半導体装置２２の金属ボール２１が、熱ストレスが集中する箇所、すなわち、第２半田層２７におけるクラックが伸展する箇所に存在するように第２半田層２７を形成する。ここで、この金属ボール２１と第２端子パッド２５の上側表面との間の距離が最小となる箇所における第２半田層２７の層厚が、好ましくは最大でも１０μｍとなるように、第２半田層２７の供給量を調節するのが良い。なお、この１０μｍの値は、クラック伸展位置に金属ボール２１が存在するように第２半田層２７を形成するという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
次に、第７工程では、第２半田層２７に、半導体装置２２の金属ボール２１を、第２半田層２７の上側表面と、金属ボール２１の回路基板２３に対面する側の表面、すなわち回路基板側表面とが接するように、搭載する（図２（Ｃ）の矢印で示す。）。ここで、この回路基板側表面を第２の表面とも称する。このとき、第２半田層２７と接している回路基板側表面すなわち第２の表面、及び第１半田層１９と接している下地側表面すなわち第１の表面以外の金属ボール２１の表面は、露出している。ここで、金属ボール２１の露出している表面を、第３の表面２１ａと称するとともに図に示す。
この第７工程における半導体装置２２は、上述の第１の実施の形態の第１工程から第４工程によって製造された半導体装置２２である。すなわち、この半導体装置２２は、下地１１の上側表面に露出して作り込まれた第１端子パッド１７上に、第１半田層１９を介して接合された、外部部品と接合するための金属ボール２１を具えている（図１（Ｄ）参照）。そして、第１半田層１９は、金属ボール２１と第１端子パッド１７の上側表面との間の距離が最小となる箇所において、層厚が最大でも１０μｍとなっている。
まず、半導体装置２２の第１端子パッド１７及び金属ボール２１を具えている側の面と、回路基板２３の第２端子パッド２５を具えている側の面とが対向するように、半導体装置２２と回路基板２３とを配置する。ここでは、第１端子パッド１７及び金属ボール２１を具えている側の面を下向きにして、半導体装置２２を回路基板２３の上に配置している。そして、半導体装置２２の金属ボール２１は、回路基板２３に対面する側の表面、すなわち回路基板側表面（第２の表面）が、第２半田層２７の上側表面と接するように、第２半田層２７上に搭載される。
次に、第８工程では、加熱処理によってリフローされた第２半田層２７を利用して、金属ボール２１と第２端子パッド２５とを接合して、図２（Ｄ）に示すような構造体を得る。
ここで、第２半田層２７をリフロー、すなわち、溶融させるために行う加熱処理は、上述の第４工程における第１半田層１９に対しての加熱処理と同様に、従来周知の方法で行えばよく、第２半田層２７を構成する半田ペーストの材料として用いられる半田の融点に応じて、加熱温度及び加熱時間が設定される。
また、この加熱処理によってリフローされた第２半田層２７は、上述の第４工程と同様に、本加熱の後に、空冷されることによって、再び固化される。この第２半田層２７の加熱処理及び固化によって、上述の第７工程において、第２半田層２７と、この第２半田層２７上に搭載された金属ボール２１とが接合される。
ここで、既に説明したように、第６工程において、第２半田層２７は、予め層厚が調整されている。そして、その結果、加熱処理及び固化が行われた第２半田層２７は、熱ストレスが集中する箇所、すなわち、クラックが伸展する箇所に金属ボール２１が存在するような層厚となっている。具体的には、この金属ボール２１と第２端子パッド２５の上側表面との間の距離が最小となる箇所における第２半田層２７の層厚Ｗ２が、最大でも１０μｍとなっている。
この第２の実施の形態によって製造された半導体装置の実装構造（以下、単に実装構造とも称する）は、上述の第１の実施の形態によって製造された半導体装置２２に具えられた金属ボール２１と回路基板２３に具えられた第２端子パッド２５とが、第２半田層２７を介して接合されている。この金属ボール２１と第２端子パッド２５との接合構造は、既に説明した第１の実施の形態によって製造された半導体装置２２における、金属ボール２１と第１端子パッド１７との接合構造と同様に、第２半田層２７の層厚が、半導体装置２２及び実装構造のサイズに合わせて任意好適に設定されている。そして、この第２の実施の形態によって製造された実装構造は、熱ストレスを受けた場合に、この熱ストレスが集中する箇所、すなわち第１半田層１９及び第２半田層２７におけるクラックが伸展する箇所に、金属ボール２１が存在するように第１半田層１９及び第２半田層２７の層厚が設定されている。ここで、金属ボール２１と第１端子パッド１７の上側表面との間の距離が最小となる箇所における第１半田層１９の層厚Ｗ１、及び金属ボール２１と第２端子パッド２５の上側表面との間の距離が最小となる箇所における第２半田層２７の層厚Ｗ２は、いずれも最大でも１０μｍとなっている。
そのため、この第１半田層１９及び第２半田層２７は、金属ボール２１によってクラックの伸展が遅延させられる。従って、第２の実施の形態によって製造された半導体装置の実装構造は、例えば、この実装構造が搭載された製品を稼動する際の動作と停止処理時において受ける熱ストレス等によって、第１半田層１９及び第２半田層２７にクラックが伸展するのを遅延させることができる。よって、端子パッドと半田とが良好に接合されており、端子パッドと半田との間における接合の信頼性が、従来技術における半導体装置の実装構造と比して向上する。
また、この第２の実施の形態における半導体装置の実装構造の製造方法によれば、第６工程において、第２端子パッド２５の上側表面に第２半田層２７を形成し、第７工程において、第２半田層２７に、半導体装置２２の金属ボール２１を搭載する。ここで、用意する半導体装置２２は、上述の第１の実施の形態によって製造された半導体装置である。従って、既に説明した第１の実施の形態の半導体装置の製造方法における第１半田層１９と同様に、用いる半田の量を調節することによって、第２半田層２７の層厚を、半導体装置２２及び実装構造体のサイズに合わせて任意好適に設定することができる。そして、この第２の実施の形態における実装構造の製造方法では、熱ストレスを受けた場合に、この熱ストレスが集中する箇所、すなわち第２半田層２７におけるクラックが伸展する箇所に、金属ボール２１が存在するように第２半田層２７の層厚を設定する。
従って、第２の実施の形態における半導体装置の実装構造の製造方法では、例えば、第８工程における、半導体装置２２を、回路基板２３に実装する際のリフロー処理、すなわち、加熱及び冷却することによって、回路基板２３と半導体装置２２とを加熱及び冷却して接合する処理時における熱ストレス等を受けても、第１半田層１９及び第２半田層２７のクラック伸展位置に金属ボール２１が存在するため、クラックが伸展するのを遅延させることができる。よって、端子パッドと半田とが良好に接合されており、端子パッドと半田との間における接合の信頼性が、従来技術における半導体装置の実装構造と比して向上している半導体装置の実装構造を製造することができる。
ここで、この第２の実施の形態では、下地１１として、ウエハレベルＣＳＰを用いて樹脂封止された下地１１を有する半導体装置を用いた実装構造の製造方法の例について説明した。しかし、当然のことながら、この第２の実施の形態における半導体装置の実装構造の製造方法は、樹脂封止されていない、すなわち、樹脂層１５を有していない、例えば、フリップチップタイプの下地等を有する半導体装置を用いた場合でも適用できる。
（Ａ）〜（Ｄ）は、この発明の第１の実施の形態を説明する工程図である。 （Ａ）〜（Ｄ）は、この発明の第２の実施の形態を説明する工程図である。 従来技術による半導体装置を説明する図である。 （Ａ）〜（Ｄ）は、従来技術による半導体装置の製造方法を説明する工程図である。 （Ａ）及び（Ｂ）は、従来技術による半導体装置の実装構造の製造方法を説明する工程図である。
符号の説明
１１：下地
１３：チップ
１５：樹脂層
１７：第１端子パッド
１９：第１半田層
２１：金属ボール
２１ａ：第３の表面
２２：半導体装置
２３：回路基板
２５：第２端子パッド
２７：第２半田層
１１１：チップ
１１３：樹脂層
１１５、１２９：端子パッド
１１７：フラックス
１１９：半田ボール
１２１：金属ボール
１２３：半田
１２５：半導体装置
１２７：回路基板
Ｗ１、Ｗ２：層厚

Claims (5)

  1. 第１端子パッドを有する下地と、
    第２端子パッドを有する回路基板と、
    前記下地と前記回路基板間に配置され、前記下地に対向する第１の表面、前記回路基板に対向する第２の表面、及び前記第１、第２の表面を除く第３の表面を有する金属ボールと、
    前記第１端子パッドと前記金属ボールの前記第１の表面との間に形成され、前記第１端子パッドと前記金属ボールとを接合するとともに、前記第１端子パッドと前記金属ボール間における層厚が１０μｍ以下である第１半田層と、
    前記第２端子パッドと前記金属ボールの前記第２の表面との間に形成され、前記第２端子パッドと前記金属ボールとを接合するとともに、前記第２端子パッドと前記金属ボール間における層厚が１０μｍ以下である第２半田層とを具え、
    前記金属ボールの前記第１、第２の表面はそれぞれ前記第１、第２半田層に覆われるとともに、前記第３の表面は前記第１、第２半田層から露出していることを特徴とする半導体装置の実装構造。
  2. 上側表面に露出して作り込まれた第１端子パッドを有する下地を用意する第１工程と、
    前記第１端子パッドの上側表面に第１半田層を形成する第２工程と、
    該第１半田層に、前記金属ボールを、前記第１半田層の上側表面と、前記金属ボールの下地側表面とが接するように、搭載する第３工程と、
    加熱処理によってリフローされた前記第１半田層を利用して、前記金属ボールと前記第１端子パッドとを接合する第４工程と
    を含むことを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、
    前記第２工程が、前記第１端子パッドの上側表面と前記金属ボールとの間の距離が最小となる箇所における前記第１半田層の層厚が、最大でも１０μｍとなるように、前記第１半田層の層厚を調節して、前記第１端子パッドの上側表面に前記第１半田層を形成する工程であることを特徴とする半導体装置の製造方法。
  4. 上側表面に露出して作り込まれた第１端子パッドを有する下地を用意する第１工程と、
    前記第１端子パッドの上側表面に第１半田層を形成する第２工程と、
    該第１半田層に、前記金属ボールを、前記第１半田層の上側表面と、前記金属ボールの下地側表面とが接するように、搭載する第３工程と、
    加熱処理によってリフローされた前記第１半田層を利用して、前記金属ボールと前記第１端子パッドとを接合する第４工程と、
    上側表面に第２端子パッドを有する回路基板を用意する第５工程と、
    前記第２端子パッドの上側表面に第２半田層を形成する第６工程と、
    該第２半田層に、前記第１工程から前記第４工程により製造された半導体装置の前記金属ボールを、前記第２半田層の上側表面と、前記金属ボールの回路基板側表面とが接するように、搭載する第７工程と、
    加熱処理によってリフローされた前記第２半田層を利用して、前記金属ボールと前記第２端子パッドとを接合する第８工程と
    を含むことを特徴とする半導体装置の実装構造の製造方法。
  5. 請求項４に記載の半導体装置の実装構造の製造方法において、
    前記第２工程が、前記第１端子パッドの上側表面と前記金属ボールとの間の距離が最小となる箇所における前記第１半田層の層厚が、最大でも１０μｍとなるように、前記第１半田層の層厚を調節して、前記第１端子パッドの上側表面に前記第１半田層を形成する工程であり、
    前記第６工程が、前記第２端子パッドの上側表面と前記金属ボールとの間の距離が最小となる箇所における前記第２半田層の層厚が、最大でも１０μｍとなるように、前記第２半田層の層厚を調節して、前記第２端子パッドの上側表面に前記第２半田層を形成する工程であることを特徴とする半導体装置の実装構造の製造方法。
JP2006109595A 2006-04-12 2006-04-12 半導体装置、半導体装置の実装構造、及びそれらの製造方法 Pending JP2007287712A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006109595A JP2007287712A (ja) 2006-04-12 2006-04-12 半導体装置、半導体装置の実装構造、及びそれらの製造方法
US11/723,395 US20080012131A1 (en) 2006-04-12 2007-03-19 Semiconductor device, mounting construction of a semiconductor device, and method of manufacturing the semiconductor device with the mounting construction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006109595A JP2007287712A (ja) 2006-04-12 2006-04-12 半導体装置、半導体装置の実装構造、及びそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2007287712A true JP2007287712A (ja) 2007-11-01

Family

ID=38759251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006109595A Pending JP2007287712A (ja) 2006-04-12 2006-04-12 半導体装置、半導体装置の実装構造、及びそれらの製造方法

Country Status (2)

Country Link
US (1) US20080012131A1 (ja)
JP (1) JP2007287712A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5456545B2 (ja) * 2009-04-28 2014-04-02 昭和電工株式会社 回路基板の製造方法
US20120161312A1 (en) * 2010-12-23 2012-06-28 Hossain Md Altaf Non-solder metal bumps to reduce package height
US20150047463A1 (en) * 2012-06-26 2015-02-19 California Institute Of Technology Systems and methods for implementing bulk metallic glass-based macroscale gears
KR102007780B1 (ko) * 2012-07-31 2019-10-21 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법
US9355980B2 (en) * 2013-09-03 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
WO2015040714A1 (ja) 2013-09-19 2015-03-26 千住金属工業株式会社 Ｎｉボール、Ｎｉ核ボール、はんだ継手、フォームはんだ、はんだペースト
CN103531559A (zh) * 2013-10-18 2014-01-22 上海纪元微科电子有限公司 倒装芯片键合结构及其形成方法
KR101691345B1 (ko) * 2014-02-04 2016-12-29 센주긴조쿠고교 가부시키가이샤 Ni 볼, Ni 핵 볼, 납땜 조인트, 땜납 페이스트 및 폼 땜납
CN105980087B (zh) * 2014-02-04 2018-05-25 千住金属工业株式会社 金属球的制造方法、接合材料以及金属球
CN107073656B (zh) 2014-11-05 2018-07-03 千住金属工业株式会社 软钎焊材料、焊膏、成形焊料、钎焊接头以及软钎焊材料的管理方法
JP6332566B2 (ja) 2015-09-15 2018-05-30 株式会社村田製作所 接合用部材、接合用部材の製造方法、および、接合方法
CN107850400B (zh) 2015-09-28 2019-10-25 株式会社村田制作所 热导管、散热元件、热导管的制造方法
JP6369640B2 (ja) * 2015-11-05 2018-08-08 株式会社村田製作所 接合用部材、および、接合用部材の製造方法
CN107335879B (zh) * 2017-06-21 2019-11-08 深圳市汉尔信电子科技有限公司 一种面阵列的封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745664A (ja) * 1993-07-28 1995-02-14 Sharp Corp 半導体装置の実装方法
JPH09134934A (ja) * 1995-11-07 1997-05-20 Sumitomo Metal Ind Ltd 半導体パッケージ及び半導体装置
JPH11103157A (ja) * 1997-09-26 1999-04-13 Ibiden Co Ltd プリント配線板
JPH11261210A (ja) * 1998-03-11 1999-09-24 Fujikura Ltd プリント配線基板とチップ部品との接続方法
JPH11307565A (ja) * 1998-04-24 1999-11-05 Mitsubishi Electric Corp 半導体装置の電極およびその製造方法ならびに半導体装置
JP2009515711A (ja) * 2005-12-30 2009-04-16 インテル・コーポレーション ハンダ発泡体、ナノ多孔性ハンダ、チップパッケージが有する発泡ハンダバンプ、そのアセンブリ方法およびそれを含むシステム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796164A (en) * 1993-05-11 1998-08-18 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
US5591941A (en) * 1993-10-28 1997-01-07 International Business Machines Corporation Solder ball interconnected assembly
KR100717667B1 (ko) * 2000-09-18 2007-05-11 신닛뽄세이테쯔 카부시키카이샤 반도체용 본딩 와이어 및 그 제조 방법
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
US7233074B2 (en) * 2005-08-11 2007-06-19 Texas Instruments Incorporated Semiconductor device with improved contacts

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745664A (ja) * 1993-07-28 1995-02-14 Sharp Corp 半導体装置の実装方法
JPH09134934A (ja) * 1995-11-07 1997-05-20 Sumitomo Metal Ind Ltd 半導体パッケージ及び半導体装置
JPH11103157A (ja) * 1997-09-26 1999-04-13 Ibiden Co Ltd プリント配線板
JPH11261210A (ja) * 1998-03-11 1999-09-24 Fujikura Ltd プリント配線基板とチップ部品との接続方法
JPH11307565A (ja) * 1998-04-24 1999-11-05 Mitsubishi Electric Corp 半導体装置の電極およびその製造方法ならびに半導体装置
JP2009515711A (ja) * 2005-12-30 2009-04-16 インテル・コーポレーション ハンダ発泡体、ナノ多孔性ハンダ、チップパッケージが有する発泡ハンダバンプ、そのアセンブリ方法およびそれを含むシステム

Also Published As

Publication number Publication date
US20080012131A1 (en) 2008-01-17

Similar Documents

Publication Publication Date Title
JP2007287712A (ja) 半導体装置、半導体装置の実装構造、及びそれらの製造方法
JP4051893B2 (ja) 電子機器
KR100790978B1 (ko) 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법
JP5649805B2 (ja) 半導体装置の製造方法
KR100629826B1 (ko) 접합재 및 이를 이용한 회로 장치
JP6547745B2 (ja) 半導体装置およびその製造方法
JP2008109059A (ja) 電子部品の基板への搭載方法及びはんだ面の形成方法
JP6586952B2 (ja) 半導体装置およびその製造方法
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP5035134B2 (ja) 電子部品実装装置及びその製造方法
JP6544354B2 (ja) 半導体装置の製造方法
JP2006339595A (ja) 半導体装置
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
TWI334752B (en) Manufacturing method of circuit device
JP2001060760A (ja) 回路電極およびその形成方法
JP2009277777A (ja) はんだボール搭載方法及び電子部品実装用部材
JP5020051B2 (ja) 半導体装置
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
JP2017107955A (ja) 電子装置及び電子装置の製造方法
JP2008071792A (ja) 半導体装置の製造方法
JP2008218483A (ja) 半導体装置及びその製造方法
JP2011216813A (ja) はんだ接合方法、半導体装置及びその製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
KR101891594B1 (ko) 솔더일체형금속레이어, 이를 포함하는 솔더일체형pcb 및 솔더접합방법
JP2010272814A (ja) 回路基板、及びはんだバンプのクラックの修復方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080919

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081210

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110222