JPH0741263Y2 - Video tape recorder - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、４個のビデオヘツドを備えて間欠スローモ
ーシヨン再生を行なうヘリカルスキヤン型のビデオテー
プレコーダに関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to a helical scan type video tape recorder having four video heads and performing intermittent slow motion reproduction.

〔従来の技術〕[Conventional technology]

従来、この程ビデオテープレコーダは、回転するヘツド
ベースの対向位置に、アジマス角の異なる一方の主，副
ビデオヘツド（以下Am,Bsヘツドと称する）を有する一
方のダブルアジマスヘツド部と、アジマス角の異なる他
方の主，副ビデオヘツド（以下Bm,Asヘツドと称する）
を有する他方のダブルアジマスヘツド部が設けられ、磁
気テープの通常の記録，再生のときはAm,Bmヘツドが用
いられ、制止再生，間欠スローモーシヨン再生（以下ス
ロー再生と称する）のときはAm,BmヘツドとともにAs,Bs
ヘツドの一方または両方が用いられる。Conventionally, a video tape recorder has a double azimuth head portion having one of main and sub video heads (hereinafter, referred to as Am and Bs heads) having different azimuth angles at a position opposite to a rotating head base, and one of the azimuth angles. Different main and sub video heads (hereinafter referred to as Bm, As heads)
The other double azimuth head section is provided, and Am and Bm heads are used during normal recording and reproducing of magnetic tape, and Am and Bm heads are used during stop reproduction and intermittent slow motion reproduction (hereinafter referred to as slow reproduction). Bm head with As, Bs
Either or both heads are used.

なお、Am,Bmヘツドは異なるアジマス角、Am,Asヘツドは
同一アジマス角、Bm,Bsヘツドは同一アジマス角であ
る。The Am and Bm heads have different azimuth angles, the Am and As heads have the same azimuth angle, and the Bm and Bs heads have the same azimuth angle.

そして1/Nスロー再生すなわち標準再生の1/Nの速度でス
ロー再生を行なう場合、Am,BmヘツドとAs,Bsヘツドのい
ずれか一方とによるいわゆる３ヘツド方式により、つぎ
のようにして行なわれる。When performing slow playback at 1 / N slow playback, that is, at 1 / N speed of standard playback, it is performed as follows by the so-called 3-head method with either Am, Bm head or As, Bs head. .

すなわち、約（Ｎ−１）フレームの間テープを停止して
Am,AsヘツドまたはBm,Bsヘツドにより静止再生し、その
後約１フレームの間テープを標準走行してテープを２ト
ラツクだけ移動するとともに、Am,Bmヘツドにより標準
再生することをくり返す。That is, stop the tape for about (N-1) frames
The reproduction is stopped by the Am, As head or the Bm, Bs head, and then the tape is standardly run for about one frame to move the tape by two tracks, and the standard reproduction is repeated by the Am, Bm head.

たとえば、Ｎ＝４の場合は第４図の２点鎖線に示すよう
に約３フレームの間（約６フイールドの間）テープの走
行を停止し、約１フレームの間（約２フイールドの間）
テープを標準走行することをくり返し、1/Nのスロー再
生を行なう。For example, in the case of N = 4, the tape running is stopped for about 3 frames (for about 6 fields) as shown by the chain double-dashed line in FIG. 4, and for about 1 frame (for about 2 fields).
Repeatedly runs the tape as standard, and performs 1 / N slow playback.

なお第４図は公知のトラツクパターン座標法によりテー
プトレースを示し、横軸，縦軸が時間，テープ走行量を
それぞれ示し、ａはAm,Asヘツドのアジマスのトラツク,
bはBm,Bsヘツドのアジマスのトラツクを示す。FIG. 4 shows a tape trace by a known track pattern coordinate method, where the abscissa and the ordinate respectively indicate the time and the tape running amount, and a is the azimuth track of Am, As head,
b indicates the azimuth track of Bm, Bs head.

しかし、前述の３ヘツド方式では、ａまたはｂのトラツ
クの約Ｎ−１フレームのくり返し静止再生と、トラツク
の約１フレームの走行再生とを交互に行なつて1/Nのス
ロー再生を行なつたため、再生画面の動きが非常に不自
然になる。However, in the three-head method described above, a repeated still playback of about N-1 frames of the track a or b and a running playback of about 1 frame of the track are alternately performed to perform a slow playback of 1 / N. Therefore, the motion of the playback screen becomes very unnatural.

そこでたとえばＮ＝４の1/4スロー再生を行なう場合、
全ヘツドを用いるとともにキプスタン制御部に第５図の
スロー再生部を設けてつぎのように再生トレースし、前
述の欠点を解消することが考案されている。So, for example, when performing 1/4 slow playback with N = 4,
It has been devised to eliminate the above-mentioned drawbacks by using all heads and providing the slow reproduction section of FIG. 5 in the Kipstan control section to perform reproduction trace as follows.

すなわち、第５図に示すようにRF入力端子（１）に第６
図（ａ）のRFスイツチングパルス（以下RFパルスと称す
る）が入力されるとともに、該RFパルスが1/2分周器
（２）により分周され、分周器（２）からRF遅延モノマ
ルチ（３）および1/2分周器（４）に第６図（ｂ）に示
すようにRFパルスを2/N分周した1/2分周パルスが出力さ
れる。That is, as shown in FIG.
An RF switching pulse (hereinafter referred to as an RF pulse) shown in FIG. 3A is input, and the RF pulse is divided by a 1/2 divider (2). As shown in FIG. 6 (b), the RF pulse is divided by 2 / N and a 1/2 frequency division pulse is output to the multi (3) and the 1/2 frequency divider (4).

なお、RFパルスは回転ドラム（ヘツドベース）が180°
毎回転し、Am,Bsヘツドがテープトレースを開始すると
きおよび、Bm,Asヘツドがテープトレースを開始すると
きに、ローレベル（以下Ｌと称する），およびハイレベ
ル（以下Ｈと称する）それぞれに変化する２フイールド
（１フレーム周期）のパルスである。また、分周器
（４）は分周器（２）とともにスロー比設定用の分周器
を形成し、RFパルスの立下りにより動作してRFパルスを
1/Nすなわち1/4分周する。The RF pulse is 180 ° on the rotating drum (head base).
Rotate every time, when Am, Bs head starts tape trace and when Bm, As head starts tape trace, low level (hereinafter referred to as L) and high level (hereinafter referred to as H) respectively. It is a pulse of two fields (one frame period) that changes. Further, the frequency divider (4) forms a frequency divider for setting the slow ratio together with the frequency divider (2), and operates by falling of the RF pulse to generate the RF pulse.
Divide by 1 / N or 1/4.

そしてモノマルチ（３）は分周器（２）の1/2分周パル
スの立上りによりトリガされ、モノマルチ（３）からス
タートパルスモノマルチ（５）に、第６図（ｃ）に示す
ように1/2分周パルスの立上りからTaの間だけＨになる
遅延モノマルチパルスが出力される。Then, the monomulti (3) is triggered by the rising of the 1/2 divided pulse of the frequency divider (2), and the monomulti (3) changes to the start pulse monomulti (5), as shown in FIG. 6 (c). Then, a delayed mono-multi pulse that becomes H only during the period from the rise of the 1/2 divided pulse to Ta is output.

さらに、モノマルチ（５）は遅延モノマルチパルスの立
下りによりトリガされ、モノマルチ（５）から逆流防止
用のダイオード（６）を介してキヤプスタンモータ駆動
部のモータ電圧制御端子（７）に、第６図（ｄ）に示す
ように遅延モノマルチパルスの立下りからTbの起動設定
期間にだけＨになる起動用のスタートパルスが出力され
る。Furthermore, the mono-multi (5) is triggered by the falling edge of the delayed mono-multi pulse, and the motor voltage control terminal (7) of the capstan motor drive section is passed from the mono-multi (5) through the diode (6) for preventing backflow. Then, as shown in FIG. 6 (d), a start pulse for start-up which becomes H only during the start-up setting period of Tb from the trailing edge of the delayed mono-multipulse is output.

なお、モノマルチ（３），（５）によりスタートパルス
形成部が構成されるとともに、Ta,TbはRFパルスの1/2周
期より短く設定されている。It should be noted that the start pulse forming section is composed of the monomultis (3) and (5), and Ta and Tb are set shorter than 1/2 cycle of the RF pulse.

そしてスタートパルスのＨの期間に、キヤプスタンモー
タ駆動部がキヤプスタンモータに正転方向の最大電圧を
印加し、該最大電圧にもとづき、キヤプスタンモータが
停止から標準再生の正回転に起動され、テープが標準再
生で走行し始める。Then, during the period H of the start pulse, the capstan motor drive section applies the maximum voltage in the forward direction to the capstan motor, and based on the maximum voltage, the capstan motor is stopped and the normal rotation of the normal regeneration is started. When started, the tape starts running in standard playback.

また、モノマルチ（５）のスタートパルスがインバータ
（８）を介してRSフリツプフロツプ（９）のセツト端子
（Ｓ）に入力され、スタートパルスの立上りによりフリ
ツプフロツプ（９）がセツトされ、第６図（ｅ）に示す
ようにフリツプフロツプ（９）のＱ出力端子（ｑ）の出
力信号がＨになる。Further, the start pulse of the monomulti (5) is input to the set terminal (S) of the RS flip-flop (9) via the inverter (8), the flip-flop (9) is set by the rising of the start pulse, and the start pulse of FIG. As shown in e), the output signal from the Q output terminal (q) of the flip-flop (9) becomes H.

さらに、キヤプスタンモータの回転は、該モータに取付
けられた周波数発電器（FG検出器）により検出され、該
発電器からFG入力端子（10）に、キヤプスタンモータの
回転に比例して周波数が変化するFGパルスが入力され
る。Further, the rotation of the capstan motor is detected by a frequency generator (FG detector) attached to the motor, and the generator is connected to the FG input terminal (10) in proportion to the rotation of the capstan motor. An FG pulse whose frequency changes is input.

そして入力端子（10）のFGパルスがFGアンプ（11）を介
して三角波作成回路（12）に入力され、このとき作成回
路（12）はFGパルスの立上りまたは立下り毎にトリガさ
れ、つぎにトリガされるまでの間に作成回路（12）の出
力レベルが０から所定の時定数で上昇し、作成回路（1
2）からピークホールド回路（13）に、キヤプスタンモ
ータの回転に反比例したピークレベルの三角波信号が出
力される。Then, the FG pulse of the input terminal (10) is input to the triangular wave creating circuit (12) via the FG amplifier (11), and at this time, the creating circuit (12) is triggered at each rising or falling of the FG pulse, and then Until the trigger, the output level of the creation circuit (12) rises from 0 with a predetermined time constant,
2) The peak hold circuit (13) outputs a triangular wave signal with a peak level inversely proportional to the rotation of the capstan motor.

さらに、ピークホールド回路（13）は三角波信号のピー
クレベルのホールドをくり返し、ピークホールド回路
（13）から逆流防止用のダイオード（14）を介してスイ
ツチ（15）に、キヤプスタンモータの速度制御信号，す
なわち速度に反比例したレベルの標準走行のサーボ制御
用の速度制御信号が出力される。Further, the peak hold circuit (13) repeatedly holds the peak level of the triangular wave signal and controls the speed of the capstan motor from the peak hold circuit (13) to the switch (15) through the diode (14) for preventing backflow. A signal, that is, a speed control signal for servo control of standard running having a level inversely proportional to the speed is output.

なお、アンプ（11），作成回路（12），ピークホールド
回路（13）により速度制御信号形成部が構成されてい
る。A speed control signal forming section is composed of the amplifier (11), the preparation circuit (12), and the peak hold circuit (13).

そしてキヤプスタンモータが起動されると、フリツプフ
ロツプ（９）の出力端子（ｑ）のＨの出力信号によりス
イツチ（15）がオンするため、ピークホールド回路（1
3）の速度制御信号がスイツチ（15）から電圧制御端子
（７）に出力され、速度制御信号にもとづき、FGパルス
の周期が一定になりキヤプスタンモータが標準再生の走
行速度になるように、キヤプスタンモータの速度がサー
ボ制御される。Then, when the capstan motor is started, the switch (15) is turned on by the H output signal of the output terminal (q) of the flip-flop (9), so the peak hold circuit (1
The speed control signal of 3) is output from the switch (15) to the voltage control terminal (7). Based on the speed control signal, the cycle of FG pulse becomes constant and the capstan motor becomes the speed of normal reproduction. , The speed of the capstan motor is servo-controlled.

なお、作成回路（12）の時定数は、キヤプスタンモータ
の速度がサーボ制御により、テープを標準再生走行させ
る速度になるように予め調整設定されている。The time constant of the creation circuit (12) is adjusted and set in advance so that the speed of the capstan motor will be the speed at which the tape is standardly reproduced by servo control.

そしてテープが再生走行を開始すると、コントロールヘ
ツドからコントロール入力端子（16）に、テープの再生
コントロール信号（以下再生CTL信号と称する），すな
わち第６図（ｆ）に示すように２フイールド期間毎，す
なわちテープが２トラツク再生さる毎に正、負極パルス
に交互に変化する再生CTL信号が入力される。Then, when the tape starts running for reproduction, a control signal from the control head to the control input terminal (16) (hereinafter referred to as a reproduction CTL signal), that is, every two fields as shown in FIG. That is, a reproduction CTL signal that alternately changes between positive and negative pulses is input every time the tape is reproduced for two tracks.

さらに、入力端子（16）の正極パルスが正極用アンプ
（17）により増幅されるとともに負極パルスが負極用ア
ンプ（18）により増幅され、正極パルスのタイミングで
アンプ（17）からＨのパルスが出力されるとともに、負
極パルスのタイミングでアンプ（18）からＨのパルスが
出力される。Further, the positive pulse of the input terminal (16) is amplified by the positive amplifier (17), the negative pulse is amplified by the negative amplifier (18), and the H pulse is output from the amplifier (17) at the timing of the positive pulse. At the same time, the H pulse is output from the amplifier (18) at the timing of the negative pulse.

一方、分周器（４）は分周器（２）の1/2分周パルスを1
/2分周し、分周器（４）からは第６図（ｇ）に示すよう
に、RFパルスの1/4分周パルス，すなわちＮ＝４のスロ
ー比設定用の1/4分周パルスが出力される。On the other hand, the frequency divider (4) divides the 1/2 frequency-divided pulse of the frequency divider (2) into 1
As shown in FIG. 6 (g), the frequency is divided by 2 and the 1/4 frequency-divided pulse of the RF pulse, that is, the 1/4 frequency-divided for setting the slow ratio of N = 4 is output from the frequency divider (4) A pulse is output.

そして1/4分周パルスとアンプ（17）の出力パルスとが
アンドゲート（19）を介してオアゲート（20）に入力さ
れるとともに、1/4分周パルスをインバータ（21）より
反転したパルスとアンプ（18）の出力パルスとがアンド
ゲート（22）を介してオアゲート（20）に入力され、オ
ア（20）からトラツキングモノマルチ（23）に、第６図
（ｈ）に示すように1/4分周パルスがＨのときのアンプ
（17）の出力パルスおよび、1/4分周パルスがＬのとき
のアンプ（18）の出力パルスからなるゲートパルスが出
力される。The 1/4 divided pulse and the output pulse of the amplifier (17) are input to the OR gate (20) through the AND gate (19), and the 1/4 divided pulse is inverted by the inverter (21). And the output pulse of the amplifier (18) are input to the OR gate (20) through the AND gate (22), and the OR (20) to the tracking mono-multi (23), as shown in FIG. 6 (h). A gate pulse composed of the output pulse of the amplifier (17) when the 1/4 frequency-divided pulse is H and the output pulse of the amplifier (18) when the 1/4 frequency-divided pulse is L is output.

さらに、オアゲート（20）のゲートパルスがトラツキン
グモノマルチ（23）に入力され、モノマルチ（23）から
ブレーキパルスモノマルチ（24）に第６図（ｉ）に示す
ようにゲートパルスの入力からTcの間だけＨのトラツキ
ングパルスが出力されるとともに、トラツキングパルス
の後縁によりモノマルチ（24）がトリガされ、モノマル
チ（24）から逆流防止用のダイオード（25）を介して電
圧制御端子（７）に、第６図（ｊ）に示すようにトラツ
キングパルスの後縁からTdの間だけＨのパルス，すなわ
ちスタートパルスの形成からほぼ１フイールド期間後に
Ｈになる制動用のブレーキパルスが出力される。Further, the gate pulse of the OR gate (20) is input to the tracking mono-multi (23), and from the mono-multi (23) to the brake pulse mono-multi (24) as shown in FIG. 6 (i). While the tracking pulse of H is output only during Tc, the mono-multi (24) is triggered by the trailing edge of the tracking pulse, and the voltage is controlled from the mono-multi (24) through the diode (25) for backflow prevention. At the terminal (7), as shown in FIG. 6 (j), a pulse of H for the duration of Td from the trailing edge of the tracking pulse, that is, a brake pulse for braking which becomes H approximately 1 field period after the formation of the start pulse. Is output.

また、モノマルチ（24）のブレーキパルスが、モータ駆
動部の逆転指令端子（26）に入力されるとともに、イン
バータ（27）を介してフリツプフロツプ（９）のリセツ
ト端子（ｒ）に入力される。Further, the brake pulse of the mono-multi (24) is input to the reverse rotation command terminal (26) of the motor drive section and also to the reset terminal (r) of the flip-flop (9) via the inverter (27).

そして指令端子（26）のブレーキパルスのＨの間に、モ
ータ駆動部がキヤプスタンモータの逆転駆動回路を形成
し、このときフリツプフロツプ（９）のＱ出力端子
（ｑ）の出力がＬになつてスイツチ（15）がオフする代
わりに、ブレーキパルスがモータ駆動部に入力され、キ
ヤプスタンモータに逆転方向の最大電圧が印加されてキ
ヤプスタンモータが制動され、該モータの回転が停止し
てテープの走行が停止する。Then, during the H of the brake pulse of the command terminal (26), the motor drive section forms a reverse drive circuit of the capstan motor, and at this time, the output of the Q output terminal (q) of the flip-flop (9) becomes L. Instead of turning off the switch (15), the brake pulse is input to the motor drive unit, the maximum voltage in the reverse direction is applied to the capstan motor, the capstan motor is braked, and the rotation of the motor is stopped. Tape stops running.

なお、モノマルチ（23），（24）のパルス作成回路およ
びゲート（19）〜（22）等によりブレーキパルス形成部
が構成されるとともに、期間Tb,Tcは１フイールドより
短い期間に設定されている。In addition, the brake pulse forming unit is configured by the pulse generation circuits of the monomulti (23) and (24) and the gates (19) to (22), and the periods Tb and Tc are set to a period shorter than 1 field. There is.

そして遅延モノマルチパルス，トラツキングパルスのパ
ルス幅の期間，すなわちTa,Tcの調整により、ヘツドレ
ースが第４図の実線に示すように、４フレーム（８フイ
ールド）の間に、ａまたはｂのトラツクの約３フイール
ド期間の静止トレース，約１フイールド期間の標準走行
トレース，当該ａまたはｂのトラツクに続くｂまたはａ
のトラツクの約３フイールド期間の静止トレース，約１
フイールド期間の標準走行トレースを行なうトレースに
なる。Then, by adjusting the pulse width periods of the delayed mono-multi pulse and the tracking pulse, that is, Ta and Tc, as shown in the solid line in FIG. 4, the head race is tracked a or b during 4 frames (8 fields). Approximately 3 field period stationary trace, Approximately 1 field period standard running trace, b or a following the a or b track
Static trace of a track of about 3 fields, about 1
It will be a trace that performs a standard running trace during the field period.

一方、RFパルス,1/2分周パルスおよび1/4分周パルス
が、Am,As,Bm,Bsパルス用のゲートパルス作成回路（2
8），（29），（30），（31）にそれぞれ入力され、各
作成回路（28）〜（31）から図示省略のヘツド切換部の
ゲートパルス端子（32），（33），（34），（35）にそ
れぞれ第６図（ｋ），（ｌ），（ｍ），（ｎ）のヘツド
ゲートパルスが出力され、該各ヘツドゲートパルスにも
とづき、ａのトラツクのトレース中はAm,Asヘツドが１
フイールド期間毎に交互にテープを再生し、ｂのトラツ
クのトレース中はBm,Bsヘツドが１フイールド期間毎に
交互にテープを再生トレースする。On the other hand, the RF pulse, 1/2 divided pulse and 1/4 divided pulse are the gate pulse creation circuit for Am, As, Bm, Bs pulses (2
8), (29), (30), (31), respectively, and gate pulse terminals (32), (33), (34) of the head switching section (not shown) from the respective producing circuits (28) to (31). ) And (35), the head gate pulses shown in FIGS. 6 (k), (l), (m), and (n) are output, respectively. Based on the head gate pulses, Am, during the tracing of the track a, As head 1
The tape is reproduced alternately every field period, and during the tracing of the track b, the Bm and Bs heads alternately reproduce and trace the tape every field period.

したがつて、テープは４フイールド毎に１フイールドの
標準走行に制御されるとともに、Am,Asヘツドの４フイ
ールドの交互再生トレースとBm,Bsヘツドの４フイール
ドの交互再生トレースとが交互にくり返えされて1/4ス
ロー再生が行なわれ、この場合、ａまたはｂのトラツク
の約３フイールド期間の静止再生，約１フイールド期間
の標準走行再生によるテープの１トラツクピッチの移
動,bまたはａのトラツクの約３フイールド期間の静止再
生,1フイールド期間の標準走行再生によるテープの１ト
ラツクピツチの移動のくり返しにより、４フイールド毎
に１トラツクピツチずつ間欠的にテープの再生位置がず
れて1/4スロー再生が行なわれ、ａまたはｂのヘツドに
よる約４−１フレーム期間（約６フイールド期間）の静
止再生と約１フレーム期間（約２フイールド期間）の標
準走行再生によるテープの２トラツクピツチずつの移動
のくり返しで1/4スロー再生を行なう場合に比して再生
画面の動作が自然になる。Therefore, the tape is controlled to the standard running of 1 field every 4 fields, and the alternating playback trace of 4 fields of Am and As head and the alternate playback trace of 4 fields of Bm and Bs head are alternately repeated. Then, 1/4 slow speed reproduction is performed. In this case, a track of a or b has a stationary reproduction of about 3 field periods, a standard travel reproduction of about 1 field has a movement of one track pitch of the tape, b or a. The tape playback position is intermittently deviated by 1 track pitch every 4 fields due to the repeated movement of one track pitch of the tape due to the static playback of the track for about 3 fields and the standard running playback of 1 field for 1/4 slow speed playback. Is performed for about 4-1 frame period (about 6 field period) by the head of a or b and about 1 frame period (about Operation of the playback screen as compared with the case of performing repeated with 1/4 slow reproduction of moving by two Toratsukupitsuchi tape by the standard traveling regeneration field period) becomes natural.

そして1/Nのスロー再生を行なう場合には、各Ｎフレー
ムの間に、N/2フレームすなわちＮフイールド毎に１ト
ラツクピツチづつテープを走行し、ａまたはｂのトラツ
クのＮフイールド期間の再生とｂまたはａのトラツクの
Ｎフイールド期間の再生とを交互に行なうことにより、
前述のようにａまたはｂのトラツクのＮ−１フレーム期
間の静止再生と約１フレーム期間の走行再生とのくり返
しを行なう場合に比して再生画面の動作が自然になる。When 1 / N slow reproduction is performed, the tape is run by one track pitch for each N / 2 frame, that is, every N field, during each N frame, and the a or b track is reproduced during the N field period and b. Alternatively, by alternately performing the reproduction of the track a in the N field period,
As described above, the operation of the reproduction screen becomes more natural than in the case where the stationary reproduction of the track a or b during the N-1 frame period and the running reproduction of about one frame period are repeated.

なお、特開昭59−22491号公報にも、再生CTL信号の正極
および負極のパルスの利用し、1/Nスロー再生時にＮフ
イールド毎に１トラツクづつテープを走行し、ａまたは
ｂのトラツクのＮフイールド期間の再生と、ｂまたはａ
トラツクのＮフイールド期間の再生とを交互に行なうこ
とが記載されている。In addition, Japanese Patent Laid-Open No. 59-22491 also utilizes the positive and negative pulses of the reproduction CTL signal to run the tape one track at a time for 1 / N slow reproduction and to execute the track a or b for each track. Playback for N fields and b or a
It is described that the reproduction of the track during the N field period is alternately performed.

〔考案が解決しようとする問題点〕[Problems to be solved by the invention]

しかし、Ｎフイールド毎にテープを１トラツクピツチず
つ移動してスロー再生する従来のビデオテープレコーダ
の場合、再生CTL信号の正極および負極のパルスを利用
するため、テープに、正極パルスと負極パルスとが常に
一定の間隔で生じるコントロール信号，すなわちＨとＬ
の期間が等しいコントロール信号を記録しておく必要が
あるが、実際は、正極パルスとつぎの正極パルスとの間
隔のみが２フイールドに正確に設定され、正極パルスと
負極のパルスとの間隔は等間隔すなわち１フイールドと
は限らない。However, in the case of a conventional video tape recorder that moves the tape one track pitch at a time for every N field and plays back slowly, since the positive and negative pulses of the playback CTL signal are used, the tape always has a positive pulse and a negative pulse. Control signals generated at regular intervals, namely H and L
It is necessary to record a control signal with the same period, but in reality, only the interval between the positive pulse and the next positive pulse is accurately set to 2 fields, and the interval between the positive pulse and the negative pulse is equal. That is, it is not always one field.

そして正極パルスと負極パルスとの間隔が異なるため、
モノマルチ（23）から出力されるトラツキングパルスの
前縁すなわち立上りが変動し、モノマルチ（24）から出
力されるブレーキパルスのタイミングが変動して良好な
スロー再生が行なえない問題点がある。And since the interval between the positive pulse and the negative pulse is different,
There is a problem that the leading edge, that is, the rising edge of the tracking pulse output from the mono-multi (23) fluctuates, and the timing of the brake pulse output from the mono-multi (24) fluctuates, so that good slow reproduction cannot be performed.

〔問題点を解決するための手段〕[Means for solving problems]

この考案は、前記の点に留意してなされたものであり、
ヘッドベースの回転に同期してキャプスタンモータの駆
動用スタートパルスを作成するスタートパルス形成手段
と、キャプスタンモータの回転を検出して回転検出信号
を発する回転信号検出手段と、再生コントロール信号の
正極パルスによりリセットされ、前記モータの回転検出
信号を計数して分周するカウンタと、前記カウンタの出
力に基づいて疑似コントロールパルスを発する疑似コン
トロールパルス形成手段と、前記正極パルス、及び前記
疑似コントロールパルスを基準にして前記キャプスタン
モータの制動用ブレーキパルスを作成するブレーキパル
ス形成手段とを設け、 前記疑似コントロールパルス形成手段のカウンタを、キ
ャプスタンモータの位相制御手段に設けられたカウンタ
と共用したことを特徴とするビデオテープレコーダであ
る。This invention was made with the above points in mind,
Start pulse forming means for generating a start pulse for driving the capstan motor in synchronization with the rotation of the head base, rotation signal detecting means for detecting the rotation of the capstan motor and issuing a rotation detection signal, and a positive electrode of the reproduction control signal. A counter that is reset by a pulse and counts and divides the rotation detection signal of the motor; a pseudo control pulse forming unit that generates a pseudo control pulse based on the output of the counter; the positive pulse, and the pseudo control pulse. Brake pulse forming means for creating a braking brake pulse for the capstan motor is provided as a reference, and the counter of the pseudo control pulse forming means is shared with the counter provided for the phase control means of the capstan motor. Characteristic video tape recorder Is.

〔作用〕[Action]

そして再生コントロール信号の負極パルスの代わりに、
正極パルスを基準にしてキヤプスタンモータの回転検出
信号の分周信号から形成された擬似コントロールパルス
を用いることにより、テープに記録されるコントロール
信号のハイレベルとローレベルとの期間が等しくなく、
正，負極パルスの間隔が等しくないときにも、ブレーキ
パルスを最適なタイミングで安定に出力し、良好なスロ
ー再生が行なえる。And instead of the negative pulse of the playback control signal,
By using the pseudo control pulse formed from the frequency division signal of the rotation detection signal of the capstan motor with the positive pulse as a reference, the periods of the high level and the low level of the control signal recorded on the tape are not equal,
Even when the positive and negative pulse intervals are not equal, the brake pulse is stably output at the optimum timing, and good slow reproduction can be performed.

しかも、疑似コントロールパルス形成回路をカウンタ等
を用いたデジタル回路構成としたため、経時（経年）変
化に伴うタイミングずれが生ずることなく、極めて信頼
性が向上する。更に、デジタル回路構成にすることで、
キャプスタンモータの位相制御手段に設けられたカウン
タと共用することができる。Moreover, since the pseudo control pulse forming circuit has a digital circuit configuration using a counter or the like, there is no timing deviation due to changes with time (aging), and reliability is extremely improved. Furthermore, by using a digital circuit configuration,
It can also be used as a counter provided in the phase control means of the capstan motor.

〔実施例〕〔Example〕

つぎに、この考案を、その１実施例を示した第１図ない
し第３図とともに詳細に説明する。Next, the present invention will be described in detail with reference to FIGS. 1 to 3 showing the first embodiment.

第１図において、第５図と同一記号は同一もしくは相当
するものを示し、第５図と異なる点は、第５図の負極用
アンプ（18）を介した再生CTL信号の負極パルスの代わ
りに、FGアンプ（11）から出力されたFGパルスをカウン
タ（36），デコーダ（37）のデジタル回路構成の擬似コ
ントロールパルス形成回路により処理し、擬似コントロ
ールパルスを形成してこのパルスをアンドゲート（22）
に入力した点である。なお、カウンタ（36）は後述の記
録時のキヤプスタンモータの位相制御部に設けられてい
るものである。In FIG. 1, the same symbols as those in FIG. 5 indicate the same or corresponding ones, and the difference from FIG. 5 is that instead of the negative pulse of the reproduction CTL signal via the negative amplifier (18) in FIG. , The FG pulse output from the FG amplifier (11) is processed by a pseudo control pulse forming circuit having a digital circuit configuration of a counter (36) and a decoder (37), a pseudo control pulse is formed, and this pulse is AND gate (22 )
This is the point entered in. The counter (36) is provided in the phase controller of the capstan motor for recording, which will be described later.

また、第１図のキヤプスタン制御部を記録時のキヤプス
タンモータの制御にも利用するため、第１図では、ダイ
オード（６）から出力されたスタートパルスとダイオー
ド（25）から出力されたブレーキパルスとをスイツチ
（38）を介して電圧制御端子（７）に供給するととも
に、スイツチ（38）をスロー再生モード端子（39）に入
力されるスロー再生モード信号，すなわち1/Nのスロー
再生時のみＨになるスロー再生モード信号により制御
し、さらに、フリツプフロツプ（９）のＱ出力端子
（ｑ）のＨの出力信号と、記録モード端子（40）の記録
モード信号，すなわち記録時にのみＨになる記録モード
信号とをオアゲート（41）を介してスイツチ（15）に供
給し、かつ、カウンタ（36）の所定ビツトの出力信号
と、垂直入力端子（42）の垂直同期信号を1/2分周器（4
3）により分周した位相基準信号との位相比較を行なう
位相比較回路（44）と、サンプルホールド回路（45）
と、抵抗（46）を介したピークホールド回路（13）の速
度制御信号および抵抗（47）を介したサンプルホールド
回路（45）の速度制御信号をダイオード（14）に出力す
る速度制御用アンプ（48）とを設けている。Further, in order to utilize the capstan control unit of FIG. 1 also for controlling the capstan motor during recording, in FIG. 1, the start pulse output from the diode (6) and the brake output from the diode (25). When the pulse and pulse are supplied to the voltage control terminal (7) via the switch (38) and the switch (38) is input to the slow reproduction mode terminal (39), that is, during 1 / N slow reproduction. It is controlled by the slow reproduction mode signal which becomes H only, and further, the H output signal of the Q output terminal (q) of the flip-flop (9) and the recording mode signal of the recording mode terminal (40), that is, H only when recording. The recording mode signal is supplied to the switch (15) via the OR gate (41), and the output signal of the predetermined bit of the counter (36) and the vertical synchronizing signal of the vertical input terminal (42) are supplied. 1/2 frequency divider (4
Phase comparison circuit (44) that performs phase comparison with the phase reference signal divided by 3), and sample hold circuit (45)
And a speed control amplifier for outputting the speed control signal of the peak hold circuit (13) via the resistor (46) and the speed control signal of the sample hold circuit (45) via the resistor (47) to the diode (14) ( 48) and are provided.

なお、カウンタ（36），位相比較回路（44），サンプル
ホールド回路（45）により記録時のキヤプスタンモータ
の位相制御形成部が形成されている。The counter (36), the phase comparison circuit (44), and the sample hold circuit (45) form a phase control forming portion of the capstan motor during recording.

そしてＮ＝４の1/4のスロー再生を行なう場合は、モー
ド端子（39）からのＨのスロー再生モード信号によりス
イツチ（38）がオンするとともに、入力端子（１）に入
力された第２図（ａ）のRFパルスが分周器（２）により
分周され、分周器（２）からは同図（ｂ）に示すように
RFパルスを1/2分周した1/2分周パルスが出力される。When performing 1/4 slow reproduction of N = 4, the switch (38) is turned on by the slow reproduction mode signal of H from the mode terminal (39), and the second input to the input terminal (1) is performed. The RF pulse shown in FIG. 7A is divided by the frequency divider (2), and the frequency divider (2) outputs the RF pulse as shown in FIG.
The RF pulse is divided by 1/2 and the 1/2 divided pulse is output.

さらに、分周器（２）の1/2分周パルスがモノマルチ
（３）に入力され、モノマルチ（３）からスタートパル
スモノマルチ（５）に第２図（ｃ）に示すように、1/2
分周パルスの立上りから第５図（ｃ）のTaと同じT1の間
だけＨの遅延モノマルチが出力され、モノマルチ（５）
が遅延モノマルチパルスの立上りによりトリガされ、モ
ノマルチ（５）からは第２図（ｄ）に示すように、遅延
モノマルチパルスの立下りから第５図（ｄ）のTbと同じ
T2の間だけＨになるスタートパルスが出力される。Further, the 1/2 frequency-divided pulse of the frequency divider (2) is input to the mono-multi (3), and the start pulse is changed from the mono-multi (3) to the mono-multi (5) as shown in FIG. 2 (c). 1/2
The delayed mono-multi of H is output only during the same T1 as Ta in FIG. 5 (c) from the rise of the divided pulse, and the mono-multi (5)
Is triggered by the rising edge of the delayed mono-multi pulse, and from the mono-multi (5) to the falling edge of the delayed mono-multi pulse, as shown in FIG. 2 (d), the same as Tb in FIG. 5 (d).
A start pulse that becomes H only during T2 is output.

そしてスタートパルスがダイオード（６），スイツチ
（38）を介して電圧制御端子（７）に出力され、スター
トパルスによりキャプスタンモードが標準再生の正回転
に起動され、テープが停止から標準再生で走行し始め
る。Then, a start pulse is output to the voltage control terminal (7) via the diode (6) and the switch (38), the capstan mode is activated by the normal rotation of the standard playback by the start pulse, and the tape runs from the stop to the standard playback. Begin to.

また、スタートパルスがインバータ（８）を介してフリ
ツプフロツプ（９）のセツト端子（Ｓ）に入力され、第
２図（ｅ）に示すようにフリツプフロツプ（９）のＱ出
力端子（ｑ）の出力信号がＨになり、スイツチ（15）が
オンする。Further, the start pulse is input to the set terminal (S) of the flip-flop (9) through the inverter (8), and the output signal of the Q output terminal (q) of the flip-flop (9) is input as shown in FIG. 2 (e). Becomes H and the switch (15) turns on.

さらに、キヤプスタンモータの起動により、第２図
（ｆ）に示すように入力端子（10），アンプ（11）を介
して作成回路（12）カウンタ（36）にFGパルスが入力さ
れ、作成回路（12）によりキヤプスタンモータの回転に
比例したレベルの三角波信号が形成されるとともに、該
三角波信号のピークレベルがピークホールド回路（13）
によりホールドされ、ピークホールド回路（13）から抵
抗（46），アンプ（48），ダイオード（14），スイツチ
（15）を介して電圧制御端子（７）に、キヤプスタンモ
ータの速度に反比例したレベルの速度制御信号が出力さ
れ、該速度制御信号によりキヤプスタンモータが標準再
生の走行速度になるようにサーボ制御される。Further, when the capstan motor is started, as shown in FIG. 2 (f), an FG pulse is input to the creation circuit (12) counter (36) via the input terminal (10) and amplifier (11), and the creation is performed. The circuit (12) forms a triangular wave signal having a level proportional to the rotation of the capstan motor, and the peak level of the triangular wave signal is a peak hold circuit (13).
Is held by the peak hold circuit (13) via the resistor (46), the amplifier (48), the diode (14) and the switch (15) to the voltage control terminal (7), which is inversely proportional to the speed of the capstan motor. A speed control signal of a level is output, and the capstan motor is servo-controlled by the speed control signal so that the capstan motor has a traveling speed of standard reproduction.

一方、FGパルスがカウンタ（36）により分周され、この
とき、たとえばFGパルスが標準再生時に480Hzであれ
ば、後述の記録時に30Hzの検出位相信号を必要とするた
め、カウンタ（36）が４段の２進カウンタからなり、カ
ウンタ（36）からデコーダ（37）にRFパルスの1/2,1/4,
1/8,1/6分周パルスが並列出力される。On the other hand, the FG pulse is frequency-divided by the counter (36). At this time, for example, if the FG pulse is 480 Hz at the time of standard reproduction, the detection phase signal of 30 Hz is required at the time of recording, which will be described later. It consists of a binary counter with two stages, from the counter (36) to the decoder (37) 1/2, 1/4,
1/8 and 1/6 divided pulses are output in parallel.

そして標準再生時に、第２図（ｇ）に示す再生CTL信号
の負極パルスが同図（ｇ）の正極パルスから１フイール
ド期間後に得られれば、正極のパルスと負極のパルスと
が１フイールド毎に得られるため、デコーダ（37）はカ
ウンタ（36）の1/8分周パルス，すなわち60Hzの分周パ
ルス信号のみを抽出し、同図（ｈ）に示すように負極パ
ルスが正しく得られるべきタイミング，すなわち正極パ
ルスから４フイールド期間後に擬似コントロールパルス
をアンドゲート（22）に出力する。Then, during the standard reproduction, if the negative pulse of the reproduction CTL signal shown in FIG. 2 (g) is obtained after one field period from the positive pulse of FIG. 2 (g), the positive pulse and the negative pulse are obtained every one field. Therefore, the decoder (37) extracts only the 1/8 frequency-divided pulse of the counter (36), that is, the 60 Hz frequency-divided pulse signal, and the timing at which the negative pulse should be correctly obtained as shown in FIG. That is, the pseudo control pulse is output to the AND gate (22) 4 fields after the positive pulse.

さらに、アンプ（17）の正極パルスと第２図（ｉ）に示
す分周器（４）の1/4分周パルスとにもとづきアンドゲ
ート（19）は同図（ｊ）に示すように、従来と同様に再
生CTL信号の正極のパルスを出力する。Further, based on the positive pulse of the amplifier (17) and the 1/4 frequency-divided pulse of the frequency divider (4) shown in FIG. 2 (i), the AND gate (19) is as shown in FIG. The positive pulse of the reproduction CTL signal is output as in the conventional case.

そこでオアゲート（20）からトラツキングモノマルチ
（23）には、第２図（ｋ）に示すように、両アンドゲー
ト（19）のパルスの和のパルスが出力され、モノマルチ
（23）が再生CTL信号の正極パルスとデコーダ（37）か
ら出力された擬似コントロールパルスとによりトリガさ
れモノマルチ（23）からブレーキパルスモノマルチ（2
4）に第２図（ｌ）に示すように、正極性パルスおよび
擬似コントロールパルスから第６図（ｊ）Tcと同じ期間
T3だけＨのトラツキングパルスが出力される。Therefore, as shown in FIG. 2 (k), the OR gate (20) outputs the sum pulse of both AND gates (19) to the tracking mono-multi (23), and the mono-multi (23) is reproduced. Triggered by the positive pulse of the CTL signal and the pseudo control pulse output from the decoder (37), the brake pulse monomulti (2
As shown in FIG. 2 (l) in FIG. 4), the same period as Tc in FIG. 6 (j) from the positive polarity pulse and the pseudo control pulse.
A tracking pulse of H only for T3 is output.

そしてトラツキングパルスの立上りによりモノマルチ
（24）がトリガされ、モノマルチ（24）からは第２図
（ｍ）に示すように第６図（ｊ）のTdと同じ期間T4だけ
Ｈのブレーキパルスが出力され、該ブレーキパルスがダ
イオード（６），スイツチ（38）を介して電圧制御端子
（７）に出力されるとともに指令端子（26）に出力さ
れ、キヤプスタンモータが停止する。Then, the rising of the tracking pulse triggers the mono-multi (24), and from the mono-multi (24), as shown in FIG. 2 (m), the braking pulse of H is applied for the same period T4 as Td of FIG. 6 (j). Is output to the voltage control terminal (7) via the diode (6) and the switch (38) and to the command terminal (26) to stop the capstan motor.

また、モノマルチ（24）のブレーキパルスがインバータ
（27）を介してフリツプフロツプ（９）のリセツト端子
（ｒ）に入力され、フリツプフロツプ（９）のＱ出力端
子（ｑ）の出力信号がＬになつてスイツチ（15）がオフ
する。Further, the brake pulse of the mono-multi (24) is input to the reset terminal (r) of the flip-flop (9) via the inverter (27), and the output signal of the Q output terminal (q) of the flip-flop (9) becomes L. Switch (15) turns off.

以上の動作のくり返しにより、ヘツドトレースは第３図
の実線に示すように第４図の実線のヘツドトレースと同
様になる。By repeating the above operation, the head trace becomes similar to the head trace shown by the solid line in FIG. 4 as shown by the solid line in FIG.

なお、カウンタ（36）はアンドゲート（19）から出力さ
れる正極性のパルスによりリセツトされる。The counter (36) is reset by the positive pulse output from the AND gate (19).

一方、各作成回路（28）〜（31）からは第２図（ｎ），
（ｏ），（ｐ），（ｑ）に示すように、第６図（ｋ）〜
（ｎ）と同様のヘツドゲートパルスが出力される。On the other hand, from the respective production circuits (28) to (31), as shown in FIG.
As shown in (o), (p), and (q), FIG.
A head gate pulse similar to (n) is output.

そこで第４図の場合と同様に、ａまたはｂのトラツクの
約３フイールド期間の静止再生，約１フイールド期間の
走行再生による１トラツクの移動,bまたはａのトラツク
の約３フイールド期間の静止再生，約１フイールド期間
の走行再生による１トラツクピツチの移動のくり返しに
より1/4スロー再生が行なわれる。Therefore, as in the case of FIG. 4, a track of a or b is played back statically for about 3 fields, a track is moved to play for 1 track, and a track of b or a is played back for about 3 fields. , 1/4 slow playback is performed by repeating the movement of one track pitch by running playback for about 1 field period.

そして、テープを４フイールド毎に１トラツクピツチず
つ移動して、ａのトラツクの４フイールドの再生とｂの
トラツクの４フイールドの再生とを交互に行なうため、
再生画面の動作が自然になる。Then, the tape is moved by one track pitch for every four fields to alternately reproduce the four fields of the track a and the four fields of the track b.
The playback screen behaves naturally.

さらに、再生CTL信号の負極パルスの代わりに擬似コン
トロールパルスを用ることにより、テープに記録された
コントロール信号のＨとＬの期間が等しくなく、再生CT
L信号の正極パルスと負極パルスとの間隔が等しくなく
ても、安定して1/4スロー再生を行なえる。Furthermore, by using the pseudo control pulse instead of the negative pulse of the reproduction CTL signal, the H and L periods of the control signal recorded on the tape are not equal and the reproduction CT
Even if the interval between the positive pulse and the negative pulse of the L signal is not equal, stable 1/4 slow reproduction can be performed.

しかも、擬似コントロールパルスがカウンタ36,デコー
ダ37を用いたデジタル回路構成の形成回路で形成される
ため、擬似コントロールパルスの経時（経年）変化がほ
とんどなく、制御のタイミングずれが極めて少なくな
り、信頼性が著しく向上する。Moreover, since the pseudo control pulse is formed by the formation circuit of the digital circuit configuration using the counter 36 and the decoder 37, the pseudo control pulse hardly changes with time (age), the control timing deviation is extremely small, and the reliability is improved. Is significantly improved.

そして、Ｎ≠４の1/Nのスロー再生を行なうときにも、
再生CTL信号の正極パルスと擬似コントロールパルスと
を用いてテープをＮフイールド毎に１トラツクピツチず
つ移動し、ａまたはｂのトラツクのＮフイールドの再生
と、つぎのｂまたはａのトラツクのＮフイールドの再生
とをくり返すことにより、再生画面の動きが自然になる
とともに再生CTL信号の正極パルスと負極パルスとの間
隔が等しくないときにも安定して1/Nスロー再生が行な
える。And when performing 1 / N slow playback of N ≠ 4,
The tape is moved by one track pitch for each N field by using the positive pulse of the reproduction CTL signal and the pseudo control pulse, and the N field of the a or b track is reproduced, and the next N field of the b or a track is reproduced. By repeating and, the movement of the reproduction screen becomes natural and 1 / N slow reproduction can be stably performed even when the positive pulse and the negative pulse of the reproduction CTL signal are not equal in interval.

つぎに、記録時は、モード端子（40）のＨの記録モード
信号によりスイツチ（15）がオンし、このときスイツチ
（38）はオフに保持される。Next, during recording, the switch (15) is turned on by the H recording mode signal of the mode terminal (40), and the switch (38) is held off at this time.

そして記録するビデオ信号の垂直同期信号が同期入力端
子（42）を介して1/2分周器（43）に入力され、分周器
（43）から位相比較回路（44）に、垂直同期信号を1/2
分周した30Hzの位相基準信号が入力される。Then, the vertical synchronizing signal of the video signal to be recorded is input to the 1/2 frequency divider (43) via the synchronizing input terminal (42), and the vertical synchronizing signal is fed from the frequency divider (43) to the phase comparison circuit (44). To 1/2
The divided 30 Hz phase reference signal is input.

また、キヤプスタンモータが図外のスタートパルス形成
部の動作により、標準再生時と同じ速度になるように起
動される。Further, the capstan motor is started up by the operation of the start pulse forming unit (not shown) so as to have the same speed as in the standard reproduction.

さらに、FGパルスがアンプ（11）を介してカウンタ（3
6）に入力され、このときカウンタ（36）の1/16分周パ
ルスが位相比較器（44）に入力される。In addition, the FG pulse is transmitted to the counter (3
6), at which time the 1/16 divided pulse of the counter (36) is input to the phase comparator (44).

ところでFGパルスが480Hzであるためカウンタ（36）の1
/16分周パルスがキヤプスタンモータの回転位相を有す
る30Hzの位相検出信号になる。By the way, since the FG pulse is 480Hz, 1 of the counter (36)
The / 16 divided pulse becomes a phase detection signal of 30Hz having the rotation phase of the capstan motor.

そして位相比較回路（44）により位相基準信号と位相検
出信号の位相差が比較され、該位相差に比例してレベル
が変化する信号，すなわちキヤプスタンモータの回転位
相の進み，遅れに反比例した信号が位相比較回路（44）
からサンプルホールド回路（45）に出力される。Then, the phase comparison circuit (44) compares the phase difference between the phase reference signal and the phase detection signal, and the signal whose level changes in proportion to the phase difference, that is, is inversely proportional to the advance or delay of the rotation phase of the capstan motor. Signal phase comparison circuit (44)
Is output from the sample hold circuit (45).

さらに、サンプルホールド回路（45）は一定間隔で位相
比較回路（44）から入力された信号をサンプルホールド
し、サンプルホールド回路（45）から抵抗（47）を介し
て速度制御用アンプ（48）に、記録時のキヤプスタンモ
ータの位相制御信号が出力される。Furthermore, the sample hold circuit (45) samples and holds the signal input from the phase comparison circuit (44) at regular intervals, and the sample hold circuit (45) passes through the resistor (47) to the speed control amplifier (48). , The phase control signal of the capstan motor during recording is output.

一方、FGパルスが作成回路（12）に入力され、作成回路
（12）から出力された三角波信号にもとづき、ピークホ
ールド回路（13）から抵抗（46）を介してアンプ（48）
に、記録時のキヤプスタンモータの速度制御信号が出力
される。On the other hand, the FG pulse is input to the creation circuit (12), and based on the triangular wave signal output from the creation circuit (12), the peak hold circuit (13) passes through the resistor (46) and the amplifier (48).
In addition, a speed control signal of the capstan motor at the time of recording is output.

そしてアンプ（48）により位相制御信号と速度制御信号
とが混合増幅され、アンプ（48）からダイオード（1
4），スイツチ（15）を介して電圧制御端子（７）に、
記録時のサーボ制御信号が出力され、該サーボ制御信号
にもとづきキヤプスタンモータが標準記録時の位相，速
度にサーボ制御され、このときカウンタ（36）がスロー
再生時の擬似コントロールパルスの形成と記録時の検出
位相信号の形成とに兼用され、構成の簡素化が図られ
る。Then, the amplifier (48) mixes and amplifies the phase control signal and the speed control signal, and the amplifier (48) outputs the diode (1
4), via the switch (15) to the voltage control terminal (7),
A servo control signal at the time of recording is output, and the capstan motor is servo-controlled to the phase and speed at the time of standard recording based on the servo control signal. At this time, the counter (36) forms a pseudo control pulse at the time of slow reproduction. This is also used to form the detected phase signal during recording, and the configuration is simplified.

〔考案の効果〕[Effect of device]

したがつて、この考案のビデオテープレコーダによる
と、再生コントロール信号の不安定な負極パルスの代わ
りにキャプスタンモータの回転検出信号を分周して形成
した疑似コントロールパルスを使用し、再生コントロー
ル信号の正極パルス、及び前記疑似コントロールパルス
を基準にしてブレーキパルスを形成し、ヘッドベースの
回転に同期したスタートパルス形成部のスタートパルス
と前記ブレーキパルスとにより、磁気テープをＮフィー
ルド毎に１トラックピッチずつ間欠的に駆動し、再生画
面のうごきを自然なものにして間欠スローモーション再
生を行なったため、テープに記録されたコントロール信
号のハイレベルとローレベルの期間が等しくないときに
も安定して間欠スローモーション再生を行なうことがで
きる。Therefore, according to the video tape recorder of the present invention, the pseudo control pulse formed by dividing the rotation detection signal of the capstan motor is used in place of the unstable negative pulse of the reproduction control signal to reproduce the reproduction control signal. A brake pulse is formed on the basis of the positive pulse and the pseudo control pulse, and the magnetic tape is moved by one track pitch for every N fields by the start pulse of the start pulse forming section synchronized with the rotation of the head base and the brake pulse. Intermittent slow motion playback is performed by intermittently driving and moving the playback screen naturally, so that stable intermittent throw is possible even when the high level and low level periods of the control signal recorded on the tape are not equal. Motion playback can be performed.

しかも、疑似コントロールパルス形成回路をカウンタ、
デコーダを用いたデジタル回路構成としたため、疑似コ
ントロールパルスが高精度でかつ経時（経年）変化がほ
とんど生じず、極めて信頼性が高い。Moreover, the pseudo control pulse forming circuit is a counter,
Due to the digital circuit configuration using the decoder, the pseudo control pulse is highly accurate and hardly changes with time (aging), and is extremely reliable.

更に、疑似コントロールパルス形成回路をカウンタ等の
デジタル回路で構成したため、従来、記録時の位相検出
信号の形成のみに用いられていたカウンタと共用するこ
とができ、これによって回路構成を簡素化して安価にす
ることができる。Further, since the pseudo control pulse forming circuit is composed of a digital circuit such as a counter, the pseudo control pulse forming circuit can be shared with the counter which has been conventionally used only for forming the phase detection signal at the time of recording, which simplifies the circuit structure and reduces the cost. Can be

【図面の簡単な説明】[Brief description of drawings]

第１図ないし第３図はこの考案のビデオテープレコーダ
の１実施例を示し、第１図はキヤプスタン制御部のブロ
ツク図、第２図（ａ）〜（ｑ）は第１図の動作説明用タ
イミングチヤート、第３図はヘツドトレースの説明図、
第４図は従来のヘツドトレースの説明図、第５図は従来
のキヤプスタン制御部のブロツク図、第６図（ａ）〜
（ｎ）は第５図の動作説明用タイミングチヤートであ
る。 （２），（４），（43）……分周器、（３）……トラツ
キングモノマルチ、（５）……スタートパルスモノマル
チ、（６），（14），（25）……ダイオード、（８），
（21），（27）……インバータ、（９）……フリツプフ
ロツプ、（11）……FGアンプ、（12）……三角波作成回
路、（13）……ピークホールド回路、（15），（38）…
…スイツチ、（17）……正極用アンプ、（19），（22）
……アンドゲート、（20），（41）……オアゲート、
（23）……トラツキングモノマルチ、（24）……ブレー
キパルスモノマルチ、（28）〜（31）……ゲートパルス
作成回路、（36）……カウンタ、（37）……デコーダ、
（44）……位相比較回路、（45）……サンプルホールド
回路、（48）……速度制御用アンプ。1 to 3 show one embodiment of the video tape recorder of the present invention, FIG. 1 is a block diagram of a capstan control unit, and FIGS. 2 (a) to (q) are for explaining the operation of FIG. Timing chart, Fig. 3 is an illustration of head trace,
FIG. 4 is an explanatory view of a conventional head trace, FIG. 5 is a block diagram of a conventional capstan control unit, and FIG. 6 (a) to FIG.
(N) is a timing chart for explaining the operation of FIG. (2), (4), (43) ... frequency divider, (3) ... tracking monomulti, (5) ... start pulse monomulti, (6), (14), (25) ... Diode, (8),
(21), (27) …… Inverter, (9) …… Flip flip, (11) …… FG amplifier, (12) …… Triangular wave generation circuit, (13) …… Peak hold circuit, (15), (38 ) ...
… Switch, (17) …… Positive amplifier, (19), (22)
…… And gate, (20), (41) …… OR gate,
(23) …… Tracking monomulti, (24) …… Brake pulse monomulti, (28) to (31) …… Gate pulse creation circuit, (36) …… Counter, (37) …… Decoder,
(44) …… Phase comparison circuit, (45) …… Sample hold circuit, (48) …… Speed control amplifier.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項１】回転するヘッドベースの周部の対向位置
に、アジマス角の異なる一方の主、副ビデオヘッドを有
する一方のダブルアジマスヘッド部と、前記一方の副ビ
デオヘッドと同一アジマス角の他方の主ヘッドと前記一
方の主ビデオヘッドと同一アジマス角の他方の副ビデオ
ヘッドを有する他方のダブルアジマスヘッド部が設けら
れ、 磁気テープをＮフィールド毎に１トラックピッチずつ間
欠的に駆動して間欠スローモーション再生を行なうビデ
オテープレコーダにおいて、 前記ヘッドベースの回転に同期してキャプスタンモータ
の駆動用スタートパルスを作成するスタートパルス形成
手段と、 キャプスタンモータの回転を検出して回転検出信号を発
する回転信号検出手段と、 再生コントロール信号の正極パルスによりリセットさ
れ、前記モータの回転検出信号を計数して分周するカウ
ンタと、該カウンタの出力に基づいて疑似コントロール
パルスを発する疑似コントロールパルス形成手段と、 前記正極パルス、及び前記疑似コントロールパルスを基
準にして前記キャプスタンモータの制動用ブレーキパル
スを作成するブレーキパルス形成手段とを備え、 前記カウンタを、キャプスタンモータの位相制御手段に
設けられたカウンタと共用したことを特徴とするビデオ
テープレコーダ。1. A double azimuth head portion having one main and sub video heads having different azimuth angles at opposite positions of a peripheral portion of a rotating head base, and the other having the same azimuth angle as the one sub video head. Is provided with the other double azimuth head section having the main head and the other sub video head having the same azimuth angle as the one main video head, and the magnetic tape is intermittently driven by one track pitch every N fields. In a video tape recorder for slow motion reproduction, start pulse forming means for creating a start pulse for driving a capstan motor in synchronization with rotation of the head base, and rotation detection signal for detecting rotation of the capstan motor. It is reset by the rotation signal detection means and the positive pulse of the reproduction control signal. A counter that counts and divides the rotation detection signal of the motor, a pseudo control pulse forming unit that generates a pseudo control pulse based on the output of the counter, the positive pulse, and the cap based on the pseudo control pulse. A video tape recorder, comprising: a brake pulse forming means for generating a brake pulse for braking a stun motor, wherein the counter is also used as a counter provided in a phase control means of the capstan motor.