JPH088634A - 空間ダイバーシティ遅延時間差補正装置 - Google Patents
空間ダイバーシティ遅延時間差補正装置Info
- Publication number
- JPH088634A JPH088634A JP6155495A JP15549594A JPH088634A JP H088634 A JPH088634 A JP H088634A JP 6155495 A JP6155495 A JP 6155495A JP 15549594 A JP15549594 A JP 15549594A JP H088634 A JPH088634 A JP H088634A
- Authority
- JP
- Japan
- Prior art keywords
- amf
- tap coefficient
- diversity
- feeder
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Radio Transmission System (AREA)
Abstract
(57)【要約】
【目的】 空間ダイバーシティーアンテナを用いたフェ
ージング回線において、複数のダイバーシティーブラン
チ間でのRFフィーダーの長さの相違による伝搬遅延時
間差を、補正用フィーダを用いることなく実現可能とす
る。 【構成】 フィーダー補正回路110−1を設けてお
り、この回路では、適応整合フィルタ(AMF)101
−1において遅延時間差補正を行う際に得られるタップ
係数を利用しており、得られたタップ係数を検波(11
5a〜c)し、その最大値を判別(116a〜c)す
る。また、受信信号に対して遅延量が異なるように設定
した複数のルート(R-1,0,+1 )を設けており、タップ
係数の最大値に対応するルートを選択し、これに受信信
号を通し、その遅延によりフィーダーにおける伝搬遅延
時間差を解消する。
ージング回線において、複数のダイバーシティーブラン
チ間でのRFフィーダーの長さの相違による伝搬遅延時
間差を、補正用フィーダを用いることなく実現可能とす
る。 【構成】 フィーダー補正回路110−1を設けてお
り、この回路では、適応整合フィルタ(AMF)101
−1において遅延時間差補正を行う際に得られるタップ
係数を利用しており、得られたタップ係数を検波(11
5a〜c)し、その最大値を判別(116a〜c)す
る。また、受信信号に対して遅延量が異なるように設定
した複数のルート(R-1,0,+1 )を設けており、タップ
係数の最大値に対応するルートを選択し、これに受信信
号を通し、その遅延によりフィーダーにおける伝搬遅延
時間差を解消する。
Description
【0001】
【産業上の利用分野】本発明はダイバーシティ送受信装
置の空間ダイバーシティ装置において、複数のアンテナ
間フィーダー差による遅延時間差の補正装置に関し、特
に適応整合フィルタ(AMF)のタップ係数を利用した
補正装置に関する。
置の空間ダイバーシティ装置において、複数のアンテナ
間フィーダー差による遅延時間差の補正装置に関し、特
に適応整合フィルタ(AMF)のタップ係数を利用した
補正装置に関する。
【0002】
【従来の技術】厳しいマルチパスフェージング回線で
は、マルチパスフェージングによる遅延時間差を解消す
べく、広く空間ダイバーシティが用いられており、従来
から図4に示すようなダイバーシティ受信装置が提案さ
れている。同図において、100−1〜100−Nはダ
イバーシティアンテナ、101−1〜101−Nは適応
整合フィルタ(AMF)、102a〜102dは遅延時
間T/2の遅延素子、103a〜103eは複素乗算
器、104はこれら複素乗算器の出力を合成する合成
器、105はタップ係数修正回路、106は各AMFの
出力を合成する合成器、107は判定帰還形等化器(D
FE)である。
は、マルチパスフェージングによる遅延時間差を解消す
べく、広く空間ダイバーシティが用いられており、従来
から図4に示すようなダイバーシティ受信装置が提案さ
れている。同図において、100−1〜100−Nはダ
イバーシティアンテナ、101−1〜101−Nは適応
整合フィルタ(AMF)、102a〜102dは遅延時
間T/2の遅延素子、103a〜103eは複素乗算
器、104はこれら複素乗算器の出力を合成する合成
器、105はタップ係数修正回路、106は各AMFの
出力を合成する合成器、107は判定帰還形等化器(D
FE)である。
【0003】このダイバーシティ受信装置は、特に対流
圏散乱波伝搬路(見通し外伝搬路)でのデジタル通信に
おいて実用化されている。即ち、ダイバーシティアンテ
ナ100−1〜100−Nで受信された信号は、マルチ
パスフェージングにより遅延分散した信号を含んだまま
受信装置に送られるが、AMF101−1〜101−N
は各ダイバーシティブランチにおいてS/N比(SIG
NAL TO NOISE RATIO)を最大化した
後、最大比合成することで信号強化を行う。したがっ
て、前記したようなマルチパスフェージングによる遅延
差は、このフィルタで取り除くことができる。
圏散乱波伝搬路(見通し外伝搬路)でのデジタル通信に
おいて実用化されている。即ち、ダイバーシティアンテ
ナ100−1〜100−Nで受信された信号は、マルチ
パスフェージングにより遅延分散した信号を含んだまま
受信装置に送られるが、AMF101−1〜101−N
は各ダイバーシティブランチにおいてS/N比(SIG
NAL TO NOISE RATIO)を最大化した
後、最大比合成することで信号強化を行う。したがっ
て、前記したようなマルチパスフェージングによる遅延
差は、このフィルタで取り除くことができる。
【0004】即ち、受信信号はAMF101−1〜10
1−Nに送られ、このAMFは5タップの例であるが、
中央のルートR0 を基準として、進んでいる信号は奥の
R+2の方へ、遅れている信号は手前のR-2の方へと格納
される。ただし、遅延素子102a〜102dの遅延量
がT/2と一定であることからもわかるように、格納さ
れるルートは遅延時間により定まる。
1−Nに送られ、このAMFは5タップの例であるが、
中央のルートR0 を基準として、進んでいる信号は奥の
R+2の方へ、遅れている信号は手前のR-2の方へと格納
される。ただし、遅延素子102a〜102dの遅延量
がT/2と一定であることからもわかるように、格納さ
れるルートは遅延時間により定まる。
【0005】各ルートに規則的に分配された信号はそれ
ぞれ乗算器103a〜103eを通り合成器104によ
って合成される。乗算器103a〜103eにおける重
み付けは、タップ係数修正回路105の結果を反映して
行われる。前記合成器104により合成された信号は、
今度は合成器106にてダイバーシティブランチ単位で
合成され、判定帰還形等化器(DFE)107に送られ
る。DFE107は、構成要素にフォワードイコライザ
(FE)及びバックワードイコライザ(BE)を有して
おり、FEがPrecursor(前縁)による未来の
シンボルからの干渉を推定して除去し、BEがPost
cursor(後縁)による過去のシンボルからの干渉
を推定して除去する。つまり、AMFの出力信号をDF
Eに通すことで残留符号間干渉が除去され、信号レベル
の等化が行われる。そして、この結果(判定データ)を
AMFのタップ係数修正回路105にフィードバックし
てやることでAMFはタップ係数を推定するのである。
ぞれ乗算器103a〜103eを通り合成器104によ
って合成される。乗算器103a〜103eにおける重
み付けは、タップ係数修正回路105の結果を反映して
行われる。前記合成器104により合成された信号は、
今度は合成器106にてダイバーシティブランチ単位で
合成され、判定帰還形等化器(DFE)107に送られ
る。DFE107は、構成要素にフォワードイコライザ
(FE)及びバックワードイコライザ(BE)を有して
おり、FEがPrecursor(前縁)による未来の
シンボルからの干渉を推定して除去し、BEがPost
cursor(後縁)による過去のシンボルからの干渉
を推定して除去する。つまり、AMFの出力信号をDF
Eに通すことで残留符号間干渉が除去され、信号レベル
の等化が行われる。そして、この結果(判定データ)を
AMFのタップ係数修正回路105にフィードバックし
てやることでAMFはタップ係数を推定するのである。
【0006】ここで、AMFにおける動作範囲は、機能
しているタップ数N(Nは奇数)に依存しており、 ±(N−1)×T/2 (T:変調シンボル時間幅) となる。例えばタップ数7のAMFの場合、最も進んで
いる信号と最も遅れている信号とで3T以上の差があれ
ば、AMFは追随不可能となる。しかし、実際には、A
MFの安定な動作を望むため、理想的な遅延時間差はさ
らに狭くなり、±T/2つまり約T以内となる。したが
って、前式からみると、AMFのタップ幅がAMFの動
作範囲となっていることが判る。したがって、遅延時間
差が大きくなると、格納されるルートが存在しなくな
り、AMFが適切に動作しなくなることが判る。
しているタップ数N(Nは奇数)に依存しており、 ±(N−1)×T/2 (T:変調シンボル時間幅) となる。例えばタップ数7のAMFの場合、最も進んで
いる信号と最も遅れている信号とで3T以上の差があれ
ば、AMFは追随不可能となる。しかし、実際には、A
MFの安定な動作を望むため、理想的な遅延時間差はさ
らに狭くなり、±T/2つまり約T以内となる。したが
って、前式からみると、AMFのタップ幅がAMFの動
作範囲となっていることが判る。したがって、遅延時間
差が大きくなると、格納されるルートが存在しなくな
り、AMFが適切に動作しなくなることが判る。
【0007】
【発明が解決しようとする課題】ところで、この種の空
間ダイバーシティ方式では、複数のアンテナは無相関関
係となる距離だけ離して設置される。この時、各アンテ
ナと受信装置との距離が等しければ、それらを結ぶRF
フィーダー長も等しくでき、各アンテナと受信装置との
間の信号の伝搬に時間差は生じない。しかし実際には、
地形などの制約により、アンテナと受信局舎の設置場所
の関係から必ずしもフィーダー長が等しくなるとは限ら
ない。むしろ等しくならない方が多い。
間ダイバーシティ方式では、複数のアンテナは無相関関
係となる距離だけ離して設置される。この時、各アンテ
ナと受信装置との距離が等しければ、それらを結ぶRF
フィーダー長も等しくでき、各アンテナと受信装置との
間の信号の伝搬に時間差は生じない。しかし実際には、
地形などの制約により、アンテナと受信局舎の設置場所
の関係から必ずしもフィーダー長が等しくなるとは限ら
ない。むしろ等しくならない方が多い。
【0008】このため、各受信装置では、RFフィーダ
ー長の相違による置換時間差を補正する必要が生じるこ
とになる。しかしながら、前記したようにAMFは各ダ
イバーシティ受信の時間変動を吸収する機能を有する
が、安定に動作するためには許容時間幅が±T/2でな
くてはならず、その遅延分散幅は約T以内である必要が
あり、その遅延時間差を補正する範囲に限界がある。そ
して、RFフィーダー長の差による遅延時間差がかかる
AMFの動作範囲を超えた場合には、この遅延時間差を
補正することは不可能になる。
ー長の相違による置換時間差を補正する必要が生じるこ
とになる。しかしながら、前記したようにAMFは各ダ
イバーシティ受信の時間変動を吸収する機能を有する
が、安定に動作するためには許容時間幅が±T/2でな
くてはならず、その遅延分散幅は約T以内である必要が
あり、その遅延時間差を補正する範囲に限界がある。そ
して、RFフィーダー長の差による遅延時間差がかかる
AMFの動作範囲を超えた場合には、この遅延時間差を
補正することは不可能になる。
【0009】そこで、従来では、このようなRFフィー
ダー差に起因する遅延時間差を補正するために、相対的
に短いRFフィーダー側にそれに見合う分の余分なフィ
ーダーを追加することで対処していた。例えば、図4の
例では、アンテナ100−1とAMF101−1を結ぶ
RFフィーダーの途中に補正用フィーダー108を挿入
し、この補正用フィーダー108により各アンテナとA
MFとの間のRFフィーダー長を全て等しい長さとし、
前記したRFフィーダー差に起因する遅延時間差の補正
を行っている。
ダー差に起因する遅延時間差を補正するために、相対的
に短いRFフィーダー側にそれに見合う分の余分なフィ
ーダーを追加することで対処していた。例えば、図4の
例では、アンテナ100−1とAMF101−1を結ぶ
RFフィーダーの途中に補正用フィーダー108を挿入
し、この補正用フィーダー108により各アンテナとA
MFとの間のRFフィーダー長を全て等しい長さとし、
前記したRFフィーダー差に起因する遅延時間差の補正
を行っている。
【0010】しかしながら、このような補正用フィーダ
ーを追加することは、個別に現地で調査,調整を行なっ
た上でその挿入作業を行う必要があり、かつそのための
余分なフィーダーの資材,工事費及び設置場所が必要に
なるという問題があった。特に、ダイバーシティアンテ
ナを用いた固定マイクロ波回線(見通し外通信など)は
場所の制約を受けるので、前記差を可能な限り抑えるの
はもちろんのこと、設置場所の検討等、RFフィーダー
差を考慮した場合の様々な見積もりにはかなりの時間を
要する。そのため、考慮しない場合と比べてかかる費用
の差額は無視できないものになるという問題が生じる。
ーを追加することは、個別に現地で調査,調整を行なっ
た上でその挿入作業を行う必要があり、かつそのための
余分なフィーダーの資材,工事費及び設置場所が必要に
なるという問題があった。特に、ダイバーシティアンテ
ナを用いた固定マイクロ波回線(見通し外通信など)は
場所の制約を受けるので、前記差を可能な限り抑えるの
はもちろんのこと、設置場所の検討等、RFフィーダー
差を考慮した場合の様々な見積もりにはかなりの時間を
要する。そのため、考慮しない場合と比べてかかる費用
の差額は無視できないものになるという問題が生じる。
【0011】
【発明の目的】本発明の目的は、補正用のRFフィーダ
ーを用いることなく、複数のアンテナと受信装置とを結
ぶRFフィーダー長の相違による遅延時間差を適切に補
正することを可能にした遅延時間差補正装置を提供する
ことにある。
ーを用いることなく、複数のアンテナと受信装置とを結
ぶRFフィーダー長の相違による遅延時間差を適切に補
正することを可能にした遅延時間差補正装置を提供する
ことにある。
【0012】
【課題を解決するための手段】本発明は、AMFにおい
て得られるタップ係数を利用して、複数のダイバーシテ
ィアンテナとAMFで構成される複数のダイバーシティ
ブランチ間におけるRFフィーダー長の差を補正するた
めのフィーダー差補正回路を備えており、このフィーダ
ー差補正回路は、AMFにおいて得られるタップ係数に
基づいて自己のダイバーシティブランチの遅延状態を判
別し、この判別結果に基づいてAMFに入力される信号
の遅延量を制御するように構成する。
て得られるタップ係数を利用して、複数のダイバーシテ
ィアンテナとAMFで構成される複数のダイバーシティ
ブランチ間におけるRFフィーダー長の差を補正するた
めのフィーダー差補正回路を備えており、このフィーダ
ー差補正回路は、AMFにおいて得られるタップ係数に
基づいて自己のダイバーシティブランチの遅延状態を判
別し、この判別結果に基づいてAMFに入力される信号
の遅延量を制御するように構成する。
【0013】即ち、フィーダー差補正回路は、ダイバー
シティ受信信号を複数のルートに分岐する分岐手段と、
分岐された各ルートに挿入された複素乗算器と、前記各
ルートのそれぞれに異なる遅延を生じさせる遅延素子
と、前記各ルートを通された信号を合成してAMFに入
力させる合成手段と、前記AMFにおいて推定されるタ
ップ係数を検波する手段と、検波されたタップ係数の振
幅値を閾値判定する手段と、閾値判定結果を保持する手
段とを備え、この保持された閾値判定結果を前記各ルー
トの各複素乗算器にフィードバックして前記受信信号に
乗算し、前記各ルートのいずれかを選択させるように構
成する。
シティ受信信号を複数のルートに分岐する分岐手段と、
分岐された各ルートに挿入された複素乗算器と、前記各
ルートのそれぞれに異なる遅延を生じさせる遅延素子
と、前記各ルートを通された信号を合成してAMFに入
力させる合成手段と、前記AMFにおいて推定されるタ
ップ係数を検波する手段と、検波されたタップ係数の振
幅値を閾値判定する手段と、閾値判定結果を保持する手
段とを備え、この保持された閾値判定結果を前記各ルー
トの各複素乗算器にフィードバックして前記受信信号に
乗算し、前記各ルートのいずれかを選択させるように構
成する。
【0014】ここで、複数のルートは、AMFのタップ
係数の個数と同数設けられ、各タップ係数と各ルートは
1対1に対応される。また、閾値判定手段は検波された
タップ係数の最大値を判定し、保持手段はこの最大値と
なるタップ係数に対応する値を保持し、複素乗算器は最
大値となるタップ係数に対応するルートを選択して信号
を通すように構成される。
係数の個数と同数設けられ、各タップ係数と各ルートは
1対1に対応される。また、閾値判定手段は検波された
タップ係数の最大値を判定し、保持手段はこの最大値と
なるタップ係数に対応する値を保持し、複素乗算器は最
大値となるタップ係数に対応するルートを選択して信号
を通すように構成される。
【0015】
【作用】AMFで得られたタップ係数を検波し、その振
幅の最大値を判別し、かつこの最大値を保持する。そし
て、この最大値のタップ係数に対応するルートの複素乗
算器に保持した値を供給することで、そのルートを通し
てのみ受信信号がAMFに入力され、そのルートに設定
された遅延量だけ受信信号が遅延され、複数のダイバー
シティブランチ間の遅延時間差が解消される。
幅の最大値を判別し、かつこの最大値を保持する。そし
て、この最大値のタップ係数に対応するルートの複素乗
算器に保持した値を供給することで、そのルートを通し
てのみ受信信号がAMFに入力され、そのルートに設定
された遅延量だけ受信信号が遅延され、複数のダイバー
シティブランチ間の遅延時間差が解消される。
【0016】
【実施例】次に、本発明の実施例を図面を参照して説明
する。先ず、本発明の遅延時間差補正装置は前記したA
MFのタップ係数を利用しているため、本発明の実施例
を説明するに先立って図4に示したAMFの基本動作に
ついて説明する。AMFは、時間軸に分散した信号の集
束化とタイミング制御の2つの役割を担っている。前者
は、文字通り時間領域において、遅延等により分散して
いる信号を集束して基準時間における信号レベルを強化
することで、「判定データ信号による相関法」を用いて
受信入力信号よりタップ係数を推定、再度受信入力信号
と掛け合わせて重み付けした後に、ダイバーシティブラ
ンチ間で合成を行い信号を集束する。ここで、前記した
「判定データ信号による相関法」とは、次のようなもの
である。
する。先ず、本発明の遅延時間差補正装置は前記したA
MFのタップ係数を利用しているため、本発明の実施例
を説明するに先立って図4に示したAMFの基本動作に
ついて説明する。AMFは、時間軸に分散した信号の集
束化とタイミング制御の2つの役割を担っている。前者
は、文字通り時間領域において、遅延等により分散して
いる信号を集束して基準時間における信号レベルを強化
することで、「判定データ信号による相関法」を用いて
受信入力信号よりタップ係数を推定、再度受信入力信号
と掛け合わせて重み付けした後に、ダイバーシティブラ
ンチ間で合成を行い信号を集束する。ここで、前記した
「判定データ信号による相関法」とは、次のようなもの
である。
【0017】即ち、送信側にて、送信シンボル系列{S
n }を、…,S-2,S-1,S0 ,S+1,S+2,…の順で
T周期毎に送信し、一方、伝送路応答{h1 }を、…,
h-2,h-1,h0 ,h+1,h+2,…の順でT/2間隔に
とるとすると、受信信号は送信シンボル系列と伝送路応
答との畳み込み演算で与えられる。この時、AMF40
1−1の各タップ上の受信信号r-2,r-1,r0 ,
r+1,r+2は次式のようになる。
n }を、…,S-2,S-1,S0 ,S+1,S+2,…の順で
T周期毎に送信し、一方、伝送路応答{h1 }を、…,
h-2,h-1,h0 ,h+1,h+2,…の順でT/2間隔に
とるとすると、受信信号は送信シンボル系列と伝送路応
答との畳み込み演算で与えられる。この時、AMF40
1−1の各タップ上の受信信号r-2,r-1,r0 ,
r+1,r+2は次式のようになる。
【0018】 r-2=…h+2・S0 +h+1・S+1+h-2・S+2… (1) r-1=…h+3・S-1+h+1・S0 +h-1・S+1… (2) r0 =…h+2・S-1+h0 ・S0 +h-2・S+1… (3) r+1=…h+1・S-1+h-1・S0 +h-3・S+1… (4) r+2=…h+2・S-2+h0 ・S-1+h-2・S0 … (5)
【0019】タップ係数修正回路406は、AMF40
1−1の各タップ上の受信信号r1(i=−2,−1,
0,+1,+2)とDFE408の出力判定データ信号
Sとの相関演算を行い、その結果を該当するタップの係
数とする。即ち、i番目のタップ係数をW1 とすると、 W1 =E[r1 * ・S] (6) となる。ここで、E[ ]は期待値を表し、“ *”は複
素共役を表す。以上が「判定データ信号による相関法」
によるタップ係数の決定方法である。
1−1の各タップ上の受信信号r1(i=−2,−1,
0,+1,+2)とDFE408の出力判定データ信号
Sとの相関演算を行い、その結果を該当するタップの係
数とする。即ち、i番目のタップ係数をW1 とすると、 W1 =E[r1 * ・S] (6) となる。ここで、E[ ]は期待値を表し、“ *”は複
素共役を表す。以上が「判定データ信号による相関法」
によるタップ係数の決定方法である。
【0020】次に後者のタイミング制御についてである
が、これは伝搬路で変動を受けた受信信号タイミングを
受信機のクロックタイミングに合わせることを言う。送
信した信号はそれぞれ独立なダイバーシティブランチを
伝搬しており、各ブランチの伝搬経路が時間変動してい
るため、遅延時間も同様に時間変動する。その結果、各
ダイバーシティ受信信号の受信タイミングは一致しなく
なり、そのままダイバーシティ合成したのでは、マルチ
パスによる遅延分散だけでなくタイミングずれによる分
散まで含まれてしまうことになる。先にタップ係数が
「判定データ信号による相関法」により求められること
を述べたが、この相関法では、DFEの出力判定データ
信号を利用している。このデータ信号のタイミングは、
DFEに内蔵されているクロック再生回路のタイミング
に基づいているため、AMFの相関処理はすべてこの受
信クロックタイミングに支配されることになる。よって
タイミングずれを吸収する必要があり、これはAMFを
遅延素子403a〜403dにより“T/2”毎に分数
間隔にすることで実現される。
が、これは伝搬路で変動を受けた受信信号タイミングを
受信機のクロックタイミングに合わせることを言う。送
信した信号はそれぞれ独立なダイバーシティブランチを
伝搬しており、各ブランチの伝搬経路が時間変動してい
るため、遅延時間も同様に時間変動する。その結果、各
ダイバーシティ受信信号の受信タイミングは一致しなく
なり、そのままダイバーシティ合成したのでは、マルチ
パスによる遅延分散だけでなくタイミングずれによる分
散まで含まれてしまうことになる。先にタップ係数が
「判定データ信号による相関法」により求められること
を述べたが、この相関法では、DFEの出力判定データ
信号を利用している。このデータ信号のタイミングは、
DFEに内蔵されているクロック再生回路のタイミング
に基づいているため、AMFの相関処理はすべてこの受
信クロックタイミングに支配されることになる。よって
タイミングずれを吸収する必要があり、これはAMFを
遅延素子403a〜403dにより“T/2”毎に分数
間隔にすることで実現される。
【0021】このことを図3を用いて説明する。同図に
おいて、(a)は伝送路インパルス応答の一例、(b)
は(a)とDFEの出力判定データ信号との相関値の一
例、(c)は適応整合フィルタ出力におけるインパルス
応答の一例である。なお、102a〜102dは遅延時
間T/2の遅延素子、103a〜103eは複素乗算
器、104は合成器であり、図4に示したようなAMF
を構成する。
おいて、(a)は伝送路インパルス応答の一例、(b)
は(a)とDFEの出力判定データ信号との相関値の一
例、(c)は適応整合フィルタ出力におけるインパルス
応答の一例である。なお、102a〜102dは遅延時
間T/2の遅延素子、103a〜103eは複素乗算
器、104は合成器であり、図4に示したようなAMF
を構成する。
【0022】伝送路インパルス応答が(a)であるとす
ると、AMFは、伝送路インパルス応答(a)の時間反
転複素共役な応答(b)を推定する。ここで、インパル
ス応答(a)のT/2間隔のサンプリング値をu-2,u
-1,u0 ,u+1,u+2とし、同様に、AMF応答の
(b)のT/2間隔サンプリング値をv-2,v-1,
v0 ,v+!,v+2とした場合、AMFの時間反転複素共
役の応答は次式のようになる。
ると、AMFは、伝送路インパルス応答(a)の時間反
転複素共役な応答(b)を推定する。ここで、インパル
ス応答(a)のT/2間隔のサンプリング値をu-2,u
-1,u0 ,u+1,u+2とし、同様に、AMF応答の
(b)のT/2間隔サンプリング値をv-2,v-1,
v0 ,v+!,v+2とした場合、AMFの時間反転複素共
役の応答は次式のようになる。
【0023】v-2=u+2 * v-1=u+1 * v0 =u0 * v+1=u-1 * v+2=u-2 * ここで、“ *”は複素共役を示す。
【0024】また、伝送路インパルス応答(a)の主応
答はu0 であり、エネルギーが最大となっている。これ
に該当するAMF応答は(b)のv0 であり、これはタ
ップ係数として中央の複素乗算器103cに乗じられ
る。この中央のタップはインパルス応答の基準タイミン
グとなるため、基準タップと呼ばれる。他のルートも同
様で、上記のように入力のインパルス応答(a)に時間
反転複素共役な応答(b)を畳み込むことを整合フィル
タリングと呼ぶ。前記受信クロックの立ち上がりタイミ
ングは、(b)のt=0に対応し、またこれを中心とし
てT/3間隔に配列された各タップによる整合フィルタ
リングから、AMF出力の主応答は(c)のようにt=
0の基準タイミングに位置するようになり、ほぼ対称な
形状となる。すなわち、時間分散した応答(a)が基準
時刻に集束し信号強化が行われる。これがAMFによる
S/N比の最大動作であり、タイミング制御機能なので
ある。
答はu0 であり、エネルギーが最大となっている。これ
に該当するAMF応答は(b)のv0 であり、これはタ
ップ係数として中央の複素乗算器103cに乗じられ
る。この中央のタップはインパルス応答の基準タイミン
グとなるため、基準タップと呼ばれる。他のルートも同
様で、上記のように入力のインパルス応答(a)に時間
反転複素共役な応答(b)を畳み込むことを整合フィル
タリングと呼ぶ。前記受信クロックの立ち上がりタイミ
ングは、(b)のt=0に対応し、またこれを中心とし
てT/3間隔に配列された各タップによる整合フィルタ
リングから、AMF出力の主応答は(c)のようにt=
0の基準タイミングに位置するようになり、ほぼ対称な
形状となる。すなわち、時間分散した応答(a)が基準
時刻に集束し信号強化が行われる。これがAMFによる
S/N比の最大動作であり、タイミング制御機能なので
ある。
【0025】図1は本発明の一実施例のブロック構成を
示しており、図4に示したダイバーシティ受信装置と等
価な部分には同一符号を付してある。また、鎖線で囲ま
れたRFフィーダー差補正回路110−1〜110−N
が本発明において特徴とされるものである。なお、ここ
ではダイバーシティブランチの1ルートにおいて説明す
る。同図において、110−1〜110−NはRFフィ
ーダー差補正回路、101−1〜101−NはAMF、
106は合成器、107はDFEである。なお、ここで
はAMFはタップ数が3の場合を示している。
示しており、図4に示したダイバーシティ受信装置と等
価な部分には同一符号を付してある。また、鎖線で囲ま
れたRFフィーダー差補正回路110−1〜110−N
が本発明において特徴とされるものである。なお、ここ
ではダイバーシティブランチの1ルートにおいて説明す
る。同図において、110−1〜110−NはRFフィ
ーダー差補正回路、101−1〜101−NはAMF、
106は合成器、107はDFEである。なお、ここで
はAMFはタップ数が3の場合を示している。
【0026】前記RFフィーダー差補正回路101 −1
は、RFフィーダーを複数のルート(このルート数はA
MFのタップ数に等しく一対一で対応される。ここでは
3つのルート)に分配するためのハイブリッド(HY
B)111と、各ルートにそれぞれ挿入される複素乗算
器112a〜112cと、各ルート間に遅延が生じるよ
うに設けられた遅延素子、ここではルートR+1を除くル
ートR0 ,R-1にそれぞれτ,2τの遅延を生じる遅延
素子113b,113cと、これらルートを合成する合
成器114と、AMFの各タップに対応して設けられた
3個の検波器115a〜115と、各検波にそれぞれ接
続されたリミッタ(LIMIT)116a〜116c
と、フリップフロップ(F/F)117a〜117cと
を備えている。そして、各フリップフロップは前記各ル
ートのそれぞれの複素乗算器112a〜112cに乗算
値を入力させるように構成されている。
は、RFフィーダーを複数のルート(このルート数はA
MFのタップ数に等しく一対一で対応される。ここでは
3つのルート)に分配するためのハイブリッド(HY
B)111と、各ルートにそれぞれ挿入される複素乗算
器112a〜112cと、各ルート間に遅延が生じるよ
うに設けられた遅延素子、ここではルートR+1を除くル
ートR0 ,R-1にそれぞれτ,2τの遅延を生じる遅延
素子113b,113cと、これらルートを合成する合
成器114と、AMFの各タップに対応して設けられた
3個の検波器115a〜115と、各検波にそれぞれ接
続されたリミッタ(LIMIT)116a〜116c
と、フリップフロップ(F/F)117a〜117cと
を備えている。そして、各フリップフロップは前記各ル
ートのそれぞれの複素乗算器112a〜112cに乗算
値を入力させるように構成されている。
【0027】このRFフィーダー差補正回路では、ま
ず、ハイブリッド111において、RFフィーダー差や
マルチパスにより時間領域で遅延・分散した信号を含む
受信信号が、3本のルートR+1,R0 ,R-1に分配され
る。そして、初期設定にて、複素乗算器112a,11
2cを“0(RESET)”、112bを“1(THR
OUGH)”とし受信信号が中央のルートR0 のみを通
過するようにする。
ず、ハイブリッド111において、RFフィーダー差や
マルチパスにより時間領域で遅延・分散した信号を含む
受信信号が、3本のルートR+1,R0 ,R-1に分配され
る。そして、初期設定にて、複素乗算器112a,11
2cを“0(RESET)”、112bを“1(THR
OUGH)”とし受信信号が中央のルートR0 のみを通
過するようにする。
【0028】基準となるルートを中央のルートに取る理
由としては、本発明の回路が追随できる時間領域を広げ
るといった意味を持つ。つまり、Nタップの場合、基準
ルートを中心に±(N−1)×T/2(T:変調シンボ
ル時間幅)の領域に対応できるので、基準ルートを端の
ルートR+1もしくはR-1に設定するよりも中央のルート
R0 に設定した方が、少ないタップ数でより広い時間領
域に追随できるわけである。
由としては、本発明の回路が追随できる時間領域を広げ
るといった意味を持つ。つまり、Nタップの場合、基準
ルートを中心に±(N−1)×T/2(T:変調シンボ
ル時間幅)の領域に対応できるので、基準ルートを端の
ルートR+1もしくはR-1に設定するよりも中央のルート
R0 に設定した方が、少ないタップ数でより広い時間領
域に追随できるわけである。
【0029】ルートR0 を通されて遅延時間τだけ遅れ
た受信信号は、合成器114を通りAMF101−1に
入る。前述したように、AMF101−1のタップ係数
はインパルス応答とDFEの出力判定データ信号との相
関値となっており、W0 を基準とした際、W+1が最大で
あれば伝搬遅延時間が小であり、W-1が最大であれば伝
搬遅延時間が大であることを示す。これを視覚的に表し
たものが図2である。
た受信信号は、合成器114を通りAMF101−1に
入る。前述したように、AMF101−1のタップ係数
はインパルス応答とDFEの出力判定データ信号との相
関値となっており、W0 を基準とした際、W+1が最大で
あれば伝搬遅延時間が小であり、W-1が最大であれば伝
搬遅延時間が大であることを示す。これを視覚的に表し
たものが図2である。
【0030】図2において、図1と等価な部分には同一
符号を付してある。ここで、図示された円についてはA
MF101−1〜101−N(N=4)のものも含めて
示した。この円は各タップの受信信号(図3における
(a))と判定データ信号との相関値(図3の
(b))、つまりタップ係数を表しており、その値の大
きさが円の半径となる。これは、図3の(b)で言えば
各点(v-2〜v+2)におけるY−座標の値である。ま
た、円となる理由は、送信側と受信側とのローカルビー
ト周波数差が、相関値に重畳されるからである。
符号を付してある。ここで、図示された円についてはA
MF101−1〜101−N(N=4)のものも含めて
示した。この円は各タップの受信信号(図3における
(a))と判定データ信号との相関値(図3の
(b))、つまりタップ係数を表しており、その値の大
きさが円の半径となる。これは、図3の(b)で言えば
各点(v-2〜v+2)におけるY−座標の値である。ま
た、円となる理由は、送信側と受信側とのローカルビー
ト周波数差が、相関値に重畳されるからである。
【0031】この図2において、円の縦一列が一つのA
MFルートに対応しており、縦一列中どの円が最も大き
いかで各AMFルート間での遅延時間の関係がわかる。
この例では、AMF101−2と101−3の円が共に
中央のルートで最大となっており、このことから中央の
ルートが基準であると見なせる。AMF101−1は、
それらより上のルートの円が最大であるので、遅れてい
ると見なすことができ、AMF101−2についてはそ
の逆となるので進んでいると考えられる。
MFルートに対応しており、縦一列中どの円が最も大き
いかで各AMFルート間での遅延時間の関係がわかる。
この例では、AMF101−2と101−3の円が共に
中央のルートで最大となっており、このことから中央の
ルートが基準であると見なせる。AMF101−1は、
それらより上のルートの円が最大であるので、遅れてい
ると見なすことができ、AMF101−2についてはそ
の逆となるので進んでいると考えられる。
【0032】次いで、AMFより抽出した前記相関値い
わゆるタップ係数は、検波器115a〜115cにてそ
れぞれ検波される。検波器がタップ係数の大きさを電圧
値に置き換えてリミッタ116a〜116cに送る。リ
ミッタにおいて、閾値を基準に判別し、前記電圧値が最
大となるルートのみ“1”を返し、残りの全ルートを
“0”とする。この返された値をフリップフロップ(F
/F)117a〜117cが保持して、それぞれ複素乗
算器112a〜112cに渡す。各複素乗算器は、渡さ
れた値が“1”のときにはルートを通し、“0”のとき
にはルートを遮断することで、基準W0 より進んでいれ
ばより遅延させるルートが通され、遅れていれば遅延の
軽いもしくは遅延のないルートが一つだけ選択して通さ
れることになる。
わゆるタップ係数は、検波器115a〜115cにてそ
れぞれ検波される。検波器がタップ係数の大きさを電圧
値に置き換えてリミッタ116a〜116cに送る。リ
ミッタにおいて、閾値を基準に判別し、前記電圧値が最
大となるルートのみ“1”を返し、残りの全ルートを
“0”とする。この返された値をフリップフロップ(F
/F)117a〜117cが保持して、それぞれ複素乗
算器112a〜112cに渡す。各複素乗算器は、渡さ
れた値が“1”のときにはルートを通し、“0”のとき
にはルートを遮断することで、基準W0 より進んでいれ
ばより遅延させるルートが通され、遅れていれば遅延の
軽いもしくは遅延のないルートが一つだけ選択して通さ
れることになる。
【0033】実際は、このようになるようにAMFのタ
ップルートとハイブリッド111により分岐されるルー
トを対応させておき、また遅延素子113b及び113
cの遅延量をそれぞれAMFの1タップ間及び2タップ
間の遅延量と等しくなるように設定しておく。
ップルートとハイブリッド111により分岐されるルー
トを対応させておき、また遅延素子113b及び113
cの遅延量をそれぞれAMFの1タップ間及び2タップ
間の遅延量と等しくなるように設定しておく。
【0034】以上の動作を図2におけるAMF1の例
(i=1)の場合で見てみると、一番上のルートである
W-1の円が最大であるので、基準である中央のルートW
0 よりT/2遅れていることがわかる。そこで、リミッ
タ116a〜116cはW-1のルートのみ“1”を、他
の全ルートW0 及びW+1には“0”の値を返す。各ルー
トのフリップフロップによって保持されたその値は、そ
れぞれの複素乗算器112a〜112cに取り込まれ
る。AMF101−1について基準との遅延差をなくす
にはT/2だけ遅延を抜いてばればよい。すなわち、τ
=T/2とすれば結果的に基準ルートの遅延差と等しく
なったことになる。
(i=1)の場合で見てみると、一番上のルートである
W-1の円が最大であるので、基準である中央のルートW
0 よりT/2遅れていることがわかる。そこで、リミッ
タ116a〜116cはW-1のルートのみ“1”を、他
の全ルートW0 及びW+1には“0”の値を返す。各ルー
トのフリップフロップによって保持されたその値は、そ
れぞれの複素乗算器112a〜112cに取り込まれ
る。AMF101−1について基準との遅延差をなくす
にはT/2だけ遅延を抜いてばればよい。すなわち、τ
=T/2とすれば結果的に基準ルートの遅延差と等しく
なったことになる。
【0035】以上のように、各AMFで共通の基準とな
るタップを設けてそのタップの信号レベルが最大となる
よう動作することで、RFフィーダーの長さの相違によ
る遅延時間差が補正されることになる。したがって、複
数のアンテナと受信装置を結ぶ各RFフィーダーの長さ
が相違する場合でも、各受信装置ではRFフィーダー長
の差による伝搬遅延時間差を自動的に補正することが可
能となる。これにより、従来のように、補正用RFフィ
ーダーをRFフィーダーに挿入する必要がなくなり、工
事の簡略化、や経済化を図ることが可能となる。
るタップを設けてそのタップの信号レベルが最大となる
よう動作することで、RFフィーダーの長さの相違によ
る遅延時間差が補正されることになる。したがって、複
数のアンテナと受信装置を結ぶ各RFフィーダーの長さ
が相違する場合でも、各受信装置ではRFフィーダー長
の差による伝搬遅延時間差を自動的に補正することが可
能となる。これにより、従来のように、補正用RFフィ
ーダーをRFフィーダーに挿入する必要がなくなり、工
事の簡略化、や経済化を図ることが可能となる。
【0036】なお、前記実施例ではAMFにおけるタッ
プ数が3つの場合を示しているが、図4に示したような
5タップの場合や、それ以上の場合にも本発明を同様に
適用することができるのは言うまでもない。
プ数が3つの場合を示しているが、図4に示したような
5タップの場合や、それ以上の場合にも本発明を同様に
適用することができるのは言うまでもない。
【0037】
【発明の効果】以上説明したように本発明におけるフィ
ーダ差補正回路は、AMFにおいて得られるタップ係数
を利用して自己のダイバーシティブランチの遅延状態を
判別し、この判別結果に基づいてAMFに入力される信
号の遅延量を制御するように構成しているので、各ダイ
バーシティブランチにおける遅延時間補正用フィーダー
を不要とすることができる。これにより、遅延時間補正
用フィーダーを設置する際に生じている問題を解消で
き、かつ余分なフィーダーの資材費や工事費等の経済的
な効果も得ることができる。
ーダ差補正回路は、AMFにおいて得られるタップ係数
を利用して自己のダイバーシティブランチの遅延状態を
判別し、この判別結果に基づいてAMFに入力される信
号の遅延量を制御するように構成しているので、各ダイ
バーシティブランチにおける遅延時間補正用フィーダー
を不要とすることができる。これにより、遅延時間補正
用フィーダーを設置する際に生じている問題を解消で
き、かつ余分なフィーダーの資材費や工事費等の経済的
な効果も得ることができる。
【0038】また、フィーダー差補正回路は、ダイバー
シティ受信信号をN本のルートに分岐する分岐手段と、
分岐された各ルートに挿入された複素乗算器と、各ルー
トのそれぞれに異なる遅延を生じさせる遅延素子と、各
ルートを通された信号を合成してAMFに入力させる合
成手段と、AMFにおいて推定されるタップ係数を検波
する手段と、検波されたタップ係数の振幅値を閾値判定
する手段と、閾値判定結果を保持する手段とを備え、こ
の保持された閾値判定結果を各ルートの各複素乗算器に
フィードバックして受信信号に乗算し、前記各ルートの
いずれかを選択させるように構成しているので、AMF
で得られたタップ係数を利用して自己のダイバーシティ
ブランチにおける遅延状態を検波値に基づいて得ること
ができ、この検波値を利用して遅延を解消するのに適切
な遅延量のルートを選択して受信信号をAMFに入力さ
せることができ、これによりフィーダー長の相違による
複数のダイバーシティブランチ間の遅延時間差を適切に
解消することができる。
シティ受信信号をN本のルートに分岐する分岐手段と、
分岐された各ルートに挿入された複素乗算器と、各ルー
トのそれぞれに異なる遅延を生じさせる遅延素子と、各
ルートを通された信号を合成してAMFに入力させる合
成手段と、AMFにおいて推定されるタップ係数を検波
する手段と、検波されたタップ係数の振幅値を閾値判定
する手段と、閾値判定結果を保持する手段とを備え、こ
の保持された閾値判定結果を各ルートの各複素乗算器に
フィードバックして受信信号に乗算し、前記各ルートの
いずれかを選択させるように構成しているので、AMF
で得られたタップ係数を利用して自己のダイバーシティ
ブランチにおける遅延状態を検波値に基づいて得ること
ができ、この検波値を利用して遅延を解消するのに適切
な遅延量のルートを選択して受信信号をAMFに入力さ
せることができ、これによりフィーダー長の相違による
複数のダイバーシティブランチ間の遅延時間差を適切に
解消することができる。
【図1】本発明の一実施例のブロック構成図である。
【図2】図1の実施例における各ルートの推定インパル
ス応答を視覚的に示した図である。
ス応答を視覚的に示した図である。
【図3】AMFの動作を説明するための図である。
【図4】一般に採用されているAMFを用いた空間ダイ
バーシティ遅延時間差補正回路のブロック構成図であ
る。
バーシティ遅延時間差補正回路のブロック構成図であ
る。
100−1〜100−N ダイバシティーアンテナ 101−1〜101−N 適応整合フィルタ(AMF) 102a〜102d 遅延素子 103a〜103e 複素乗算器 104 合成器 105 タップ係数修正回路 106 合成器 107 判定帰還型等化器(DFE) 110−1〜110−N フィーダー差補正回路 111 ハイブリッド 112a〜112c 複素乗算器 113b,113c 遅延素子 114 合成器 115a〜115c 検波器 116a〜116c リミター 117a〜117c フリップフロップ
Claims (4)
- 【請求項1】 複数のダイバーシティアンテナと、各ダ
イバーシティアンテナにそれぞれ接続されたAMF(適
応整合フィルタ)と、前記各AMFの出力を合成する合
成手段と、合成された信号を等化するDFE(判定帰還
型等化器)とを備え、このDFEの出力信号を前記AM
Fに帰還させ、前記AMFにおいて前記出力信号に基づ
いて得られるタップ係数を利用して受信信号の集束、強
化を行うようにした空間ダイバーシティ遅延時間差補正
装置において、前記複数のダイバーシティアンテナとA
MFで構成される複数のダイバーシティブランチ間にお
けるRFフィーダー長の差を補正するためのフィーダー
差補正回路を備えており、このフィーダー差補正回路
は、前記タップ係数に基づいて自己のダイバーシティブ
ランチの遅延状態を判別し、この判別結果に基づいて前
記AMFに入力される信号の遅延量を制御するように構
成したことを特徴とする空間ダイバーシティ遅延時間差
補正装置。 - 【請求項2】 フィーダー差補正回路は、ダイバーシテ
ィ受信信号を複数のルートに分岐する分岐手段と、分岐
された各ルートに挿入された複素乗算器と、前記各ルー
トのそれぞれに異なる遅延を生じさせる遅延素子と、前
記各ルートを通された信号を合成してAMFに入力させ
る合成手段と、前記AMFにおいて推定されるタップ係
数を検波する手段と、検波されたタップ係数の振幅値を
閾値判定する手段と、閾値判定結果を保持する手段とを
備え、この保持された閾値判定結果を前記各ルートの各
複素乗算器にフィードバックして前記受信信号に乗算
し、前記各ルートのいずれかを選択させるように構成し
てなる請求項1の空間ダイバーシティ遅延時間差補正装
置。 - 【請求項3】 複数のルートは、AMFのタップ係数の
個数と同数設けられ、各タップ係数と各ルートは1対1
に対応してなる請求項2の空間ダイバーシティ遅延時間
差補正装置。 - 【請求項4】 閾値判定手段は検波されたタップ係数の
最大値を判定し、保持手段はこの最大値となるタップ係
数に対応する値を保持し、複素乗算器は最大値となるタ
ップ係数に対応するルートを選択して信号を通すように
構成される請求項2または3の空間ダイバーシティ遅延
時間差補正装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6155495A JP2605628B2 (ja) | 1994-06-15 | 1994-06-15 | 空間ダイバーシティ遅延時間差補正装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6155495A JP2605628B2 (ja) | 1994-06-15 | 1994-06-15 | 空間ダイバーシティ遅延時間差補正装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH088634A true JPH088634A (ja) | 1996-01-12 |
JP2605628B2 JP2605628B2 (ja) | 1997-04-30 |
Family
ID=15607305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6155495A Expired - Lifetime JP2605628B2 (ja) | 1994-06-15 | 1994-06-15 | 空間ダイバーシティ遅延時間差補正装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2605628B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002030006A1 (fr) * | 2000-09-29 | 2002-04-11 | Matsushita Electric Industrial Co., Ltd. | Dispositif de reception sans fil et procede de detection d'une difference de temps de propagation branche-a-branche dans un dispositif de reception sans fil |
US20190045769A1 (en) * | 2017-08-08 | 2019-02-14 | Mario Castillo | Rod Holding Assembly |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56120202A (en) * | 1980-02-27 | 1981-09-21 | Toshiba Corp | Phase scanning type phased array antenna |
JPS6292503A (ja) * | 1985-10-17 | 1987-04-28 | Mitsubishi Electric Corp | 直列給電回路 |
-
1994
- 1994-06-15 JP JP6155495A patent/JP2605628B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56120202A (en) * | 1980-02-27 | 1981-09-21 | Toshiba Corp | Phase scanning type phased array antenna |
JPS6292503A (ja) * | 1985-10-17 | 1987-04-28 | Mitsubishi Electric Corp | 直列給電回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002030006A1 (fr) * | 2000-09-29 | 2002-04-11 | Matsushita Electric Industrial Co., Ltd. | Dispositif de reception sans fil et procede de detection d'une difference de temps de propagation branche-a-branche dans un dispositif de reception sans fil |
US6832079B2 (en) | 2000-09-29 | 2004-12-14 | Matsushita Electric Industrial Co., Ltd. | Radio receiving apparatus, and method for detecting a delay differential between branches in the apparatus |
US20190045769A1 (en) * | 2017-08-08 | 2019-02-14 | Mario Castillo | Rod Holding Assembly |
US10791725B2 (en) * | 2017-08-08 | 2020-10-06 | Mario Castillo | Rod holding assembly |
Also Published As
Publication number | Publication date |
---|---|
JP2605628B2 (ja) | 1997-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4271525A (en) | Adaptive diversity receiver for digital communications | |
EP0687076B1 (en) | Diversity communication system with arrays of antennas using adaptive mezched filters and decision feedback equalizers | |
US4281411A (en) | High speed digital communication receiver | |
JP2697648B2 (ja) | 判定帰還形等化器 | |
US4328585A (en) | Fast adapting fading channel equalizer | |
EP0684660B1 (en) | Maximal diversity combining interference cancellation using sub-array processors and respective delay elements | |
JP2715662B2 (ja) | 時分割信号のダイバーシチ受信のための方法および装置 | |
US4733402A (en) | Adaptive filter equalizer systems | |
JP2705623B2 (ja) | ダイバーシチ送受信方法及び送受信機 | |
US5859870A (en) | Time diversity transmission-reception system | |
US5402445A (en) | Decision feedback equalizer | |
US5369668A (en) | Fast response matched filter receiver with decision feedback equalizer | |
US4512034A (en) | Technique for digital radio space diversity combining | |
CA2295969A1 (en) | Adaptively equalized burst receiver and method for upstream broadband data | |
EP0448069B1 (en) | Diversity circuit and frame phase (or sampling timing) estimation circuit using the diversity circuit | |
JP2605628B2 (ja) | 空間ダイバーシティ遅延時間差補正装置 | |
US20020027952A1 (en) | Method for automatic equalization for use in demodulating a digital multilevel modulation signal and automatic equalization circuit and receiver circuit using the method | |
US6970524B1 (en) | Methods and systems for symbol timing recovery | |
US5790597A (en) | Apparatus and method for interference compensation | |
JP2885618B2 (ja) | 適応受信機 | |
JPH04150320A (ja) | ダイバシティ受信装置 | |
KR100403662B1 (ko) | 무선 수신 장치 및 등화 처리 방법 | |
JP2001308763A (ja) | ダイバーシチ受信機及びダイバーシチ受信制御方法 | |
JP3097623B2 (ja) | ダイバーシティ送受信システム | |
US6763077B1 (en) | Receiving apparatus and array combining method |