JPH0738027A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0738027A JPH0738027A JP15593493A JP15593493A JPH0738027A JP H0738027 A JPH0738027 A JP H0738027A JP 15593493 A JP15593493 A JP 15593493A JP 15593493 A JP15593493 A JP 15593493A JP H0738027 A JPH0738027 A JP H0738027A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- recess
- resin
- semiconductor device
- coating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】組立ての際に半導体チップの表面全域をジャン
クション・コーティング・レジンで確実に覆うことがで
きるようにした信頼性の高い樹脂封止型半導体装置を提
供する。 【構成】金属基板上に半導体チップをマウントし、それ
全体をモールド樹脂で封止した樹脂封止型半導体装置に
おいて、金属基板であるリードフレーム１のダイパッド
２の上面にあらかじめ半導体チップ４が没入する深さの
凹所２ａを形成した上で、該凹所内に半導体チップをマ
ウントするとともに、凹所を満たすように流動性を付与
したジャンクション・コーティング・レジンを充填して
半導体チップの表面をコーティングする。
クション・コーティング・レジンで確実に覆うことがで
きるようにした信頼性の高い樹脂封止型半導体装置を提
供する。 【構成】金属基板上に半導体チップをマウントし、それ
全体をモールド樹脂で封止した樹脂封止型半導体装置に
おいて、金属基板であるリードフレーム１のダイパッド
２の上面にあらかじめ半導体チップ４が没入する深さの
凹所２ａを形成した上で、該凹所内に半導体チップをマ
ウントするとともに、凹所を満たすように流動性を付与
したジャンクション・コーティング・レジンを充填して
半導体チップの表面をコーティングする。
Description
【０００１】
【産業上の利用分野】本発明は、金属基板上に半導体チ
ップをマウントし、それ全体を成形樹脂で封止した樹脂
封止型半導体装置に関する。
ップをマウントし、それ全体を成形樹脂で封止した樹脂
封止型半導体装置に関する。
【０００２】
【従来の技術】頭記した樹脂封止型半導体装置の信頼
性、特に半導体チップに対する耐湿性の向上化を図るた
めに、最近ではモールド樹脂で成形する前の段階で金属
基板上にマウントされた半導体チップの表面を耐湿性の
高いコーティング剤で覆うことが実施されており、この
コーティング剤としては例えばポリイミド系樹脂のジャ
ンクション・コーティング・レジンが知られている。こ
のジャンクション・コーティング・レジンは溶剤を加え
て流動性を付与した状態でディスペンサにより半導体チ
ップの上にポッティングし、チップの表面をコーティン
グするようにしている。なお、このレジンはコーティン
グ後に乾燥して硬化させる。
性、特に半導体チップに対する耐湿性の向上化を図るた
めに、最近ではモールド樹脂で成形する前の段階で金属
基板上にマウントされた半導体チップの表面を耐湿性の
高いコーティング剤で覆うことが実施されており、この
コーティング剤としては例えばポリイミド系樹脂のジャ
ンクション・コーティング・レジンが知られている。こ
のジャンクション・コーティング・レジンは溶剤を加え
て流動性を付与した状態でディスペンサにより半導体チ
ップの上にポッティングし、チップの表面をコーティン
グするようにしている。なお、このレジンはコーティン
グ後に乾燥して硬化させる。
【０００３】
【発明が解決しようとする課題】ところで、前記のよう
に半導体チップの表面をジャンクション・コーティング
・レジンで覆う場合に、レジンの粘度が適正でないとチ
ップ表面を完全にコーティングすることが極めて困難と
なる。すなわち、ジャンクション・コーティング・レジ
ンの粘度が低過ぎるとポッティングの際にレジンの一部
が半導体チップの周囲に流れ出してしまい、チップの外
周縁，特にコーナー部にはレジンが残らなくなる。逆に
粘度が高過ぎる場合には流動性が不足してレジンがチッ
プの中央面域に固まってしまい、前記と同様にチップの
周域がレジンで覆われなくなる。
に半導体チップの表面をジャンクション・コーティング
・レジンで覆う場合に、レジンの粘度が適正でないとチ
ップ表面を完全にコーティングすることが極めて困難と
なる。すなわち、ジャンクション・コーティング・レジ
ンの粘度が低過ぎるとポッティングの際にレジンの一部
が半導体チップの周囲に流れ出してしまい、チップの外
周縁，特にコーナー部にはレジンが残らなくなる。逆に
粘度が高過ぎる場合には流動性が不足してレジンがチッ
プの中央面域に固まってしまい、前記と同様にチップの
周域がレジンで覆われなくなる。
【０００４】しかも、コーティング剤としては信頼性の
高いジャンクション・コーティング・レジンを使用して
も、レジンの粘度の相違で半導体チップの表面が完全に
覆われてないと、高湿度の雰囲気で使用した際に外部か
らパッケージ内に侵入した湿気が半導体チップに達して
特性を劣化させるなど、半導体製品の信頼性が低下す
る。
高いジャンクション・コーティング・レジンを使用して
も、レジンの粘度の相違で半導体チップの表面が完全に
覆われてないと、高湿度の雰囲気で使用した際に外部か
らパッケージ内に侵入した湿気が半導体チップに達して
特性を劣化させるなど、半導体製品の信頼性が低下す
る。
【０００５】本発明は上記の点にかんがみなされたもの
であり、その目的は前記課題を解決し、半導体チップを
マウントする金属基板を改良することにより、半導体チ
ップの表面全域をジャンクション・コーティング・レジ
ンで確実に覆うことができるようにした信頼性の高い樹
脂封止型半導体装置を提供することにある。
であり、その目的は前記課題を解決し、半導体チップを
マウントする金属基板を改良することにより、半導体チ
ップの表面全域をジャンクション・コーティング・レジ
ンで確実に覆うことができるようにした信頼性の高い樹
脂封止型半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置においては、金属基板の上面に
凹所を形成した上で、該凹所内に半導体チップをマウン
トするとともに、半導体チップの上面を覆って凹所内に
流動性のあるジャンクション・コーティング・レジンを
充填するものとする。
に、本発明の半導体装置においては、金属基板の上面に
凹所を形成した上で、該凹所内に半導体チップをマウン
トするとともに、半導体チップの上面を覆って凹所内に
流動性のあるジャンクション・コーティング・レジンを
充填するものとする。
【０００７】ここで、前記構成における凹所の深さは、
半導体チップの厚さよりも大に選定するものとする。ま
た、当該半導体装置の組立てにはリードフレームを用
い、そのダイパッドに凹所を形成して実施することがで
きる。
半導体チップの厚さよりも大に選定するものとする。ま
た、当該半導体装置の組立てにはリードフレームを用
い、そのダイパッドに凹所を形成して実施することがで
きる。
【０００８】
【作用】上記のように、あらかじめ金属基板に形成した
凹所内に半導体チップをマウントし、この凹所を満たす
ように流動性を付与したジャンクション・コーティング
・レジンをポッティングすることにより、粘度のバラツ
キに関係なく半導体チップの表面全域が完全にレジンで
覆われて耐湿性が向上するようになる。したがって、ジ
ャンクション・コーティング・レジンに関する粘度の条
件が緩和されるので、それだけ工程管理が楽になる。
凹所内に半導体チップをマウントし、この凹所を満たす
ように流動性を付与したジャンクション・コーティング
・レジンをポッティングすることにより、粘度のバラツ
キに関係なく半導体チップの表面全域が完全にレジンで
覆われて耐湿性が向上するようになる。したがって、ジ
ャンクション・コーティング・レジンに関する粘度の条
件が緩和されるので、それだけ工程管理が楽になる。
【０００９】
【実施例】以下、本発明の実施例を図１，図２に基づい
て説明する。図において、１はリードフレーム、２はリ
ードフレーム１のダイパッド（金属基板）、３は外部リ
ード、４は半導体チップ、５は半導体チップ４と外部リ
ード３との間を接続したボンディングワイヤ、６はモー
ルド樹脂で成形されたパッケージである。ここで、リー
ドフレーム１のダイパッド２には半導体チップ４が没入
する深さの凹所２ａがプレス加工などによりあらかじめ
形成されており、この凹所内に半導体チップ４がマウン
トした上で、さらにこの凹所８を満たして半導体チップ
４の表面を完全に覆うようにジャンクション・コーティ
ング・レジン７が充填されている。
て説明する。図において、１はリードフレーム、２はリ
ードフレーム１のダイパッド（金属基板）、３は外部リ
ード、４は半導体チップ、５は半導体チップ４と外部リ
ード３との間を接続したボンディングワイヤ、６はモー
ルド樹脂で成形されたパッケージである。ここで、リー
ドフレーム１のダイパッド２には半導体チップ４が没入
する深さの凹所２ａがプレス加工などによりあらかじめ
形成されており、この凹所内に半導体チップ４がマウン
トした上で、さらにこの凹所８を満たして半導体チップ
４の表面を完全に覆うようにジャンクション・コーティ
ング・レジン７が充填されている。
【００１０】このジャンクション・コーティング・レジ
ン７は溶剤を加えて適当な流動性を付与しておき、ダイ
パッド２の凹所２ａ内に半導体チップ４をマウントし、
さらにワイヤ５をボンディングした組立状態で、前記凹
所２ａを満たすように上方からポッティングして半導体
チップ４の表面をコーティングする。そして、ジャンク
ション・コーティング・レジン７を乾燥，硬化させた後
に、トランスファ成形法により半導体チップ４の周域に
樹脂パッケージ６を成形して半導体装置を完成する。
ン７は溶剤を加えて適当な流動性を付与しておき、ダイ
パッド２の凹所２ａ内に半導体チップ４をマウントし、
さらにワイヤ５をボンディングした組立状態で、前記凹
所２ａを満たすように上方からポッティングして半導体
チップ４の表面をコーティングする。そして、ジャンク
ション・コーティング・レジン７を乾燥，硬化させた後
に、トランスファ成形法により半導体チップ４の周域に
樹脂パッケージ６を成形して半導体装置を完成する。
【００１１】
【発明の効果】以上述べたように本発明によれば、金属
基板に凹所を設けてここに半導体チップをマウントした
上で、この凹所を満たすようにジャンクション・コーテ
ィング・レジンを充填するようにしたので、レジンの粘
度に左右されることなく、半導体チップの表面を確実に
ジャンクション・コーティング・レジンで覆うことがで
き、これにより耐湿性などの面で信頼性の高い半導体装
置を提供できる。また、ジャンクション・コーティング
・レジンの粘度を厳しく規制する必要がないなどの管理
面での有利さも得られる。
基板に凹所を設けてここに半導体チップをマウントした
上で、この凹所を満たすようにジャンクション・コーテ
ィング・レジンを充填するようにしたので、レジンの粘
度に左右されることなく、半導体チップの表面を確実に
ジャンクション・コーティング・レジンで覆うことがで
き、これにより耐湿性などの面で信頼性の高い半導体装
置を提供できる。また、ジャンクション・コーティング
・レジンの粘度を厳しく規制する必要がないなどの管理
面での有利さも得られる。
【図１】本発明の実施例による半導体装置の平面図
【図２】図１における矢視Ｘ−Ｘ断面図
１ リードフレーム ２ ダイパッド（金属基板） ２ａ 凹所 ４ 半導体チップ ６ 樹脂パッケージ ７ ジャンクション・コーティング・レジン
Claims (3)
- 【請求項１】金属基板上に半導体チップをマウントし、
それ全体をモールド樹脂で封止した樹脂封止型半導体装
置において、金属基板の上面に凹所を形成した上で該凹
所内に半導体チップをマウントするとともに、半導体チ
ップの上面を覆って凹所内に流動性を付与したジャンク
ション・コーティング・レジンを充填したことを特徴と
する樹脂封止型半導体装置。 - 【請求項２】請求項１記載の半導体装置において、凹所
の深さが半導体チップの厚さよりも大であることを特徴
とする樹脂封止型半導体装置。 - 【請求項３】請求項１記載の半導体装置において、金属
基板がリードフレームのダイパッドであることを特徴と
する樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15593493A JPH0738027A (ja) | 1993-06-28 | 1993-06-28 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15593493A JPH0738027A (ja) | 1993-06-28 | 1993-06-28 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738027A true JPH0738027A (ja) | 1995-02-07 |
Family
ID=15616711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15593493A Pending JPH0738027A (ja) | 1993-06-28 | 1993-06-28 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738027A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9422520B2 (en) | 2009-12-23 | 2016-08-23 | Eppendorf Ag | System and method for generating a tool motion |
| JP2018174232A (ja) * | 2017-03-31 | 2018-11-08 | 富士電機株式会社 | 半導体装置および製造方法 |
-
1993
- 1993-06-28 JP JP15593493A patent/JPH0738027A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9422520B2 (en) | 2009-12-23 | 2016-08-23 | Eppendorf Ag | System and method for generating a tool motion |
| JP2018174232A (ja) * | 2017-03-31 | 2018-11-08 | 富士電機株式会社 | 半導体装置および製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211574B1 (en) | Semiconductor package with wire protection and method therefor | |
| US5733800A (en) | Underfill coating for LOC package | |
| US6482675B2 (en) | Substrate strip for use in packaging semiconductor chips and method for making the substrate strip | |
| US6258314B1 (en) | Method for manufacturing resin-molded semiconductor device | |
| WO2002020236A2 (en) | A mold | |
| JPH09213842A (ja) | Ｌｏｃ半導体パッケージ及びその製造方法 | |
| US5612853A (en) | Package for a power semiconductor device | |
| JP2002515176A (ja) | 集積回路パッケージ及びその製造方法 | |
| JPH0738027A (ja) | 樹脂封止型半導体装置 | |
| JPS6077446A (ja) | 封止半導体装置 | |
| JPS60136347A (ja) | 半導体装置およびその製造方法 | |
| JP3023303B2 (ja) | 半導体装置の成形方法 | |
| US6538200B2 (en) | Underfill coating for LOC package | |
| JPS6175549A (ja) | 半導体素子を含む電子回路及びその製造方法 | |
| JPS6164132A (ja) | 半導体装置 | |
| US6489571B1 (en) | Molded tape ball grid array package | |
| JPS6080258A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0521653A (ja) | 樹脂封止型半導体装置 | |
| JPH0546270Y2 (ja) | ||
| JPH03212960A (ja) | 半導体装置 | |
| JPH04359550A (ja) | 半導体装置 | |
| JPS6151855A (ja) | 樹脂封止型半導体装置 | |
| JPH02120840U (ja) | ||
| JPH0541468A (ja) | Ｉｃチツプのモールドパツケージング構造 | |
| JPH0787228B2 (ja) | Ｉｃデバイス |