JPS6175549A - 半導体素子を含む電子回路及びその製造方法 - Google Patents
半導体素子を含む電子回路及びその製造方法Info
- Publication number
- JPS6175549A JPS6175549A JP59196827A JP19682784A JPS6175549A JP S6175549 A JPS6175549 A JP S6175549A JP 59196827 A JP59196827 A JP 59196827A JP 19682784 A JP19682784 A JP 19682784A JP S6175549 A JPS6175549 A JP S6175549A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electronic circuit
- frame
- circuit including
- external lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体素子を含む電子回路及びその製造方法に
関するものである。
関するものである。
例えば電子回路の一部に半導体素子を載置し、この半導
体素子の電極と電子回路とをボンディング線で接続する
ようになされた半導体素子を含む電子回路では、半導体
素子、ボンディング線の保護剤としてエンキャップ剤を
塗布するようになっている。
体素子の電極と電子回路とをボンディング線で接続する
ようになされた半導体素子を含む電子回路では、半導体
素子、ボンディング線の保護剤としてエンキャップ剤を
塗布するようになっている。
次に従来の半導体素子を含む電子回路の要部を第４図に
より説明する。
より説明する。
即ち、電子回路基板（１）上に形成された外部リード線
（２１）、（２２）間に半導体素子（３）を載置し、こ
の半導体素子（３）の電極と外部リード線（２＋）。
（２１）、（２２）間に半導体素子（３）を載置し、こ
の半導体素子（３）の電極と外部リード線（２＋）。
（２２）をボンディング線（４１）、（４２）で接続す
る。
る。
次に半導体素子（３）、ボンディング線（４＋）、（４
２）及び外部リード線（２＋ ）、（２２）の一部を含
むようにエンキャップ剤（５）を注入する。
２）及び外部リード線（２＋ ）、（２２）の一部を含
むようにエンキャップ剤（５）を注入する。
然るに、このエンキャップ剤（５）としては従来、半導
体素子（３）の保護、ボンディング線（４＋）。
体素子（３）の保護、ボンディング線（４＋）。
（４２）及びこのボンディング線（４□）、（４２）の
半導体素子（３）と外部リード線（２１）、（２２）と
の接続部へのストレス等の影響を回避するために、低粘
度の樹脂を選択して使用している関係上、図に示すよう
に広範囲に周辺へ流れ出し、必要以上のエンキャップ剤
が必要なばかりでなく、流れ出しに依る周辺の汚損など
の不具合いが多い問題点があった。
半導体素子（３）と外部リード線（２１）、（２２）と
の接続部へのストレス等の影響を回避するために、低粘
度の樹脂を選択して使用している関係上、図に示すよう
に広範囲に周辺へ流れ出し、必要以上のエンキャップ剤
が必要なばかりでなく、流れ出しに依る周辺の汚損など
の不具合いが多い問題点があった。
この問題点を解決するために第５図に示すようにストッ
パー（６）を貼付ける方法が考えられる。
パー（６）を貼付ける方法が考えられる。
この方法によるとストッパー（６）を製作する為に金型
等が必要となるためにコスト高となり、且つ、ストッパ
ー（６）材の密着や貼付は作業等に多大の工程数を要す
るばかりでなく、製品変更に対する自由度が非常に低く
なる問題点があった。
等が必要となるためにコスト高となり、且つ、ストッパ
ー（６）材の密着や貼付は作業等に多大の工程数を要す
るばかりでなく、製品変更に対する自由度が非常に低く
なる問題点があった。
本発明は、上述した問題点に鑑みなされたものであり、
低粘度の樹脂を所定部のみに塗布した半導体素子を含む
電子回路及びその製造方法を提供することを目的として
いる。
低粘度の樹脂を所定部のみに塗布した半導体素子を含む
電子回路及びその製造方法を提供することを目的として
いる。
即ち、本発明は、電子回路基板上に形成された外部リー
ド線及び半導体素子と、半導体素子の電極と外部リード
線とを接続するボンディング線と、半導体素子と外部リ
ード線の一部を取り囲むように設けられた所定高さの高
粘度の樹脂からなる枠体と、この枠体内に注入された低
粘度の樹脂からなる半導体素子を含む電子回路と、この
半導体素子を含む電子回路の製造方法である。
ド線及び半導体素子と、半導体素子の電極と外部リード
線とを接続するボンディング線と、半導体素子と外部リ
ード線の一部を取り囲むように設けられた所定高さの高
粘度の樹脂からなる枠体と、この枠体内に注入された低
粘度の樹脂からなる半導体素子を含む電子回路と、この
半導体素子を含む電子回路の製造方法である。
次に本発明の一実施例を第１図及び第２図により説明す
る。図中同一符号は同一部を示す。
る。図中同一符号は同一部を示す。
即ち、電子回路基板（１）上に形成された外部リード線
（２＋）、（２゜）間に半導体素子（３）を載置し、こ
の半導体素子（３）の電極と、外部リード線（２＋）。
（２＋）、（２゜）間に半導体素子（３）を載置し、こ
の半導体素子（３）の電極と、外部リード線（２＋）。
（２２）をボンディング線Ｃ４１）、（４２）で接続す
る。
る。
次に半導体素子（３）と外部リード線（２１）、（２２
）の一部を取り囲むように所定高さの高粘度樹脂からな
る枠体（７）を形成する。この高粘度樹脂としては流動
性の少ない例えば粘度７４００ボイスの高粘度な樹脂で
硬化条件、もしくは常温にて硬化するものを選択し、滴
下又は注入等により枠体（７）を形成する。
）の一部を取り囲むように所定高さの高粘度樹脂からな
る枠体（７）を形成する。この高粘度樹脂としては流動
性の少ない例えば粘度７４００ボイスの高粘度な樹脂で
硬化条件、もしくは常温にて硬化するものを選択し、滴
下又は注入等により枠体（７）を形成する。
次に、この枠体（７）の内部に低粘度の樹脂からなるエ
ンキャップ剤（５）を注入して、半導体素子を含む電子
回路を完成する。この時、枠体（７）をディスペンサー
等などを使用することにより製品変更に対する自由度が
高くなる。
ンキャップ剤（５）を注入して、半導体素子を含む電子
回路を完成する。この時、枠体（７）をディスペンサー
等などを使用することにより製品変更に対する自由度が
高くなる。
この場合の枠体（７）の高さとエンキャップ剤（５）の
高さの関係は第３図の曲線（８）に示すようになる。
高さの関係は第３図の曲線（８）に示すようになる。
この曲線（８）を見てもわかるように枠体（７）の高さ
よりエンキャップ剤（５）の高さが高くなっているが、
これはエンキャップ剤（５）の表面張力作用に依るもの
であり、比較的低い枠体でも有効であることを示してい
る。
よりエンキャップ剤（５）の高さが高くなっているが、
これはエンキャップ剤（５）の表面張力作用に依るもの
であり、比較的低い枠体でも有効であることを示してい
る。
」二連した構造及び製造方法により、エンキャップ剤（
５）として低粘度の樹脂を使用しても広範囲に周辺へ滴
れ出すこともなく、必要以−にのエンキャップ剤も不用
であり、また流れ出しに依る周辺の汚損などの不具合も
ないし更にストッパーを使用した時のコスト高や工程数
の増加や製品変更に対する自由度が低くなることもない
。
５）として低粘度の樹脂を使用しても広範囲に周辺へ滴
れ出すこともなく、必要以−にのエンキャップ剤も不用
であり、また流れ出しに依る周辺の汚損などの不具合も
ないし更にストッパーを使用した時のコスト高や工程数
の増加や製品変更に対する自由度が低くなることもない
。
］二連のように本発明によれば製品変更に対する自由度
が高く、安価に、所望位置のみにエンキャップ剤を形成
することが可能である。
が高く、安価に、所望位置のみにエンキャップ剤を形成
することが可能である。
であり、第１図は平面図、第２図は断面図、第３図は枠
体の高さとエンキャップ剤の高さの関係を示す曲線図で
あり、第４図は従来例を示す図であり、第４図（ａ）は
平面図、第４図（ｂ）は断面図、第５図はスペーサーを
使用したエンキャップ構造を示す図であり、第５図（ａ
）は平面図、第５図（ｂ）は断面図である。
体の高さとエンキャップ剤の高さの関係を示す曲線図で
あり、第４図は従来例を示す図であり、第４図（ａ）は
平面図、第４図（ｂ）は断面図、第５図はスペーサーを
使用したエンキャップ構造を示す図であり、第５図（ａ
）は平面図、第５図（ｂ）は断面図である。
１・・・電子回路基板 ２１ ｒ ２２・・・外部リー
ド線３・・・半導体素子 ’ｌ＋４２・・・ボンディ
ング線５ エンキャップ剤６・・・ス１ヘツパー７ 枠
体 代理人 弁理士 井 」二 −男 ＝７−
ド線３・・・半導体素子 ’ｌ＋４２・・・ボンディ
ング線５ エンキャップ剤６・・・ス１ヘツパー７ 枠
体 代理人 弁理士 井 」二 −男 ＝７−
Claims (2)
- （１）電子回路基板上に形成された外部リード線及び半
導体素子と、前記半導体素子の電極と前記外部リード線
とを接続するボンディング線と、前記半導体素子と前記
外部リード線の一部を取り囲むように設けられた所定高
さの高粘度の樹脂からなる枠体と、この枠体内に注入さ
れた低粘度の樹脂からなるエンキャップ剤とを具備する
ことを特徴とする半導体素子を含む電子回路。 - （２）電子回路上に形成された外部リード線と半導体素
子の電極をボンディング線で接続する工程と、前記半導
体素子と前記外部リード線の一部を取り囲むように高粘
度の樹脂により所定高さの枠体を形成する工程と、前記
枠体内に低粘度の樹脂からなるエンキャップ剤を注入す
る工程とを具備することを特徴とする半導体素子を含む
電子回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196827A JPS6175549A (ja) | 1984-09-21 | 1984-09-21 | 半導体素子を含む電子回路及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196827A JPS6175549A (ja) | 1984-09-21 | 1984-09-21 | 半導体素子を含む電子回路及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6175549A true JPS6175549A (ja) | 1986-04-17 |
Family
ID=16364320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59196827A Pending JPS6175549A (ja) | 1984-09-21 | 1984-09-21 | 半導体素子を含む電子回路及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6175549A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155645U (ja) * | 1987-03-31 | 1988-10-12 | ||
| JPH02142148A (ja) * | 1988-11-22 | 1990-05-31 | Toshiba Glass Co Ltd | 半導体封止方法 |
| JPH02296373A (ja) * | 1989-05-10 | 1990-12-06 | Mitsubishi Electric Corp | 半導体装置 |
| JPH03173165A (ja) * | 1989-11-30 | 1991-07-26 | Ibiden Co Ltd | フラットパッケージ |
| US5336650A (en) * | 1990-12-11 | 1994-08-09 | Sharp Kabushiki Kaisha | Method of making tape carrier semiconductor device |
| US5506444A (en) * | 1990-12-11 | 1996-04-09 | Sharp Kabushiki Kaisha | Tape carrier semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58132954A (ja) * | 1982-02-02 | 1983-08-08 | Matsushita Electric Ind Co Ltd | 混成集積回路の封止方法 |
-
1984
- 1984-09-21 JP JP59196827A patent/JPS6175549A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58132954A (ja) * | 1982-02-02 | 1983-08-08 | Matsushita Electric Ind Co Ltd | 混成集積回路の封止方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155645U (ja) * | 1987-03-31 | 1988-10-12 | ||
| JPH02142148A (ja) * | 1988-11-22 | 1990-05-31 | Toshiba Glass Co Ltd | 半導体封止方法 |
| JPH02296373A (ja) * | 1989-05-10 | 1990-12-06 | Mitsubishi Electric Corp | 半導体装置 |
| JPH03173165A (ja) * | 1989-11-30 | 1991-07-26 | Ibiden Co Ltd | フラットパッケージ |
| US5336650A (en) * | 1990-12-11 | 1994-08-09 | Sharp Kabushiki Kaisha | Method of making tape carrier semiconductor device |
| US5506444A (en) * | 1990-12-11 | 1996-04-09 | Sharp Kabushiki Kaisha | Tape carrier semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0167297B1 (ko) | 엘.오.씨 패키지 및 그 제조방법 | |
| JPS6175549A (ja) | 半導体素子を含む電子回路及びその製造方法 | |
| JPS5848442A (ja) | 電子部品の封止方法 | |
| JPH08264569A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS6077446A (ja) | 封止半導体装置 | |
| JPS6315448A (ja) | 半導体装置 | |
| US9691637B2 (en) | Method for packaging an integrated circuit device with stress buffer | |
| JP2003124401A (ja) | モジュールおよびその製造方法 | |
| JP2006253315A (ja) | 半導体装置 | |
| JP2555428B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JPS63310140A (ja) | 電子回路装置とその製造方法 | |
| JPH0283961A (ja) | 半導体装置の製造方法、それにより得られる半導体装置およびそれに用いる半導体ウエハ | |
| JPS60134447A (ja) | 半導体装置の製造方法 | |
| JPH08186137A (ja) | 半導体チップの樹脂封止方法 | |
| JPH01133328A (ja) | 半導体素子の封止方法 | |
| JPH0521653A (ja) | 樹脂封止型半導体装置 | |
| JPH0546270Y2 (ja) | ||
| JPS61216438A (ja) | 封止された電子部品の製造方法 | |
| JPH05299469A (ja) | 半導体装置およびその製造方法 | |
| JPS5988854A (ja) | 半導体装置 | |
| JPH0621145A (ja) | 半導体装置 | |
| JP3298627B2 (ja) | 半導体装置と接続用はんだボール基部補強方法 | |
| JP2594244B2 (ja) | 半導体封止方法 | |
| JPH0346358A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2002076198A (ja) | 半導体装置の製造方法 |