JPH01165149A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01165149A JPH01165149A JP32477187A JP32477187A JPH01165149A JP H01165149 A JPH01165149 A JP H01165149A JP 32477187 A JP32477187 A JP 32477187A JP 32477187 A JP32477187 A JP 32477187A JP H01165149 A JPH01165149 A JP H01165149A
- Authority
- JP
- Japan
- Prior art keywords
- choke coil
- grounded
- silicon substrate
- line
- microstrip line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- 238000004904 shortening Methods 0.000 abstract 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
Landscapes
- Microwave Amplifiers (AREA)
- Junction Field-Effect Transistors (AREA)
- Waveguide Connection Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
この発明は、半導体装置、特にシリコン基板上に形成す
るマイクロストリップラインに関するものである。 し従来の技術〕 第2図は、第3図に示す従来のGaAsFETを用い1
こ自己バイアス方式の増幅回路の一部分を示す。 ここで、GaAsFET (11のゲート(2)はボン
ディングワイヤ(7)で、入力線路(5)、チョークコ
イル(8)に接続される。チョークコイル(8)は(短
縮波長)/4の長さのマイクロストリップラインの形で
構成されてスルーホール(9)でアースされている。ド
レイン(3目よ出力線路(6日とボンディングワイヤ(
7りで接続され、ソース(4)は小容量コンデンサQO
1大容量コンデンサαυ、バイアス抵抗四にボンディン
グワイヤ(7)で接続されて、アースされる。ここで小
容量コンデンサQGは、シリコン基板0の上に酸化シリ
コンα4を形成し、その上に電極金属−を形成したMO
Sコンデンサであり、シリコン基板ρはアースされてい
る。また大容量コンデンサ(ロ)はチップコンデンサで
ある。なお入力線路(5)、出力線路(6)、チョーク
コイル(8)は、アルミナ基板Q119上に導体で形成
されており、アルミナ基板の裏面は、アース導体(17
)が形成されており、アースされている。 第3図はGaAsFETの自己バイアス方式の増幅回路
であり、GaAs FET (1)のゲート(2)ニ入
力整合回路(ト)、入力線路(5)を通して入力が与え
られている。ドレイン(3)からは出力線路(6)、出
力整合回路a9を通して取り出されている。さらに、ド
レイン(3)にはバイアス回路四を通じて、電源電圧(
至)が印加されている。 次に動作について説明する。第3図1とおいて、2個の
バイパスコンデンサ(9) 、 QQが用いられている
。これは、広い周波数帯域において良好なバイパス動作
をさせるのに、容量の異なる複数のコンデンサを接続す
ることが有効なためである。ところで、小容量コンデン
サ(9)は第2図に示す様に、MO8構造で容易に形成
出来る。また、チップコンデンサよりも、MOSコンデ
ンサの方が安価である。 したがって、第3図の増幅回路を構成する場合、小容量
のバイパスコンデンサには、MO8構造のコンデンサ(
9)を用いている。 〔発明が解決しようとする問題点〕 従来は、第3図の増幅回路を構成する場合、第2図の様
にアルミナ基板■上に、チョークコイル(8)を(短縮
波長1/4の長さのマイクロストリップラインの形で構
成していた。しかし、アルミナ基板Q6上に形成される
マイクロストリップラインを、精度よく細く作ることが
出来ない。そのためチョークコイルが大きくなり回路が
大型化する問題点があった。 乙の発明は上記のような問題点を解消するためになされ
たもので、増幅回路の小型化に必要な小型のチョークコ
イル、すなわち細いマイクロストリップラインを得るこ
とを目的とする。 〔問題点を解決するための手段〕 この発明に係る半導体装置は、バイパスコンデンサをM
O8Cの形で形成しtこシリコン基板上の酸化膜の上に
、マイクロストリップラインを形成することでチョーク
コイルも得るものである。 〔作用〕 この発明におけるマイクロストリップラインは、シリコ
ン基板上の酸化膜の上に形成される。それにより、アル
ミナ基板上にマイクロストリップラインを形成する場合
に比べて、細くすることが出来る。したがって小型のチ
ョークコイルが得られる。 〔発明の実施例〕 以下、この発明の一実施例を図について説明する。第1
図において、GaAsFET(1)のゲート(2)はチ
ョークコイル(8)にボンディングワイヤ(7)で接続
されて直流的にアースされ、さらに入力線路(5)に接
続される。ドレイン(3)は出力線路(6)に直接ボン
ディングワイヤ(7)で接続される。ソース(41は小
容輩コンデンサQG、大容量コンデンサ回、バイアス抵
抗口でアースされている。 ここで、上記のチョークコイル(8)を、(短縮波長]
/4の長さのマイクロストリップラインとして、小容量
コンデンサ(10と同一のシリコン基板@上の酸化シリ
コンQ4の上に形成している。ここでチョークコイルt
a>は、ボンディングワイヤ(7)の接続されていない
方の端で、シリコン基板03にアースされている。 上記実施例に示した構造(第1図)かられかるヨウに、
小容量コンデンサ00をMO8構造で形成したシリコン
基板口上の酸化シリコンσ4の上に、チョークコイル(
8)はマイクロストリップラインの形で構成されている
。第2図に示す従来のように、アル電す基板aO上にマ
イクロストリップラインの形でチョークコイルを形成す
る場合と比べて、ウェハプロセス技術で酸化シリコンA
上にマイクロストリップラインを形成する方が、はるか
に微細加工が出来る。したがってライン幅を細くするこ
とができ、ラインをジグザグに密に折り返すことが可能
となる。それにより、
るマイクロストリップラインに関するものである。 し従来の技術〕 第2図は、第3図に示す従来のGaAsFETを用い1
こ自己バイアス方式の増幅回路の一部分を示す。 ここで、GaAsFET (11のゲート(2)はボン
ディングワイヤ(7)で、入力線路(5)、チョークコ
イル(8)に接続される。チョークコイル(8)は(短
縮波長)/4の長さのマイクロストリップラインの形で
構成されてスルーホール(9)でアースされている。ド
レイン(3目よ出力線路(6日とボンディングワイヤ(
7りで接続され、ソース(4)は小容量コンデンサQO
1大容量コンデンサαυ、バイアス抵抗四にボンディン
グワイヤ(7)で接続されて、アースされる。ここで小
容量コンデンサQGは、シリコン基板0の上に酸化シリ
コンα4を形成し、その上に電極金属−を形成したMO
Sコンデンサであり、シリコン基板ρはアースされてい
る。また大容量コンデンサ(ロ)はチップコンデンサで
ある。なお入力線路(5)、出力線路(6)、チョーク
コイル(8)は、アルミナ基板Q119上に導体で形成
されており、アルミナ基板の裏面は、アース導体(17
)が形成されており、アースされている。 第3図はGaAsFETの自己バイアス方式の増幅回路
であり、GaAs FET (1)のゲート(2)ニ入
力整合回路(ト)、入力線路(5)を通して入力が与え
られている。ドレイン(3)からは出力線路(6)、出
力整合回路a9を通して取り出されている。さらに、ド
レイン(3)にはバイアス回路四を通じて、電源電圧(
至)が印加されている。 次に動作について説明する。第3図1とおいて、2個の
バイパスコンデンサ(9) 、 QQが用いられている
。これは、広い周波数帯域において良好なバイパス動作
をさせるのに、容量の異なる複数のコンデンサを接続す
ることが有効なためである。ところで、小容量コンデン
サ(9)は第2図に示す様に、MO8構造で容易に形成
出来る。また、チップコンデンサよりも、MOSコンデ
ンサの方が安価である。 したがって、第3図の増幅回路を構成する場合、小容量
のバイパスコンデンサには、MO8構造のコンデンサ(
9)を用いている。 〔発明が解決しようとする問題点〕 従来は、第3図の増幅回路を構成する場合、第2図の様
にアルミナ基板■上に、チョークコイル(8)を(短縮
波長1/4の長さのマイクロストリップラインの形で構
成していた。しかし、アルミナ基板Q6上に形成される
マイクロストリップラインを、精度よく細く作ることが
出来ない。そのためチョークコイルが大きくなり回路が
大型化する問題点があった。 乙の発明は上記のような問題点を解消するためになされ
たもので、増幅回路の小型化に必要な小型のチョークコ
イル、すなわち細いマイクロストリップラインを得るこ
とを目的とする。 〔問題点を解決するための手段〕 この発明に係る半導体装置は、バイパスコンデンサをM
O8Cの形で形成しtこシリコン基板上の酸化膜の上に
、マイクロストリップラインを形成することでチョーク
コイルも得るものである。 〔作用〕 この発明におけるマイクロストリップラインは、シリコ
ン基板上の酸化膜の上に形成される。それにより、アル
ミナ基板上にマイクロストリップラインを形成する場合
に比べて、細くすることが出来る。したがって小型のチ
ョークコイルが得られる。 〔発明の実施例〕 以下、この発明の一実施例を図について説明する。第1
図において、GaAsFET(1)のゲート(2)はチ
ョークコイル(8)にボンディングワイヤ(7)で接続
されて直流的にアースされ、さらに入力線路(5)に接
続される。ドレイン(3)は出力線路(6)に直接ボン
ディングワイヤ(7)で接続される。ソース(41は小
容輩コンデンサQG、大容量コンデンサ回、バイアス抵
抗口でアースされている。 ここで、上記のチョークコイル(8)を、(短縮波長]
/4の長さのマイクロストリップラインとして、小容量
コンデンサ(10と同一のシリコン基板@上の酸化シリ
コンQ4の上に形成している。ここでチョークコイルt
a>は、ボンディングワイヤ(7)の接続されていない
方の端で、シリコン基板03にアースされている。 上記実施例に示した構造(第1図)かられかるヨウに、
小容量コンデンサ00をMO8構造で形成したシリコン
基板口上の酸化シリコンσ4の上に、チョークコイル(
8)はマイクロストリップラインの形で構成されている
。第2図に示す従来のように、アル電す基板aO上にマ
イクロストリップラインの形でチョークコイルを形成す
る場合と比べて、ウェハプロセス技術で酸化シリコンA
上にマイクロストリップラインを形成する方が、はるか
に微細加工が出来る。したがってライン幅を細くするこ
とができ、ラインをジグザグに密に折り返すことが可能
となる。それにより、
以上のように、この発明によればシリコン基板上の酸化
シリコンの上に、ウェハプロセス技術で細いマイクロス
トリップラインを構成したので、チョークコイルの小型
化ができ、まtこ、精度の高いものが得られる効果があ
る。
シリコンの上に、ウェハプロセス技術で細いマイクロス
トリップラインを構成したので、チョークコイルの小型
化ができ、まtこ、精度の高いものが得られる効果があ
る。
第1図はこの発明の一実施例による半導体装置の立体図
、第2図は従来の半導体装置の立体図、第3図は第1図
、第2図の等価回路図である。 11JはGaAsFET 、 +21はゲート、(3)
ハF L/イン、(4)はソース、(5)は入力線路、
(6)は出力線路、(7)はボンディングワイヤ、(8
)はチョークコイル、(9)はスルーホール、aOは小
容量コンデンサ、亜は大容量コンデンサ、似はバイアス
抵抗、叫はシリコン基根、Q41は酸化シリコン、(ト
)は電極金属、aOはアルミナ基板、口はアース導体、
(7)は入力整合回路、a9は出力整合回路、囚はバイ
アス回路、(至)は電源電圧。 なお、図中、同一符号は同一、又は相当部分を示す。
、第2図は従来の半導体装置の立体図、第3図は第1図
、第2図の等価回路図である。 11JはGaAsFET 、 +21はゲート、(3)
ハF L/イン、(4)はソース、(5)は入力線路、
(6)は出力線路、(7)はボンディングワイヤ、(8
)はチョークコイル、(9)はスルーホール、aOは小
容量コンデンサ、亜は大容量コンデンサ、似はバイアス
抵抗、叫はシリコン基根、Q41は酸化シリコン、(ト
)は電極金属、aOはアルミナ基板、口はアース導体、
(7)は入力整合回路、a9は出力整合回路、囚はバイ
アス回路、(至)は電源電圧。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- (1)自己バイアス方式に用いるGaAsFETのゲー
トに接続されるコイルと、ソースに接続されるコンデン
サを同一のシリコン基板上に形成することを特徴とする
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32477187A JPH01165149A (ja) | 1987-12-21 | 1987-12-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32477187A JPH01165149A (ja) | 1987-12-21 | 1987-12-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01165149A true JPH01165149A (ja) | 1989-06-29 |
Family
ID=18169490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32477187A Pending JPH01165149A (ja) | 1987-12-21 | 1987-12-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01165149A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05102813A (ja) * | 1991-10-11 | 1993-04-23 | Toshiba Corp | マイクロ波パルス高出力トランジスタ |
JP2022512148A (ja) * | 2018-12-05 | 2022-02-02 | フェルディナント-ブラウン-インスティチュート ゲーゲーエムベーハー,ライブニツ-インスティチュート フュル ヘッヒシュトフレーケンツテヒニク | 高周波パワートランジスタと高周波電力増幅器 |
-
1987
- 1987-12-21 JP JP32477187A patent/JPH01165149A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05102813A (ja) * | 1991-10-11 | 1993-04-23 | Toshiba Corp | マイクロ波パルス高出力トランジスタ |
JP2022512148A (ja) * | 2018-12-05 | 2022-02-02 | フェルディナント-ブラウン-インスティチュート ゲーゲーエムベーハー,ライブニツ-インスティチュート フュル ヘッヒシュトフレーケンツテヒニク | 高周波パワートランジスタと高周波電力増幅器 |
US11984413B2 (en) | 2018-12-05 | 2024-05-14 | Ferdinand-Braun-Institut gGmbH, Leibniz-Institut für Höchstfrequenztechnik | High-frequency power transistor and high-frequency power amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS594175A (ja) | 電界効果半導体装置 | |
JPH01165149A (ja) | 半導体装置 | |
JPS6114183Y2 (ja) | ||
JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
JPS6364081B2 (ja) | ||
JPS6056306B2 (ja) | マイクロ波ic装置とその製造方法 | |
JPH0775295B2 (ja) | 高周波トランジスタの整合回路 | |
JPS6218747A (ja) | マイクロ波半導体装置 | |
JPH0775293B2 (ja) | 高周波トランジスタの整合回路 | |
JPH04296103A (ja) | 高周波半導体混成集積回路装置 | |
JPH0446402A (ja) | マイクロ波集積回路装置 | |
JPH0443416B2 (ja) | ||
JPH04261206A (ja) | 増幅器 | |
JP2624370B2 (ja) | 高周波集積回路 | |
JPH04271161A (ja) | 半導体装置 | |
JPH0812929B2 (ja) | マイクロ波集積回路の製造方法 | |
JPS629733Y2 (ja) | ||
JPH02140969A (ja) | 半導体集積回路装置 | |
JPS6211018Y2 (ja) | ||
JPH0249733Y2 (ja) | ||
JPH0525734U (ja) | マイクロ波半導体モジユール | |
JPS63224249A (ja) | 高周波集積回路 | |
JPH0817218B2 (ja) | 半導体装置 | |
JPH05251631A (ja) | 高周波回路 | |
JPS61263146A (ja) | 半導体装置 |