JPH073627B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH073627B2 JPH073627B2 JP26241188A JP26241188A JPH073627B2 JP H073627 B2 JPH073627 B2 JP H073627B2 JP 26241188 A JP26241188 A JP 26241188A JP 26241188 A JP26241188 A JP 26241188A JP H073627 B2 JPH073627 B2 JP H073627B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal scanning
- video signal
- line
- scanning line
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、マトリクス状に配列された各絵素毎に薄膜ト
ランジスタが具備されたアクティブ・マトリクス型の液
晶表示装置などに好適に実施される表示装置に関する。
ランジスタが具備されたアクティブ・マトリクス型の液
晶表示装置などに好適に実施される表示装置に関する。
従来の技術 典型的な先行技術は、第４図に示されている。液晶表示
素子１は、マトリクス状に配列された各絵素毎に薄膜ト
ランジスタ（略称、TFT）が具備されたアクティブ・マ
トリクス型の表示装置である。この液晶表示素子１に
は、該液晶表示素子１を駆動するための走査側駆動回路
２およびデータ側駆動回路３がそれぞれ接続されてい
る。走査側駆動回路２は、液晶表示素子１の水平方向に
配列された複数の絵素から成る各水平絵素走査線を順次
的に走査する駆動回路であり、前記各水平走査線に対応
した出力ラインが設けられる。一方、データ側駆動回路
３には、映像信号が入力され、予め定められたサンプリ
ング周波数に基づいてサンプルホールドを行い、前記各
水平走査線毎に液晶表示素子１に順次的に出力される。
素子１は、マトリクス状に配列された各絵素毎に薄膜ト
ランジスタ（略称、TFT）が具備されたアクティブ・マ
トリクス型の表示装置である。この液晶表示素子１に
は、該液晶表示素子１を駆動するための走査側駆動回路
２およびデータ側駆動回路３がそれぞれ接続されてい
る。走査側駆動回路２は、液晶表示素子１の水平方向に
配列された複数の絵素から成る各水平絵素走査線を順次
的に走査する駆動回路であり、前記各水平走査線に対応
した出力ラインが設けられる。一方、データ側駆動回路
３には、映像信号が入力され、予め定められたサンプリ
ング周波数に基づいてサンプルホールドを行い、前記各
水平走査線毎に液晶表示素子１に順次的に出力される。
第５図は、走査側駆動回路２からの出力信号を示す波形
図である。走査側駆動回路２は、各出力ラインから出力
される信号波形が１本目の水平走査線から順に書込パル
スをシフトしていくシフトレジスタの構成を有する。す
なわち、１本目の水平走査線に対応した出力ラインから
の書込パルスの立上り期間ｔにおいては、１本目の水平
走査線にデータ側駆動回路３からの映像信号データが書
込まれ、次の書込パルスまでの期間Ｔの間、このデータ
が保持される。２本目以降の出力ラインも、前記立上り
期間ｔずつシフトされながら同様な動作が行われ、全て
の水平走査線に関する書込み動作が行われる。
図である。走査側駆動回路２は、各出力ラインから出力
される信号波形が１本目の水平走査線から順に書込パル
スをシフトしていくシフトレジスタの構成を有する。す
なわち、１本目の水平走査線に対応した出力ラインから
の書込パルスの立上り期間ｔにおいては、１本目の水平
走査線にデータ側駆動回路３からの映像信号データが書
込まれ、次の書込パルスまでの期間Ｔの間、このデータ
が保持される。２本目以降の出力ラインも、前記立上り
期間ｔずつシフトされながら同様な動作が行われ、全て
の水平走査線に関する書込み動作が行われる。
発明が解決しようとする課題 このような構成の液晶表示装置を、たとえば液晶テレビ
の表示装置として用いる場合には、数万個以上の絵素が
必要となるけれども、これら数万個以上の薄膜トランジ
スタの欠陥をなくすことは実際の製造工程においては不
可能である。たとえば導通状態に不良が生じる薄膜トラ
ンジスタの場合には、この薄膜トランジスタに対応する
絵素に対して書込時間ｔの間にデータを書込むことがで
きず、この絵素は欠陥となる。このような絵素欠陥は、
表示品質を劣化させるものであり、その救済が望まれて
いる。
の表示装置として用いる場合には、数万個以上の絵素が
必要となるけれども、これら数万個以上の薄膜トランジ
スタの欠陥をなくすことは実際の製造工程においては不
可能である。たとえば導通状態に不良が生じる薄膜トラ
ンジスタの場合には、この薄膜トランジスタに対応する
絵素に対して書込時間ｔの間にデータを書込むことがで
きず、この絵素は欠陥となる。このような絵素欠陥は、
表示品質を劣化させるものであり、その救済が望まれて
いる。
本発明の目的は、異常半導体スイッチング素子が含まれ
るアクティブ・マトリクス型の表示素子において、前記
異常半導体スイッチング素子に起因する絵素欠陥を救済
して、表示品質の劣化を防止することができる表示装置
を提供することである。
るアクティブ・マトリクス型の表示素子において、前記
異常半導体スイッチング素子に起因する絵素欠陥を救済
して、表示品質の劣化を防止することができる表示装置
を提供することである。
課題を解決するための手段 本発明は、マトリクス状に配列された各絵素毎に半導体
スイッチング素子が具備されたアクティブ・マトリクス
型の表示素子と、 表示素子を水平走査線毎に走査する垂直走査手段と、 垂直走査手段による水平走査線の走査毎に映像信号デー
タを出力する映像信号データ出力手段と、 映像信号データ出力手段への入力ラインに並列に設けら
れる遅延手段と、 遅延手段と入力ラインとに映像信号を選択的に供給する
切換手段と、 異常半導体スイッチング素子に対応する水平走査線の水
平走査期間を延長し、異常半導体スイッチング素子に対
応する水平走査期間毎に切換手段を遅延手段側に切換え
て上記延長期間だけ映像信号に遅延を与えるように制御
する制御手段とを含むことを特徴とする表示装置であ
る。
スイッチング素子が具備されたアクティブ・マトリクス
型の表示素子と、 表示素子を水平走査線毎に走査する垂直走査手段と、 垂直走査手段による水平走査線の走査毎に映像信号デー
タを出力する映像信号データ出力手段と、 映像信号データ出力手段への入力ラインに並列に設けら
れる遅延手段と、 遅延手段と入力ラインとに映像信号を選択的に供給する
切換手段と、 異常半導体スイッチング素子に対応する水平走査線の水
平走査期間を延長し、異常半導体スイッチング素子に対
応する水平走査期間毎に切換手段を遅延手段側に切換え
て上記延長期間だけ映像信号に遅延を与えるように制御
する制御手段とを含むことを特徴とする表示装置であ
る。
作 用 本発明に従えば、表示素子にたとえば導通状態に不良が
生じるような異常な半導体スイッチング素子が具備され
た絵素があると、制御手段によって前記絵素に対応する
水平走査線を走査する水平走査期間を延長するように制
御する。これによって、前記異常半導体スイッチング素
子に映像信号データを書込む時間を延長して、この異常
半導体スイッチング素子を良好な導通状態で映像信号デ
ータを書込むことができ、この異常半導体スイッチング
素子が具備された絵素欠陥を救済することができる。ま
た、この異常半導体スイッチング素子に対応する水平走
査期間毎に切換手段を遅延手段側に切換えて上記延長期
間だけ映像信号に遅延を与えるように制御するので、絵
素欠陥を救済するために水平走査期間を延長しても、映
像信号データの書込み動作の不具合を回避することがで
き、表示品質の劣化を防止することができる。
生じるような異常な半導体スイッチング素子が具備され
た絵素があると、制御手段によって前記絵素に対応する
水平走査線を走査する水平走査期間を延長するように制
御する。これによって、前記異常半導体スイッチング素
子に映像信号データを書込む時間を延長して、この異常
半導体スイッチング素子を良好な導通状態で映像信号デ
ータを書込むことができ、この異常半導体スイッチング
素子が具備された絵素欠陥を救済することができる。ま
た、この異常半導体スイッチング素子に対応する水平走
査期間毎に切換手段を遅延手段側に切換えて上記延長期
間だけ映像信号に遅延を与えるように制御するので、絵
素欠陥を救済するために水平走査期間を延長しても、映
像信号データの書込み動作の不具合を回避することがで
き、表示品質の劣化を防止することができる。
実施例 第１図は、本発明の一実施例の電気的構成を示すブロッ
ク図である。本実施例の液晶表示装置10は、たとえば液
晶テレビなどの表示部に用いられ、マトリクス状に配列
された各絵素毎に薄膜トランジスタが具備されたアクテ
ィブ・マトリクス型の液晶表示素子11と、この液晶表示
素子11を駆動するための走査側駆動回路12およびデータ
側駆動回路13と、遅延手段であるラインメモリ14と、切
換スイッチ15と、前記走査側駆動回路12および切換スイ
ッチ15の動作を制御する制御回路16とを含んで構成され
る。切換スイッチ15は、共通端子ａを一方端子ｂに接続
することによって入力映像信号を直接、データ側駆動回
路13に与えるか、共通端子ａを他方端子ｃに接続して入
力映像信号をラインメモリ14を介してデータ側駆動回路
13に入力するかを選択的に切換えるスイッチである。
ク図である。本実施例の液晶表示装置10は、たとえば液
晶テレビなどの表示部に用いられ、マトリクス状に配列
された各絵素毎に薄膜トランジスタが具備されたアクテ
ィブ・マトリクス型の液晶表示素子11と、この液晶表示
素子11を駆動するための走査側駆動回路12およびデータ
側駆動回路13と、遅延手段であるラインメモリ14と、切
換スイッチ15と、前記走査側駆動回路12および切換スイ
ッチ15の動作を制御する制御回路16とを含んで構成され
る。切換スイッチ15は、共通端子ａを一方端子ｂに接続
することによって入力映像信号を直接、データ側駆動回
路13に与えるか、共通端子ａを他方端子ｃに接続して入
力映像信号をラインメモリ14を介してデータ側駆動回路
13に入力するかを選択的に切換えるスイッチである。
本実施例の液晶表示素子11は、たとえば240本の水平走
査線を順次的に走査することによって一画面を表示する
ような構成とされ、各水平走査線を構成する絵素に具備
された薄膜トランジスタに対して走査側駆動回路12から
後述される書込パルスが順次的に出力される。この走査
側駆動回路12は、各水平走査線に個別的に対応した出力
ラインが設けられており、前記書込パルスが１本目の出
力ラインから順次的にシフトされて出力されるシフトレ
ジスタの構成を有する。一方、データ側駆動回路13は、
入力映像信号を予め定めたサンプリング周波数に基づい
てサンプルホールドして、各水平走査線毎にサンプルホ
ールドされた画像データを出力する。
査線を順次的に走査することによって一画面を表示する
ような構成とされ、各水平走査線を構成する絵素に具備
された薄膜トランジスタに対して走査側駆動回路12から
後述される書込パルスが順次的に出力される。この走査
側駆動回路12は、各水平走査線に個別的に対応した出力
ラインが設けられており、前記書込パルスが１本目の出
力ラインから順次的にシフトされて出力されるシフトレ
ジスタの構成を有する。一方、データ側駆動回路13は、
入力映像信号を予め定めたサンプリング周波数に基づい
てサンプルホールドして、各水平走査線毎にサンプルホ
ールドされた画像データを出力する。
本実施例では、ｄ本目の水平走査線Hdを構成する絵素の
うちに導通不良の薄膜トランジスタに起因して絵素欠陥
が存在する場合を想定し、この絵素欠陥による表示品質
の劣化を防止する方法について説明する。
うちに導通不良の薄膜トランジスタに起因して絵素欠陥
が存在する場合を想定し、この絵素欠陥による表示品質
の劣化を防止する方法について説明する。
予め、前述した絵素欠陥を有する水平走査線（以下、欠
陥水平走査線と称する）Hdに対応する走査駆動回路12の
出力ラインのライン番号ｄが制御回路16内の記憶部16a
に記憶される。第１本目の水平走査線H1の走査が開始さ
れるときには、切換スイッチ15の共通端子ａは一方端子
ｂに接続されており、入力映像信号は直接、データ側駆
動回路13に与えられる。一方、走査側駆動回路12は、予
め定められた同期信号に対応した走査を開始する。すな
わち、１本目の出力ラインからパルス幅ｔを有する書込
パルスを順次的に出力して走査を開始する。
陥水平走査線と称する）Hdに対応する走査駆動回路12の
出力ラインのライン番号ｄが制御回路16内の記憶部16a
に記憶される。第１本目の水平走査線H1の走査が開始さ
れるときには、切換スイッチ15の共通端子ａは一方端子
ｂに接続されており、入力映像信号は直接、データ側駆
動回路13に与えられる。一方、走査側駆動回路12は、予
め定められた同期信号に対応した走査を開始する。すな
わち、１本目の出力ラインからパルス幅ｔを有する書込
パルスを順次的に出力して走査を開始する。
第２図は、欠陥水平走査線Hd付近の水平走査線に与えら
れる書込パルスを示す波形図である。第２図（１）〜同
図（３）に示されるように、第１本目の水平走査線H1か
ら欠陥水平走査線Hdの直前の水平走査線Hd−１までは、
前述したようにパルス幅ｔの書込パルスがシフトされな
がら順次的に与えられる。これらの水平走査線には絵素
欠陥が含まれないために、データ側駆動回路13には入力
映像信号が直接与えられる。
れる書込パルスを示す波形図である。第２図（１）〜同
図（３）に示されるように、第１本目の水平走査線H1か
ら欠陥水平走査線Hdの直前の水平走査線Hd−１までは、
前述したようにパルス幅ｔの書込パルスがシフトされな
がら順次的に与えられる。これらの水平走査線には絵素
欠陥が含まれないために、データ側駆動回路13には入力
映像信号が直接与えられる。
欠陥水平走査線Hdを走査するに当たっては、制御回路16
によってその書込パルスのパルス幅を通常のパルス幅ｔ
の２倍のパルス幅2tに設定するとともに（第２図（４）
参照）、前記切換スイッチ15の共通端子ａを他方端子ｃ
側に切換える。すなわち、これ以降の入力映像信号はラ
インメモリ14を介することによって、前述した欠陥水平
走査線Hdに与えられる書込パルスの増大分（時間ｔ）だ
け遅延が与えられる。このように欠陥水平走査線Hdに与
えられる書込パルスのパルス幅を増大することによっ
て、絵素欠陥の原因である導通不良の薄膜トランジスタ
への通電時間を増大することができ、通常のパルス幅ｔ
では良好な導通状態にすることができなかった欠陥薄膜
トランジスタの良好な導通状態を達成することができ、
これに起因した絵素欠陥を救済することが可能となる。
また、前述したようにパルス幅の増大分だけ映像信号に
遅延を与えるようにしたので、このような救済手段を講
じることによる表示画面への悪影響を回避することがで
きる。
によってその書込パルスのパルス幅を通常のパルス幅ｔ
の２倍のパルス幅2tに設定するとともに（第２図（４）
参照）、前記切換スイッチ15の共通端子ａを他方端子ｃ
側に切換える。すなわち、これ以降の入力映像信号はラ
インメモリ14を介することによって、前述した欠陥水平
走査線Hdに与えられる書込パルスの増大分（時間ｔ）だ
け遅延が与えられる。このように欠陥水平走査線Hdに与
えられる書込パルスのパルス幅を増大することによっ
て、絵素欠陥の原因である導通不良の薄膜トランジスタ
への通電時間を増大することができ、通常のパルス幅ｔ
では良好な導通状態にすることができなかった欠陥薄膜
トランジスタの良好な導通状態を達成することができ、
これに起因した絵素欠陥を救済することが可能となる。
また、前述したようにパルス幅の増大分だけ映像信号に
遅延を与えるようにしたので、このような救済手段を講
じることによる表示画面への悪影響を回避することがで
きる。
第３図は、本発明の他の実施例の一部の電気的構成を示
すブロック図である。本実施例は前述の第１実施例と類
似しており、対応する部分には同一の参照符を付す。本
実施例の液晶表示装置では、液晶表示素子のうちに導通
不良に起因した絵素欠陥が２個存在した場合を救済する
構成が示されている。すなわち、絵素欠陥を有する２本
の水平走査線（以下、第１および第２の欠陥水平走査線
と称する）にそれぞれ対応して、２つの切換スイッチ15
a,15bおよび２つのラインメモリ14a,14bを設けるように
した。
すブロック図である。本実施例は前述の第１実施例と類
似しており、対応する部分には同一の参照符を付す。本
実施例の液晶表示装置では、液晶表示素子のうちに導通
不良に起因した絵素欠陥が２個存在した場合を救済する
構成が示されている。すなわち、絵素欠陥を有する２本
の水平走査線（以下、第１および第２の欠陥水平走査線
と称する）にそれぞれ対応して、２つの切換スイッチ15
a,15bおよび２つのラインメモリ14a,14bを設けるように
した。
本実施例においては、第１本目の水平走査線から第１の
欠陥水平走査線の直前の水平走査線を走査するまでは、
第１の切換スイッチ15aおよび第２の切換スイッチ15bの
共通端子ａをそれぞれ一方端子ｂ側に接続して入力映像
信号を直接データ側駆動回路13に与えるとともに、走査
側駆動回路12からはパルス幅ｔの書込パルスが出力され
る。第１の欠陥水平走査線を走査するに当たっては、書
込パルスのパルス幅を２倍に設定するとともに、第１の
切換スイッチ15aをラインメモリ14a側に切換えて入力映
像信号に遅延を与える。
欠陥水平走査線の直前の水平走査線を走査するまでは、
第１の切換スイッチ15aおよび第２の切換スイッチ15bの
共通端子ａをそれぞれ一方端子ｂ側に接続して入力映像
信号を直接データ側駆動回路13に与えるとともに、走査
側駆動回路12からはパルス幅ｔの書込パルスが出力され
る。第１の欠陥水平走査線を走査するに当たっては、書
込パルスのパルス幅を２倍に設定するとともに、第１の
切換スイッチ15aをラインメモリ14a側に切換えて入力映
像信号に遅延を与える。
これ以降、第２欠陥水平走査線を走査するまでは、通常
のパルス幅ｔの書込パルスが出力されるとともに、入力
映像信号は第１のラインメモリ14aを介してデータ側駆
動回路13に与えられる。次に、第２の欠陥水平走査線を
走査するに当たっては、書込パルスのパルス幅を２倍に
設定するとともに、第２の切換スイッチ15bを第２のラ
インメモリ14b側に切換えて入力映像信号に遅延を与え
る。このようにして欠陥水平走査線に与えられる書込パ
ルスのパルス幅を２倍に設定するとともに、これによっ
て生じる遅延時間を２本のラインメモリ14a,14bで吸収
して表示画面への悪影響が回避される。
のパルス幅ｔの書込パルスが出力されるとともに、入力
映像信号は第１のラインメモリ14aを介してデータ側駆
動回路13に与えられる。次に、第２の欠陥水平走査線を
走査するに当たっては、書込パルスのパルス幅を２倍に
設定するとともに、第２の切換スイッチ15bを第２のラ
インメモリ14b側に切換えて入力映像信号に遅延を与え
る。このようにして欠陥水平走査線に与えられる書込パ
ルスのパルス幅を２倍に設定するとともに、これによっ
て生じる遅延時間を２本のラインメモリ14a,14bで吸収
して表示画面への悪影響が回避される。
同様にして、３つ以上の絵素欠陥がある場合でも、これ
に対応して切換スイッチおよびラインメモリを設けるこ
とによって、表示絵素欠陥を救済することができる。ま
た、第１および第２実施例でも欠陥水平走査に与えられ
る書込パルスのパルス幅を正常なパルス幅の２倍に設定
するようにしたけれども、これに限る必要はなく、導通
不良の薄膜トランジスタの状態によっては、正常なパル
ス幅の３倍、４倍…に設定するようにしてもよい。な
お、本発明の救済方法を用いる場合には、書込パルスの
増大分の総和が、入力映像信号の垂直帰線期間内に収ま
る範囲であれば、表示画面に何ら変化を与えることはな
い。
に対応して切換スイッチおよびラインメモリを設けるこ
とによって、表示絵素欠陥を救済することができる。ま
た、第１および第２実施例でも欠陥水平走査に与えられ
る書込パルスのパルス幅を正常なパルス幅の２倍に設定
するようにしたけれども、これに限る必要はなく、導通
不良の薄膜トランジスタの状態によっては、正常なパル
ス幅の３倍、４倍…に設定するようにしてもよい。な
お、本発明の救済方法を用いる場合には、書込パルスの
増大分の総和が、入力映像信号の垂直帰線期間内に収ま
る範囲であれば、表示画面に何ら変化を与えることはな
い。
発明の効果 以上のように本発明に従えば、異常半導体スイッチング
素子が含まれるアクティブ・マトリクス型の表示素子に
おいて、前記異常半導体スイッチング素子に起因する絵
素欠陥を救済して、表示品質の劣化を防止することがで
きる。
素子が含まれるアクティブ・マトリクス型の表示素子に
おいて、前記異常半導体スイッチング素子に起因する絵
素欠陥を救済して、表示品質の劣化を防止することがで
きる。
第１図は本発明の一実施例の電気的構成を示すブロック
図、第２図は走査側駆動回路12から出力される書込パル
スの一例を示す波形図、第３図は本発明の他の実施例の
一部の電気的構成を示すブロック、第４図は従来技術の
電気的構成を示すブロック図、第５図はその動作を説明
するための波形図である。 10……液晶表示装置、11……液晶表示素子、12……走査
側駆動回路、13……データ側駆動回路、14……ラインメ
モリ、15……切換スイッチ、16……制御回路
図、第２図は走査側駆動回路12から出力される書込パル
スの一例を示す波形図、第３図は本発明の他の実施例の
一部の電気的構成を示すブロック、第４図は従来技術の
電気的構成を示すブロック図、第５図はその動作を説明
するための波形図である。 10……液晶表示装置、11……液晶表示素子、12……走査
側駆動回路、13……データ側駆動回路、14……ラインメ
モリ、15……切換スイッチ、16……制御回路
Claims (1)
- 【請求項１】マトリクス状に配列された各絵素毎に半導
体スイッチング素子が具備されたアクティブ・マトリク
ス型の表示素子と、 表示素子を水平走査線毎に走査する垂直走査手段と、 垂直走査手段による水平走査線の走査毎に映像信号デー
タを出力する映像信号データ出力手段と、 映像信号データ出力手段への入力ラインに並列に設けら
れる遅延手段と、 遅延手段と入力ラインとに映像信号を選択的に供給する
切換手段と、 異常半導体スイッチング素子に対応する水平走査線の水
平走査期間を延長し、異常半導体スイッチング素子に対
応する水平走査期間毎に切換手段を遅延手段側に切換え
て上記延長期間だけ映像信号に遅延を与えるように制御
する制御手段とを含むことを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26241188A JPH073627B2 (ja) | 1988-10-17 | 1988-10-17 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26241188A JPH073627B2 (ja) | 1988-10-17 | 1988-10-17 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02108096A JPH02108096A (ja) | 1990-04-19 |
| JPH073627B2 true JPH073627B2 (ja) | 1995-01-18 |
Family
ID=17375411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26241188A Expired - Lifetime JPH073627B2 (ja) | 1988-10-17 | 1988-10-17 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073627B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4480821B2 (ja) * | 1999-10-28 | 2010-06-16 | シャープ株式会社 | 液晶表示装置 |
| JP4617076B2 (ja) * | 2003-10-29 | 2011-01-19 | シャープ株式会社 | 表示補正回路及び表示装置 |
-
1988
- 1988-10-17 JP JP26241188A patent/JPH073627B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02108096A (ja) | 1990-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6628258B1 (en) | Electrooptic device, substrate therefor, electronic device, and projection display | |
| KR100318698B1 (ko) | 액티브매트릭스표시장치 | |
| US4928095A (en) | Active matrix-addressed picture display device | |
| US4779085A (en) | Matrix display panel having alternating scan pulses generated within one frame scan period | |
| US5926156A (en) | Matrix type image display using backup circuitry | |
| JPS63311388A (ja) | マトリックス表示システム | |
| JPH01202793A (ja) | マトリクス表示装置 | |
| JPH06148680A (ja) | マトリクス型液晶表示装置 | |
| US4789899A (en) | Liquid crystal matrix display device | |
| US5675351A (en) | Method and apparatus for driving active matrix liquid crystal device | |
| JP3136066B2 (ja) | 液晶表示装置 | |
| JP3192444B2 (ja) | 表示装置 | |
| JPH073627B2 (ja) | 表示装置 | |
| JP2913612B2 (ja) | 液晶表示装置 | |
| JPH0754420B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH09179532A (ja) | マトリクス型表示パネル駆動装置 | |
| JPH07168542A (ja) | 液晶表示装置 | |
| JPH11133922A (ja) | 液晶表示装置 | |
| JPH08146919A (ja) | 液晶駆動装置及び液晶駆動方法 | |
| JPH10221676A (ja) | 液晶表示装置およびその駆動方法 | |
| JPS62271574A (ja) | 画像表示装置の駆動回路 | |
| JPH07333577A (ja) | 液晶表示装置 | |
| JP3620187B2 (ja) | 液晶駆動装置 | |
| JP2737226B2 (ja) | 液晶ディスプレイ装置 | |
| JPH06175609A (ja) | 精細度の改良されたマトリックススクリーン及びそのようなスクリーンのアドレス指定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 14 |