JPH0734656B2 - インバ−タ装置 - Google Patents
インバ−タ装置Info
- Publication number
- JPH0734656B2 JPH0734656B2 JP58083528A JP8352883A JPH0734656B2 JP H0734656 B2 JPH0734656 B2 JP H0734656B2 JP 58083528 A JP58083528 A JP 58083528A JP 8352883 A JP8352883 A JP 8352883A JP H0734656 B2 JPH0734656 B2 JP H0734656B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- current
- transformer
- generating means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子計算機等の電源装置として適するインバ
ータ装置に関する。特に、半導体スイッチの過電流を抑
制するように制御する装置の改良に関するものである。
ータ装置に関する。特に、半導体スイッチの過電流を抑
制するように制御する装置の改良に関するものである。
第１図に従来例のインバータ装置の主回路を示す。Ｅは
直流電源、Ｘ、Ｙは直流電源端子である。S1〜S4は開閉
スイッチ素子であって、例えばトランジスタ、GTOサイ
リスタなどのような半導体スイッチが用いられる。破線
で示す部分Ｉは直流から交流への変換回路である。Ｆは
その出力に得られる歪波交流から、基本波周波数成分の
正弦波を抽出するフィルタである。Ｌはこのインバータ
の負荷である。Ｔは変圧器、CTは電流検出用の変流器で
ある。
直流電源、Ｘ、Ｙは直流電源端子である。S1〜S4は開閉
スイッチ素子であって、例えばトランジスタ、GTOサイ
リスタなどのような半導体スイッチが用いられる。破線
で示す部分Ｉは直流から交流への変換回路である。Ｆは
その出力に得られる歪波交流から、基本波周波数成分の
正弦波を抽出するフィルタである。Ｌはこのインバータ
の負荷である。Ｔは変圧器、CTは電流検出用の変流器で
ある。
このような装置の過電流抑圧のための電流制御は、変流
器CTにより検出された出力電流が設定された電流値を越
えないように、電圧制御系に割込みをかけ、定電流制御
を行うように構成されている。
器CTにより検出された出力電流が設定された電流値を越
えないように、電圧制御系に割込みをかけ、定電流制御
を行うように構成されている。
第２図はこのための従来例インバータ装置の制御系のブ
ロック構成図である。１は出力電圧の基準となる直流電
圧を発生する直流基準電圧回路である。２はインバータ
装置の出力電圧ｖを直流に変換する整流平滑回路であ
る。３は誤差増幅器で、直流基準電圧１の出力と整流平
滑回路２の出力の差分を増幅する。１′は出力電流制御
値の基準となる直流電圧を発生する直流基準電圧発生回
路である。２′はピークホールド回路で、出力電流ｉを
直流に変換し、かつ過電流がおさまった後に出力電圧を
ゆっくり立ち上げるための時定数回路をその内部に備え
る。３′は誤差増幅器で基準電圧１′の出力とピークホ
ールド回路２′の差分を増幅する。４は発振器である。
５は振幅変調器で、誤差増幅器３の出力は誤差増幅器
３′の出力のどちらか低い方の信号のレベルを用いて、
発振器４の出力振幅を変化させるように構成される。６
は三角波発生器である。７はPWM（パルス幅変調）回路
で、三角波発生器６の出力はキャリアとし、振幅変調器
５の出力を変調入力として、パルス幅変調信号を発生さ
せる。８は論理回路でPWM回路７の出力を開閉スイッチ
素子のオンオフパターンに変換する。
ロック構成図である。１は出力電圧の基準となる直流電
圧を発生する直流基準電圧回路である。２はインバータ
装置の出力電圧ｖを直流に変換する整流平滑回路であ
る。３は誤差増幅器で、直流基準電圧１の出力と整流平
滑回路２の出力の差分を増幅する。１′は出力電流制御
値の基準となる直流電圧を発生する直流基準電圧発生回
路である。２′はピークホールド回路で、出力電流ｉを
直流に変換し、かつ過電流がおさまった後に出力電圧を
ゆっくり立ち上げるための時定数回路をその内部に備え
る。３′は誤差増幅器で基準電圧１′の出力とピークホ
ールド回路２′の差分を増幅する。４は発振器である。
５は振幅変調器で、誤差増幅器３の出力は誤差増幅器
３′の出力のどちらか低い方の信号のレベルを用いて、
発振器４の出力振幅を変化させるように構成される。６
は三角波発生器である。７はPWM（パルス幅変調）回路
で、三角波発生器６の出力はキャリアとし、振幅変調器
５の出力を変調入力として、パルス幅変調信号を発生さ
せる。８は論理回路でPWM回路７の出力を開閉スイッチ
素子のオンオフパターンに変換する。
このような従来例方式では、一時的に出力電流に過電流
が生じると、時間が経過して過電流がおさまったとき
に、出力電圧を変圧器Ｔが飽和しないようにゆっくり上
昇させなければならない。すなわち、過電流が短時間し
か流れず直ちに定常負荷状態に復帰しても、変圧器Ｔの
飽和状態が回復しないかぎり、電圧異常低下は数サイク
ル以上にわたり長時間続いてしまい、インバータの出力
電圧は直ちに定常電圧に復帰することができない。した
がって、この期間に負荷に電源が供給されなくなり、負
荷として情報処理装置が接続されている場合には、その
負荷に重大な影響を引き起こす欠点がある。
が生じると、時間が経過して過電流がおさまったとき
に、出力電圧を変圧器Ｔが飽和しないようにゆっくり上
昇させなければならない。すなわち、過電流が短時間し
か流れず直ちに定常負荷状態に復帰しても、変圧器Ｔの
飽和状態が回復しないかぎり、電圧異常低下は数サイク
ル以上にわたり長時間続いてしまい、インバータの出力
電圧は直ちに定常電圧に復帰することができない。した
がって、この期間に負荷に電源が供給されなくなり、負
荷として情報処理装置が接続されている場合には、その
負荷に重大な影響を引き起こす欠点がある。
そこで、インバータ装置の出力から電流を検出して、こ
の電流が過電流レベルを越えた場合にはスイッチ素子を
一斉にオフにして、正常な出力電圧への復帰を早く行う
ことができるようにした技術が提案されている（特開昭
57−173378号公報）。
の電流が過電流レベルを越えた場合にはスイッチ素子を
一斉にオフにして、正常な出力電圧への復帰を早く行う
ことができるようにした技術が提案されている（特開昭
57−173378号公報）。
しかしながら、このインバータ装置の出力の電流を検出
する従来の技術では、スイッチ素子のオンオフ幅を急激
に変化したときに生ずる変圧器の偏磁による一次電流の
増大によってスイッチ素子が破損することを防止できな
い欠点がある。この偏磁は交流成分の上、下半サイクル
ずつのうち、それぞれの時間積分値に差ができることに
よって直流成分が変圧器にかかり、過電流を生じる現象
であり、この時間積分値の差は入力や負荷の変動に応じ
てスイッチ素子のオンオフ幅を変化させて出力を一定に
保つように対応させることによって生ずるものである。
する従来の技術では、スイッチ素子のオンオフ幅を急激
に変化したときに生ずる変圧器の偏磁による一次電流の
増大によってスイッチ素子が破損することを防止できな
い欠点がある。この偏磁は交流成分の上、下半サイクル
ずつのうち、それぞれの時間積分値に差ができることに
よって直流成分が変圧器にかかり、過電流を生じる現象
であり、この時間積分値の差は入力や負荷の変動に応じ
てスイッチ素子のオンオフ幅を変化させて出力を一定に
保つように対応させることによって生ずるものである。
さらに、スイッチ素子の一斉オフ、復帰のサイクルの繰
り返し周波数を上げていくと半導体スイッチ素子のスイ
ッチング損失が増加し、スイッチ素子の破損につながる
問題があった。
り返し周波数を上げていくと半導体スイッチ素子のスイ
ッチング損失が増加し、スイッチ素子の破損につながる
問題があった。
本発明は、上述の問題を解決するもので、インバータ変
圧器の飽和現象時にスイッチ素子を制御して、半導体ス
イッチ素子を破損から確実に保護するとともに、短時間
の過電流が生じても他の負荷へ影響が及ぶことがないイ
ンバータ装置を提供することを目的とする。
圧器の飽和現象時にスイッチ素子を制御して、半導体ス
イッチ素子を破損から確実に保護するとともに、短時間
の過電流が生じても他の負荷へ影響が及ぶことがないイ
ンバータ装置を提供することを目的とする。
本発明第一の発明は、電流検出器は変圧器の一次巻線の
電流を検出する構成であり、この電流検出器の検出出力
が所定の値を越えたことを比較手段で検出し、この比較
手段の出力が送信されている期間だけ、開閉スイッチ素
子に与える開閉制御信号の送出を禁止して、スイッチ素
子を開放状態として、変圧器が飽和状態から戻ることに
より過電流が回復すれば直ちに出力電圧を正常値に復帰
させることができるようにするとともに、スイッチ素子
のオンオフ幅を急激に変化したときに生ずる変圧器の一
次巻線に流れる直流の増大によってスイッチ素子が破損
することを防止できるように構成したことを特徴とす
る。
電流を検出する構成であり、この電流検出器の検出出力
が所定の値を越えたことを比較手段で検出し、この比較
手段の出力が送信されている期間だけ、開閉スイッチ素
子に与える開閉制御信号の送出を禁止して、スイッチ素
子を開放状態として、変圧器が飽和状態から戻ることに
より過電流が回復すれば直ちに出力電圧を正常値に復帰
させることができるようにするとともに、スイッチ素子
のオンオフ幅を急激に変化したときに生ずる変圧器の一
次巻線に流れる直流の増大によってスイッチ素子が破損
することを防止できるように構成したことを特徴とす
る。
さらに、本発明第二の発明は、比較手段の出力が送信さ
れてから搬送波発生手段の出力搬送波の所定の位相に達
するまでの期間だけ上記スイッチ素子に与える開閉制御
信号の送出を禁止してスイッチ素子を開放状態として、
過電流の回復後の出力電圧の正常値への復帰を速やかに
行うことを特徴とする。
れてから搬送波発生手段の出力搬送波の所定の位相に達
するまでの期間だけ上記スイッチ素子に与える開閉制御
信号の送出を禁止してスイッチ素子を開放状態として、
過電流の回復後の出力電圧の正常値への復帰を速やかに
行うことを特徴とする。
以下図面を参照して本発明の実施例を説明する。
第３図は本発明実施例装置の主回路部構成図である。変
圧器Ｔの一次巻線に供給される出力電流が電流検出器Ｒ
を介して与えられるところに特徴がある。この電流検出
器Ｒは、抵抗あるいは変流器（CT）で構成される。
圧器Ｔの一次巻線に供給される出力電流が電流検出器Ｒ
を介して与えられるところに特徴がある。この電流検出
器Ｒは、抵抗あるいは変流器（CT）で構成される。
第４図は上記実施例回路の開閉スイッチ素子S1〜S4に制
御電流を与える制御部の第一実施例回路構成図である。
９は電圧の基準となる正弦半波発振器である。10は全波
整流回路で出力電圧ｖを直流電圧に変換する。この出力
は正弦半波発振器９の出力とともに誤差増幅器３に入力
される。この誤差増幅器３の出力はPWM回路７の変調入
力となる。このPWM回路７のキャリアは三角波発生器６
から与えられる。このPWM回路７の出力は電圧制御パル
ス列信号として論理回路８に与えられる。
御電流を与える制御部の第一実施例回路構成図である。
９は電圧の基準となる正弦半波発振器である。10は全波
整流回路で出力電圧ｖを直流電圧に変換する。この出力
は正弦半波発振器９の出力とともに誤差増幅器３に入力
される。この誤差増幅器３の出力はPWM回路７の変調入
力となる。このPWM回路７のキャリアは三角波発生器６
から与えられる。このPWM回路７の出力は電圧制御パル
ス列信号として論理回路８に与えられる。
一方、上記第３図の電流検出器Ｒで検出された電流信号
ｉは、全波整流回路10′により直流に変換される。この
全波整流回路10′の出力と、電流制御値の基準となる直
流電圧を与える直流基準電圧回路１′の出力とはそれぞ
れ比較器７′の二つの入力に与えられて比較される。こ
の比較器７′の出力には電流制御パルス信号列が得られ
る。また、この比較器７′の出力はその正入力端子に正
帰還され、上記直流基準電圧回路１′の出力に加算され
る。この正帰還により比較器７′はヒステリシスを持つ
ことになる。11は主回路と電圧制御系とを絶縁するため
のアイソレータである。このアイソレータ11は電流検出
器Ｒが絶縁形の電流トランスを使用する場合には必要は
ない。
ｉは、全波整流回路10′により直流に変換される。この
全波整流回路10′の出力と、電流制御値の基準となる直
流電圧を与える直流基準電圧回路１′の出力とはそれぞ
れ比較器７′の二つの入力に与えられて比較される。こ
の比較器７′の出力には電流制御パルス信号列が得られ
る。また、この比較器７′の出力はその正入力端子に正
帰還され、上記直流基準電圧回路１′の出力に加算され
る。この正帰還により比較器７′はヒステリシスを持つ
ことになる。11は主回路と電圧制御系とを絶縁するため
のアイソレータである。このアイソレータ11は電流検出
器Ｒが絶縁形の電流トランスを使用する場合には必要は
ない。
第５図は、第４図に一点鎖線で示す部分の回路をさらに
詳しく説明する回路構成図である。すなわち、比較器
７′は１個の差動演算増幅器により構成され、抵抗器R2
により正帰還が施されている。アイソレータ11はフォト
カプラにより構成される。論理回路８では、このアイソ
レータ11からの出力がなくなったときに、全ての制御出
力の送出を停止させて、開閉スイッチ素子S1〜S4を一斉
に開放状態にするように構成される。
詳しく説明する回路構成図である。すなわち、比較器
７′は１個の差動演算増幅器により構成され、抵抗器R2
により正帰還が施されている。アイソレータ11はフォト
カプラにより構成される。論理回路８では、このアイソ
レータ11からの出力がなくなったときに、全ての制御出
力の送出を停止させて、開閉スイッチ素子S1〜S4を一斉
に開放状態にするように構成される。
このように構成された装置の動作を説明する。第６図は
この回路の動作説明用の波形図である。第６図Ａ〜Ｍは
第４図または第５図に示す符号Ａ〜Ｍの点の波形図であ
る。
この回路の動作説明用の波形図である。第６図Ａ〜Ｍは
第４図または第５図に示す符号Ａ〜Ｍの点の波形図であ
る。
第３図で負荷に供給される出力電圧ｖは、第４図の全波
整流回路10で整流されて第６図Ａの波形となる。一方、
正弦半波発振器９は第６図Ｂに示す波形の信号を出力す
る。誤差増幅器３では波形ＡおよびＢの差が増幅され第
６図Ｃの波形となる。三角波発生器６は第６図Ｄに示す
三角波を発生し、PWM変調回路７では両信号ＣおよびＤ
のレベルの大小が比較され、電圧制御パルス列である第
６図Ｅの波形を得る。この波形Ｅは波形Ｃが波形Ｄより
もハイレベルにある期間はハイ、ローレベルにある期間
ローの信号となるパルス列である。
整流回路10で整流されて第６図Ａの波形となる。一方、
正弦半波発振器９は第６図Ｂに示す波形の信号を出力す
る。誤差増幅器３では波形ＡおよびＢの差が増幅され第
６図Ｃの波形となる。三角波発生器６は第６図Ｄに示す
三角波を発生し、PWM変調回路７では両信号ＣおよびＤ
のレベルの大小が比較され、電圧制御パルス列である第
６図Ｅの波形を得る。この波形Ｅは波形Ｃが波形Ｄより
もハイレベルにある期間はハイ、ローレベルにある期間
ローの信号となるパルス列である。
電流検出器Ｒの出力電流ｉは、全波整流回路10′で整流
され第６図Ｇの波形となる。電流の基準となる直流基準
電圧回路１′の出力は比較器７′の出力と加算され、第
６図Ｈの波形となり、この波形Ｈは比較器７′の出力Ｊ
がハイのときはVH、ローのときはVLの二つのレベルを持
つ波形となる。比較器７′では、波形Ｇ、Ｈのレベルの
大小が比較され、電流制御パルス列である第６図Ｊの波
形となるこの比較器７′の出力Ｊにより電圧制御系の出
力を禁止して、この間は開閉スイッチ素子S1〜S4をオフ
状態にすることにより過電流の増加を抑制する。
され第６図Ｇの波形となる。電流の基準となる直流基準
電圧回路１′の出力は比較器７′の出力と加算され、第
６図Ｈの波形となり、この波形Ｈは比較器７′の出力Ｊ
がハイのときはVH、ローのときはVLの二つのレベルを持
つ波形となる。比較器７′では、波形Ｇ、Ｈのレベルの
大小が比較され、電流制御パルス列である第６図Ｊの波
形となるこの比較器７′の出力Ｊにより電圧制御系の出
力を禁止して、この間は開閉スイッチ素子S1〜S4をオフ
状態にすることにより過電流の増加を抑制する。
すなわち出力電流の絶対値に対応する全波整流回路10′
の出力Ｇのレベルが低いときは、比較器７′の出力Ｊは
ハイで、比較器７′の入力ＨはVHのレベルである。電流
が増加し、全波整流回路10′の出力ＧがVHを上まわる
と、比較器７′の出力Ｊはローになり、この期間は論理
回路８の全ての信号送出を禁止して、開閉スイッチ素子
S1〜S4はオフ状態となり電流は徐々に減少する。一方、
比較器７′の入力Ｈは正帰還により、比較器７′の出力
ＪがローのときにはレベルVLに変化する。電流ｉが減少
し、全波整流回路10′の出力ＧがレベルVLを下まわる
と、禁止は解除され、スイッチ素子S1〜S4は電圧制御系
の信号による駆動に復帰する。電流が減少し、全波整流
回路10′の出力ＧがVHからVLに下がるまでには時間がか
かるので、スイッチ素子S1〜S4はこの間は高周波でスイ
ッチングすることはない。
の出力Ｇのレベルが低いときは、比較器７′の出力Ｊは
ハイで、比較器７′の入力ＨはVHのレベルである。電流
が増加し、全波整流回路10′の出力ＧがVHを上まわる
と、比較器７′の出力Ｊはローになり、この期間は論理
回路８の全ての信号送出を禁止して、開閉スイッチ素子
S1〜S4はオフ状態となり電流は徐々に減少する。一方、
比較器７′の入力Ｈは正帰還により、比較器７′の出力
ＪがローのときにはレベルVLに変化する。電流ｉが減少
し、全波整流回路10′の出力ＧがレベルVLを下まわる
と、禁止は解除され、スイッチ素子S1〜S4は電圧制御系
の信号による駆動に復帰する。電流が減少し、全波整流
回路10′の出力ＧがVHからVLに下がるまでには時間がか
かるので、スイッチ素子S1〜S4はこの間は高周波でスイ
ッチングすることはない。
このように、負荷に一時的な過電流が発生すると、これ
は直ちに制御系に帰還されて出力電圧を下げるように制
御され、過電流が消滅すると直ちに正常な電圧に回復す
ることができる。
は直ちに制御系に帰還されて出力電圧を下げるように制
御され、過電流が消滅すると直ちに正常な電圧に回復す
ることができる。
第７図は本発明の第二の実施例回路図である。この第７
図は制御回路の部分のみを示すものであり、第３図に示
す回路は上述の第一の実施例と同様である。制御回路の
部分についても、上述の第４図の回路に対比すると、ア
イソレータ11の出力にRSフリップフロップ12のＲ（リセ
ット）端子を接続し、このＳ（セット）端子には三角波
発生器６の出力を接続し、このフリップフロップ12の出
力を論理回路８に与えるように構成したところに特徴が
ある。また、比較器７′には正帰還を設けてない。その
他の構成は前述の第一の実施例と同様である。
図は制御回路の部分のみを示すものであり、第３図に示
す回路は上述の第一の実施例と同様である。制御回路の
部分についても、上述の第４図の回路に対比すると、ア
イソレータ11の出力にRSフリップフロップ12のＲ（リセ
ット）端子を接続し、このＳ（セット）端子には三角波
発生器６の出力を接続し、このフリップフロップ12の出
力を論理回路８に与えるように構成したところに特徴が
ある。また、比較器７′には正帰還を設けてない。その
他の構成は前述の第一の実施例と同様である。
このように構成された装置の動作を第８図に示す波形図
により説明する。第８図Ａ〜Ｍに示す波形は第７図に示
す点Ａ〜Ｍの電圧波形図である。
により説明する。第８図Ａ〜Ｍに示す波形は第７図に示
す点Ａ〜Ｍの電圧波形図である。
電流ｉが増加し、全波整流回路10′の出力Ｇが電流制御
値を示す直流電圧基準回路１′の出力のレベルに達する
と、比較器７′の出力およびアイソレータ11の出力Ｒが
ハイレベルになる。この信号によりフリップフロップ12
の出力Ｑはローになり、論理回路８の出力は禁止され
る。この間スイッチ素子S1〜S4はオフ状態になる。フリ
ップフロップ12の出力Ｑは、キャリアの三角波である三
角波発生器６の出力Ｄが一周期ごとにハイレベルとなる
波形Ｓのパルス列により、セットされるまではローレベ
ルを保持するので、キャリアの一周期の終りまで上記オ
フ状態が続く。波形Ｓによりフリップフロップ12がセッ
トされ、その出力Ｑがハイレベルになると禁止が解除さ
れ、スイッチ素子S1〜S4は電圧制御系の信号による正常
な駆動に復帰する。禁止状態はキャリアの一周期の終り
まで続くので、スイッチ素子S1〜S4はキャリアの周期数
より高い周波数でスイッチングすることはない。
値を示す直流電圧基準回路１′の出力のレベルに達する
と、比較器７′の出力およびアイソレータ11の出力Ｒが
ハイレベルになる。この信号によりフリップフロップ12
の出力Ｑはローになり、論理回路８の出力は禁止され
る。この間スイッチ素子S1〜S4はオフ状態になる。フリ
ップフロップ12の出力Ｑは、キャリアの三角波である三
角波発生器６の出力Ｄが一周期ごとにハイレベルとなる
波形Ｓのパルス列により、セットされるまではローレベ
ルを保持するので、キャリアの一周期の終りまで上記オ
フ状態が続く。波形Ｓによりフリップフロップ12がセッ
トされ、その出力Ｑがハイレベルになると禁止が解除さ
れ、スイッチ素子S1〜S4は電圧制御系の信号による正常
な駆動に復帰する。禁止状態はキャリアの一周期の終り
まで続くので、スイッチ素子S1〜S4はキャリアの周期数
より高い周波数でスイッチングすることはない。
すなわち、スイッチ素子S1〜S4を一括してオフにし、禁
止が解除されて復帰するまでの周期がACフィルタの定数
および制御回路の定数によって小さくなってしまったと
き、三角波の波形Ｓの周期で必ずスイッチングされ、三
角波の周期を越えることはない。これは、過負荷時にAC
フィルタの定数および制御回路の定数によって、そのく
り返し周波数が高くなり、スイッチング回数が増すこと
によってスイッチング損失が増大し、スイッチ素子の破
損が生ずることを防止できる。
止が解除されて復帰するまでの周期がACフィルタの定数
および制御回路の定数によって小さくなってしまったと
き、三角波の波形Ｓの周期で必ずスイッチングされ、三
角波の周期を越えることはない。これは、過負荷時にAC
フィルタの定数および制御回路の定数によって、そのく
り返し周波数が高くなり、スイッチング回数が増すこと
によってスイッチング損失が増大し、スイッチ素子の破
損が生ずることを防止できる。
上記例は電圧制御系で、基準に正弦半波波形を用い、出
力電圧を全波整流後基準と比較する方法で説明したが、
基準に正弦全波波形を用い、出力電圧をそのままこの基
準と比較する方法によっても本発明を実施することがで
きる。また本発明を単相出力のインバータ装置に実施し
た場合について説明したが、これを３組使用すれば、３
相インバータが構成される。インバータの変換回路は第
３図に示す単相ブリッジ回路だけでなく、一時的なハー
フブリッジ回路や３相ブリッジインバータ回路にも実施
することができる。
力電圧を全波整流後基準と比較する方法で説明したが、
基準に正弦全波波形を用い、出力電圧をそのままこの基
準と比較する方法によっても本発明を実施することがで
きる。また本発明を単相出力のインバータ装置に実施し
た場合について説明したが、これを３組使用すれば、３
相インバータが構成される。インバータの変換回路は第
３図に示す単相ブリッジ回路だけでなく、一時的なハー
フブリッジ回路や３相ブリッジインバータ回路にも実施
することができる。
このように、本発明によれば、変圧器の一次側で過電流
を検出してスイッチ素子を一斉にオフ状態にして出力の
半サイクルより短い区間で過電流出力を抑止する。この
過電流制御は電流波形制御で行っており、過電流の回復
時には瞬時電流波形制御で立ち上げることができるた
め、変圧器の偏磁電流や負荷側への突入電流を抑止しな
がらスイッチング素子の最大の能力の電流を流すことが
でき、出力電圧を急速に正常値に復帰させることが可能
である。従来の電圧波形制御では、急激に制御を回復す
ると負荷側への突入電流や変圧器の偏磁現象によってス
イッチング素子に過大な電流が流れるため、急速な立ち
上げができなかったが、本発明では出力電圧の回復を半
サイクル以内でも急速に行うことが可能である。
を検出してスイッチ素子を一斉にオフ状態にして出力の
半サイクルより短い区間で過電流出力を抑止する。この
過電流制御は電流波形制御で行っており、過電流の回復
時には瞬時電流波形制御で立ち上げることができるた
め、変圧器の偏磁電流や負荷側への突入電流を抑止しな
がらスイッチング素子の最大の能力の電流を流すことが
でき、出力電圧を急速に正常値に復帰させることが可能
である。従来の電圧波形制御では、急激に制御を回復す
ると負荷側への突入電流や変圧器の偏磁現象によってス
イッチング素子に過大な電流が流れるため、急速な立ち
上げができなかったが、本発明では出力電圧の回復を半
サイクル以内でも急速に行うことが可能である。
また、本発明は変圧器の一次側の過電流を検出するた
め、変圧器の偏磁現象によって変圧器の一次側に接続さ
れているスイッチング素子に過大な電流が流れ、電流耐
圧オーバにより半導体スイッチが破損するようなことを
防止することができる。
め、変圧器の偏磁現象によって変圧器の一次側に接続さ
れているスイッチング素子に過大な電流が流れ、電流耐
圧オーバにより半導体スイッチが破損するようなことを
防止することができる。
さらに過電流時のスイッチ素子のスイッチング周波数が
キャリア周波数を越えないようにそのスイッチング速度
を抑止するため、スイッチング損失の増大による半導体
スイッチの破損を防止できる。
キャリア周波数を越えないようにそのスイッチング速度
を抑止するため、スイッチング損失の増大による半導体
スイッチの破損を防止できる。
したがって、突入電流が流れるような負荷を投入して
も、突入電流が流れている期間だけ電流が落ち込むだけ
であるので、並列につながれている他の負荷に対する影
響は少ない。また電流検出器に抵抗を使うと変圧器が飽
和したときなど、出力電流に直流分が入っていても正確
に検出されるので、スイッチ素子の能力限界まで使用可
能となり経済的である。
も、突入電流が流れている期間だけ電流が落ち込むだけ
であるので、並列につながれている他の負荷に対する影
響は少ない。また電流検出器に抵抗を使うと変圧器が飽
和したときなど、出力電流に直流分が入っていても正確
に検出されるので、スイッチ素子の能力限界まで使用可
能となり経済的である。
第１図は従来例インバータ装置の主回路を示すブロック
図。 第２図は従来例のインバータ装置の制御回路のブロック
構成図。 第３図は本発明実施例装置の主回路の構成図。 第４図は本発明第一の実施例装置の制御回路ブロック構
成図。 第５図はその部分回路図。 第６図は本発明第一の実施例回路各部の波形図。 第７図は本発明第二の実施例回路のブロック構成図。 第８図は本発明第二の実施例回路の波形図。
図。 第２図は従来例のインバータ装置の制御回路のブロック
構成図。 第３図は本発明実施例装置の主回路の構成図。 第４図は本発明第一の実施例装置の制御回路ブロック構
成図。 第５図はその部分回路図。 第６図は本発明第一の実施例回路各部の波形図。 第７図は本発明第二の実施例回路のブロック構成図。 第８図は本発明第二の実施例回路の波形図。
Claims (2)
- 【請求項１】直流電源入力端子と、 複数のスイッチ素子を含みこのスイッチ素子を交互に開
閉することにより上記入力端子に与えられる直流電源入
力を交流に変換して出力する変換回路と、 この変換回路の出力の電圧変換を行う変圧器と、 この変圧器の出力から基本波周波数の成分を抽出するフ
ィルタと、 上記基本波周波数を与える基本波周波数発生手段と、 上記スイッチ素子の開閉周波数を与える三角波を出力す
る搬送波発生手段と、 上記基本波周波数発生手段の出力を変調入力とし、上記
搬送波発生手段の出力を被変調入力として、上記変換回
路の複数のスイッチ素子にパルス幅変調された開閉制御
信号を与えるパルス幅変調回路と、 電流検出器と、 この電流検出器の検出出力が所定の値を越えたことを検
出する比較手段と、 この比較手段の出力が送信されている期間だけ上記スイ
ッチ素子に与える開閉制御信号の送出を禁止して上記ス
イッチ素子を開放状態にする手段と を備えたインバータ装置において、 上記電流検出器は、上記変圧器の一次巻線の電流を検出
する構成である ことを特徴とするインバータ装置。 - 【請求項２】直流電源入力端子と、 複数のスイッチ素子を含みこのスイッチ素子を交互に開
閉することにより上記入力端子に与えられる直流電源入
力を交流に変換して出力する変換回路と、 この変換回路の出力の電圧変換を行う変圧器と、 この変圧器の出力から基本波周波数の成分を抽出するフ
ィルタと、 上記基本波周波数を与える基本波周波数発生手段と、 上記スイッチ素子の開閉周波数を与える三角波を出力す
る搬送波発生手段と、 上記基本波周波数発生手段の出力を変調入力とし、上記
搬送波発生手段の出力を被変調入力として、上記変換回
路の複数のスイッチ素子にパルス幅変調された開閉制御
信号を与えるパルス幅変調回路と、 電流検出器と、 この電流検出器の検出出力が所定の値を越えたことを検
出する比較手段と、 この比較手段の出力が送信されている期間だけ上記スイ
ッチ素子に与える開閉制御信号の送出を禁止して上記ス
イッチ素子を開放状態にする手段と を備えたインバータ装置において、 上記電流検出器は、上記変圧器の一次巻線の電流を検出
する構成であり、 上記スイッチ素子を開放状態にする手段は、上記比較手
段の出力が送信されてから上記搬送波発生手段の出力三
角波の所定の位相に達するまでの間上記開閉制御信号の
送出を禁止する ことを特徴とするインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58083528A JPH0734656B2 (ja) | 1983-05-12 | 1983-05-12 | インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58083528A JPH0734656B2 (ja) | 1983-05-12 | 1983-05-12 | インバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59209074A JPS59209074A (ja) | 1984-11-27 |
| JPH0734656B2 true JPH0734656B2 (ja) | 1995-04-12 |
Family
ID=13804984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58083528A Expired - Lifetime JPH0734656B2 (ja) | 1983-05-12 | 1983-05-12 | インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0734656B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014077586A1 (ko) * | 2012-11-13 | 2014-05-22 | 공주대학교 산학협력단 | 고장 감내형 pwm 스위칭에 의한 전력변환장치 및 그 제어방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62149285U (ja) * | 1986-03-14 | 1987-09-21 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57173378A (en) * | 1981-04-20 | 1982-10-25 | Sanken Electric Co Ltd | Operating method for inverter |
-
1983
- 1983-05-12 JP JP58083528A patent/JPH0734656B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014077586A1 (ko) * | 2012-11-13 | 2014-05-22 | 공주대학교 산학협력단 | 고장 감내형 pwm 스위칭에 의한 전력변환장치 및 그 제어방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59209074A (ja) | 1984-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | A voltage sag supporter utilizing a PWM-switched autotransformer | |
| US4878163A (en) | Pulse width modulated inverter with high-to-low frequency output converter | |
| US6381152B1 (en) | Method of driving semiconductor switching device in non-saturated state and power supply apparatus containing such a switching device | |
| JPH07500476A (ja) | 溶接電力変換器における過電流回避のための方法及び装置 | |
| EP0162081A1 (en) | Ripple reduction circuit for an inverter | |
| US4133018A (en) | Thyristor fault-detecting apparatus | |
| US4660137A (en) | Inverter system | |
| JPH0734656B2 (ja) | インバ−タ装置 | |
| JP2533774Y2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US5206801A (en) | Ac/dc converter fault detector | |
| JP3395641B2 (ja) | 電力変換装置 | |
| JP4514278B2 (ja) | 半導体制御装置 | |
| JPH08331748A (ja) | 回路遮断器 | |
| JP3274208B2 (ja) | 偏磁制御方法 | |
| KR930008466B1 (ko) | 인버터 장치 | |
| JP3282208B2 (ja) | インバータの欠相検出回路 | |
| JP2929466B2 (ja) | 不正電流検出回路 | |
| JPH08331862A (ja) | 無停電電源装置 | |
| JPH08340679A (ja) | 高周波変圧器の偏磁防止回路 | |
| JPS62221876A (ja) | 振幅変調形インバ−タ装置 | |
| JPH0425660Y2 (ja) | ||
| JPH11215849A (ja) | パルス幅変調電力変換装置 | |
| JPH08256431A (ja) | 静止形突入電流抑制装置 | |
| JPH05161363A (ja) | 電力変換装置の制御装置 | |
| JP2005192269A (ja) | 電源装置 |