JPH0732161B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH0732161B2 JPH0732161B2 JP9185385A JP9185385A JPH0732161B2 JP H0732161 B2 JPH0732161 B2 JP H0732161B2 JP 9185385 A JP9185385 A JP 9185385A JP 9185385 A JP9185385 A JP 9185385A JP H0732161 B2 JPH0732161 B2 JP H0732161B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- height
- silicon
- region
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 本発明は、高速動作をするバイポーラLSIの製造方法で
あって、そのためにベースとコレクタ間の寄生静電容量
を減少する必要があり、そのために、本発明の製造工程
では従来のような、埋め込み、拡散、エピタキシャル成
長を行うことなく、ベースの幅が小さなバイポーラLSI
の製造方法であり、ベースの引出しも単結晶を用いて形
成するようにしたものである。
あって、そのためにベースとコレクタ間の寄生静電容量
を減少する必要があり、そのために、本発明の製造工程
では従来のような、埋め込み、拡散、エピタキシャル成
長を行うことなく、ベースの幅が小さなバイポーラLSI
の製造方法であり、ベースの引出しも単結晶を用いて形
成するようにしたものである。
［産業上の利用分野］ 本発明は、半導体装置の製造方法に係り、特に高速動作
をするバイポーラLSIの製造方法に関するものである。
をするバイポーラLSIの製造方法に関するものである。
近時、バンポーラLSIの高速動作が必要とされ、特に情
報機器に使用される半導体装置では、その要望が強い。
報機器に使用される半導体装置では、その要望が強い。
本発明は、従来の欠点であるベースとコレクタ間の寄生
容量を小にすることで高周波特性を改善して、高速化に
対応できるバイポーラLSIの製造方法を提供するもので
ある。
容量を小にすることで高周波特性を改善して、高速化に
対応できるバイポーラLSIの製造方法を提供するもので
ある。
［従来の技術］ 第２図（ａ）〜第２図（ｄ）は、従来のバイポーラLSI
の製造工程を説明するための断面図である。
の製造工程を説明するための断面図である。
第２図（ａ）で、（111）のシリコン基板１があり、そ
の表面の所定位置に高濃度のN+b領域２を砒素のイオン
注入によって形成するが、この領域の抵抗は20Ω／□程
度である。
の表面の所定位置に高濃度のN+b領域２を砒素のイオン
注入によって形成するが、この領域の抵抗は20Ω／□程
度である。
第２図（ｂ）は、減圧CVD法によりシリコン膜３をエピ
タキシャル成長させ、更にコレクタコンタクト（Ncc）
４を形成したものである。
タキシャル成長させ、更にコレクタコンタクト（Ncc）
４を形成したものである。
第２図（ｃ）は、ベース領域５をイオン注入により形成
し、更にその表面に、エミッタ６のイオン注入により形
成したものである。
し、更にその表面に、エミッタ６のイオン注入により形
成したものである。
第２図（ｄ）は、その表面に二酸化シリコン膜で絶縁膜
７を形成し、パターニングを行ってアルミニウムの配線
８を行ったものである。
７を形成し、パターニングを行ってアルミニウムの配線
８を行ったものである。
このような製造工程で製造されたバイポーラLSIは、実
際に動作するベースとコレクタ間の領域に比較して、構
造的に面積が大きいために（図のａ部）その部分の電気
容量が極めて大きくなり、寄生容量として動作のスピー
ドを制限し、またN+b領域２からの拡散のために、シリ
コン膜３のエピタキシャル層が薄くできないという欠点
がある。
際に動作するベースとコレクタ間の領域に比較して、構
造的に面積が大きいために（図のａ部）その部分の電気
容量が極めて大きくなり、寄生容量として動作のスピー
ドを制限し、またN+b領域２からの拡散のために、シリ
コン膜３のエピタキシャル層が薄くできないという欠点
がある。
［発明が解決しようとする問題点］ 上記の従来のバイポーラLSIでは、ベースとコレクタ間
の寄生容量が大きくて、スピードが高速にできないこと
や、またエピタキシャル層が薄くできない等のパターン
形成上での困難性が問題点である。
の寄生容量が大きくて、スピードが高速にできないこと
や、またエピタキシャル層が薄くできない等のパターン
形成上での困難性が問題点である。
［問題点を解決するための手段］ 第１図は、上記問題点を解決した本発明の製造方法で形
成されたバイポーラLSIの断面図であるが、基板（11）
上の第一の領域では第一の高さを有し、第二の領域では
第一と第二の高さからなる段差を有し、かつ、第二の高
さは第一の高さよりも低くなるように凸部を形成し、前
記第一、第二の領域を含む前記基板（11）の表面に第一
の窒化シリコン膜（12）、二酸化シリコン膜（13）、第
二の窒化シリコン膜（14）を順次形成し、その表面にポ
リシリコン膜（15）を形成し平坦化した後、ポリシリコ
ン膜（15）上にLOCOS法（LOCal Oxidation of Silico
n）によってシリコン酸化物（16）を形成し、しかる後
第二の窒化シリコン膜（14）と二酸化シリコン膜（13）
と第一の窒化シリコン膜（14）を除去して、それらの表
面に金属シリサイド（17）を形成し、前記第一および第
二の領域の凸部間を結ぶようにパターニングし、さらに
その表面に支持体（18）となるポリシリコンを形成して
から基板（11）の裏面をポリッシして前記第一の窒化膜
（12）の面まで平坦化し、基板に不純物を導入して、前
記第一の領域にコレクタコンタクト部（19）を形成し、
前記第二の領域の第二の高さを有する領域に外部ベース
部（23）、ベース部（22）、およびエミッタ部（20）を
形成し、前記第二の領域の第一の高さを有する凸部にコ
レクタ部（21）を形成することによって本発明発明のバ
イポーラLSIが達成できる。
成されたバイポーラLSIの断面図であるが、基板（11）
上の第一の領域では第一の高さを有し、第二の領域では
第一と第二の高さからなる段差を有し、かつ、第二の高
さは第一の高さよりも低くなるように凸部を形成し、前
記第一、第二の領域を含む前記基板（11）の表面に第一
の窒化シリコン膜（12）、二酸化シリコン膜（13）、第
二の窒化シリコン膜（14）を順次形成し、その表面にポ
リシリコン膜（15）を形成し平坦化した後、ポリシリコ
ン膜（15）上にLOCOS法（LOCal Oxidation of Silico
n）によってシリコン酸化物（16）を形成し、しかる後
第二の窒化シリコン膜（14）と二酸化シリコン膜（13）
と第一の窒化シリコン膜（14）を除去して、それらの表
面に金属シリサイド（17）を形成し、前記第一および第
二の領域の凸部間を結ぶようにパターニングし、さらに
その表面に支持体（18）となるポリシリコンを形成して
から基板（11）の裏面をポリッシして前記第一の窒化膜
（12）の面まで平坦化し、基板に不純物を導入して、前
記第一の領域にコレクタコンタクト部（19）を形成し、
前記第二の領域の第二の高さを有する領域に外部ベース
部（23）、ベース部（22）、およびエミッタ部（20）を
形成し、前記第二の領域の第一の高さを有する凸部にコ
レクタ部（21）を形成することによって本発明発明のバ
イポーラLSIが達成できる。
［作用］ 本発明は、従来のバイポーラLSIの構造が、ベースとコ
レクタ間の接合面積が大きいために寄生容量が大きくな
って、高速動作に適さないという欠点を改良するため
に、従来と全く異なる埋め込み、拡散、エピタキシャル
成長のない製造方法を採用することにより、ベースとコ
レクタ間の接合面積を著しく減少させることができ、寄
生容量を減らして高速動作ができるようにしたものであ
る。
レクタ間の接合面積が大きいために寄生容量が大きくな
って、高速動作に適さないという欠点を改良するため
に、従来と全く異なる埋め込み、拡散、エピタキシャル
成長のない製造方法を採用することにより、ベースとコ
レクタ間の接合面積を著しく減少させることができ、寄
生容量を減らして高速動作ができるようにしたものであ
る。
［実施例］ 第１図（ａ）〜第１図（ｈ）は、本発明の実施例である
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
第１図（ａ）で、Ｎ型基板11の表面の所定位置に、コレ
クタの形成に必要な凹凸部を異方性エッチングによって
形成する。
クタの形成に必要な凹凸部を異方性エッチングによって
形成する。
第１図（ｂ）は、更に段差を形成するためのエッチング
を行ない、その表面にCVD法により、窒化シリコン（Si
N）膜12、二酸化シリコン（SiO2）膜13、窒化シリコン
膜14を積層したものである。
を行ない、その表面にCVD法により、窒化シリコン（Si
N）膜12、二酸化シリコン（SiO2）膜13、窒化シリコン
膜14を積層したものである。
第１図（ｃ）は、表面の凹凸部にポリシリコン15を常圧
CVD法により埋め込み、埋め込んだその表面を平坦化し
たものである。
CVD法により埋め込み、埋め込んだその表面を平坦化し
たものである。
第１図（ｄ）は、LOCOS法によりポリシリコン酸化を行
うものであって、窒化シリコン（SiN）膜14の露出部を
マスク材として酸化を行い、酸化物16を形成したもので
ある。
うものであって、窒化シリコン（SiN）膜14の露出部を
マスク材として酸化を行い、酸化物16を形成したもので
ある。
第１図（ｅ）は、その表面に金属シリサイド17として、
例えばタングステンシリサイド等を被着するが、この金
属シリサイドは融点が1200℃以上であればどのような材
料でもよい。
例えばタングステンシリサイド等を被着するが、この金
属シリサイドは融点が1200℃以上であればどのような材
料でもよい。
この金属シリサイドは従来構造のバイポーラLSIのN+bに
対応するものであり、金属シリサイドにすることによっ
て、一層導電性が改善される。
対応するものであり、金属シリサイドにすることによっ
て、一層導電性が改善される。
第１図（ｆ）は、更に表面に支持体18としてポリシリコ
ン等を、厚みが500μｍ程度で常圧CVD法により形成し、
また基板の背面部分は苛性カリと研磨によって、ｂ部の
位置までポリッシュがなされる。
ン等を、厚みが500μｍ程度で常圧CVD法により形成し、
また基板の背面部分は苛性カリと研磨によって、ｂ部の
位置までポリッシュがなされる。
第１図（ｇ）は、コレクタコンタクト（N+cc）部19とエ
ミッタ20を隣のイオン注入により形成されて、コレクタ
部21とコレクタコンタクト部19とが接続され、叉ベース
部22と外部ベース部23を、それぞれボロンのイオン注入
により形成したものである。
ミッタ20を隣のイオン注入により形成されて、コレクタ
部21とコレクタコンタクト部19とが接続され、叉ベース
部22と外部ベース部23を、それぞれボロンのイオン注入
により形成したものである。
第１図（ｈ）は、最後に酸化膜で所定の絶縁膜24を形成
した後に、アルミニウム等で配線25を行ったものであ
り、バイポーラLSIが完成する。
した後に、アルミニウム等で配線25を行ったものであ
り、バイポーラLSIが完成する。
このような製造方法によって形成されたバイポーラLSI
は、エミッタとコレクタとの間隙に形成されたベース
は、エミッタとコレクタの幅であり、従来の幅が５μｍ
程度であるのに比較して、本発明になるベースの幅は２
μｍ程度であり、寄生容量が著しく減少することにな
る。
は、エミッタとコレクタとの間隙に形成されたベース
は、エミッタとコレクタの幅であり、従来の幅が５μｍ
程度であるのに比較して、本発明になるベースの幅は２
μｍ程度であり、寄生容量が著しく減少することにな
る。
［発明の効果］ 以上、詳細に述べたように、本発明の製造方法によるバ
イポーラLSIは、ベース部とコレクタ部の寄生容量が少
ないために高速動作が可能となり、高品質の半導体装置
を供し得るという効果大なるものがある。
イポーラLSIは、ベース部とコレクタ部の寄生容量が少
ないために高速動作が可能となり、高品質の半導体装置
を供し得るという効果大なるものがある。
第１図（ａ）〜第１図（ｈ）は、本発明の実施例である
製造方法を説明するための断面図、 第２図（ａ）〜第２図（ｄ）は、従来のバイポーラLSI
の製造工程を説明するための断面図、 図において、 11は基板、12は窒化シリコン膜、13は二酸化シリコン
膜、14は窒化シリコン膜、15はポリシリコン膜、16はシ
リコン酸化物、17は金属シリサイド、18は支持体、19は
コレクタコンタクト部、20はエミッタ部、21はコレクタ
部、22はベース部、23は外部ベース部、24は絶縁膜、25
は配線、をそれぞれ示している。
製造方法を説明するための断面図、 第２図（ａ）〜第２図（ｄ）は、従来のバイポーラLSI
の製造工程を説明するための断面図、 図において、 11は基板、12は窒化シリコン膜、13は二酸化シリコン
膜、14は窒化シリコン膜、15はポリシリコン膜、16はシ
リコン酸化物、17は金属シリサイド、18は支持体、19は
コレクタコンタクト部、20はエミッタ部、21はコレクタ
部、22はベース部、23は外部ベース部、24は絶縁膜、25
は配線、をそれぞれ示している。
Claims (1)
- 【請求項１】基板（11）上の第一の領域では第一の高さ
を有し、第二の領域では第一と第二の高さからなる段差
を有し、かつ、第二の高さは第一の高さよりも低くなる
ように凸部を形成する工程と、 前記第一および第二の領域を含む前記基板（11）の表面
に第一の窒化シリコン膜（12）、二酸化シリコン膜（1
3）、および第二の窒化シリコン膜（14）を順次形成す
る工程と、 前記第二の窒化シリコン膜（14）上にポリシリコン膜
（15）を形成し、次いで表面を平坦化して前記ポリシリ
コン膜（15）を凸部以外の領域に埋め込むとともに前記
第一および第二の領域の第一の高さを有する凸部上の第
二の窒化シリコン膜（14）の表面を露出させる工程と、 前記表面に露出した第二の窒化シリコン膜（14）をマス
クとして前記ポリシリコン膜（15）を酸化してシリコン
酸化物（16）を形成する選択酸化を行う工程と、 該第二の窒化シリコン膜（14）と前記二酸化シリコン膜
（13）と前記第一の窒化シリコン膜（14）を除去して前
記第一および第二の領域の凸部の基板表面を露出する工
程と、 前記埋め込んだポリシリコン膜（15）を含む基板（11）
の表面に金属シリサイド（17）を形成し、前記第一およ
び第二の領域の第一の高さを有する凸部間を結ぶように
パターニングする工程と、 前記金属シリサイド（17）を含む基板（11）上に支持体
（18）となるポリシリコンを形成する工程と、 前記基板（11）の裏面をポリッシして前記第一の窒化膜
（12）の面まで平坦化する工程と、 基板に不純物を導入して、前記第一の領域にコレクタコ
ンタクト部（19）を形成し、前記第二の領域の第二の高
さを有する領域に外部ベース部（23）、ベース部（2
2）、およびエミッタ部（20）を形成し、前記第二の領
域の第一の高さを有する凸部にコレクタ部（21）を形成
する工程とを含むことを特徴とするバイポーラトランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9185385A JPH0732161B2 (ja) | 1985-04-27 | 1985-04-27 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9185385A JPH0732161B2 (ja) | 1985-04-27 | 1985-04-27 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61251070A JPS61251070A (ja) | 1986-11-08 |
| JPH0732161B2 true JPH0732161B2 (ja) | 1995-04-10 |
Family
ID=14038121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9185385A Expired - Lifetime JPH0732161B2 (ja) | 1985-04-27 | 1985-04-27 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732161B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252477A (ja) * | 1987-04-09 | 1988-10-19 | Nec Corp | バイポ−ラ型半導体集積回路装置 |
-
1985
- 1985-04-27 JP JP9185385A patent/JPH0732161B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61251070A (ja) | 1986-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3180599B2 (ja) | 半導体装置およびその製造方法 | |
| US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
| EP0570043A2 (en) | Bicmos SOI wafer having thin and thick SOI regions of silicon | |
| JPH0719838B2 (ja) | 半導体装置およびその製造方法 | |
| US5319239A (en) | Polysilicon-collector-on-insulator polysilicon-emitter bipolar | |
| US5389561A (en) | Method for making SOI type bipolar transistor | |
| JP2654607B2 (ja) | 半導体装置の製造方法 | |
| US6004855A (en) | Process for producing a high performance bipolar structure | |
| US6153488A (en) | Method for producing semiconductor device, and semiconductor device produced by same | |
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| JP2500630B2 (ja) | 半導体装置 | |
| JPH0732161B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2809025B2 (ja) | バイポーラトランジスタ | |
| US6004840A (en) | Method of fabricating a semiconductor device comprising a MOS portion and a bipolar portion | |
| JP2853761B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP2613031B2 (ja) | バイポーラトランジスターの製造方法 | |
| JP3141237B2 (ja) | 半導体装置の製法 | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2674570B2 (ja) | Ｓｏ１基板およびその製造方法 | |
| JP2575204B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JP2531680B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPH08186123A (ja) | 柱状バイポーラトランジスターおよびその製造方法 | |
| KR100270332B1 (ko) | 실리콘게르마늄 쌍극자 트랜지스터 제조방법 |